KR0131540B1 - 비동기형 전송 모드 스위치 장치 - Google Patents

Abstract

본 발명은 초고속 통신의 핵심 분야인 비동기형 전송모드 네트워크(Asynchronous Transmission Mode Network)를 위한 스위치 장치의 구조에 관한 것으로, 스위치의 기본적 구상이 기억소자들의 단순한 구조적 조합으로 이루어지도록함으로써 장치의 초고집적을 용이하게 하고, 복수의 기본 스위치 소자들의 결합으로 보다 큰 스위치를 형성하고, 이의 결합은 기존의 다단계식이 아니라 병렬결합으로 이루어지도록 함으로써 스위칭에 따른 지연을 최소화한다.

그리고, 브로드캐스팅과 멀티캐스팅 또한 최소의 회로의 복잡도와 최소의 스위칭 지연을 가지고 지원한다.

Description

비동기형 전송 모드 스위치 장치

제1도는 비동기 전송 모드 네트워크 개략적 블록선도.

제2도는 본 발명의 제1실시예를 나타낸 도면.

제3도는 본 발명의 제2 실시예를 나타낸 도면.

제4도는 본 발명의 제3 실시예를 나타낸 도면.

제5도는 본 발명의 제4 실시예를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 직병렬 변환기 20 : 스위치노드

30 : 버퍼 40 : 병직렬 변환기

본 발명은 초고속 통신의 핵심 분야인 비동기형 전송모드 내트워크(Asynchronous Transfer Mode Network)를 위한 스위치 장치의 구조에 관한 것이다

공간분활방식인 크로스바(crossbar)스위칭 방식은 전화 네트워크(telephone network)를 중심으로 많은 연구가 진행되어 왔다.

이 구조는 과다한 스위치 노드(switch node)들을 필요로 하는데, 종래에는 단순한 논리 게이트(logic gate)들을 사용하여 스위치 노드를 구성하였다.

그러나, 컴퓨터 네트워크에서는 전달되는 정보의 크기가 가변적이고 또한 큰 값을 가지므로, 종래에는 이와 같은 크로스바 스위치 방식을 거기에 적용하기는 대단히 곤란하였다.

작고 일정한 길이(a fixed length)의 단위정보인 셀(cell)을 사용하는 ATM네트워크의 등장은 컴퓨터 네트워크에 크로스바 스위칭 방식을 적용하는 것을 가능하게 하였다.

이에 대해서는 추후에 보다 상세히 설명하겠다.

제1도는 비동기형 전송 모드(Asynchronous Transfer Mode; 이하, 'ATM'라 약칭함.) 네트워크의 기본구성을 간략하게 나타낸 것이다. 제1도를 참조하여, 이 네트워크는 n개의 입력신호선들(1L1∼1Ln)과 m개의 출력신호선들(OL1∼OLm)을 갖는 ATM 스위치장치(1)를 중심으로 그것의 입출력신호선들에 복수의 통신기기들(C1∼Cn, C' 1∼C'm)이 연결되는 구조를 갖는디.

중앙의 ATM 스위치장치(1)는 통신기기들 간의 정보교환을 위한 경로를 설정한다.

그러나, 기존의 ATM스위치장치(1)에서는, 스위치 노드의 소형화를 위하여 비트 시리얼(bit­serial) 방식이 사용되었는데, 이를 제어하기 위한 복잡한 제어기능들이 요구됨으로써 그 회로가 매우 복잡하였다. 또, 스위치장치에 연결되는 통신기기의 급격한 속도 증가로 인하여 스위치장치 또한 고속의 기본소자들로 구성될 것이 요구되고 있다. 더우기, 멀티미디어 작업 환경의 비약적인 발전에 따라, 네트워크의 기능으로서, 멀티플렉싱(multiplexing) 기능의 중요성이 부각되고 있다.

기존의 멀티캐스팅(multicasting; 스위칭장치의 하나의 입력신호선으로 입력된 셀을 선택된 다수의 출력신호선들로 내 보냄) 기능은 기본적인 스위치장치의 전단에 복제(copy) 기능을 갖는 별도의 회로를 둠으로써 얻을 수 있었다.

이와 같은, 다단계(multistage) 스위치장치는 큰 신호 스위칭지연을 갖고, 또한, 복잡한 구조로 인하여 초고집적회로(VLSI)를 구현함에 있어서 기하학적인 곤란성을 갖고 있었다.

따라서, ATM 네트워크의 핵심기술 중의 하나인 스위치장치의 개발은 경제적이고 효율적인 초고속 정보통신망을 구성하는 시도에 있어서 관건이 되고 있다.

본 발명의 주된 목적은 ATM 네트워크용 스위치장치의 구조를 개량하여 초고속 정보통신망을 구측할 수 있도록 하는 것이다.

본 발명의 다른 목적을 ATM 스위치장치를 초고집적회로(VLSI)로 용이하게 구현할 수 있도록 하는 것이다.

본 발명의 또 다른 목적은 ATM 스위치장치의 확장성을 증대시키는 것이다.

본 발명의 전형적인 크로스바 구조에 기반을 두고 있다.

위와 같은 목적들을 달성하기 위해, 본 발명에서는, 스위치의 기본적인 구성이 기억소자들의 단순한 구조적 조합으로 이루어지도록 함으로써 장치의 초고집적 용이하게 한다.

또 복수의 기본 스위치 소자들의 결합으로 보다 큰 스위치를 형성하고, 이의 결합은 기존의 다단계식이 아니라 병렬결합으로 이루어 지도록 함으로써 스위칭에 따른 지연을 최소화한다.

본 발명에 따르면, 브로드캐스팅(broadcasting : 하나의 입력신호선으로 부터의 셀을 출력신호선으로 동시에 보냄)과 멀티캐스팅 또한 최소의 회로의 복잡도와 최소의 스위칭 지연를 가지고 지원된다.

이제부터 첨부된 도면들을 참조하면서 본 발명의 실시예들에 대해 상세히 설명한다.

제2도는 본 발명의 제1실시예를 나타낸 것으로, 본 발명에 따른 ATM 스위치장치의 기본 구조를 나타내고 있다.

제2도에서, 참조번호 10은 직병렬(serial/parallel) 변환기들을 나타내고, 20은 저장 노드(storage node)인 스위치 노드들, 30은 버퍼(buffer)들, 40은 병직렬(parallel/serial) 변환기들을 각각 나타낸다.

스위치 노드들(20)은 N×N 메모리 소자에 의해 구현된다.

ATM 네트워크에서 사용되는 정보는 53 바이트(byte)의 셀 단위로 구성된다.

이미 앞에서 설명된 바와 같이 ATM 스위치(1)는 입력신호선으로부터 유입되는 정보(이 정보는 복수의 셀들로 구성됨)를 출력신호선에 내 보는 역할을 한다.

입력되는 각 셀들이 어떤 출력신호선으로 보내져야 하는 지는 스위치 장치 내부에 할당된 주소에 의해 결정된다.

스위치장치 내부의 주소를 지정하기 위한 주소정보로서 8비트(bit)를 할당하면 장치로 입력되는 실제의 단위 정보(즉, 셀)는 54바이트(＝432 비트)로 이루어진다.

스위치로 유입되는 모든 입력신호들은 스위치소자 외부의 장치들에 의해 동기된다.

즉, 모든 입력신호선들은 동일한 시점에서 셀들을 각각 받아 들인다. 이 신호들은 동시에 각 입력신호선들에 있는 직병렬(serial/parallel;이하, 'S/P'라 약칭함.) 변환기들(10)에 의하여 병렬적인 셀들로 변환된다.

따라서 각 S/P 변환기들(10)은 단일 비트의 입력신호선과 432개 비트의 출력신호선들을 가진다.

완전한 하나의 셀(즉, 432 비트의 정보)이 입력신호선으로부터 S/P 변환기에 도착하면 이들 정보는 매트릭스(matrix)로 구성된 스위치노드들(20)로 보내진다.

스위치 매트릭스를 구성하는 스위치노드들(20)은 다음 셀이 입력될 때까지 이미 입력된 셀 정보를 저장하고 있는 기능을 갖는다.

이는 기존의 게이트에 의한 방법과 다르다.

각 스위치노드들은 고유의 주소를 가지고 있으며, 각 스위치노드들의 고유 주소는 입력되는 셀의 주소와 비교된다.

두 주소들이 일치하는 경우 해당 노드에 저장되는 셀은 유효한 셀이 되고, 일치하지 않는 경우 해당 노드에 저장되는 셀은 유효하지 않은 셀이 된다.

임의의 스위치노드(20)에 저장되었던 셀이 유효한 셀인 경우 그 셀은 순차적으로 그 스위치노드의 출력측에 있는 버퍼(30)에 옮겨진다.

출력버퍼로서는 쉬프트 레지스터(shift register)가 사용된다.

이는 기존의 RAM(Random Access Memory)에 의한 방법과 다르다.

출력버퍼에 저장된 신호는 다시 병직렬(Paralle/Serial; 이하, 'P/S'라함.) 변환기 (40)에 의하여 출력신호선으로 배출된다.

예를 들어, ATM 네트워크의 속도를 155Mbps라고 하면, 하나의 셀을 병렬신호로 변환시키는 시간은 2.7마이크로 초(micro sec.)이다.

각 입력신호선으로부터 들어 온 신호는 다음 셀이 그 입력선으로 들어오기 전에 출력측의 버퍼로 전달되어져야 한다.

출력측에 연결된 버퍼 상의 지연을 제하면, 입력측에 들어오는 입력셀은 입력측의 S/P 변환기(10)와 스위치 매트릭스 및 출력측의 P/S 변환기(40)에서 각각 1 cell씩 지연된다.

즉, 본 발명의 스위치 장치로 입력되는 셀은 단지 3 cell의 지연시간만을 갖는다.

제2도의 스위치는 단일의 VLSI 소자로 구성되거나 복수의 VLSI 소자들로 구성될 수 있다.

n개의 입력을 스위칭하기 위한 스위치장치는 n개의 입력신호선과 n개의 출력신호선을 필요로 한다.

만일, r개의 VLSI로 n개의 입출력 신호선들을 가진 스위치장치를 만들고자 하면, 각 VLSI는 n개의 입력신호선과 m개의 출력신호선을 가지게 된다.

이때, n＝r × m이다.

이러한 방식의 스위치 구성의 예가 제3도에 도시되어 있다.

입력신호선으로 유입된 셀이 r개의 VLSI 소자들에서 병렬로 처리됨으로써 단일의 VLSI로 구성된 스위치장치와 동일한 지연시간을 가짐을 알 수 있다.

복수의 VLSI 소자들로 구성된 스위치장치에서는, S/P 변환기들(10)이 각 VLSI 소자들에 추가로 구성된다.

스위치장치를 하나의 VLSI 소자로 구현하고자 할 때에는, 입/출력선의 갯수와 메모리 소자의 속도, 집적되어질 수 있는 총 소자의 갯수 등에 의하여 단일 VLSI 소자에 접속되는 입출력회로의 갯수가 제한된다.

이러한 제한된 규모보다 큰 용량의 스위치를 구성하기 위해서는 복수의 VLSI 스위치소자들을 사용해야 한다.

이와 같이, 복수의 스위치소자들로 구성되는 스위치장치를 확장형 스위치장치라 한다.

제4도는 확장형 스위치장치의 구성을 나타낸 것이다.

M × n 개씩의 입력신호선들 및 출력신호선들을 갖는 스위치장치를 구성하기 위해서는 n개씩의 입력신호선들 및 출력신호선들을 갖는 VLSI 스위치소자(제2도의 구조 참조.)를 M × M 개 사용한다.

제4도에서, 100은 n개씩의 입력신호선들 및 출력신호선들을 갖는 스위치소자들을 나타내고, 200은 M개씩의 스위치소자들로부터 정보(M × n 비트)를 받아 들여 일시 저장하는 버퍼들을 나타내며, 300은 각 버퍼들에 저장된 M × n 비트의 정보 중에서 n비트의 정보를 선택하여 출력신호선으로 출력하는 멀티플렉서(multiplexer)들을 나타낸다.

각 입력신호들은 동시에 M개의 VLSI 스위치소자들(제4도에서, 하나의 행을 이루는 소자들)에 입력된다.

이와 같은 구조는 기존의 다단계식 접속방식의 스위치장치의 그것과 기본적으로 다른점이다.

이러한 병렬적 처리에 의하여 확장된 스위치의 지연시간은 늘어나지 않는 장점이 있다.

각 행의 스위치소자는 n개의 입력신호선에만 접속되어 있기에 M × n개의 입력신호선들로 부터의 셀들을 스위칭하기 위해서는 M개의 스위치소자들(제4도에서, 하나의 열을 이루는 소자들)의 출력신호선들이 멀티플렉서들(300)에 의하여 결합되어야 한다.

이로부터 일어날 수 있는 셀 손실을 방지하기 위하여 별도의 버퍼들(200)이 멀티플렉서들(300)과 스위치소자들(100) 간에 삽입되어야 한다.

앞에서, 단일의 입력신호선으로부터 단일의 출력신호선으로 cell을 보내는 방법을 기술하였다.

하나의 입력신호선으로 부터의 셀을 모든 출력신호선들로 동시에 보내는 방법을 브로드캐스팅 이라 하고, 하나의 입력신호선으로 부터의 셀을 선택된 다수의 출력신호선들로 보내는 방법을 멀티캐스팅이라 한다.

그 중 멀티캐스팅에 있어서, 선택된 다수의 선정은 테이블(Table)에 의한 방법과 공식(fromular)에 의한 방법이 있다.

본 발명에서는, 테이블에 의한 방법이 사용된다.

제5도는 본 발명의 제4 실시예를 나타낸 것으로, 멀티캐스팅을 위한 제2도의 스위치장치의 변형된 구조를 나타낸 것이다.

제5도를 참조하여, 멀티캐스팅을 위해 제2도의 구조에 추가되는 구성으로서는, 출력버퍼(30a), 멀티캐스팅을 위한 스위치노드들(20a), 그리고 멀티캐스트 그룹 주소(Multicast Group Address; MGA) 테이블(50)과 MGA 입력신호선(51)이다.

이와 같은 테이블에 의한 방법에서는, ATM의 경로 선정(virtual connection establishment)시 MGA를 테이블에 등록하고, 그 이후에는 해당 MGA를 주소로서 사용한 셀들을 테이블 상에서의 MGA의 위치를 표시하는 색인(Index)에 의하여 경로를 선정한다.

멀티캐스트 셀일 도착되면 스위치장치의 내부에서는 MGA테이블에 의하여 해당 스위치노들로 유입된다.

멜티케스트 셀은 멀티캐스트 스위치노드들에 의하여 선택되고, 멀티캐스팅을 위한 출력버퍼에 저장되고, 이는 바로 출력신호선으로 연결이 되지 않고 다시 스위칭을 반복하게 된다.

이때, 사용되는 스위치들은 제5도의 상부에 있는 스위치노들로서 복수의 스위치노드의 선택은 MGA 테이블(50)에 따라서 이루어진다.

이러한 멀티캐스팅의 구현기법은 기존의 복제(copy) 네트워크를 스위치 네트워크의 전단에 사용하는 기법과 다르다.

이후의 셀 흐름에 있어서는, 일반적인 셀과 같은 경로로 출력버퍼에 도달하고, 다시 P/S 변환기를 통하여 출력신호선으로 내보내진다.

단순한 메모리 구조를 사용하여 VLSI화를 도모하는 본 발명에 따르면, 현시점에서 구형가능한 기본 메모리의 집적능력을 사용하여 단일한 VLSI의 ATM 스위치를 실현할 수 있다.

본 발명의 스위치소자는 소중형의 ATM스위치(복수소자에 의한 확대형인 경우 1000 ATM 접속까지 기능)를 구성하는데 사용된다.

이는 주로 ATM LAM의 영역이 된다.

또한, 현존하는 LAN의 헙(Hub)을 위한 스위치구조로 사용될 수 있다.

Claims (4)

1. N개의 통신기기들에 연결되는 N개의 입력신호선들과 N개의 통신기기들에 연결되는 N개의 출력신호선들을 갖고 상기 통신기기들 간의 정보교환을 위한 경로를 설정하는 비동기 전송 모드(ATM) 스위치 장치에 있어서; 상기 N개의 입력신호들에 각각 연결되고 직렬로 입력되는 소정 비트수의 셀 정보를 병렬정보로 변환하여 출력하는 N개의 직병렬변한기들(10)과; 상기 N개의 직병렬변환기들에 대응되게 N × N 매트릭스로 배열되는 N × N개의 스위치노드들을 포함하고, 상기 매트릭스에서 제1방향으로 배열된 N개의 스위치노드들의 입력단들 모두는 상기 매트릭스의 각 행(또는 열)에 대응되는 직병렬 변환기의 출력단에 연결되어서, 상기 직병렬변환기들로부터 각각 제공되는 상기 병렬정보를 각각 받아 들여 출력하거나 출력하지 않는 것에 의해 해당 직병렬변환기로 부터의 상기 병렬정보의 전달경로를 절환하는 스위치매트릭스와; 상기 매트릭스에서 제2방향으로 배열된 N개의 스위치노드들의 출력단들 모두에 입력단이 각각 연결되는 N개의 버퍼들(30)과; 상기 N개의 버퍼들 각각으로부터 제공되는 병렬정보를 각각 직렬정보로 변환하여 상기 N개의 출력신호선들에 각각 출력하는 N개의 병직렬변환기들(40)을 포함하는 것을 특징으로 하는 비동기형 전송 모드 스위치 장치.
2. 제1항에 있어서, 상기 스위치매트릭스에서 상기 제1방향 및 상기 제2방향으로 각각 N개씩 배열되는 2N개의 스위치노드들(20a)과, 상기 2N개의 스위치노드들(20a) 중 상기 제1방향으로 배열된 스위치노드들의 출력단들은 각 노드들이 속하는 상기 제2 1방향에 대응되는 버퍼들의 입력단들에 각각 연결되며; 상기 2N개의 스위치노드들(20a) 중 상기 제1방향으로 배열된 스위치노드들의 출력단들에 입력단이 연결되고 그리고 출력단이 상기 2N개의 스위치노드들(20a) 중 상기 제2방향으로 배열된 스위치노드들의 입력단들에 연결되는 출력버퍼(30a)와; 멀티캐스트 그룹 주소 정보에 의해 N개의 입력신호선들을 통하여 입력되는 멀티캐서트 셀이 상기 스위치매트릭스로 유입되게하는 정보를 상기 2N개의 스위치노드들(20a) 중상기 제1 방향으로 배열된 스위치노드들로 제공하는 MGA 테이블을 부가적으로 포함하는 것을 특징으로 하는 비동기형 전송 모드 스위치 장치.
3. 제2항에 있어서, 상기 버퍼는 쉬프트레지스터로 구성되는 것을 특징으로 하는 비동기형 전송모드 스위치 장치.
4. M개의 입력신호선들과 n개의 출력신호선들을 갖는 비동기 전송모드(ATM) 스위치 장치에 있어서; M개의 입력신호선들에 각각 연결되고 직렬로 입력되는 소정 비트수의 셸 정보를 병렬정보로 변환하여 출력하는 M개의 직병렬변환기들과, 상기 M개의 직병렬변환기들에 대응되게 M × M 매트릭스로 배열되는 M × M개의 스위치노드들을 포함하고 상기 매트릭스의 각 행(또는 열)들의 M개의 스위치노드들의 입력단들 모두는 상기 매트릭스의 각 행(또는 열)에 대응되는 직병렬변환기의 출력단에 연결되어서 상기 직병렬변환기들로부터 각각 제공되는 상기 병렬정보를 각각 받아들여 출력하거나 출력하지 않는 것에 의해 해당 직병렬변환기로 부터의 상기 병렬정보의 전달경로를 절환하는 스위치매트릭스와, 상기 매트릭스의 각 열(또는 행)들의 M개의 스위치노드 들의 출력단들 모두에 입력단이 각각 연결되는 M개의 버퍼들 각각으로부터 제공되는 병렬정보를 각각 직렬정보로 변환하여 상기 M개의 출력신호선들에 각각 출력하는 M개의 병직렬변환기들을 각각 포함하는 N·n개의 초고집적 스위치소자들(100)이 M x M 확대매트릭스로 배열되는 확장 스위치매트릭스와; M개의 입력신호설들 각각은 상기 확장스위치매트릭스에서 각행(또는 열) 방향으로 배열되는 M개의 초고집적 스위치소자들의 입력단에 연결되고; 상기 확장스위치매트릭스에서 각 열(또는 행)방향으로 배열되는 M개씩의 초고집적 스위치소자들의 출력단들에 연결되는 M개의 버퍼들(200)과; 상기 M개의 버퍼들 상기 M개의 출력신호선들 사이에 각각 연결되는 M개의 멀티플렉서들(300)을 포함하는 것을 특징으로 하는 비동기형 전송 모드 스위치 장치.