KR0130206Y1 - Monitor display data channel mode coversion circuits - Google Patents

Monitor display data channel mode coversion circuits Download PDF

Info

Publication number
KR0130206Y1
KR0130206Y1 KR2019950004255U KR19950004255U KR0130206Y1 KR 0130206 Y1 KR0130206 Y1 KR 0130206Y1 KR 2019950004255 U KR2019950004255 U KR 2019950004255U KR 19950004255 U KR19950004255 U KR 19950004255U KR 0130206 Y1 KR0130206 Y1 KR 0130206Y1
Authority
KR
South Korea
Prior art keywords
mode
unit
monitor
signal
transistor
Prior art date
Application number
KR2019950004255U
Other languages
Korean (ko)
Other versions
KR960033048U (en
Inventor
한춘덕
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019950004255U priority Critical patent/KR0130206Y1/en
Publication of KR960033048U publication Critical patent/KR960033048U/en
Application granted granted Critical
Publication of KR0130206Y1 publication Critical patent/KR0130206Y1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 고안은 모니터의 디디씨 모드절환회로에 관한 것으로, 특히 종래의 회로는 디디씨1모드와 디디씨2모드를 별도로 구성한다음 수동으로 선택하여 사용하였기 때문에 두가지모드를 다 처리할 수 있는 피씨에서 선택신호가 출력되면 이를 감지하지 못하는 사용상 불편한 문제점이 있었다. 본 고안은 이러한 종래의 문제점을 해결하기 위해 피씨로부터의 직력클럭신호에 따라 모드상태를 감지하여 디디씨부의 모드상태를 자동으로 절환해 줄 수 있는 모니터의 디디씨 모드절환회로를 제공하는데 있다.The present invention relates to the DC mode switching circuit of the monitor. In particular, the conventional circuit configures the DC 1 mode and the DC 2 mode separately, and then selects it from the PC that can handle both modes. When the signal is output there was an inconvenience in use that does not detect it. The present invention is to provide a DC mode switching circuit of the monitor that can automatically switch the mode state of the DC unit by detecting the mode state in accordance with the serial clock signal from the PC in order to solve this problem.

Description

모니터의 디스플레이 데이터 채널(Display Data Channel)모드절환회로Display Data Channel Mode Switching Circuit of Monitor

제1도는 종래 디디씨1모드 방식의 블록도.1 is a block diagram of a conventional DC 1 mode system.

제2도는 종래 디디씨2모드 방식의 블록도.2 is a block diagram of a conventional DC 2 mode system.

제3도는 본 고안 모니터의 디디씨 모드절환회로도.3 is a DC mode switching circuit diagram of the present invention monitor.

제4도는 제3도에 있어서, 디디씨1모드인 경우의 각부 출력파형도.FIG. 4 is a diagram showing output waveforms of each part in the case of DC 1 mode in FIG.

제5도는 제3도에 있어서, 디디씨2모드인 경우의 각부 출력파형도.FIG. 5 is a diagram showing output waveforms of respective parts in the case of DC 2 mode in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 디디씨부 200 : 모드감지부100: DC unit 200: mode detection unit

300 : 동기신호전달부 301 : 제1 반전부300: synchronization signal transmission unit 301: first inversion unit

302 : 제2반전부302: second inversion

본 고안은 모니터의 디스플레이 데이터 채널(Display Data Channel: 이하 디디씨라 칭한다)모드절환회로에 관한 것으로, 특히 피씨로부터의 직력클럭신호에 따라 디디씨1모드와 디디씨2모드 신호를 감지하여 디디씨부의 모드상태를 자동으로 절환해 주는데 적당 하도록 한 모니터의 디디씨 모드절환회로에 관한 것이다.The present invention relates to a display data channel mode switching circuit of a monitor. In particular, the DC 1 mode and DC 2 mode signals are sensed according to the serial clock signal from the PC. It relates to a DC mode switching circuit of a monitor suitable for automatically switching a negative mode state.

디스플레이 데이터 채널(Display Data Channel)이란 모니터의 스펙이나 제조일자 또는 일련번호 등의 정보를 저장하여 사용자로 하여금 필요시 그 저장된 정보를 모니터의 화면상에 나타나게 하는 방법이다.The display data channel is a method of storing information such as a specification, a manufacturing date, or a serial number of a monitor so that a user can display the stored information on the screen of the monitor if necessary.

상기 디디씨에는 디디씨1모드와 디디씨2모드가 있는데, 디디씨1모드는 모니터를 제조할 당시에 입력한 정보를 단지 읽기만 하여 모니터화면에 표시시켜 주는 방식이다.The DC 1 includes a DC 1 mode and a DC 2 mode. The DC 1 mode is a method of displaying information input at the time of manufacture of a monitor by simply reading and displaying the information on a monitor screen.

그리고 디디씨2모드는 모니터 제조시 입력한 정보를 모니터화면에 표시할 수 있을뿐만 아니라 사용자의 제어에 따라 피씨를 통해 새로운 정보를 모니터에 전송할 수 있도록 한 방식이다.In addition, the DC 2 mode not only displays information input during the manufacture of the monitor on the monitor screen but also transmits new information to the monitor through the PC under user control.

종래에는 상기 디디씨1모드와 디디씨2모드를 별도로 구성하여 사용하였다. 즉, 디디씨1모드의 경우에는 제1도에 도시된 바와같이 디디씨부(2)의 단자(D8)를 전원전압단(5V)과 접속 시킨 다음 피씨(1)로부터의 수직동기신호(VCLK)에 따라 기저장된 모니터에 관한 데이터(SDA)를 단자(D5)를 통해 피씨(1)로 출력 하였다.Conventionally, the DC 1 mode and the DC 2 mode are separately used. That is, in the case of the DC 1 mode, as shown in FIG. 1, the terminal D8 of the DC unit 2 is connected to the power supply voltage terminal 5V, and then the vertical synchronization signal VCLK from the PC 1 is connected. ), The data (SDA) related to the previously stored monitor were output to the PC (1) through the terminal (D5).

그리고 디디씨2모드인 경우에는 제2도에 도시된 바와같이 피씨(1)로부터의 수직동기신호(VCLK)를 입력받는 단자(D7)를 전원전압단(5V)에 접속하고 피씨(1)로부터의 직렬클럭신호(SCL)에 따라 기저장된 모니터에 관한 데이터(SDA)를 단자(D5)를 통해 피씨(1)로 출력하였다.In the case of the DC 2 mode, as shown in FIG. 2, the terminal D7, which receives the vertical synchronous signal VCLK from the PC 1, is connected to the power supply voltage terminal 5V, and In accordance with the serial clock signal SCL, data SDA related to the previously stored monitor were output to the PC 1 through the terminal D5.

이상에서 설명한 바와같이 종래의 회로는 디디씨1모드와 디디씨2모드를 별도로 구성한다음 수동으로 선택하여 사용하였기 때문에 두가지모드를 다 처리할 수 있는 피씨에서 선택신호가 출력되면 이를 감지하지 못하는 사용상 불편한 문제점이 있었다.As described above, the conventional circuit configures the DC 1 mode and the DC 2 mode separately, and then manually selects and uses them. Therefore, it is inconvenient to use when the selection signal is output from the PC that can handle both modes. There was a problem.

본 고안의 목적은 이러한 종래의 문제점을 해결하기 위해 피씨로부터의 직력클럭신호에 따라 모드상태를 감지하여 디디씨부의 모드상태를 자동으로 절환해 줄 수 있는 모니터의 디디씨 모드절환회로를 제공하는 데 있다.An object of the present invention is to provide a DC mode switching circuit of the monitor that can automatically switch the mode state of the DC unit by detecting the mode state in accordance with the serial clock signal from the PC in order to solve such a conventional problem have.

상기 본 고안의 목적을 달성하기 위한 모니터의 디디씨 모드절환회로는 피씨로부터의 직렬클럭신호에 따라 절환되어 그에따라 모니터에 관한 데이터를 출력하거나 입력된 새로운 정보에 따라 모니터를 제어하는 디디씨부와, 피씨로부터의 직렬클럭신호에 따라 모드상태를 감지하여 그에 따른 제어신호를 출력하는 모드감지부와, 상기 모드감지부의 제어신호에 따라 피씨로부터의 수직동기신호를 상기 디디씨부에 전달/차단하는 동기신호전달부로 구성한다.The DC mode switching circuit of the monitor for achieving the object of the present invention is switched according to the serial clock signal from the PC to output the data about the monitor or control the monitor according to the new information input accordingly; A mode detecting unit for detecting a mode state according to the serial clock signal from the PC and outputting a control signal according to the serial clock signal, and transmitting / blocking a vertical synchronization signal from the PC unit according to the control signal of the mode detecting unit. It consists of a synchronization signal transmission unit.

이하, 본 고안의 작용 및 효과에 관하여 일실시예를 도시한 제3도 내지 제5도를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to Figures 3 to 5 showing an embodiment of the operation and effects of the present invention in detail as follows.

제3도는 본 고안의 일실시예시도로서, 이에 도시한 바와같이 피씨(도면미표시)로부터의 직렬클럭신호(SCL)에 따라 모드가 절환되어 그에따라 모니터에 관한 데이터(SDA)를 출력하거나 입력된 새로운 정보에 따라 모니터를 제어하는 디디씨부(100)와, 피씨로부터의 직력클럭신호(SCL)에 따라 모드상태를 감지하여 그에따른 제어신호를 출력하는 모드감지부(200)와, 상기 모드감지부(200)의 제어신호에 따라 피씨로부터의 수직동기신호(VCLK)를 상기 디디씨부(100)에 전달/차단하는 동기신호전달부(300)로 구성한다.3 is an exemplary embodiment of the present invention, and as shown therein, the mode is switched according to the serial clock signal SCL from the PC (not shown) to output or input data SDA related to the monitor accordingly. The DC unit 100 for controlling the monitor according to the new information, the mode detection unit 200 for detecting the mode state in accordance with the serial clock signal (SCL) from the PC and outputs a control signal according to the, and the mode detection According to the control signal of the unit 200, the vertical synchronization signal VCLK from the PC is configured to the synchronization signal transmission unit 300 for transmitting / blocking the DC unit 100.

상기 모드감지부(200)는 저항(R7-R11)과 콘덴서(C1,C2)와 다이오드(D1)와 트랜지스터(T3,T4)로 구성한다.The mode sensing unit 200 includes resistors R7-R11, capacitors C1 and C2, diodes D1, and transistors T3 and T4.

상기 동기신호전달부(300)는 입력된 수직동기신호(VCLK)를 반전시키는 제1반전부(301)와, 상기 모드감지부(200)의 제어신호에 따라 상기 제1반전부(301)의 출력신호를 반전출력하거나 차단하는 제2반전부(302)로 구성한다.The synchronization signal transmitter 300 may include a first inverting unit 301 for inverting the input vertical synchronization signal VCLK and a control signal of the mode sensing unit 200 of the first inverting unit 301. And a second inverting unit 302 for inverting or interrupting the output signal.

상기 제1반전부(301)는 저항(R1-R3)과 트랜지스터(T1)로 구성한다.The first inverting portion 301 includes resistors R1-R3 and a transistor T1.

상기 제2반전부(302)는 저항(R4-R6)과 트랜지스터(T2)로 구성한다.The second inverting unit 302 includes a resistor R4-R6 and a transistor T2.

이와같이 구성한 본 고안의 일실시예의 작용에 관하여 설명하면 다음과 같다.Referring to the operation of one embodiment of the present invention configured as described above are as follows.

먼저, 디디씨1모드인 경우에는 피씨로부터 제4도의 (d)에 도시한 바와같이 '하이'신호인 직렬클럭신호(SCL)가 출력되어 디디씨부(100)의 단자(D2)에 입력된다.First, in the DC 1 mode, the serial clock signal SCL, which is a 'high' signal, is output from the PC as input to the terminal D2 of the DC unit 100, as shown in FIG. .

이로인해 전원전압(5V)이 저항(R8)을 통해 피엔피트랜지스터(T3)의 베이스에 인가되어 그 피엔피트랜지스터(T3)는 오프된다.As a result, the power supply voltage 5V is applied to the base of the PNP transistor T3 through the resistor R8, so that the PNP transistor T3 is turned off.

이때, 전원전압(5V)은 직류이기 때문에 콘덴서(C1)를 통과하지 못하여 트랜지스터(T4)의 베이스는 저전위 상태가 되고, 이로인해 그 트랜지스터(T4)도 오프된다.At this time, since the power supply voltage 5V is a direct current, the base of the transistor T4 does not pass through the capacitor C1, and the base of the transistor T4 is in a low potential state, thereby turning off the transistor T4.

한편, 피씨로부터 출력되는 제4도의 (a)에 도시한 바와같은 수직동기신호(VCLK)는 저항(R1,R2)을 통해 트랜지스터(T1)의 베이스에 인가된다.On the other hand, the vertical synchronization signal VCLK as shown in Fig. 4A output from the PC is applied to the base of the transistor T1 through the resistors R1 and R2.

이에 따라 상기 수직동기신호(VCLK)의 '하이'주기에서는 상기 트랜지스터(T1)가 온되어 전원전압(5V)이 저항(R3)과 트랜지스터(T1)를 통해 접지측으로 흐르게 되고, 이로인해 트랜지스터(T2)의 베이스는 저전위상태가 된다.Accordingly, in the 'high' period of the vertical synchronization signal VCLK, the transistor T1 is turned on so that the power supply voltage 5V flows to the ground side through the resistor R3 and the transistor T1, which causes the transistor T2. ) Base becomes low potential state.

상기 트랜지스터(T2)의 베이스가 저전위 상태가 됨으로인해 그 트랜지스터(T2)는 오프되고 이로인해 전원전압(5V)은 저항(R6)을 통해 디디씨부의 단자(D1)에 인가된다.Since the base of the transistor T2 is in the low potential state, the transistor T2 is turned off, and thus the power supply voltage 5V is applied to the terminal D1 of the DC portion through the resistor R6.

이때, 상기 피엔피트랜지스터(T3)가 오프되어 있기 때문에 상기 트랜지스터(T1)를 통한 신호는 그대로 상기 트랜지스터(T2)에 인가된다.At this time, since the PNP transistor T3 is turned off, the signal through the transistor T1 is applied to the transistor T2 as it is.

반대로 수직동기신호(VCLK)가 '로우'주기일때는 트랜지스터(T1)가 오프되어 전원전압(5V)은 저항(R3,R4)을 통해 트랜지스터(T2)의 베이스에 인가되어 그 트랜지스터(T2)는 온된다.On the contrary, when the vertical synchronization signal VCLK is 'low' period, the transistor T1 is turned off so that the power supply voltage 5V is applied to the base of the transistor T2 through the resistors R3 and R4 so that the transistor T2 is Is on.

상기 트랜지스터(T2)가 온됨으로 인해 전원전압(5V)이 저항(R6) 과 트랜지스터(T2)를 통해 접지측으로 흐르게 되어 디디씨부(100)의 단자(D1)에는 저전위가 인가된다.As the transistor T2 is turned on, the power supply voltage 5V flows to the ground side through the resistor R6 and the transistor T2, and a low potential is applied to the terminal D1 of the DC unit 100.

다시말하면 제4도의 (a)에 도시한 바와같은 수직동기신호(VCLK)가 입력되면 이는 트랜지스터(T1)를 통해 제4도의 (b)에 도시한 바와같은 신호로 출력되고, 이는 다시 트랜지스터(T2)를 통해 제4도의 (c)에 도시한 바와같은 신호로 디디씨부(100)의 단자(D1)에 인가된다. 즉, 수직동기신호(VCLK)가 그대로 디디씨부(100)에 전달된다.In other words, when the vertical synchronization signal VCLK as shown in (a) of FIG. 4 is input, it is output as a signal as shown in (b) of FIG. 4 through the transistor T1, which in turn is the transistor T2. Is applied to the terminal D1 of the DC unit 100 as a signal as shown in FIG. That is, the vertical synchronization signal VCLK is transmitted to the DC unit 100 as it is.

이와같이 디디씨부(100)는 단자(D2)를 통해서 '하이'인 직렬클럭신호(SCL)가 입력되고 단자(D1)를 통해서는 제4도의 (c)에 도시한 바와같은 수직동기신호(VCLK)가 입력되면 디디씨1모드상태로 인식하여 그 수직동기신호(VCLK)의 상승에지마다 기저장된 모니터에 관한 데이터(SDA)를 단자(D3)를 통해 피씨로 출력한다.In this way, the DC unit 100 receives the high-level serial clock signal SCL through the terminal D2 and the vertical synchronizing signal VCLK as shown in FIG. 4C through the terminal D1. Is input to the DC 1 mode and outputs the data SDA of the pre-stored monitor through the terminal D3 for each rising edge of the vertical synchronization signal VCLK.

그러나 디디씨2모드인 경우에는 피씨로부터 제5도의 (a)에 도시한 바와같은 파형의 직렬클럭신호(SCL)가 출력되어 디디씨부(100)의 단자(D2)에 입력된다.However, in the DC 2 mode, the serial clock signal SCL having a waveform as shown in FIG. 5A is output from the PC and input to the terminal D2 of the DC unit 100.

상기와 같은 직렬클럭신호(SCL)는 저항(R8)을 통해 피엔피트랜지스터(T3)의 베이스에 인가됨과 아울러 콘덴서(C1)와 다이오드(D1)와 저항(R10)을 통해 트랜지스터(T4)의 베이스에 인가된다.The series clock signal SCL is applied to the base of the PNP transistor T3 through the resistor R8 and the base of the transistor T4 through the capacitor C1, the diode D1, and the resistor R10. Is applied to.

이때, 상기 트랜지스터(T4)의 베이스에는 콘덴서(C1)에 의해 제5도의 (b)에 도시한 바와같은 파형의 신호가 인가되어 그 트랜지스터(T4)는 항상 온상태가 된다. 그리고 트랜지스터(T3)는 직렬클럭신호(SCL)에 따라 온/오프된다.At this time, a signal of a waveform as shown in FIG. 5B is applied to the base of the transistor T4 by the capacitor C1, and the transistor T4 is always in an ON state. The transistor T3 is turned on / off according to the series clock signal SCL.

상기 피엔피트랜지스터(T4)가 온됨으로 인해 상기 트랜지스터(T1)를 통한 수직동기신호(VCLK)는 그 피엔피트랜지스터(T4)를 통해 접지측으로 흐르게 되어 상기 트랜지스터(T2)는 항상 오프상태가 된다.As the PNP transistor T4 is turned on, the vertical synchronous signal VCLK through the transistor T1 flows to the ground side through the PNP transistor T4 so that the transistor T2 is always turned off.

상기 트랜지스터(T2)가 항상 오프상태에 있으므로 인해 전원전압(5V)이 저항(R6)을 통해 디디씨부(100)의 단자(D1)에 계속적으로 인가된다.Since the transistor T2 is always in the OFF state, the power supply voltage 5V is continuously applied to the terminal D1 of the DC unit 100 through the resistor R6.

즉, 디디씨2모드에서는 디디씨부(100)의 단자(D1)에는 항상 하아신호가 인가된다.That is, in the DC 2 mode, a low signal is always applied to the terminal D1 of the DC unit 100.

이와같이 디디씨부(100)는 단자(D2)를 통해서는 제5도의 (a)에 도시한 바와같은 직렬클럭신호(SCL)가 입력되고 단자(D1)를 통해서는 계속적인 '하이'신호가 입력되면 디디씨2모드상태로 인식하여 기저장된 모니터에 관한 데이터(SDA)를 출력함과 아울러 새로입력된 정보가 있으면 그에따라 모니터를 제어한다.As described above, the DC unit 100 receives the serial clock signal SCL as shown in FIG. 5A through the terminal D2 and the continuous 'high' signal through the terminal D1. When it is recognized as the DC 2 mode, it outputs the data (SDA) related to the pre-stored monitor and controls the monitor accordingly if there is newly inputted information.

이상에서 상세히 설명한 바와같이 본 고안은 피씨로부터의 직렬클럭신호에 따라 모드상태를 감지하여 디디씨부로 하여금 모드에 맞는 동작을 할 수 있도록 자동으로 모드상태를 절환해 줄 수 있는 효과가 있다.As described in detail above, the present invention has an effect of automatically switching the mode state so that the DC unit can operate according to the mode by detecting the mode state according to the serial clock signal from the PC.

Claims (2)

피씨로부터의 직렬클럭신호에 따라 모드가 절환되어 그에따라 모니터에 관한 데이터를 출력하거나 입력된 새로운 정보에 따라 모니터를 제어하는 디디씨부와, 피씨로부터의 직렬클럭신호에 따라 모드상태를 감지하여 그에따른 제어신호를 출력하는 모드감지부와, 피씨로부터의 수직동기신호를 상기 모드감지부의 제어신호에 따라 상기 디디씨부에 전달/차단하는 동기신호전달부로 구성한 것을 특징으로 하는 모니터의 디스플레이 데이터 채널 모드절환회로.The mode is switched according to the serial clock signal from the PC, and according to the serial clock signal from the PC, the DC unit outputs the data on the monitor or controls the monitor according to the new information. The display data channel mode of the monitor comprising: a mode sensing unit for outputting a control signal according to the present invention; and a synchronous signal transmitting unit for transmitting / blocking the vertical synchronization signal from the PC to the DC unit according to the control signal of the mode sensing unit. Switching circuit. 제1항에 있어서, 상기 동기신호전달부는 입력된 수직동기신호를 반전시키는 제1반전부와, 상기 모드감지부의 제어신호에 따라 상기 제1반전부의 출력신호를 반전출력하거나 차단하는 제2반전부로 구성한 것을 특징으로 하는 모니터의 디스플레이 데이터 채널 모드절환회로.2. The display device of claim 1, wherein the synchronization signal transmission unit is a first inversion unit for inverting an input vertical synchronization signal, and a second inversion unit for inverting or blocking an output signal of the first inversion unit according to a control signal of the mode sensing unit. Display data channel mode switching circuit of the monitor characterized in that the configuration.
KR2019950004255U 1995-03-11 1995-03-11 Monitor display data channel mode coversion circuits KR0130206Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950004255U KR0130206Y1 (en) 1995-03-11 1995-03-11 Monitor display data channel mode coversion circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950004255U KR0130206Y1 (en) 1995-03-11 1995-03-11 Monitor display data channel mode coversion circuits

Publications (2)

Publication Number Publication Date
KR960033048U KR960033048U (en) 1996-10-24
KR0130206Y1 true KR0130206Y1 (en) 1998-12-15

Family

ID=19409118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950004255U KR0130206Y1 (en) 1995-03-11 1995-03-11 Monitor display data channel mode coversion circuits

Country Status (1)

Country Link
KR (1) KR0130206Y1 (en)

Also Published As

Publication number Publication date
KR960033048U (en) 1996-10-24

Similar Documents

Publication Publication Date Title
US6329975B1 (en) Liquid-crystal display device with improved interface control
KR20160053269A (en) Display device and electronic appliance of the same, power supplyer
US4544893A (en) Battery voltage detector
KR0130206Y1 (en) Monitor display data channel mode coversion circuits
GB2214039A (en) A vertical pre-control circuit for an interface of a multi-synchronization monitor
KR0129352Y1 (en) The ddc input interface circuit of the monitor
JPH0481396B2 (en)
KR0113186Y1 (en) Mode select circuit of multi-mode monitor
KR970004870Y1 (en) Display unit of power management status on power saving monitor
KR950007512Y1 (en) Input signal automatic selection circuit
KR0125009Y1 (en) A switching circuit of driving power supply in the liquid crystal display element
KR870002322Y1 (en) Tracking control display circuit of vtr
KR0133162Y1 (en) Automatic grounding circuit of self test terminal in the monitor
KR0136638Y1 (en) VRC / telephone integrated circuit
KR900010298Y1 (en) Horizontal drive circuit for liquid crystal monitor
KR0158118B1 (en) Battery voltage level detection circuit
KR900004658B1 (en) Image signal processing circuit of monitor
KR950012247B1 (en) Synchronization signal processing circuit for video signal detection
KR910009267Y1 (en) Digital input selecting circuit
KR930008077Y1 (en) Driving device which displays lcd word
KR920002536B1 (en) Audio-multi mode selective circuit using pwm
KR930006187Y1 (en) Voltage distributor controlled by voltage level of multi-tv monitor
KR890003896Y1 (en) Warning arrangement for malfunction drive
KR19990080840A (en) Common power supply automatic setting circuit of liquid crystal display device
KR100203276B1 (en) A/d convertor input stabilization circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee