KR0129800B1 - 저속 및 고속 전송이 가능한 전송장치 - Google Patents

Abstract

본 발명은 스테레오 오디오 14-채널의 저전송 비트율을 갖는 입력 데이타의 고속 채널 전송을 위한 DS3의 데이타 처리 기능을 포함하고 있는 송신수단, DS3의 고속 입력 신호를 역으로 저전송비트율의 출력신호로 변환가능한 버스 시스템을 이용한 데이타 처리 기능을 포함하고 잇는 수신 수단, 프레임 구성기, 주제어 신호 발생기, 및 상기 각 수단들을 연결하여주는 버스 수단을 구비하고 있는 것을 특징으로 하는 DS3 송, 수신 분리 다중/역다중 장치와; 데이타 전처리 다중화기(5-8)를 통한 제1차 데이타 전처리 다중회기와 오버테드 비트 발생기와 정보 오버헤드 다중화기(5-7)를 통한 제1차 오보헤드 비트 다중화기, 및 제2차 데이타 다중화기를 통해 상기 제1차 다중화기로 부터 전송된 데이타를 다중화 하는 것을 특징으로 하는 DS3 계층적 구조의 데이타 다중화 장치에 관한 것이다.

Description

저속 및 고속 전송이 가능한 전송장치

제1도는 본 발명에 따른 전송장치의 개괄적인 구성을 나타낸 블럭 구성도.

제2도는 본 발명에 따른 버스의 연결 구성도.

제3도는 본 발명에 따른 전송장치의 블럭 구성도.

제4a도는 본 발명에 따른 전송장치의 버스와 송수신 기능블럭간의 연결 구성도.

제4b 및 4c도는 본 발명에 사용되는 DS3급 신호의 멀티프레임 구조도.

제5도는 본 발명에 따른 전송장치의 송신단 블럭 구성도.

제6도는 본 발명에 따른 전송장치의 수신단 블럭구성도.

제 7도는 본 발명에 따른 스테레오 오디오 채널 분리부의 블럭 구성도.

제 8도는 본 발명에 따른 버스를 통해 송수신 기능블럭을 제어하는 과정을 나타낸 설명도.

＊ 도면의 주요부분에 대한 부호의 설명

31 : 저전송 비트율 입력신호 처리부 32 : 프레임 맵핑부

33 : 프레임 판독부 34 : 저전송 비트율 출력신호 처리부

본 발명은 저전송 비트율을 갖는 신호를 DS3급 신호로 변환시켜 전송하거나 이의 역기능을 수행할 수 있는 광 케이블 티.브이(CATV)용 스테레오 오디오 데이타 전송장치에 관한 것이다.

이미 잘 알려진 바와 같이 DSO급의 채널은 8000개의 샘플 데이타를 8비트로 구성하여 매초당 64Kbps속도로 전송되며, 또한 DSO급의 채널은 원거리 고속채널의 전송을 위해 다중화 되어 DS1급(1.5Mbps), DS2급(6.3Mbps)의 M12 전송과 DS3급(45 Mbps)의 M23 또는M13 채널 전송을 하게 된다.

ATV용 스테레오 오디오 데이타를 전송하기 위해 48KHz의 오디오 주파수를 샘플당 64비트로 구성하고, 이를 AES/EBU 국제 규격에 따른 3.072 Mbps 속도로 전송한다.

따라서, 본 발명은 저속의 스테레오 오디오 데이타를 DS3급의 고속으로 전송하고, DS3급의 고속으로 전송된 데이타를 저속의 스테레오 오디오 데이타로 변환시켜 출력할 수 있는 스테레오 오디오 데이타 전송장치를 제공하는데 그 목적이 있다.

이를 위해 본 발명은 3.072Mbps의 스테레오 오디오 데이타를 다중 및 역다중화하는 기능과 DS3급 프레임으로 구성하거나, 이의 역기능을 수행할 수 있는 기능부를 구비한다.

상기 목적을 달성하기 위한 본 발명은, 저전송 비트율을 갖는 스테레오 오디오 입력 데이타를 일시 저정한 후, 고속 전송율을 갖는 DS3급 프레임 구조로 만들기 위해 스터핑 정보데이타와 정보오버헤드 데이타를 발생하는 프레임신호 발생수단; 상기 프레임신호 발생수단으로부터 출력된 각 채널 데이타와 정보 데이타 및 정보오버헤드 데이타를 다중화하여 DS3급 신호를 출력하는 다중화 처리수단; DS3급으로 전송된 신호의 프레임 시작을 검출한 후, 상기 DS3급 프레임 내에 있는 정보 데이타를 이용하여 각 채널별 정보 데이타를 분리하는 프레임 판독수단; 상기 프레임 판독수단으로 부터 출력된 각 채널별 정보 데이타를 이용하여 조정된 클럭과 튜티가 조정된 채널클릭을 출력하는 채널클럭 발생수단; 상기 채널클릭 발생수단의 출력에 따라 다중된 채널데이타를 각 채널별 데이타로 역다중화하는 역다중화수단; 상기 각 수단의 동작을 제어하는 주제어신호 발생수단; 및 상기 각 수단과 연결되어 채널 데이타와 제어를 위한 어드레스 데이타를 전송하는 버스를 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

제1도는 본 발명에 따른 전송장치의 동작을 설명하기 위해 개괄적으로 그 구성을 나타낸 블럭 구성도이다. 본 발명은 크게 저전송 비트율을 갖는 장치와 접속되는 송신당축(1)과 고속의 채널 데이타를 송수신하는 수신단측(2)과, DS3급의 고속으로 전송하기 위해 DS3급 전송프레임을 구성하는 프레임 구성기(3)와, 각 기능부와 접속되어 데이타 전송로 및 제어 신호 전송로를 제공하는 버스(5)와, 버스(5)를 통해 각 기능부의 동작을 제어하는 주제어신호 발생기(4)로 이루어진다.

송신단측(1)은 저전송 비트율을 갖는 스테레오 오디오 입력 데이타를 고속으로 전송하기 위해 DS3급의 데이타 처리 기능을 포함한다. 또한, 수신단측(2)은 DS3급의 고속 입력 데이타를 역으로 저전송 비트율의 출력 신호로 변환하기 위한 기능을 구비한다.

제2도는 버스와 저속 및 고속 모듈간 연결을 나타내는 도면으로, 버스는 송신 및 수신 데이타 버스와 송신 및 수신 어드레스 버스로 이루어지며, 고속 모듈 및 저속 모듈은 이 버스를 통해 제어되고, 데이타를 송수신한다.

제3도는 본 발명에 따른 전송장치의 전체 블럭 구성도로서, 도면에서 31은 저전송 비트율 입력신호 처리부,32는 프레임 맵핑부, 33은 프레임 판독부, 34는 저전송 비트율 출력신호 처리부를 각각 나타낸다.

송신단의 입력부에는 저전송 비트율 입력신호 처리부(31)가 구비되며, 저전송 비트율 입력신호 처리부(31)는 저속의 스테레오 오디오 데이타를 입력받아 클럭의 동기화 및 입력 데이타의 일시 저장기능을 수행한다. 송신단의 출력부에는 DS3급 프레임을 구성하기 위한 프레임 맵핑부(32)가 구비되며, 프레임 맵핑부(32)는 저전송 비트율 입력신호 처리부(31)에 일시 저장된 데이타를 DS3급 프레임으로 구성하여 출력한다.

수신단측에는 DS3급 신호를 수신하는 프레임판독부(33)가 구비되며, 프레임 판독부(33)는 고속으로 전송된 DS3급 입력 데이타에서 정보데이타와 채널데이타를 구분하는 기능을 수행한다. 수신단의 출력부에는 저전송 비트율의 스테레오 오디오 데이타와 클럭을 발생하기 위한 저전송 비트율 출력 신호 처리부(34)가 구비된다.

본 발명의 실시예에서는 14채널의 스테레오 오디오 데이타를 수용하는 구조를 예로 들어 설명하며, 본 발명의 권리 범위가 이것에 의해 한정되는 것은 아니다.

본 발명의 송수신 기능부는 제4도에서 보여주는 버스 라인을 통해 스테레오 오디오 14채널 데이타와 정보데이타를 전송하게 된다. 제2도에서 언급했듯이, 저전송 비트율의 스테레오 오디오 입력신호는 저전송 비트율 접속부인 저속 모듈을 통해 송수신 되며, DS3급 데이타는 고속 모듈에 의해 송수신된다. 이 저속 및 고속 모듈은 버스를 통해 상호 접속된다. 제4a도를 통해 보다 상세히 버스의 구성을 살펴보면, 버스는 송신단의 데이타 버스라인과 어그레스 버스라인, 그리고 수신단의 데이타 버스라인과 어드레스 버스라인의 4개의 버스 라인으로 구성되며, 송수신단의 데이타 버스라인은 단락 스위치에 의해 공동 버스 라인으로 접속될 수 있다. 어드레스 버스라인은 13비트의 어드레스 발생기를 통해 어드레스를 발생하고, 이를 어드레스 디코더에 의해 디코딩하여 송수신단의 각 기능부 제어한다. 또한, 데이타 버스 라인을 통해서는 DS3급 정보 데이타와 채널데이타가 전송된다. 본 발명에서는 스테레오 오디오 14채널의 저전송 비트율 데이타를 고속 채널 접속이 가능한 DS3급 신호로 만들기 위해 새로운 DS3급 프레임 구조를 제안했다. 이를 제4b도 및 제4c도를 참조하여 살펴본다.

멀티프레임의 구조는 저전송 비트율의 모듈 14개로 부터 발생된 타임슬롯 14개를 기본 유니트(4-3)로 하며, 6개의 유니트를 묶어서 1개의 프레임 블럭(4-4)을 구성한다. 그리고, 8개의 프레임 블럭을 묶어 하나의 서브프레임(4-5)을 구성하며, 8개의 서브 프레임이 모여서 멀티프레임(4-6)이 구성된다.

즉, 멀티프레임은 기본 유니트 336개, 다시 말하면 전체 56개의 프레임 블럭(4-10)으로 구성됨을 의미한다. 제3도에 도시된 프레임 맵핑부는 채널데이타의 정보데이타를 처리하기 위해 수정 정의된 멀티프레임 구조를 사용한다. 프레임 맵핑부에서 처리되는 채널 데이타의 타임슬롯(4-1)에 해당하는 부분은 저전송 비트율로 입력된 스테레오 오디오 14채널의 순수 데이타이다. 그리고, 정보데이타(4-2)로는 멀티프레임 구조상의 오버헤드 타임슬롯과 보조정보 타임슬롯을 포함한다. 이 중 보조정보 데이타로 정의된 CONT1 ∼ CONT3, RSV ∼ RSV6, 그리고 STUF 타임슬롯을 사용함으로써 저전송 비트율 입력신호인 스테레오 오디오 데이타는 DS3급 프레임의 구조를 갖는다. 고속 채널접속을 위한 DS3급 멀티프레임 구조를 보다 상세히 설명하면 다음과 같다.

보조정보 데이타중 CONT1∼CONT3(4-7)은 채널 데이타의 스터핑 상태를 제어하기 위한 제어정보 타임슬롯에 해당하며, 슬롯 위치는 1∼13, 681∼694, 1361∼1374의 42개 타임슬롯이다.

또한 RSV1∼ RSV6(4-8)은 에비 보조정보 데이타에 해당하는 타임슬롯이며, 이의 슬롯위치는 1701∼1714, 2041∼2054, 2721∼2734, 3061∼3074, 3401∼3414, 4081∼4094의 84개 타임슬롯에 해당한다. 마지막으로 스터핑 슬롯을 할당하게 되는데 스터핑 상태가 발생하면 STUF(4-9)로 정의되는 타임 슬롯에 스터핑 데이타를 할당하고, 보통의 경우에는 채널데이타 정보를 할당한다.

STUF의 타임슬롯 위치는 4421∼4434의 14개 타임슬롯이다. 이외의 정보데이타에 포함되는 X-slot, P-slot, M-slot, C-slot의 타임 슬롯의 구성은 일반적인 DS3급 프레임 구조와 동일하다. 한편 수정 정의된 DS3급 프레임 구조는 제3도에 수신단측 저전송 비트율 출력신호 처리부(34)에서 출력되는 스테레오 오디오 클럭의 발생시 나타나는 지터를 감소시킬 수 있다.

송신단측에서는 스테레오 오디오 14채널의 저전송 비트율을 갖는 입력신호를 고속으로 전송하기 위해 DS3급 프레임으로 구성하는 데이타 처리기능을 포함하고 있다. 이의 상세한 블럭 구성도가 제5도에 도시되어 있다.

제5도는 본 발명에 따른 저속의 스테레오 오디오 데이타를 고속의 DS3급 신호로 전송하기 위한 상세 기능 블럭도를 나타낸다.

저전송 비트율을 갖는 입력신호의 스테레오 오디오 14채널에 관련된 데이타와 클럭은 시스템 클럭과는 비동기된 상태로 입력된다. 따라서 입력된 채널클릭은 위상복구부(51)를 통해 위상차가 조정되게 된다. 즉, 위상복구부(51)는 저전송 비트율 입력신호 접속부로부터 입력된 입력 클럭과 클럭발생부(52)로부터 발생된 기준클럭(REFㅡCK)을 비교하여 입력된 클럭의 위상차가 조정된 클럭(gapped clock)을 탄성버퍼 채널데이타 처리부(53)의 읽기클럭(RㅡCK)으로 공급한다. 또한, 위상복구부(51)는 입력된 입력클럭과 기준클럭 클럭간 위상차가 발생할 때마다 그 상태를 알리기 위해 GCKㅡCON 신호를 스터핑처리부(54)로 출력한다.

8비트로 구성된 탄성버퍼(53)는 입력클럭을 쓰기클럭(WㅡCK)으로 사용하여 스테레오 오디오 14채널의 채널 데이타를 일시 저장한다.

스터핑처리부(54)는 위상복구부(51)로부터 입력된 클럭간 위상차가 발생하였음을 알리는 신호 GCKㅡCON를 내부 계수기를 통해 계수하고, 그 계수값이 임의의 임계값에 도달하면 스터핑 상태로 인식하여 스터핑 제어신호를 발생한다. 한편, 보통의 경우에는 채널 데이타를 데이타 버스라인을 통해 전송하기 위한 신호를 출력한다.

정보데이타처리부(55)는 스터핑처리부(54)로부터 스터핑 상태임을 나타내는 신호가 입력되면 해당되는 타임슬롯에 STUF, CONT, 그리고 RSV 정보데이타를 발생시켜 데이타 버스라인으로 전송한다. 아울러 탄성버퍼 채널데이타 처리부(53)에서는 일시 저장된 채널데이타를 데이타 버스라인으로 전송한다.

이때, 주제어신호발생기(56)에서는 어드레스 버스라인으로 어드레스를 전송하고, 이를 어드레스 버스라인의 어드레스 디코더를 통해 디코딩하여 각 기능블럭을 제어함으로써, 데이타버스라인에는 채널데이타와 정보데이타가 순차적으로 실리게 된다.

정보오버헤드비트발생부(57)는 정보데이타중 오버헤드 타임슬롯에 해당하는 데이타를 처리한다. 즉, 오버헤드 타임슬롯인 X-slot, P-slot, M-slot, C-slot의 타임슬롯에 주제어신호발생부(56)의 제어에 따라 오버헤드정보데이타를 발생하여 데이타버스라인으로 전송한다.

제5도에 도시된 바와 같이 각 기능블럭으로부터 발생된 채널데이타와 정보데이타, 그리고 정보오보헤드비트는 계층적 구조의 다중화부를 통해 고속채널접속을 위한 DS3급 프레임으로 변환된다.

탄성버퍼 채널데이타처리부(53)의 채널데이타(chㅡdaout)는 데이타 전처리 다중화부(58)를 통해 1차 다중화 되며, 동시에 정보오버헤드비트발생부(57)로부터 발생된 X-solt, P-slot, M-slot, C-slot의 타임슬롯에 해당하는 각 정보오버헤드비트(infohㅡdalot)들은 정보오버헤드비트 전처리다중화부(59)를 통해 1차 다중화 된다.

마찬가지로 전처리 다중화부들(58,59)은 주제어 신호발생기(56)의 제어를 받아 다중화를 수행한다. 전처리 다중화부들(58,59)의 출력신호는 데이타 버스라인을 통해 데이타 다중화부(60)로 입력된다. 데이타 다중화부(60)는 전처리 다중화부들(58,59)로부터 입력된 1차 다중화된 데이타들을 2차로 다중화 한다. 여기서, 데이타 다중화부(60)는 1차 다중화된 전처리 데이타들을 데이타 버스라인을 통해 받아들여 다중화함으로써 저전송 비트율의 입력신호를 DS3급 프레임을 맵핑하게 된다.

이상에서 설명한 바와 같이 본 발명은 송신단측에서는 저전송 비트율을 갖는 스테레오 오디오 14채널의 입력신호를 고속으로 전송하기 위해 1차, 2차의계층적 다중화를 수행한다.

제6도는 본 발명에 따른 DS3 급의 전송 프레임을 저전송 비트율을 갖는 데이타로 변환시키는 수신단측의 상세 구성도를 나타낸다.

DS급의 고속 비트율로 입력된 데이타는 일단 데이타 버스라인에 실리게 된다.

그리고, 이 데이타 버스라인에 실린 DS3 급 프레임은 정보 데이타 검출부(61), 프레임 검출부(62), 채널 데이타 분리부(63), 채널 역다중화부(64)로 입력된다.

프레임 검출부(62)는 수신된 DS3급의 프레임 중 정보오버헤드비트의 정보를 이용하여 프레임을 검출하고, 그 결과를 주제어신호 발생기(65)로 출력한다.

주제어신호 발생기(65)는 프레임 검출부(62)에 의해 프레임의 위치 검출이 완료 되었음을 인식하면 각 기능부들을 제어하기 위해 어드레스를 발생한다.

정보데이타 검출부(61)는 주제어신호 발생기(65)의 제어를 받아 입력된 DS3급 프레임으로부터 CONT, RSV, STUF의 타임슬롯에 관한 정보를 검출하여 이 검출된 신호들을 채널 데이타 분리부(63)로 전달한다.

채널데이타 분리부(63)의 상세 구성은 제7도에 도시되어 있다. 채널데이타 분리부(63)는 정보데이타 검출부(61)에 의해 검출된 스터핑 제어정보(CONT), 스터핑 데이타(STUF), 예비 보조정보 데이타(RSV)를 입력받아 각 채널별로 분리한다. 먼저, 채널분리부(63)는 쉬프터(71)를 이용하여 각 채널별로 입력된 제어정보를 저장하고, 각 채널별 다수비트 결정기(72)는 CONT의 정보데이타를 이용하여 스터핑 상태를 판별한다. 그리고, 스터핑 정보는 각 채널별 스터핑 데이터 검출기(73)에 의해 검출된다.

수신단의 채널클럭발생부(66)는 주제어신호발생기(65)의 제어를 받아 채널 데이타 분리부(63)로부토 입력된 각 채널의 타임 슬롯 제어정보를 이용하여 조정된 클럭gapped clock을 발생하여 채널클럭 듀티(duty)조정부(67)로 전송한다. 채널클럭 듀티 조정부(67)눈 클럭의 듀티를 50%로 조정한 다음 저전송비트율의 출력신호 접속부로 갭핑(gapping)된 스테레오 오디오 14-채널의 클럭신호를 출력한다.

한편, 채널 역다중화부(64)는 채널클럭발생부(66)의 출력신호를 이용하여 데이타 버스라인의 스테레오 오디오 14-채널의 데이타를 역다중화하여 채널별로 저전송 비트율 출력신호 접속부로 전송함으로써 수신단측 고속채널 입력신호인 DS3의 저전송비트율 출력신호 접속이 완료된다.

본 발명의 제어방식은 주제어신호 발생기로부터 발생된 신호를 어드레스 버스라인을 통해 디코딩하여 각 기능부를 제어한다. 제3도에서 언급했듯이 어드레스 버스라인은 13-비트로 구성되어 있으며, 송신단측과 수신단측 각각에 어드레스 버스라인과 데이타 버스라인 즉, 총 4개 버스라인으로 구성된다. 어드레스 디코더로부터의 각 기능부 제어는 제5도와 제6도에 도시된 바와 같이 송수신단 각각의 기능부드를 계층적으로 제어함으로써 용이하게 될 수 있다.

제8도는 저전송율의 신호와 고속 채널접속이 가능한 송,수신단에서의 각 기능부의 제어 예시도를 나타낸다.

여기서, 데이타 버스라인은 단락 스위치에 의해 송,수신단이 공동 데이타 버스라인으로 접속될 수 있다.

상기와 같이 이루어지는 본 발명은 저속의 스테레오 오디오 데이타를 DS3급의 고속으로 전송하고, DS3급의 고속으로 전송된 데이타를 저속의 스테레오 오디오 데이타로 변환시켜 출력할 수 있는 효과가 있다.

Claims (6)

1. 저전송 비트율을 갖는 스테레오 오디오 입력 데이타를 일시 저장한 후, 고속 전송율을 갖는 DS3급 프레임 구조로 만들기 위해 스터핑 정보데이타와 정보오버헤드 데이타를 발생하는 프레임신호 발생수단; 상기 프레임신호 발생수단으로부터 출력된 각 채널 데이타와 정보 데이타 및 정보 오버헤드 데이타를 다중화하여 DS3급 신호를 출력하는 다중화 처리수단; DS3급으로 전송된 신호의 프레임 시작을 검출한 후, 상기 DS3급 프레임 내에 있는 정보 데이타를 이용하여 각 채널별 정보 데이타를 분리하는 프레임 판독수단; 상기 프레임 판독수단으로부터 출력된 각 채널별 정보 데이타를 이용하여 조정된 클럭과 상기 조정된 클럭의 듀티를 조정하여 채널클럭을 출력하는 채널클럭 발생수단; 상기 채널클럭 발생수단의 조정된 클럭에 따라 다중된 채널 데이타를 각 채널별 데이타로 역다중화하는 역다중화수단; 상기 각 수단의 동작을 제어하는 주제어신호 발생수단; 및 상기 각 수단과 연결되어 채널 데이타와 제어를 위한 어드레스 데이타를 전송하는 버스를 구비한 것을 특징으로 하는 전송장치.
2. 제1항에 있어서, 상기 프레임신호 발생수단은, 입력된 쓰기 클럭과 기준 클럭을 이용하여 간격이 조정된 클럭을 발생하고, 이 상태를 알리는 신호를 출력하는 위상복구수단; 입력된 쓰기 클럭에 따라 입력된 저속 데이타를 일시 저장하여 상기 위상복구수단으로부터 입력된 읽기 클럭에 따라 출력하는 버퍼링수단; 상기 위상복구수단으로부터 입력된 간격 조정 상태를 계수하여 소정의 값 이상이 되면 스터핑 상태를 알리는 신호를 출력하는 스터핑 처리수단; 상기 스터핑 처리수다니의 제어를 받아 스터핑 제어를 위한 정보 데이타를 해당 타임 슬롯에 발생하는 정보데이타 발생수단; 및 DS3급 프레임에 삽입되는 일반적인 정보오버헤드 데이타를 해당되는 타임슬롯에 발생하는 정보오버헤드 데이타 발생수단을 구비한 것을 특징으로 하는 전송장치.
3. 제1항에 있어서, 상기 버스는, 송신 및 수신을 위한 각각의 버스라인을 구비하되, 상기 각각의 버스라인은 데이타 버스 라인과 어드레스 버스 라인을 각각 구비하며, 상기 송신 및 수신부의 데이타 버스라인은 스위칭수단을 통해 결합되는 거시을 특징으로 하는 전송장치.
4. 제1항 또는 제2항에 있어서, 상기 다중화 처리수단은, 일시 저장된 채널 데이타와 정보 데이타를 다중화하는 제1다중화수단; 각 정보오버헤드 데이타를 다중화하는 제2 다중화수단; 및 상기 제1 다중화수단의 출력과 상기 제2 다중화수단의 출력을 다중화하는 제3 다중화수단을 포함한 것을 특징으로 하는 전송장치.
5. 제1항에 있어서, 상기 프레임 판독수단은, 입력된 DS3급 신호의 프레임 시작을 검출하여 상기 주제어신호 발생수단으로 출력하는 프레임 검출수단; 상기 주제어신호 발생수단의 제어를 받아 입력 DS3급 신호중 정보 데이타를 검출하는 정보 데이타 검출수단; 및 상기 정보 데이타 검출수단으로부터 입력된 스터핑 제어 정보를 이용하여 채널별로 정보 데이타를 분리하여 상기 채널클럭 발생수단으로 출력하는 데이타 분리수단을 구비한 것을 특징으로 하는 전송장치.
6. 제1항 또는 제5항에 있어서, 상기 채널클럭 발생수단은, 상기 주제어신호 발생수단의 제어를 받아 각 채널별로 분리된 정보 데이타를 이용하여 각 채널별로 간격이 클럭을 발생하는 클럭 조정수단; 및 상기 클럭 조정수단의 출력을 입력받아 듀티를 조정하여 채널클럭을 출력하는 채널 클럭 듀티 조정수단을 구비한 것을 특징으로 하는 전송장치.