KR0128042B1 - 단일비트 단위로 결함구제가 이루어지는 반도체 집적회로 - Google Patents

Abstract

본 발명은 반도체집적회로에서 특히 메모리쎌 어레이내의 특정 단일비트가 결함으로 발생할 시에 이를 단일 결함비트 단위로 구제가 이루지도록 하는 반도체집적회로에 관한 것으로 본 발명은 반도체집적회로가 리던던시동작의 유무에 대응하여 결함구제를 위한 데이타를 직접으로 출력하는 단일비트 구제회로를 구비하는 기술에 관하여 개시하고 있다. 이로부터 단일비트 단위로 결함구제가 이루어지는 반도체집적회로를 제공함에 의해. 리던던시의 효율 및 고속의 액세스를 크게 증가시킬 수 있다. 또한 비트단위로 결함구제가 이루어짐에 의해 리던던트용 쎌들이 점유하는 면적으로 최소로 할 수 있는 효과도 있다.

Description

단일비트 단위로 결함구제가 이루어지는 반도체 집적회로

제1도는 본 발명에 의한 결함구제방법을 개략적으로 보여주는 회로도.

제2도는 본 발명에 의한 단일비트 구제회로의 실시예를 보여주는 회로도.

본 발명은 반도체집적회로에 관한 것으로, 특히 메모리쎌 어레이내의 특정 단일비트가 결함으로 발생할 시에 이를 단일 결함비트 단위로 구제가 이루지도록 하는 반도체집적회로에 관한 것이다.

이 기술 분야에 잘 알려져 있는 바와 같이, 반도체집적회로는 로우(row)와 컬럼(column)으로 즉, 매트릭수(matrix)형태로 배열되는 다수개의 메모리 쎌을 가지고 있으며, 이는 메모리 용량이 증가됨에 따라 더욱 많은 메모리 쎌들이 내장되는 초고집적 반도체집적회로로 된다. 반도체집적회로에서 어느 하나의 메로리 쎌이라고 결함이 발생하게 되면 그 반도체집적회로는 사용할 수 없게 된다. 그래서 반도체집적회로에 결함이 발생된 메모리쎌이 존재하더라도 이를 사용할 수 있도록 하여 수율(yield)을 향상시키는 방법으로서, 노멀 메모리 쎌 어레이의 로우와 컬럼에 리던던트 쎌을 구비하여 결함이 발생된 노멜 메모리 쎌을 상기 리던던트 쎌로 대치하는 결함구제방법이 제시되었었다.

이와 관련하여 논문 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.26, NO.1, JANUARY 1991의 페이지 p12-17사이에는 A Flexible Redundancy Technique for High-Density DRAM's라는 제목하에 내부어드레스 코오딩에 입각하여 효율적인 결함구제 기술에 관하여 개시하고 있다. 상기 논문에 개시된 내용을 간략히 살펴보면, 다음과 같다. 메모리 쎌이 저장된 블럭단위로 결함구제가 이루어지던 기술에서 리던던시의 효율을 상승시키기 위하여 각 워드라인 단위로 결함구제를 수행한다. 메모리 쎌어레이는 다수개의 뱅크(bank) 또는 블럭(block) 또는 서브(sub)어레이로 분할 배열된다. 이렇게 다수개로 분할 배열되어 형성된 다수개의 서브 어레이에 있어서, 어느 특정의 서브어레이에서 결함쎌이 발생되어도 이를 내부 어드레스의 코오딩에 의하여 또다른 서브어레이에 있는 결함구제용 워드라인으로 리페어를 수행하는 것이다. 이렇게 하면 결함 워드라인이 발생한 서브어레이에서의 결함 구제는 그 해당 서브어레이내에 구비되어 있는 결함구제용 워드라인의 수 외에는 수행할 수가 없었는데, 이를 다른 서브어레이에 있는 결함구제용 워드라인을 사용할 수도 있음에 의해 결함 구제의 효율을 크게 높일 수 있게 된다. 그러나 이와 같은 기술도 다음과 같은 단점을 가지게 된다.

먼저 단일 비트의 결함을 구제하기 위해서는 리던던트 쎌어레이를 별도로 구비하여야 함에 따른 칩면적의 증가가 발생한다. 또한 결함쎌이 속하는 로우 또는 컬럼이 통째로 리페어됨에 의해 또다른 결함을 수반할 위험이 존재한다. 한편 위와 같은 결함 구제기술은 일반적으로 리던던트 프리디코오더 출력으로서 노멀 결함쎌의 선택을 방지 한 후 리던던트 쎌 선택 과정을 필수적으로 거쳐야 하기 때문에 데이타의 고속액세스가 느려지는 문제를 수반하게 된다.

따라서 본 발명의 목적은 단일 비트 단위로 결함구제를 수행하여 리페어효율이증가된 반도체집적회로를 제공함에 있다.

본 발명의 다른 목적은 리던던시를 위한 디코이딩과정이 최소로 감소되어 데이타의 고속 액세스가 이루어지는 반도체집적회로를 제공함에 있다.

본 발명의 또다른 목적은 메로리쎌의 결함 구제를 위한 리던던트 쎌어레이의 동일칩상의 점유면적이 최소로 되는 반도체집적회로를 제공함에 있다.

본 발명의 또다른 목적은 결함이 발생한 메로리쎌의 위치와 상관없이 결함구제시에 고속 액세스가 이루어지도록 하는 반도체 집적회로를 제공함에 있다.

본 발명의 또다른 목적은 리던던트 쎌의 액세스시 이를 전압증폭하기 위한 센스앰프의 도움없이 그 데이타가 고속으로 액세스되도록 하는 반도체집적회로를 제공함에 있다.

본 발명의 또다른 목적은 단일 비트단위로 리페어함에 의해서 리던던트 쎌어레이가 차지하는 점유면적을 줄여서 칩 사이즈를 줄이고 결함 비트의 위치에 상관없이 리페어가 가능하도록 하며 리페어된 쎌의 액세스시간이 고속으로 되는 반도체집적회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명은, 단일 비트단위로 결함구제가 이루어지며 또한 구제된 쎌의 데이타를 고속으로 출력하는 반도체집적 회로를 향한 것이다.

본 발명에 의한 반도체집적회로는, 리던던시동작에 대응하여 결함구제로 대치된 리던던트 쎌 데이타를 직접으로 출력하는 단일비트 구제회로를 구비한다. 본 발명에 의한 반도체집적회로는 결함구제시에 로우 또는 컬럼 단위로 리페어하지 않고 단위 비트단위로 리페어한다.

이러한 기술적 사상을 바탕으로 하여 본 발명을 최적으로 실현한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

하기 설명에서 사용되는 단일비트 구제회로라는 용어는 결함쎌을 지정하는 어드레스가 입력시에 이에 대응하는 리던던트 쎌데이타를 바로 출력하는 회로로 정의한다.

제1도는 본 발명에 의한 결함구제방법을 개략적으로 보여주는 도면이다. 제1도의 구성은 동일칩상에 형성되는 각각 메모리쎌들을 저장하는 다수개의 서브어레이 중 하나를 보여주고 있다. 한편으로는 제1도의 구성을 전체 메모리쎌어레이 및 그에 부수된 리던던트 쎌어레이로 실시할 수도 있다. 제1도의 도시된 바와 같이, 노멀 메로리쎌어레이 2내에 결함이 발생하면 이는 로우(row) 또는 컬럼(column)단위로 리페어하지 않고 리던던트쎌어레이 4내에 있는 결함구제용 리던 던트쎌 6이 직접으로 리페어하게 된다. 즉, 노멀 메로리쎌어레이 4에서 단일비트 8이 결함으로 발생할 시에 리던던트 쎌 6이 이를 리페어하게 되는데, 이는 결함 쎌 8을 지정하는 어드레스가 입력될 시에 결함쎌 8대신에 리던던트 쎌 6이 액세스된다. 이때 결함쎌이 속한 로우 또는 컬럼상에 존재하는 다른 정상 쎌을 지정하는 어드레스가 입력될 시에는 리던던트 쎌 6의 액세스가 수행되지 않는다. 따라서 전술한 바 있는 종래기술에서와 같이 결함쎌을 가지는 로우 또는 칼럼이 통째로 리던던트용 로우 또는 컬럼으로 리페어되는 것과 비교시에 그 효율의 증가는 용이하게 예측될 것이다. 이러한 방법은 실질적으로 리페어의 효율성면에서 크게 효율상승을 가져오고 또한 리페어의 신뢰성을 크게 향상시킨다. 한편 제1도의 방법을 실현하기 위해서는 다음과 같은 회로구성이 필요하게 된다.

제2도는 결함구제를 위한 본 발명에 의한 단일비트 구제회로를 보여주고 있다. 제2도의 구성은 다음과 같다. 즉, 단일비트 구제회로는, 리던던시 동작의 유무에 대응하여 신호 RP를 츨력하는 리던던트 프리디코오더 12와, 이 RP신호와 라이트인에이블신호를 각각 입력하는 낸드게이트 14와, 이 낸드게이트 14의 출력단자에 입력단자가 연결된 인버터 16과,RP신호를 인버터 18을 통하여 입력하고 라이트인에이블신호RM를 입력하는 노아게이트 20과, 이 노아게이트의 20의 출력단자에 입력단자가 연결된 인버터 22와, 데이타입력신호 DIN이 접속노드 C1으로 입력되는 경로상에 형성되고 노아게이트 20과 인버터 22의 각 출력신호에 의해 제어되는 제1 전송게이트 24와, 접속노드 C1과 C2사이에 서로 래치구성으로 형성되는 인버터 26 및 28과, 접속노드 C2에 입력단자가 접속되어 데이타 DOUT을 출력하는 인버터 30과, 인버터 30의 출력단에 형성되어 데이타 DOUT의 출력을 스위칭하며 낸드게이트 14와 인버터 16의 각 출력신호에 의해 제어되는 제2 전송게이트 32로 이루어진다.

이와 같은 구성에서 리던던트 프리디코오더 12는 이 기술 분야에 공지의 회로로 실시할 수 있는 바 그 상세구성은 생략하였다. 예컨대 결함쎌의 리페어시에 그 결함쎌의 어드레스가 입력될 시에만 출력신호 RP가 하이로 된다. 전송게이트 24와 32는 각각 피모오스(PMOS)채널과 엔모오스(NMOS) 채널이 결합된 구성을 가진다. 라이트인에이블신호는 라이트 및 리드동작의 제어신호로서 라이트동작인 경우에는 그 전압레벨이 로우가 되고 리드동작인 경우에는 하이가 된다. 데이타입력신호 DIN은 라이트동작시 입력되는 신호로서 데이타입력버퍼(도시되지 않음)로부터 들어오는 신호이다. 데이타출력신호 DOUT은 리드동작시 출력되는 신호로서 데이타출력버퍼(도시되지 않음)로 입력되는 신호이다. 한편 인버터 26과 28로 구성된 래치회로가 실제적으로 쎌의 역할을 함을 특히 유의하여야 할 것이다. 그리고 각각 한개씩의 피모오스 및 엔모오스로 구성되는 제1및 제2 전송게티트 24 및 32는 라이트동작과 리드동작시에만 각각 도통(turn-on)하게 된다.

제2도의 구성에 따른 동작특성은 다음과 같다. 라이트사이클에서 라이트인에이블신호는 로우로 되고 또한 데이타입력신호 DIN이 입력된다. 한편 결함난 쎌의 어드레스정보에 따라 리던던트프리디코오더 12의 출력신호 RP가 하이가 되면 노아게이트 20의 출력인 W는 하이가 되고 W는 로우가 된다. 그러면 제1 전송게이트 24는 도통하여 데이타 입력신호 DIN을 쎌역활을 하는 래티력신호 DIN을 쎌역할을 하는 래치회로 (26,28)의 입력노드 C1으로 전송(transfer)시킨다. 이때에 낸드게이트 14의 출력 신호 R과 R는 각각 로우와 하이가 됨에 의해, 제2전송게이트 32는 비도통(turn-off)하게 된다. 한편 리드사이클에서는 라이트인에이블신호가 하이로 되어 노아케이트 20의 출력인는 로우가 되고 W는 하이가 된다. 그래서 제1전송게이트 24는 비도통하게 되어 데이타입력신호 DIN과 래치회로(26,28)와의 연결을 차단하개 된다. 그리고 라이트사이클에서와 마찬가지로 결함 쎌의 어드레스정보에 따라 RP가 하이가 되면 낸드게이트 14의 출력신호R과는 각각 하이와 로우가 된다. 그래서 제2 전송게이트 32가 도통하게 되면 쎌역할을 하는 래치회로(26,28)에 저장된 데이타가 DOUT으로 출력된다. 이때 DOUT신호는 인버터 30에 의해 구동되므로 데이타의 독출에 필요한 센스앰프가 필요없게 된다. 따라서 쎌의 데이타를 센싱하는데 필요한 시간을 단축해서 고속의 액세스가 이루어진다. 이와 같이 본 발명에서는 단일비트의 결함을 구제하는 경우에 있어서 로우 또는 컬럼단위로 수행하지 않고 비트단위로 하기 때문에 리던던트 쎌어레이면적을 크게 줄일 수 있는 것외에도 그 효율을 크게 증가시 킬 수 있게 된다. 또한 쎌데이타의 출력이 래치회로(26,28)에 의해 구동됨으로서 고속의 액세스를 보장할 수 있다.

제2도에 도시된 단일비트 구제회로는 본 발명의 개략적 구성을 보여주는 제1도에 입각하여 실현된 최적의 실시예이지만, 이것의 회로구성은 논리 그리고 각신호들의 특성을 고려하여 적절하게 다른 변형이 이루어질 수 있음은 이 기술분야에 있어서는 통상의 사실이다. 상술한 바와 같이 본 발명은 단일비트 단위로 결함구제가 이루어지는 반도체 집적회로를 제공함에 의해, 리던던시의 효율 및 고속의 액서스를 크게 증가시킬 수 있다. 또한 비트단위로 결함구제가 이루어짐에 의해 리던던트용 쎌들이 점유하는 면적을 최소로 할 수 있는 효과도 있다.

Claims (1)

1. 반도체집적회로에 있어서: 데이타입력신호를 입력하여 제1접속노드로 전송하고 인가되는 노아게이팅 출력신호에 의해 제어되는 제1전송게이트와, 상기 제1접속노드와 소정의 제2접속노드와의 사이에 형성되는 래치회로와, 상기 제2접속노드에 입력단자가 접속된 인버터와, 상기 인버터의 출력신호를 입력하여 출력신호를 전송출력하고 인가되는 낸드게이팅 출력신호에 의해 제어되는 제2전송게이트를 포함하여 이루어지며, 상기 데이타입력신호를 데이타출력버퍼로 전달하는 데이터전송부와; 리던던트프리디코오더의 출력신호와 라이트인에이블신호를 각각 입력하는 낸드게이트와, 상기 리던던트프리디코오더의 출력신호의 반전신호와 상기 라이트인에이블신호를 각각 입력하는 노아게이트로 이루어지며, 리던던시동작에 대응하여 상기 데이타전송부의 전송동작을 제어하는 스위칭제어부를 가지는 단일비트 구제회로를 구비함을 특징으로 하는 반도체집적회로.