KR0126510Y1 - 반도체 장치 - Google Patents

반도체 장치

Info

Publication number
KR0126510Y1
KR0126510Y1 KR2019950024457U KR19950024457U KR0126510Y1 KR 0126510 Y1 KR0126510 Y1 KR 0126510Y1 KR 2019950024457 U KR2019950024457 U KR 2019950024457U KR 19950024457 U KR19950024457 U KR 19950024457U KR 0126510 Y1 KR0126510 Y1 KR 0126510Y1
Authority
KR
South Korea
Prior art keywords
semiconductor device
lead frame
chip
bonding pads
pattern
Prior art date
Application number
KR2019950024457U
Other languages
English (en)
Other versions
KR970015325U (ko
Inventor
노길섭
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019950024457U priority Critical patent/KR0126510Y1/ko
Publication of KR970015325U publication Critical patent/KR970015325U/ko
Application granted granted Critical
Publication of KR0126510Y1 publication Critical patent/KR0126510Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 장치에 관한 것으로, 리드 온 칩(Lead On Chip: LOC)형 패케이지(Package)를 갖는 반도체 장치에서 리드 프레임에 형성된 버스 바(Bus Bar)로 인한 와이어 간의 접촉을 방지하기 위하여 공통으로 연결되는 본딩 패드(Bonding Pad)를 패턴 와이어(Pattern Wire)를 사용하여 연결하므로써 소자의 수율을 향상시킬 수 있도록 한 반도체 장치에 관한 것이다.

Description

반도체 장치
제1도는 종래 반도체 장치의 단면도.
제2도는 제1도에 도시된 칩의 평면도.
제3도는 제1도에 도시된 리드 프레임의 평면도.
제4도는 본 고안에 따른 반도체 장치를 설명하기 위한 사시도.
제5도는 본 고안에 따른 반도체 장치의 리드 프레임의 평면도.
제6도는 본 고안에 따른 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 리드 2 : 버스 바
3, 13 : 와이어 4, 14 : 칩
5, 15 : 패케이지 6, 16 : 절연 테이프
17 : 절연층 18 : 패턴 와이어
10, 20 : 리드 프레임 24 : 본딩 패드
본 고안은 반도체 장치에 관한 것으로, 특히 리드 온 칩(Lead On Chip: LOC)형 패케이지(Package)를 갖는 반도체 장치에서 공통으로 연결되는 본딩 패드(Bonding Pad)를 패턴 와이어(Pattern Wire)를 사용하여 연결하므로써 와이어(Wire)간의 접촉을 방지할 수 있도록 한 반도체 장치에 관한 것이다.
일반적으로 리드 온 칩(LOC)형 패케이지를 갖는 반도체 장치의 본딩 패드는 칩의 중앙부에 수직 방향으로 형성된다. 그러므로 리드 프레임(Lead Frame)은 칩상부에 놓이며, 리드의 본딩 부분이 본딩 패드 상부에 위치된다. 그러면 이러한 패케이지를 갖는 종래의 반도체 장치를 제 1 내지 제 3 도를 통해 설명하면 다음과 같다.
종래의 리드 온 칩(LOC)형 패케이지를 갖는 반도체 장치는 제 1 도에 도시된 바와 같이 리드 프레임(10)의 하부에 웨이퍼(Wafer)로부터 분리된 칩(4)이 절연 테이프(6)에 의해 부착된다. 이 때 상기 칩(4)의 중앙부에 제 2 도에 도시된 바와 같이 수직 방향으로 형성된 본딩 패드(24)가 상기 리드 프레임(10)에 대칭 구조로 형성된 리드(1)사이로 노출된다. 또한 상기 본딩 패드(24)와 상기 리드(1)는 와이어(3)에 의해 서로 본딩되고, 상기 칩(4) 및 리드 프레임(10)을 포함하는 전체면은 패케이지(5)에 의해 밀폐된다. 그런데 상기 리드 프레임(10)에는 전원전압 또는 접지전압이 공급되는 리드(1)를 공통으로 접속시키기 위한 버스 바(2)가 제 3 도에 도시된 바와 같이 대칭 구조로 형성된 리드(1) 사이에 수직 방향으로 형성되고, 상기 버스 바(2)는 상기 본딩 패드(24)와 와이어(3)에 의해 연결되기 때문에 상기 버스 바(2)로 연결되는 와이어(3)는 상기 본딩 패드(24)로부터 상기 버스 바(2)를 넘어 각 리드(1)로 연결되는 와이어(3)와 접촉될 가능성이 높다.
또한 상기 리드 프레임(10)에 상기 칩(4)을 부착시키기 위해 사용되는 상기 절연 테이프(6)의 면적이 크기 때문에 패케이지(5)의 갈라짐(Crack) 정도를 테스트(Test)하는 과정에서 불량이 발생된다.
따라서 본 고안은 공통으로 연결되는 본딩 패드를 패턴 와이어를 사용하여 연결하므로써 상기한 단점을 해소할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 고안은 웨이퍼로부터 분리되며 중앙부에 다수의 본딩 패드가 수직 방향으로 형성된 칩과, 각 종단부에 형성된 각각의 접속부가 공통으로 연결되는 상기 본딩 패드에 각각 접속되며, 하나의 패턴으로 이루어진 패턴 와이어와, 상기 패턴 와이어와의 전기적 절연을 위해 상기 칩 상부의 본딩 패드를 제외한 부분에 형성되는 절연층과, 상기 패턴 와이어의 상부에 위치되며 대칭 구조로 형성된 다수의 리드가 와이어에 의해 상기 본딩 패드에 각각 연결되는 리드 프레임과, 부착 및 절연을 위해 상기 패턴 와이어 및 상기 리드 프레임의 사이에 형성되는 절연 테이프로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.
제 4 도는 본 고안에 따른 반도체 장치를 설명하기 위한 사시도이고, 제 5 도는 본 고안에 따른 반도체 장치의 리드 프레임의 평면도이며, 제 6 도는 본 고안에 따른 반도체 장치의 단면도이다.
본 고안에 따른 리드 온 칩(LOC)형 패케이지를 갖는 반도체 장치는 제 4 도에 도시된 바와 같이 웨이퍼로부터 분리되며, 중앙부에 수직 방향으로 다수의 본딩 패드(24)가 형성된 칩(14)의 전원전압 또는 접지전압이 공급되는 본딩 패드(24)가 하나의 패턴으로 이루어진 패턴 와이어(18)의 각종단부에 형성된 접속부(A)에 각각 접속되며, 상기 본딩 패드(24)를 제외한 부분의 칩(14) 상부에는 상기 패턴 와이어(18)와의 전기적 절연을 위해 절연층(17)이 형성된다. 또한 제 5 도에 도시된 바와 같이 상기 패턴 와이어(18)는 상부에 위치된 리드 프레임(20)과 절연 테이프(16)에 의해 부착되며, 상기 리드 프레임(20)의 각 리드(11)는 와이어(13)에 의해 각각의 상기 본딩 패드(24)에 연결되고, 상기 칩(14)과 리드 프레임(20)을 포함하는 전체면은 패케이지(15)에 의해 밀폐된다. 여기서 상기 리드 프레임(20)은 제 6 도에 도시된 바와 같이 종래의 버스 바가 형성되지 않은 형태 즉, 대칭 구조로 형성된 다수의 리드(11)가 각각으로 분리된 형태를 가진다. 그러므로 각각의 리드(11)가 본딩 패드(24)에만 연결되기 때문에 와이어(18)간의 접촉이 방지된다.
상술한 바와 같이 본 고안에 의하면 패턴 와이어를 사용하여 공통으로 접속되는 본딩 패드를 연결하므로써 종래의 리드 프레임에 형성된 버스 바로 인하여 발생되는 와이어 간의 접촉이 방지 된다. 또한 리드 프레임에 부착되는 절연 테이프의 면적을 적게하여 패케이지의 갈라짐 정도를 테스트 하는 과정에서 불량이 발생되지 않는다. 그러므로 소자의 수율이 향상될 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 반도체 장치에 있어서, 웨이퍼로부터 분리되며 중앙부에 다수의 본딩 패드가 수직 방향으로 형성된 칩과, 각 종단부에 형성된 각각의 접속부가 공통으로 연결되는 상기 본딩 패드에 각각 접속되며, 하나의 패턴으로 이루어진 패턴 와이어와, 상기 패턴 와이어와의 전기적 절연을 위해 상기 칩 상부의 본딩 패드를 제외한 부분에 형성되는 절연층과, 상기 패턴 와이어의 상부에 위치되며 대칭 구조로 형성된 다수의 리드가 와이어에 의해 상기 본딩 패드에 각각 연결되는 리드 프레임과, 부착 및 절연을 위해 상기 패턴 와이어 및 상기 리드 프레임의 사이에 형성되는 절연 테이프로 이루어진 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 리드 프레임에 대칭 구조로 형성된 다수의 리드는 각각 분리된 것을 특징으로 하는 반도체 장치.
KR2019950024457U 1995-09-12 1995-09-12 반도체 장치 KR0126510Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950024457U KR0126510Y1 (ko) 1995-09-12 1995-09-12 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950024457U KR0126510Y1 (ko) 1995-09-12 1995-09-12 반도체 장치

Publications (2)

Publication Number Publication Date
KR970015325U KR970015325U (ko) 1997-04-28
KR0126510Y1 true KR0126510Y1 (ko) 1998-10-01

Family

ID=19423099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950024457U KR0126510Y1 (ko) 1995-09-12 1995-09-12 반도체 장치

Country Status (1)

Country Link
KR (1) KR0126510Y1 (ko)

Also Published As

Publication number Publication date
KR970015325U (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
KR100276781B1 (ko) 리드-온-칩 반도체장치 및 그 제조방법
KR100269281B1 (ko) 반도체장치
KR920010853A (ko) 수지봉지형 반도체장치
KR101454321B1 (ko) 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
EP0590986B1 (en) Lead-on-chip lead frame
US5286999A (en) Folded bus bar leadframe
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JPH06216182A (ja) チップ・オン・ボード組立体およびその製造方法
JPH0774278A (ja) セラミック・パッケージ組立部品
KR0126510Y1 (ko) 반도체 장치
KR930010084B1 (ko) 반도체장치
JPS628534A (ja) 半導体実装構造
JPS59175145A (ja) リ−ドフレ−ム
KR100752884B1 (ko) 칩·온·칩 구조의 반도체장치
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPS62154769A (ja) 半導体装置
KR950003908B1 (ko) 반도체 리드 프레임
KR940008060A (ko) 반도체 집적회로 장치
JP2587722Y2 (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
KR100245258B1 (ko) 단차진 내부리드들이 일부 형성된 리드 온 칩용 리드프레임
KR930002033Y1 (ko) 리드 프레임
KR0184447B1 (ko) 본딩테이프의 구조
KR200159720Y1 (ko) 반도체 패키지
KR970000974Y1 (ko) 상호연결회로기판을 갖춘 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee