KR0124948Y1 - 분산제어 시스템의 역펄스 입력 방지회로 - Google Patents
분산제어 시스템의 역펄스 입력 방지회로 Download PDFInfo
- Publication number
- KR0124948Y1 KR0124948Y1 KR2019930019578U KR930019578U KR0124948Y1 KR 0124948 Y1 KR0124948 Y1 KR 0124948Y1 KR 2019930019578 U KR2019930019578 U KR 2019930019578U KR 930019578 U KR930019578 U KR 930019578U KR 0124948 Y1 KR0124948 Y1 KR 0124948Y1
- Authority
- KR
- South Korea
- Prior art keywords
- valve
- pulse
- buffer
- signal
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D7/00—Control of flow
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Measuring Volume Flow (AREA)
Abstract
본고안은 분산제어 시스템의 펄스 입력 장치에 있어서, 밸브 차단시 역으로 흐르는 유체에 의해 발생되는 역펄스의 입력을 방지하는 역펄스 입력 방지회로에 관한 것으로, 유체의 흐름을 제어하는 밸브 개방 및 폐쇄 신호를 반전시키는 버퍼(9), 밸브 개방 및 폐쇄 신호를 베이스 입력으로 하여 밸브(6)의 개방 및 폐쇄를 제어 하는 npn 트랜지스터(10), 및 상기 버퍼(9)의 출력신호를 인에이블 신호로 하여 유체의 양을 나타내는 펄스 신호가 상위 시스템으로 전달되는 것을 제어하는 3상태 버퍼(8)를 포함하여 구성되는 것을 특징으로 한다.
Description
제1도는 종래의 펄스 입력 장치의 구성도.
제2도는 본 고안에 의한 역펄스 입력 방지회로의 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : CPU 2 : 내부버스
3 : 펄스입력보드 4 : 디지탈 출력보드
5 : 펄스출력 계측기 6 : 밸브
7 : 파이프 8.3 : 상태버퍼
9 : 버퍼 10 : npn트랜지스터
11 : 역펄스 입력 방지회로 12. 13 : 인터페이스부
본 고안은 분산제어 시스템의 펄스 입력 장치에 있어서, 밸브 차단시 역으로 흐르는 유체에 의해 발생되는 역펄스의 입력을 방지하는 역펄스 입력 방지회로에 관한 것이다. 일반적으로 분산제어 시스템의 펄스 입력장치는 각 공정에 탱크등에 투입되는 유체,(예를들면 화학약품, 물 등의 액체)의 투입량을 조절하는 밸브를 원격으로 제어하기 위해 이용된다.
제 1도는 종래의 펄스 입력 장치의 구성도이다. 제 1도를 참조하여 종래의 펄스 입력장치의 구성 및 동작을 설명하면 다음과 같다. 해당 공정에 따른 제어수행과 각종데이타를 수집하는 CPU(1)로부터 상위 시스템의 명령에 따라 밸브개방 신호가 출력되면 상기 밸브 개방신호는 내부버스(2)외 디지털 출력보드(4)를 통해 밸브(6)를 제어하여 밸브(6)를 개방한다. 따라서 파이프(7)내의 유체는 화살표 방향으로 흐르게 되고 그 양에 따라 펄스 출력 계측기(5)가 펄스를 출력한다. 펄스출력계측기(5)로부터 출력되는 펄스는 펄스를 적산하는 회로를 갖는 펄스입력보드(3)에서 적산되어 내부버스(2)를 이용해 CPU(1)로 출력되고 CPU(1)는 적산된 데이터를 상위시스템으로 전송한다. 상위시스템은 적산된 데이터를 감시하다가 목표에 도달하면 밸브폐쇄 명령을 CPU(1)로 출력하고 CPU(1)로부터 출력되는 상기 밸브폐쇄 신호는 내부버스(2)외 디지털 출력보드(4)를 통해 밸브(6)를 제어하여 밸브(6)를 폐쇄한다. 밸브(6)가 폐쇄되면 파이프(7)내에 흐르던 유체가 일정시간동안 역류하는 현상이 발생된다. 역류하는 유체는 펄스출력 계측기(5)가 정상적인 경우와 마찬가지로 펄스를 출력하도록 하며 상기 펄스는 펄스입력보드(3)를 통해 적산되어 CPU(1)를 통해 상위 시스템으로 전달된다. 따라서 밸브(6)가 폐쇄된 이후의 적산은 오차가 되어 상위 시스템의 오동작을 유발할 수 있는 문제점이 있었다. 상기 문제점을 개선하기 위해 본 고안은 밸브 폐쇄시에 발생하는 역류로 인하여 발생된 펄스의 적산에 의한 오차를 제거하기 위한 역펄스 입력 방지회로를 제공함에 그 목적이 있다. 상기 목적을 달성하기 위해 본 고안은 유체의 흐름을 제어하는 밸브 개방 및 폐쇄 신호를 반전시키는 버퍼, 밸브개방 및 폐쇄 신호를 베이스 입력으로 하여 밸브의 개방 및 폐쇄를 제어하는 npn트랜지스터, 및 상기 버퍼의 출력신호를 인에이블 신호로 하여 유체의 양을 나타내는 펄스 신호가 상위 시스템으로 전달되는 것을 제어하는 3상태 버퍼를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안의 일실시예를 상세히 설명한다.
제 2도는 본 고안에 의한 역펄스 입력 방지회로의 세부회로도이다. 본 고안에 의한 역펄스 입력 방지회로(11)는 제 2도에 도시한 바와 같이 3상태 버퍼(8), 버퍼(9), 및 npn트랜지스터(10)로 구성된다. 디지털 출력보드(4)에 CPU(1)로부터 밸브(6)의 개방신호가 입력되면 상기 밸브 개방신호는 버퍼(9)를 통해 반전되어 3상태 버퍼(8)의 인에이블 신호로 입력되고 동시에 npn트랜지스터(10)의 베이스에 인가되어 인터페이스부(12)를 통해 밸브(6)를 제어하여 밸브(6)를 개방한다.
즉, 밸브 개방신호는 +5V 레벨의 하이(High)신호로 npn 트랜지스터(10)를 온(ON)시켜 밸브(6)와의 정합을 위한 인터페이스부(13)를 통해 밸브(6)를 개방시키고, 동시에 버퍼(9)를 통해 0V 레벨의 로우(Low) 신호로 반전되어 3상태버퍼(8)를 인에이블시켜 펄스출력 계측기(5)로부터 발생된 펄스신호기 펄스출력 계측기(5)와의 정합을 위한 인터페이스부(12)를 통해 펄스입력보드(3)로 전달되도록 한다. 또한, 디지털 출력보드(4)에 CPU로부터 밸브(6)의 폐쇄신호가 입력되면 상기 밸브 폐쇄신호는 버퍼(9)를 통해 반전되어 3상태 버퍼(8)의 디스에이블 신호로 입력되고 동시에 npn 트랜지스터(10)의 베이스에 인가되어 인터페이스부(12)를 통해 밸브(6)를 제어하여 밸브(6)를 폐쇄한다.
즉, 밸브폐쇄신호는 로우신호로 npn 트랜지스터(10)를 오프(off)시켜 인터페이스부(13)를 통해 밸브(6)를 폐쇄시키고, 동시에 버퍼(9)를 통해 하이신호로 반전되어 3상태버퍼(8)를 디스에이블시켜 펄스 출력 계측기(5)로부터 발생된 펄스신호가 펄스 입력보드(3)로 전달되지 못하도록 한다.
상기와 같이 구성되어 동작하는 본 고안은 밸브의 폐쇄시에 일정시간 유체의 역류에의해 발생되는 펄스가 펄스입력보드로 입력되지 않아 계측의 오차 발생을 막아 상위 시스템의 오동작을 방지할 수 있는 효과가 있다.
Claims (1)
- 유체의 흐름을 제어하는 밸브 개방 및 폐쇄 신호를 반전시키는 버퍼(9), 밸브개방 및 폐쇄신호를 베이스 입력으로 하여 밸브(6)의 개방 및 폐쇄를 제어하는 npn 트랜지스터(10), 및 상기 버퍼(9)의 출력신호를 인에이블 신호로 하여 유체의 양을 나타내는 펄스 신호가 상위 시스템으로 전달되는 것을 제어하는 3상태 버퍼(8)를 포함하여 구성되는 것을 특징으로 하는 분산제어 시스템의 역펄스 입력 방지회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930019578U KR0124948Y1 (ko) | 1993-09-25 | 1993-09-25 | 분산제어 시스템의 역펄스 입력 방지회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930019578U KR0124948Y1 (ko) | 1993-09-25 | 1993-09-25 | 분산제어 시스템의 역펄스 입력 방지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950009649U KR950009649U (ko) | 1995-04-21 |
KR0124948Y1 true KR0124948Y1 (ko) | 1999-02-18 |
Family
ID=19364492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019930019578U KR0124948Y1 (ko) | 1993-09-25 | 1993-09-25 | 분산제어 시스템의 역펄스 입력 방지회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0124948Y1 (ko) |
-
1993
- 1993-09-25 KR KR2019930019578U patent/KR0124948Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950009649U (ko) | 1995-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6215777B2 (ko) | ||
DE69410409D1 (de) | Verbundströmungsmesser und Leckdetektorsystem mit bei abnormalen Strömungszuständen schliessendem Ventil | |
KR0124948Y1 (ko) | 분산제어 시스템의 역펄스 입력 방지회로 | |
GB1097021A (en) | Improvements in or relating to frequency comparison devices | |
US4477738A (en) | LSSD Compatible clock driver | |
US4965714A (en) | Apparatus for providing configurable safe-state outputs in a failure mode | |
KR940020413A (ko) | 반도체 기억장치의 기판바이어스 발생회로(substrate bias generating circuit for a semiconductor memory device) | |
US20020105308A1 (en) | Power supply noise sensor | |
US4656634A (en) | Skew insensitive fault detect and signal routing device | |
KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
US3259314A (en) | Turbulence fluid logic binary counter device | |
JPS62293125A (ja) | 流量計のための誤動作防止システム | |
KR19990045550A (ko) | 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치 | |
KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
DE3164453D1 (en) | Monitoring system for a pipe system | |
SU1450542A1 (ru) | Устройство диагностики расходомеров | |
KR970002614A (ko) | 프로그램 카운터 데이타를 이용한 오동작 방지회로 | |
JPH0567733A (ja) | 半導体装置 | |
KR100433987B1 (ko) | 마이컴의 입력 장치 | |
RU2006926C1 (ru) | Устройство для ввода аналоговой информации в цифровую вычислительную машину | |
SU1711209A1 (ru) | Устройство дл определени параметров технического обслуживани издели | |
JPH03243705A (ja) | 高炉ブリーダー弁開閉制御方法 | |
KR19990031874A (ko) | 스로틀 개도 신호 처리장치 | |
KR19980026018U (ko) | 기포식 레벨계 막힘방지기능을 구비한 자동제어장치 | |
KR0128714Y1 (ko) | 키보드 접속장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010330 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |