KR0124600B1 - Variable length code decoder in hdtv - Google Patents

Variable length code decoder in hdtv

Info

Publication number
KR0124600B1
KR0124600B1 KR1019940020382A KR19940020382A KR0124600B1 KR 0124600 B1 KR0124600 B1 KR 0124600B1 KR 1019940020382 A KR1019940020382 A KR 1019940020382A KR 19940020382 A KR19940020382 A KR 19940020382A KR 0124600 B1 KR0124600 B1 KR 0124600B1
Authority
KR
South Korea
Prior art keywords
length
decoding
decoder
code
hdtv
Prior art date
Application number
KR1019940020382A
Other languages
Korean (ko)
Inventor
김영목
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940020382A priority Critical patent/KR0124600B1/en
Application granted granted Critical
Publication of KR0124600B1 publication Critical patent/KR0124600B1/en

Links

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

Disclosed is a variable code decoder within a HDTV. The decoder comprises a decoding means, a decoding controller and a storage means. The decoding means performs a length decoding to output data of a bit expander. The decoding controller controls the operation of decoding means according to the detection signal from a start code detector. The storage means temporarily stores the decoded output to be outputted to an adder. Thereby, the total decoding speed is up by preliminary decoding.

Description

에이치디티브이(HDTV)의 가변장 부호 복호기HDTV's variable length code decoder

제 1 도는 종래의 HDTV의 가변장 부호 복호기의 블럭 구성도.1 is a block diagram of a variable length code decoder of a conventional HDTV.

제 2 도는 본 발명에 따른 HDTV의 가변장 부호 복호기의 블럭 구성도.2 is a block diagram of a variable length code decoder of an HDTV according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 래치 2 : 비트 확장부1: Latch 2: Bit Extension

3 : 초기 제어부4 : 스타트 코드 검출부3: initial control unit 4: start code detection unit

5 : 버퍼6 : 래치5: buffer 6: latch

7 : 래치 8 : 배럴 쉬프터7: latch 8: barrel shifter

9 : 제어부10 : 디코더9 control unit 10 decoder

11 : 가산기12 : 래치11: adder 12: latch

13 : 길이 디코더 14: 길이 디코딩 제어부13: length decoder 14: length decoding control unit

15 : 버퍼15: Buffer

본 발명은 HDTV의 가변장 부호 복호기에 관한 것으로서, 더욱 상세하게는 압축된 영상신호를 다시 원래의 신호로 복호하는데 필요한 가변장 부호 복호기의 복호속도를 증대시킬 수 있도록 HDTV의 가변장 부호 복호기에 관한 것이다.The present invention relates to a variable length code decoder of an HDTV, and more particularly, to a variable length code decoder of an HDTV so as to increase the decoding speed of a variable length code decoder necessary to decode a compressed video signal back to an original signal. will be.

제 1 도는 종래의 HDTV의 가변장 부호 복호기의 블럭 구성도를 나타낸 것으로, 가변장 부호 복호기는 압축된 비데오 비트 스트림을 클럭과 비데오 윈도우신호와 함께 입력받아서 이를 일단 버퍼에 저장하는 동작을 하게 되는데, 이는 입력 비데오 비트 스트림의 속도와 복호하여 출력되는 데이타의 속도가 서로 다르고 또한, 입력 비데오 비트 스트림의 존재가 가변적이기 때문에 이에 대한 동작을 래치(1)와 비트 확장부(2)를 통해 스타트 코드 검출부(4)의 결과를 받아 초기 제어부(3)에서 정해진 스타트 시점부터 버퍼(5)에 저장하게 된다.1 is a block diagram of a variable length code decoder of a conventional HDTV. The variable length code decoder receives a compressed video bit stream together with a clock and a video window signal and stores the same in a buffer. Since the speed of the input video bit stream is different from the speed of the decoded data and the presence of the input video bit stream is variable, the operation of the start video detection unit through the latch 1 and the bit expansion unit 2 is performed. The result of (4) is received and stored in the buffer 5 from the start time determined by the initial control part 3.

상기 버퍼(5)에 일정량의 저장이 완료되면 초기 제어부(3)에서 스타트신호를 제어부(9)에 보내어 실제 디코딩을 수행하게 되는데 그 과정은 버퍼(5)의 출력을 래치(6),(7)를 거쳐 필요한 비트수로 확장시켜 배럴쉬프터(8)의 출력을 디코더(10)에 인가한다.When the predetermined amount of storage in the buffer 5 is completed, the initial control unit 3 sends a start signal to the control unit 9 to perform actual decoding. The process of latching the output of the buffer 5 includes latches 6 and 7 The output of the barrel shifter 8 is applied to the decoder 10 by extending it to the required number of bits.

그리고 지금 어느 종류의 코드를 복호할 것인지를 제어부(9)가 제어하여 그 결과를 상기 디코더(10)내의 디코딩 테이블에 의해 복호된 코드 워드(Code Word)와 코드 길이(Code Length)가 출력되고 그 코드 길이를 가산기(11)에서 그 이전의 복호된 코드 길이와 가산되어 배럴 쉬프터(8)의 쉬프트량을 선택하도록 한다.The control unit 9 controls what kind of code is to be decoded now, and the code word and the code length decoded by the decoding table in the decoder 10 are output. The code length is added with the previous decoded code length in the adder 11 to select the shift amount of the barrel shifter 8.

그리고 상기 가산기(11)의 가산결과가 일정 비트수 이상이 됨에 따른 캐리신호를 래치(12)에서 래치하여 이를 버퍼(5)와 래치(6),(7)에 인가하여 새로운 데이터가 로드되도록 하여 복호동작이 이어가게 된다.Then, the latch signal 12 latches a carry signal according to the addition result of the adder 11 being equal to or greater than a predetermined number of bits, and applies the same to the buffers 5, 6, and 7 so that new data is loaded. Decoding operation is continued.

따라서 이 복호기가 처리할 수 있는 최대능력은 래치(6),(7)의 출력 데이타가 배럴 쉬프터(8)에서 쉬프트되어 출력된 후 디코더(10)에서 코드 길이가 디코딩되고 그 결과가 다시 가산기(11)에서 더해져야만 그 다음 코드를 복호할 수 있으므로 이로써 정해지게 되고, 이 경로를 얼마나 빨리 구현하느냐가 관건이 된다.Therefore, the maximum capacity that this decoder can handle is that the output data of the latches 6 and 7 is shifted and output in the barrel shifter 8, and then the code length is decoded in the decoder 10, and the result is added to the adder ( The next code can be decoded only after it is added in step 11), which is determined by this, and how fast the path is implemented is the key.

즉, 종래의 가변장 부호 복호기의 복호최대능력은 배럴 쉬프터, 디코더, 가산기 등에 의해 정해지므로 이 3가지의 유기적 동작의 속도가 전체 시스템의 요구 속도보다 느리게 되면 이를 병렬로 여러개 설치하여 처리하여야 하는 등의 문제점이 발생하게 된다.That is, the maximum decoding capacity of the conventional variable length code decoder is determined by the barrel shifter, the decoder, the adder, etc., and when these three organic operations are slower than the required speed of the entire system, they must be installed in parallel and processed. Problem occurs.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 코드 길이 디코딩을 실제 복호동작이전에 수행함으로써 복호속도가 향상되도록 한 HDTV의 가변장 부호 복호기를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a variable length code decoder of an HDTV which improves a decoding speed by performing code length decoding before an actual decoding operation.

이러한 목적을 달성하기 위한 본 발명의 특징은 입력되는 비데오 비트 스트림을 스타트 코드 검출부의 스타트 코드 검출을 위해 비트 확장부에서 비트 확장을 하며 상기 스타트 코드 검출부의 스타트 코드 검출에 따라 제어부가 디코더를 제어하여 코드워드와 코드길이를 복호하며 이 복호된 코드길이를 가산기에서 그 이전의 복호된 코드길이와 가산하여 배럴 쉬프터의 쉬프터의 쉬프트량을 선택하도록 되며 상기 가산기의 캐리출력에 따라 복호동작을 이어가도록 된 HDTV의 가변장 부호 복호기에 있어서, 상기 비트 확장부의 출력 데이타를 입력받아 길이 디코딩을 행하는 길이 디코더수단과, 상기 스타트 코드 검출부의 스타트 코드 검출에 따라 상기 길이 디코더수단의 길이 디코딩을 제어하는 길이 디코딩 제어수단과, 상기 길이 디코더수단의 디코딩 출력이 상기 길이 디코딩 제어수단의 제어신호에 따라 상기 가산기로 출력될때까지 일시 저장되는 저장수단이 더 구비되는 HDTV의 가변장 부호 복호기에 있다.A feature of the present invention for achieving this purpose is to extend the bit in the bit extension unit to detect the start code of the input video bit stream and the controller controls the decoder according to the start code detection of the start code detector The codeword and the code length are decoded and the decoded code length is added to the previous decoded code length in the adder to select the shift amount of the shifter of the barrel shifter, and the decoding operation is continued according to the carry output of the adder. A variable length code decoder of an HDTV, comprising: length decoder means for performing length decoding upon receiving output data of the bit extension portion, and length decoding control for controlling length decoding of the length decoder means in accordance with detection of a start code of the start code detector; Means and a decoder of the length decoder means The output is the length of the variable length code decoder for HDTV which temporarily stores the storage means is further provided that in the adder until the output response to a control signal from the decoding control means.

이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the present invention will be described in detail.

제2도는 본 발명에 따른 가변장 부호 복호기의 블럭 구성도를 도시한 것으로, 제1도의 종래의 가변장 부호 복호기에 길이 디코더(13), 길이 디코딩 제어부(14), 버퍼(15)가 더 구비되어 구성되며, 상기 길이 디코더(13)는 비트 확장부(2)의 출력 데이타를 입력받아 길이 디코딩을 행하며, 상기 길이 디코딩 제어부(14)는 스타트 코드 검출부(4)의 스타트 코드 검출시 상기 길이 디코더(13)에 제어신호를 보내어 길이 디코더(13)가 길이 디코딩을 하도록 하며, 버퍼(15)에는 상기 길이 디코딩 제어부(14)의 제어에 따라 길이 디코더(13)의 디코딩 출력이 일시 저장되도록 된다.2 is a block diagram of a variable length code decoder according to the present invention. The conventional variable length code decoder of FIG. 1 further includes a length decoder 13, a length decoding control unit 14, and a buffer 15. The length decoder 13 receives the output data of the bit extension unit 2 to perform length decoding, and the length decoding control unit 14 detects the length code when the start code detection unit 4 detects the start code. The length decoder 13 decodes the length by sending a control signal to the signal 13, and the decoding output of the length decoder 13 is temporarily stored in the buffer 15 under the control of the length decoding control unit 14.

상기와 같이 구성된 본 발명에서 입력되는 비데오비트 스트림은 그 속도가 실제 복호하여 출력하는 데이타 속도와 다르므로 종래와 동일하게 일단 버퍼(5)에 일정량을 저장한 후, 복호동작을 수행하게 된다.Since the video bit stream inputted in the present invention configured as described above is different from the data rate actually decoded and outputted, the decoding operation is performed after storing a predetermined amount in the buffer 5 as in the prior art.

이를 위해 입력되는 비데오 비트 스트림을 래치(1)에서 래치한 후 스타트 코드 검출부(4)의 스타트 코드검출을 위한 비트 확장을 비트 확장부(2)에서 행한 후, 정해진 스타트 코드가 검출되면 초기 제어부(3)에서 버퍼(5)에 저장을 시작하게 되고 일정량의 저장이 끝난 후 스타트 신호를 실제 복호동작을 제어하는 제어부(9)에 보내어 복호를 시작하도록 한다.To this end, after latching the input video bit stream in the latch 1, the bit expansion unit 2 performs bit expansion for detecting the start code of the start code detection unit 4, and then detects a predetermined start code. In 3), storage is started in the buffer 5, and after a certain amount of storage is finished, the start signal is sent to the control unit 9 that controls the actual decoding operation to start decoding.

그리고 이와 더불어 본 발명은 실제 복호동작에서 하나의 루프로써 처리해야 했던 코드 길이 디코딩을 실제 복호동작 이전에 수행키 위해 비트 확장부(2)의 데이타를 길이 디코더(13)에 인가하고 스타트 데이타가 검출되면 길이 디코딩 제어부(14)가 상기 길이 디코더(13)에 제어신호를 보내어 길이 디코딩을 하게 된다.In addition, according to the present invention, the data of the bit extension unit 2 is applied to the length decoder 13 to perform the code length decoding, which had to be processed as one loop in the actual decoding operation, before the actual decoding operation, and the start data is detected. When the length decoding control unit 14 sends a control signal to the length decoder 13 to decode the length.

그리고 상기 길이 디코더(13)의 디코딩 결과가 나올때마다 버퍼(15)에 저장케 한다.Each time the decoding result of the length decoder 13 is output, the buffer 15 is stored in the buffer 15.

한편, 실제 복호동작에서는 버퍼(5)의 출력 데이타를 래치(6),(7)를 통과시켜 비트 확장시켜 배럴 쉬프터(8)에 인가하고 이 배럴 쉬프트(8)의 출력을 디코더(10)에 입력시켜 이 디코더(10)내의 디코딩 테이블에 의해 제어부(9)의 제어신호에 따라 지금 복호해야 할 코드의 종류에 따른 디코드된 워드를 출력하게 된다.On the other hand, in the actual decoding operation, the output data of the buffer 5 is bit-extended by passing through the latches 6 and 7 and applied to the barrel shifter 8, and the output of the barrel shift 8 is transmitted to the decoder 10. The decoded table in the decoder 10 outputs a decoded word corresponding to the type of code to be decoded in accordance with the control signal of the control unit 9.

그리고 이와 더불어 버퍼(15)에 이미 저장되어 있는 디코딩된 길이값이 가산기(11)에 가해져 다음의 배럴쉬프터(8)의 쉬프트양을 결정하게 되고 이에 따라 다음 클럭에서는 다음의 코드를 복호하게 된다.In addition, the decoded length value already stored in the buffer 15 is added to the adder 11 to determine the shift amount of the next barrel shifter 8, so that the next code is decoded at the next clock.

이상에서 살펴본 바와 같이 본 발명은 비데오 비트 스트림을 버퍼에 정상적으로 저장함과 동시에 각 코드의 길이를 미리 디코딩하여 두었다가 실제 복호동작을 행할때에 이를 사용함으로써 종래의 배럴 쉬프터, 디코더, 가산기 등의 구성요소에 의한 루프 타임에 비해 월등히 빠른 복호속도를 구현할 수 있게 되며, 이에 따라 고속을 요하는 경우에도 병렬처리없이 복호를 행할 수 있게 되므로 회로의 크기를 줄일 수 있게 된다.As described above, the present invention normally stores the video bit stream in a buffer and simultaneously decodes the length of each code and uses it when performing an actual decoding operation. Compared to the loop time, the decoding speed can be realized much faster. Accordingly, even if high speed is required, the decoding can be performed without parallel processing, thereby reducing the circuit size.

Claims (2)

입력되는 비데오 비트 스트림을 스타트 코드 검출부의 스타트 코드 검출을 위해 비트 확장부에서 비트확장을 하며 상기 스타트 코드 검출부의 스타트 코드 검출에 따라 제어부가 디코더를 제어하여 코드워드와 코드길이를 복호하며 이 복호된 코드길이를 가산기에서 그 이전의 복호된 코드길이와 가산하여 배럴 쉬프터의 쉬프트량을 선택하도록 되며 상기 가산기의 캐리출력에 따라 복호동작을 이어가도록 된 HDTV의 가변장 부호 복호기에 있어서, 상기 비트 확장부의 출력 데이타를 입력받아 길이 디코딩을 행하는 길이 디코더수단과, 상기 스타트 코드 검출부의 스타트 코드 검출에 따라 상기 길이 디코더수단의 길이 디코딩을 제어하는 길이 디코딩 제어수단과, 상기 길이 디코딩 제어수단의 제어신호에 따라 상기 길이 디코더수단의 디코딩 출력이 상기 가산기로 출력될때까지 일시 저장되는 저장수단이 더 구비되어 구성됨을 특징으로 하는 HDTV의 가변장 부호 복호기.The bit expander expands the input video bit stream in order to detect the start code of the start code detector. The controller controls the decoder to decode the codeword and the code length according to the start code of the start code detector. In the variable length code decoder of the HDTV which adds the code length to the previous coded code length in the adder and selects the shift amount of the barrel shifter, and continues the decoding operation according to the carry output of the adder. Length decoder means for receiving output data and performing length decoding, length decoding control means for controlling length decoding of the length decoder means in accordance with a start code detection of the start code detector, and a control signal of the length decoding control means The decoding output of the length decoder means A variable length code decoder for HDTV, characterized by storing temporary storage means is further provided which is configured as a group until the adder output. 제1항에 있어서, 상기 저장수단은 버퍼임을 특징으로 하는 HDTV의 가변장 부호 복호기.The variable length code decoder of claim 1, wherein the storage means is a buffer.
KR1019940020382A 1994-08-18 1994-08-18 Variable length code decoder in hdtv KR0124600B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020382A KR0124600B1 (en) 1994-08-18 1994-08-18 Variable length code decoder in hdtv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020382A KR0124600B1 (en) 1994-08-18 1994-08-18 Variable length code decoder in hdtv

Publications (1)

Publication Number Publication Date
KR0124600B1 true KR0124600B1 (en) 1997-12-01

Family

ID=19390616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020382A KR0124600B1 (en) 1994-08-18 1994-08-18 Variable length code decoder in hdtv

Country Status (1)

Country Link
KR (1) KR0124600B1 (en)

Similar Documents

Publication Publication Date Title
US5771010A (en) Apparatus for compressing data using a Lempel-Ziv-type algorithm
US4800441A (en) Binary data compression and expansion processing apparatus
EP0649224B1 (en) Variable length coder and variable length decoder
EP0694237B1 (en) Data transfer system
EP0663730B1 (en) Apparatus for decoding variable length codes
JPH11501485A (en) Multi-codebook variable length decoder
KR940010433B1 (en) Apparatus for decoding variable length code
JPS60140981A (en) Method and device for decoding digital coded word of coded word system
KR0124600B1 (en) Variable length code decoder in hdtv
KR960003452B1 (en) Vlc
JPH08223055A (en) Variable-length cord decoder
KR100216247B1 (en) Voice encoding/decoding apparatus
JPS61173527A (en) Compression system for image data
KR100340070B1 (en) Input buffer construction of mp3 decoder chip
KR100209881B1 (en) Memory controller in high speed variable length decoder
KR100481204B1 (en) Data compression method and apparatus with embedded run-length encoding
JP3247052B2 (en) Image data conversion processing method and apparatus
KR0125126B1 (en) High-speed apparatus for decoding variable length code
JP3336537B2 (en) Encoding device, decoding device, encoding / decoding device, and arithmetic encoding device
JP2671581B2 (en) Successive decoding device
JP2971875B2 (en) Arithmetic unit and data processing unit
KR950013875B1 (en) Variable coder control apparatus
JP3087394B2 (en) Binary arithmetic encoder
KR950022173A (en) Compensation Method for Error of Macro Block Address in Decoding System
KR100362911B1 (en) The video decoding processor using huffman code

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee