KR0124480B1 - Method for forming field oxid film of semiconductor device - Google Patents
Method for forming field oxid film of semiconductor deviceInfo
- Publication number
- KR0124480B1 KR0124480B1 KR1019940019063A KR19940019063A KR0124480B1 KR 0124480 B1 KR0124480 B1 KR 0124480B1 KR 1019940019063 A KR1019940019063 A KR 1019940019063A KR 19940019063 A KR19940019063 A KR 19940019063A KR 0124480 B1 KR0124480 B1 KR 0124480B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide
- oxide film
- polysilicon
- spacer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Description
제1a도 내지 제1c도는 종래 반도체 소자의 필드 산화막 형성단계를 도시한 소자의 단면도.1A to 1C are cross-sectional views of a device showing a field oxide film forming step of a conventional semiconductor device.
제2a도 내지 2i도는 본 발명에 의한 반도체 소자의 필드 산화막 형성단계를 도시한 소자의 단면도.2A to 2I are cross-sectional views of a device showing a field oxide film forming step of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 실리콘 기판 12 : 제1산화막11 silicon substrate 12 first oxide film
13 : 제1폴리실리콘막 14 : 질화막13: first polysilicon film 14: nitride film
15 : 제2폴리실리콘막 16 : 제2산화막15: second polysilicon film 16: second oxide film
17 : 산화막 스페이서 18 : 제1홈17 oxide film spacer 18 first groove
19 : 제2홈 20 : 감광막19: second groove 20: photosensitive film
21 : 필드 산화막21: field oxide film
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 필드영역이 개방되도록 패턴화된 질화막의 가장자리를 국부 식각한 후 산화공정으로 필드 산화막을 성장시키므로써, 필드 산화막의 가장자리부분이 완만한 경사를 갖게되어 후속공정을 용이하게 실시할 수 있고, 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a method of forming a field oxide film in a semiconductor device, and in particular, by locally etching the edge of a patterned nitride film to open the field region, and then growing the field oxide film by an oxidation process, the edge of the field oxide film is gently inclined The present invention relates to a method for forming a field oxide film of a semiconductor device capable of easily performing a subsequent step and improving the yield and reliability of the device.
일반적으로, 소자분리기술(isolation technology)은 집적소자(IC)를 구성하는 개별소자를 전기적 및 구조적으로 서로 분리시켜 각 소자인 인접한 소자의 간섭을 받지않고 독자적으로 그 주어진 기능을 수행할 수 있도록 하는데 필요한 기능을 집적소자 제조시 부여하는 기술로서, 최근 반도체 소자가 고집적화 되어감에 따라 버즈 비크(bird's beak) 축소와 토플러지(topology) 개선을 위해 연구가 진행중이다.In general, the isolation technology (isolation technology) is to separate the individual elements constituting the integrated device (IC) electrically and structurally to each other so that they can perform their given functions independently without interference from the adjacent elements of each device. As a technology for providing necessary functions in integrated device fabrication, research is being conducted to reduce bird's beak and improve topology as semiconductor devices are recently integrated.
소자분리기술중 가장 보편적인 기술이 LOCOS(Locol Oxidation of Silicon)기술이며, LOCOS 기술의 단점을 개선하기 위한 방법으로 실리콘 기판을 식각하거나, 산화공정 후 산화된 부분을 제거하고 다시 산화공정을 실시하여 토플러지와 버즈 비크를 축소하고 있다. 그리고 실리콘 기판을 식각하는 방식은 필드 산화막과 게이트 산화막의 경계면이 급격한 경사를 이루어 전기장이 이 부분에 집중되므로 인하여 인터페이스 트랩(interface trap)등이 원인이 되며, 식각된 실리콘 기판 자체도 결함 발생(defect generation) 요소가 될 수 있는 단점이 있으며, 또한, 두번 산화공정하는 방식은 상대적으로 긴 버즈 비크와 긴 공정시간등의 문제가 있다.LOCOS (Locol Oxidation of Silicon) technology is the most common device isolation technology.In order to improve the shortcomings of LOCOS technology, silicon substrate is etched or oxidized part is removed after oxidation process. We're shrinking topologies and buzz bees. In the etching method of the silicon substrate, the interface between the field oxide film and the gate oxide film is steeply inclined, and the electric field is concentrated in this area, causing an interface trap, etc., and the etched silicon substrate itself is also defective. There is a drawback that it can be a generation factor, and also, the oxidation process twice has problems such as a relatively long buzz beak and a long process time.
한편, 소자의 크기가 축소되어감에 따라 기판 스트레스(sugstrate stress)등의 문제가 없고 버즈 비크가 짧은 소자분리기술로 대표적인 것이 PBL(poly buffered LOCOS) 기술이다. 이 기술은 실리콘 기판위에 산화막, 폴리실리콘 및 질화막을 순차적으로 증착하고, 원하는 부문의 질화막을 식각하여 폴리 실리콘이 드러난 상태에서 산화공정을 하게 되는데, 이를 첨부된 제1a 내지 제1c도를 참조하여 설명하기로 한다.On the other hand, PBL (poly buffered LOCOS) technology is a typical device isolation technology that has no problem such as substrate stress (sugstrate stress) as the size of the device is reduced and short buzz beak. This technique sequentially deposits an oxide film, polysilicon and nitride film on a silicon substrate, and etches the nitride film of a desired section to perform an oxidation process in a state where polysilicon is exposed, which will be described with reference to FIGS. 1a to 1c. Let's do it.
제1a도는 실리콘 기판(1)상에 산화막(2), 폴리 실리콘막(3) 및 질화막(4)을 순차적으로 형성한 후 감광막(5)을 도포하고, 소자분리 마스크를 이용하여 감광막(5)을 패턴화하고, 패턴화된 감광막(5)을 이용한 식각공정으로 폴리실리콘막(3)이 완전히 드러나도록 질화막(4)을 충분히 식각한 상태를 도시한 것이다.FIG. 1A illustrates that the oxide film 2, the polysilicon film 3, and the nitride film 4 are sequentially formed on the silicon substrate 1, and then the photosensitive film 5 is applied, and the photosensitive film 5 is formed using an element isolation mask. And the nitride film 4 is sufficiently etched so that the polysilicon film 3 is completely exposed by the etching process using the patterned photosensitive film 5.
제1b도는 상기 패턴화된 감광막(5)을 제거한 후 산화공정을 실시한 상태를 도시한 것이고, 제1c도는 질화막(4), 폴리 실리콘막(3)을 순차적으로 완전히 제거하여 필드 산화막(6)을 형성한 상태를 도시한 것이다.FIG. 1B illustrates a state in which an oxidation process is performed after the patterned photoresist film 5 is removed, and FIG. 1C sequentially removes the nitride film 4 and the polysilicon film 3 to sequentially remove the field oxide film 6. It shows the state formed.
상기 PBL 기술로 형성된 필드 산화막(6)은 그 가장자리부분에서 급격한 경사를 갖는다. 이 급격한 경사는 산화공정을 진행함에 따라 필드 산화막이 성장되면서 패턴화된 질화막(4)의 가장자리부에서 스트레스가 주어져 발생한다. 즉, 필드 산화막(6)의 가장자리부에서는 질화막(4)에 의해 위로부터 아래쪽으로 스트레스를 받게되는 반면 산화가 이루어지는 쪽에서는 스트레스를 받지않으므로 인하여 질화막(4)이 있는 쪽과 없는 쪽의 급격한 스트레스 차이로 급경사가 발생하게 된다. 그런데 필드 산화막(6) 가장자리 부분에서의 급경사의 주요원인은 패턴화된 질화막(4) 가장자리부분의 A부분이 아니라 가장자리보다 조금 안쪽에 위치된 B부위의 두께에 의해 결정된다. 이에 대한 이유는 본 발명의 실시예를 통해 다시 언급하기로 한다.The field oxide film 6 formed by the PBL technique has a steep slope at its edge. This abrupt inclination occurs due to stress at the edges of the patterned nitride film 4 as the field oxide film grows as the oxidation process proceeds. In other words, the stress of the field oxide film 6 is stressed from the top to the bottom by the nitride film 4 while the stress is not stressed from the oxidation side of the field oxide film 6 due to the sudden stress difference between the side with and without the nitride film (4) This will cause a steep slope. However, the main cause of the steep inclination at the edge of the field oxide film 6 is determined not by the A portion of the edge of the patterned nitride film 4 but by the thickness of the B portion located slightly inward of the edge. The reason for this will be referred to again through the embodiment of the present invention.
상술한 바와 같이 필드 산화막(6)의 토플러지가 급격한 경사를 가지므로 인하여 후속공정중 그 부분에 원치않는 이물질의 잔재(residue)가 스페이서(spacer) 또는 팬스(fance)형태로 남아 있게되어 소자의 특성을 저하시키게 되고, 또한 후속공정시 스텝커버리지(stepcoverage)를 저하시키는 문제가 있다.As described above, the top oxide of the field oxide film 6 has a sharp inclination, so that the residue of unwanted foreign matter remains in a spacer or a fence shape during the subsequent process. There is a problem of lowering step and lowering step coverage in a subsequent process.
따라서, 본 발명은 필드영역이 개방되도록 패턴화된 질화막의 가장자리를 국부 식각한 후 산화공정으로 필드 산화막을 성장시키므로써, 필드 산화막의 가장자리부분이 완만한 경사를 갖게되어 후속공정을 용이하게 실시할 수 있고, 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성방법을 제공함에 그 목적이 있다.Therefore, according to the present invention, by locally etching the edge of the patterned nitride film so as to open the field region, the field oxide film is grown by an oxidation process, so that the edge of the field oxide film has a gentle inclination, thereby facilitating subsequent processes. It is possible to provide a method for forming a field oxide film of a semiconductor device capable of improving the yield and reliability of the device.
이러한 목적을 달성하기 위한 본 발명의 필드 산화막 형성방법은 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(11)상에 제1산화막(12), 제1폴리 실리콘(13), 질화막(14), 제2폴리 실리콘막 및 제2산화막(16)을 순차적으로 형성하는 단계와, 상기 단계로부터 필드 산화막이 형성될 부분에 사진식각공정을 통하여 제2산화막(16)을 패턴화하는 단계와, 상기 단계로부터 패턴화된 제2산화막(16)을 포함한 전체구조 상부에 스페이서용 산화막을 증착한 후 스페이서 식각공정을 실시하여 패턴화된 제2산화막(16)측멱에 산화막 스페이서(17)와 상기 산화막 스페이서(17)옆의 제2폴리실리콘(15)에 소정의 제1홈(18)을 형성하는 단계와, 상기 단계로부터 제1홈(18)을 이용하여 하부층인 질화막(14)을 소정깊이까지 식각하여 제2홈(19)을 형성하는 단계와, 상기 단계로부터 산화막 스페이서(17)와 제2홈(19)의 거리를 적절히 유지하기 위해 산화막 습식 식각공정을 실시하는 단계와, 상기 단계로부터 전체구조 상부에 감광막(20)을 도포한 후 상기 산화막 습식 식각공정으로 어느 정도 식각되어진 제2산화막(16)이고 산화막 스페이서(17)의 상부면이 완전히 노출되도록 에치백 공정을 실시하는 단계와, 상기 단계로부터 감광막(20)을 식각 장벽층으로 하여 하부의 제1폴리실리콘막(13)이 완전히 드러나도록 노출된 제2산화막(16), 산화막 스페이서(17), 제2폴리 실리콘막(15) 및 질화막(14)을 순차적으로 식각하는 단계와, 상기 단계로부터 감광막(20)을 제거한 후 산화공정을 실시하고, 남아있는 제2폴리 실리콘막(15), 질화막(14), 제1폴리실리콘막(13) 및 제1산화막(12)을 순차적으로 완전히 제거하여 필드산화막(21)을 형성하는 단계로 이루어지는 것을 특징으로 한다.The field oxide film forming method of the present invention for achieving the above object is the first oxide film 12, the first polysilicon 13, the nitride film 14 on the silicon substrate 11 in the field oxide film forming method of a semiconductor device And sequentially forming the second polysilicon film and the second oxide film 16, patterning the second oxide film 16 through a photolithography process on the portion where the field oxide film is to be formed from the step; After depositing an oxide film for a spacer on the entire structure including the patterned second oxide film 16 from the step, a spacer etching process is performed to form an oxide spacer 17 and the oxide spacer on the side of the patterned second oxide film 16. (17) forming a predetermined first groove 18 in the second polysilicon 15 next to the surface, and etching the nitride film 14 as a lower layer using the first groove 18 from the above step to a predetermined depth. Forming a second groove 19 to the step Performing an oxide wet etching process in order to properly maintain the distance between the oxide spacer 17 and the second groove 19, and applying the photosensitive film 20 over the entire structure from the above step, and then performing the wet etching process on the oxide film. Performing an etch-back process such that the second oxide film 16 etched to some extent and the upper surface of the oxide spacer 17 are completely exposed, and the lower first first layer is formed using the photoresist film 20 as an etch barrier layer. Sequentially etching the exposed second oxide film 16, oxide film spacer 17, second polysilicon film 15, and nitride film 14 so that the polysilicon film 13 is completely exposed, and the photoresist film from the above steps. After removing the 20, an oxidation process is performed, and the remaining second polysilicon film 15, the nitride film 14, the first polysilicon film 13, and the first oxide film 12 are sequentially and completely removed. In the step of forming the oxide film 21 Characterized in that eojineun.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2a 내지 2i도는 본 발명의 실시예에 의한 반도체 소자의 필드 산화막 형성단계를 도시한 소자의 단면도로서, 제2a도는 실리콘 기판(11)상에 제1산화막(12), 제1폴리 실리콘막(13), 질화막(14), 제2폴리실리콘막(15) 및 제2산화막(16)을 순차적으로 형성한 상태를 도시한 것이다.2A to 2I are cross-sectional views of a device illustrating a step of forming a field oxide film of a semiconductor device according to an embodiment of the present invention, and FIG. 2A is a view of a first oxide film 12 and a first polysilicon film on a silicon substrate 11. 13) shows a state in which the nitride film 14, the second polysilicon film 15, and the second oxide film 16 are sequentially formed.
제2b도는 필드 산화막이 형성될 부분에 사진식각공정을 통하여 제2산화막(16)을 패턴화한 상태를 도시한 것이다.FIG. 2B illustrates a state in which the second oxide film 16 is patterned through a photolithography process on a portion where the field oxide film is to be formed.
제2c도는 상기 패턴화된 제2산화막(16)을 포함한 전체구조 상부에 스페이서용 산화막을 증착한 후 스페이서 식각공정을 실시하여 패턴화된 제2산화막(16)측벽에 산화막 스페이서(17)와 상기 산화막 스페이서(17)옆의 제2폴리 실리콘(15)에 소정의 제1홈(18)을 형성한 상태를 도시한 것이다.FIG. 2C illustrates an oxide spacer 17 and the oxide layer on the sidewall of the patterned second oxide layer 16 by depositing an oxide layer for spacers on the entire structure including the patterned second oxide layer 16 and then performing a spacer etching process. A state in which a predetermined first groove 18 is formed in the second polysilicon 15 next to the oxide film spacer 17 is illustrated.
상기 제2폴리실리콘(15)의 소정의 제1홈(18)은 스페이서 식각공정시 산화막 스페이서(17)옆으로 식각이온의 흐름이 집중되기 때문에 형성되어진다.The predetermined first grooves 18 of the second polysilicon 15 are formed because the flow of etching ions is concentrated toward the oxide spacer 17 during the spacer etching process.
제2d도는 상기 제1홈(18)을 이용하여 하부층은 질화막(14)을 소정깊이까지 식각하여 제2홈(19)을 형성한 상태를 도시한 것이다.FIG. 2D illustrates a state in which the lower layer is etched to form a second groove 19 by etching the nitride layer 14 to a predetermined depth by using the first groove 18.
제2e도는 상기 산화막 스페이서(17)와 제2홈(19)의 거리를 적절히 유지하기 위해 산화막 습식식각공정을 실시한 상태를 도시한 것이다.FIG. 2E illustrates a state in which an oxide wet etching process is performed to properly maintain the distance between the oxide spacer 17 and the second groove 19.
제2f도는 전체구조 상부에 감광막(20)을 도포한 후 상기 산화막 습식식각공정으로 어느 정도 식각되어진 제2산화막(16)과 산화막 스페이서(17)이 상부면이 완전히 노출되도록 에치 백(etch back) 공정을 실시한 상태를 도시한 것이다.FIG. 2f shows an etch back so that the upper surface of the second oxide film 16 and the oxide spacer 17, which has been etched to some extent by the oxide wet etching process after the photosensitive film 20 is coated on the entire structure, is completely exposed. The state which performed the process is shown.
제2g도는 상기 감광막(20)을 식각 장벽층으로 하여 하부의 제1폴리 실리콘막(13)이 완전히 드러나도록 노출된 제2산화막(16), 산화막 스페이서(17), 제2폴리 실리콘막(15) 및 질화막(14)을 순차적으로 식각한 상태를 도시한 것이다.FIG. 2G illustrates the second oxide film 16, the oxide spacer 17, and the second polysilicon film 15 exposed to completely expose the lower first polysilicon film 13 by using the photosensitive film 20 as an etch barrier layer. ) And a state in which the nitride film 14 is sequentially etched.
제2h도는 상기 감광막(20)을 제거한 후 산화공정을 실시한 상태를 도시한 것이고, 제2i도는 남아있는 제2폴리 실리콘막(15), 질화막(14), 제1폴리실리콘막(13) 및 제1산화막(12)을 순차적으로 완전히 제거하여 필드산화막(21)을 형성한 상태를 도시한 것이다.FIG. 2h illustrates a state in which an oxidation process is performed after the photosensitive film 20 is removed. FIG. 2i shows a second polysilicon film 15, a nitride film 14, a first polysilicon film 13, and a second polysilicon film. 1 shows the state in which the field oxide film 21 is formed by completely removing the oxide film 12 sequentially.
본 발명에 의해 형성된 필드 산화막(21)을 제1c도에 도시된 종래 필드 산화막(6)과 비교해 볼때 가장자리부분에서 완만한 경사의 형상(profile)을 보여주고 있다. 이는 패턴화된 질화막(14)의 가장자리부분보다 조금 안쪽인 B부위에 홈(19)을 형성하여 질화막(14)의 최초 두께보다 그 부분을 얇게 하므로써 이곳으로부터 가해지는 스트레스가 최소한으로 줄어들어 종래와 같은 급경사의 형상이 아닌 완만한 경사의 형상을 얻을 수 있어 전술한 종래의 문제점을 해결할 수 있다. 만약 패턴화된 질화막(14) 가장자리부분인 A부위를 얇게할 경우에는 종래보다 더욱 심한 급경사를 이루게 된다. 따라서 패턴화된 질화막(14) 가장자리부분인 A부위로 부터 버스 비크 중간쯤의 위치인 B부위의 질화막(14) 두께를 줄어야 한다.When the field oxide film 21 formed by the present invention is compared with the conventional field oxide film 6 shown in FIG. 1C, a profile of a gentle slope is shown at the edge portion. This is because the groove 19 is formed in the portion B which is slightly inward of the edge portion of the patterned nitride film 14 to make the portion thinner than the initial thickness of the nitride film 14, thereby reducing the stress applied therefrom to a minimum. It is possible to obtain the shape of the gentle inclination rather than the shape of the steep inclination, thereby solving the above-mentioned conventional problems. If the portion A, which is the edge of the patterned nitride film 14, is thinned, the steepness is more severe than before. Therefore, the thickness of the nitride film 14 at the portion B, which is about the middle of the bus beak, needs to be reduced from the portion A, which is the edge portion of the patterned nitride layer 14.
한편, 본 발명은 제2산화막(16) 측벽에 산화막 스페이서(17)를 형성하기 위한 스페이서 식각공정과 제2산화막(16) 및 산화막 스페이서(17)를 습식식각동정으로 필드 산화막(21)이 형성될 지역으로부터 일정거리 이격되게 홈(19)을 형성할 수 있어 사진공정으로 불가능한 극소 홈(19)을 용이하게 형성시킬 수 있다. 그리고 습식식각공정으로 어느 정도 식각된 제2산화막(16)과 산화막 스페이서(17)를 이용하여 자기정렬(self align)된 감광막(20) 패턴을 얻을 수 있다.On the other hand, in the present invention, the field oxide film 21 is formed by a spacer etching process for forming the oxide spacer 17 on the sidewall of the second oxide film 16 and the wet etching of the second oxide film 16 and the oxide spacer 17. Since the grooves 19 can be formed at a predetermined distance from the area to be formed, it is possible to easily form the micro grooves 19 impossible by the photographic process. In addition, a self-aligned photoresist layer 20 pattern may be obtained using the second oxide layer 16 and the oxide layer spacer 17 etched to some extent by the wet etching process.
상술한 본 발명의 실시예는 PBL 기술을 적용하여 설명한 것이지만, 본 발명은 상기 실시예에 한정되지 않고 LOCOS 기술에서 질화막 스트레스를 이용하여 필드 산화막 성장을 선택적으로 억제시키는 모든 공정에 적용가능하다.Although the above-described embodiment of the present invention has been described by applying the PBL technique, the present invention is not limited to the above example, and the present invention is applicable to all processes for selectively suppressing field oxide growth using nitride film stress in the LOCOS technique.
상술한 바에 의거한 본 발명은 필드 산화막의 가장자리부분의 급경사를 제거하므로써 후속공정시 이물질의 잔재를 남지않게하여 이물질의 잔재에 의한 소자의 수율 및 신뢰성 저하를 방지할 수 있고, 후속공정을 용이하게 할 수 있다.The present invention based on the above can eliminate the steep inclination of the edge of the field oxide film so that the residue of the foreign matter does not remain in the subsequent process to prevent the deterioration of the yield and reliability of the device due to the residue of the foreign matter, and facilitates the subsequent process can do.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019063A KR0124480B1 (en) | 1994-08-02 | 1994-08-02 | Method for forming field oxid film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019063A KR0124480B1 (en) | 1994-08-02 | 1994-08-02 | Method for forming field oxid film of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960008413A KR960008413A (en) | 1996-03-22 |
| KR0124480B1 true KR0124480B1 (en) | 1997-11-26 |
Family
ID=19389682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019063A KR0124480B1 (en) | 1994-08-02 | 1994-08-02 | Method for forming field oxid film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124480B1 (en) |
-
1994
- 1994-08-02 KR KR1019940019063A patent/KR0124480B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008413A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2566380B2 (en) | Method for separating semiconductor devices and memory integrated circuit array | |
| JPH0799189A (en) | Manufacture of semiconductor device | |
| JPH07321194A (en) | Formation of element separation layer of semiconductor device | |
| JPH05166835A (en) | Self-aligning polysilicon contact | |
| US6525393B1 (en) | Semiconductor substrate having an isolation region | |
| KR0124480B1 (en) | Method for forming field oxid film of semiconductor device | |
| KR0183718B1 (en) | Method of manufacturing semiconductor device | |
| JPH09232304A (en) | Locos isolation method of semiconductor device | |
| JPH05304143A (en) | Formation of isolation region | |
| KR100245075B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
| KR100203911B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR0154140B1 (en) | Manufacture of semiconductor device | |
| JP3923584B2 (en) | Method for forming element isolation film of semiconductor device | |
| KR100303438B1 (en) | Device isolation method of semiconductor device | |
| KR0141106B1 (en) | Semiconductor device and making method thereof | |
| KR100280489B1 (en) | Fabricating method for isolation structure of semiconductor device | |
| KR100575361B1 (en) | Method for fabricating flash gate and high voltage gate | |
| KR0166835B1 (en) | Method for forming isolation on a semiconductor device | |
| KR0166500B1 (en) | Process for forming field isolation | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR100249021B1 (en) | Semiconductor element isolating method | |
| KR100328707B1 (en) | A method of semiconductor device isolation | |
| KR100246353B1 (en) | Manufacturing method for semiconductor device | |
| KR100209226B1 (en) | Semiconductor device for cell isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |