KR0121772B1 - 폴리실리콘 표면을 친수성화시키는 방법 - Google Patents
폴리실리콘 표면을 친수성화시키는 방법Info
- Publication number
- KR0121772B1 KR0121772B1 KR1019930023067A KR930023067A KR0121772B1 KR 0121772 B1 KR0121772 B1 KR 0121772B1 KR 1019930023067 A KR1019930023067 A KR 1019930023067A KR 930023067 A KR930023067 A KR 930023067A KR 0121772 B1 KR0121772 B1 KR 0121772B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- silicon
- solution
- water
- polyclinics
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 18
- 229920005591 polysilicon Polymers 0.000 title claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 abstract 2
- 235000011114 ammonium hydroxide Nutrition 0.000 abstract 2
- 239000012528 membrane Substances 0.000 abstract 2
- 238000010791 quenching Methods 0.000 abstract 1
- 230000000171 quenching effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 소자 제조 공정에서 산화막을 습식 식각하는 경우에 실리콘이나 폴리실리콘 표면에 생기기 쉬운 잔류 물질의 생성을, 억제하기 위하여 실리콘이나 폴리실리콘의 표면을 친수성화시키는 방법에 관한 기술이다.
Description
제1a도 및 제1b도는 본 발명을 적용한 실제 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
100 : 하부층 11 : 제1산호막
12 : 제1폴리실리콘 13 : 제2산화막
14 : 제2폴리실리콘 15 : 감광막 패턴
16 : 콘택
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 제조 공정 중에 실리콘이나 폴리실리콘 표면에 생기기 쉬운 잔류 물질(residue)의 생성을 억제하기 위하여 실리콘이나 폴리실리콘의 표면을 친수성화시키는 방법에 관한 것이다.
반도체 제조 공정에서는 실리콘이나 폴리실리콘 표면의 자연 산화막을 제거하거나 세정 공정을 위하여 보통 불화수소(HF)나 비오이(BOE : Buffered Oxide Etchant)세정액을 이용하여 담금 공정을 실시한다.
이때, 불화수소나 비오이 세정액이 실리콘 표면을 소수성으로 만듬으로써 웨이퍼(wafer)를 물에 씻고 건조시킨 뒤에도 실리콘 표면에 잔류 물질이 남게 되는데, 이를 제거하기 위하여 보통 H2O : H2O2: NH4OH(5 : 1 : 1)용액에서 세정 공정을 추가로 실시한다.
그러나, 실리콘 표면이나 폴리실리콘 표면에 감광막 패턴이 존재할 경우에는 상기 혼합 용액(H2O : H2O2: NH4OH)이 감광막을 손상시키므로 사용하기에 부적합한 것으로 알려져 있다.
실제로 NH4OH는 무게비로 1%만 들어가도 미세 패턴화된 감광막을 손상시키므로, 감광막이 존재하는 경우는 잔류 물질을 제거할 수 없는 문제가 있다.
따라서, 본 발명에서는 감광막을 손상시키지 않고 실리콘이나 폴리실리콘의 표면을 친수성으로 만들어 줌으로써, 잔류 물질의 생성을 억제하는 방법을 제공하는데 그 목적이 있다.
이하, 본 발명에 다른 실리콘 표면을 친수성화시키는 방법을 첨부도면을 참조하여 상세히 설명하기로 한다.
제1a도 및 제1b도는 반도체 소자에서 이중 날개(2핀) 구조를 갖는 저장전극을 형성하는 공정의 일부를 도시한 것으로서, 이중 날개 구조를 갖는 저장전극 제조시 감광막 패턴이 있는 상태에서 제 2 폴리실리콘 건식 식각, 제 2 산화막 습식 식각, 제 1 폴리실리콘 건식 식각, 제 1 산화막 습식 식각이 반복된다.
제1a도는 전하저장전극 콘택홀을 구비하는 하부층(100)상에 제 1 산화막(11), 제 1 폴리실리콘(12), 제 2 산화막(13)을 순차적으로 증착시킨 다음, 제 2 산화막(13)과 제 1 폴리실리콘(12)과 제 1 산화막(11)과 하부층(100)의 일정부분을 차례로 식각하여 콘택(16)을 형성하고, 상기 구조의 전표면에 제 2 폴리실리콘(14)을 증착하여 상기 콘택(16)을 메우고 제 2 산화막(13) 상부를 덮도록하고, 그 상부에 저장전극 형성용 감광막 패턴(15)을 형성시킨 것이다.
제1b도는 상기 감광막 패턴(15)을 마스크로 하여 제 2 폴리실리콘(14)을 건식 식각하고, 비오이 세정액 등을 사용하여 제 2 산화막(13)을 습식 식각한 것이다.
상기 습식 식각 고정이 끝나면 물로 씻은 후에 바로 물에 무게비로 1%의 H2O2및 0.01%의 NH4OH를 섞은 용액에 제조 공정 중인 웨이퍼를 10초간 담구어 준 뒤에 다시 물로 씻고 건조시키면 제 2 산화막(13) 습식 식각 공정시에 제 1 폴리실리콘(12) 상부에 생기던 잔류 물질이 완전히 제거된다.
감광막이 있는 상태에서 감광막 패턴을 손상시키지 않고 실리콘이나 폴리실리콘의 표면을 친수성으로 만들어주기 위하여 공정이 진행중인 웨이퍼를 물에 무게비로 1%의 H2O2와 0.01%의 NH2OH를 넣은 혼합 용액에 10초간 담구어 주는 방법을 사용한다.
이때 NH4OH는 무게비 0.1% 이상이면 감광막을 손상시키고 0.001%보다 적은 경우는 친수성을 얻는데 많은 시간이 걸린다. 또한 H2O2는 무게비 0.1%이면 친수성을 얻을 수 없고, 20% 이상이면 감광막에 영향을 주므로 그 사이의 값을 가지면 본원발명의 효과를 얻을 수 있다.
즉, 본 발명의 방법을 사용하게 되면 제조 공정 단계에서 실리콘이나 폴리실리콘 표면에 감광막 패턴이 존재하더라도 감광막을 손상시키지 않고 실리콘이나 폴리실리콘 표면에 생성되는 잔류 물질을 완전히 제거시킬 수 있는 효과가 있다.
Claims (1)
- 반도체 소자의 전 제조 공정에서, 불화수소를 사용한 습식 산화막 식각 공정을 거친 후에 노출된 실리콘이나 폴리실리콘 표면에 생성되는 잔류 물질(residue)을 제거할 수 있도록 물에 무게비로 0.1%~20%의 H2O2와 0.0001%~0.1%의 NH4OH를 섞은 용액에 담금 처리를 실시하여 실리콘표면을 친수성화시키는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023067A KR0121772B1 (ko) | 1993-11-02 | 1993-11-02 | 폴리실리콘 표면을 친수성화시키는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023067A KR0121772B1 (ko) | 1993-11-02 | 1993-11-02 | 폴리실리콘 표면을 친수성화시키는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950014969A KR950014969A (ko) | 1995-06-16 |
| KR0121772B1 true KR0121772B1 (ko) | 1997-11-13 |
Family
ID=19367163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023067A KR0121772B1 (ko) | 1993-11-02 | 1993-11-02 | 폴리실리콘 표면을 친수성화시키는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0121772B1 (ko) |
-
1993
- 1993-11-02 KR KR1019930023067A patent/KR0121772B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950014969A (ko) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721207B1 (ko) | 이온주입된 포토레지스트 제거방법 | |
| KR960002629A (ko) | 반도체 장치의 제조 방법 및 처리액 | |
| KR930020582A (ko) | 반도체소자 제조공정의 비아 콘택형성방법 | |
| JP3679216B2 (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| US3909325A (en) | Polycrystalline etch | |
| KR0121772B1 (ko) | 폴리실리콘 표면을 친수성화시키는 방법 | |
| US5858861A (en) | Reducing nitride residue by changing the nitride film surface property | |
| JPH0511458A (ja) | 現像液及び現像方法 | |
| KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
| KR100702126B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR19990016917A (ko) | 세정 용액 및 이를 이용한 반도체 소자의 세정방법 | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| KR960003754B1 (ko) | 웨이퍼 세척공정시 워터마크 제거방법 | |
| KR960012625B1 (ko) | 반도체 소자의 웰 크린닝 공정방법 | |
| KR100869846B1 (ko) | 반도체 소자의 세정 방법 및 이를 이용한 소자 분리막의형성 방법 | |
| KR20000013247A (ko) | 폴리실리콘막의 습식식각방법 | |
| JPH09190994A (ja) | ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水／オゾン洗浄 | |
| KR20070001745A (ko) | 게이트 산화막의 전처리 세정방법 | |
| KR960013781B1 (ko) | 필드산화막 제조방법 | |
| JP4623254B2 (ja) | フォトレジスト剥離剤組成物 | |
| KR100209736B1 (ko) | 웨이퍼 전처리 공정 | |
| KR20050071115A (ko) | 반도체 제조 공정에서 에칭 얼룩 제거방법 | |
| KR100234404B1 (ko) | 웨이퍼 세정방법 | |
| KR0139723B1 (ko) | 갈륨비소 표면의 경면처리방법 | |
| KR20050011461A (ko) | 스토리지노드 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |