KR0114675Y1 - 비트 결정 오류방지 회로 - Google Patents

비트 결정 오류방지 회로 Download PDF

Info

Publication number
KR0114675Y1
KR0114675Y1 KR2019930024471U KR930024471U KR0114675Y1 KR 0114675 Y1 KR0114675 Y1 KR 0114675Y1 KR 2019930024471 U KR2019930024471 U KR 2019930024471U KR 930024471 U KR930024471 U KR 930024471U KR 0114675 Y1 KR0114675 Y1 KR 0114675Y1
Authority
KR
South Korea
Prior art keywords
bit
signal
output
pulse width
control
Prior art date
Application number
KR2019930024471U
Other languages
English (en)
Other versions
KR950015369U (ko
Inventor
김봉균
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR2019930024471U priority Critical patent/KR0114675Y1/ko
Publication of KR950015369U publication Critical patent/KR950015369U/ko
Application granted granted Critical
Publication of KR0114675Y1 publication Critical patent/KR0114675Y1/ko

Links

Landscapes

  • Optical Recording Or Reproduction (AREA)

Abstract

본 고안은 비트 결정 오류 방지회로에 관한 것으로서, 재생된 신호와 비교신호의 값이 비슷하여 비트 결정에 모호성이 발생하였을 때 재생된 신호에서 기록할 때의 비트 폭으로 신호를 정확히 복구하므로써 비트 결정의 모호성을 제거하도록 한 것이다.
이와 같은 본 고안의 목적은 재생된 입력신호와 기준 레벨을 나타내는 영점신호를 비교하여 비트 신호를 발생하는 비트 발생수단과, 상기 재생 입력신호와 상기 기준레벨을 나타내는 영점신호를 비교 판단하여 비트 판단이 모호한 구간에서 상기 비트 발생수단에서 출력하는 출력 비트 신호를 제어하는 출력비트 제어수단과, 상기 비트 발생수단에서 출력하는 출력비트 신호를 제어하는 출력비트 제어수단과, 상기 출력 비트 제어수단의 제어신호에 따라 상기 출력비트의 펄스 폭을 결정하는 비트 결정수단과, 상기 출력비트 제어수단의 제어신호에 따라 비트 발생수단 및 비트 결정수단의 비트 신호를 선택하여 출력하는 스위칭 부재로 이루어짐으로써 달성되는 것이다.

Description

비트 결정 오류방지 회로
제1도는 종래 비트 발생회로 구성도.
제2도는 제1도의 각부 파형도.
제3도는 본 고안 비트 결정 오류방지 회로 구성도.
제4도는 제3도의 각부 파형도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 비트 발생수단 20 : 출력 비트 제어수단
21 : 영점 비교수단 22 : 제어신호 발생수단
30 : 비트 결정수단 31 : 펄스폭 측정수단
32 : 기준 펄스폭 발생수단 33 : 펄스폭 비교수단
34 : 펄스폭 결정수단
본 고안은 비트 발생회로에 관한 것으로서, 특히 재생된 신호와 비교신호의 값이 비슷하여 비트 결정에 모호성이 발생하였을 때 재생된 신호에서 기록할 때의 비트 폭으로 신호를 정확히 복구하므로써 비트 결정의 모호성을 제거하도록 하는 비트 결정 오류 방지회로에 관한 것이다.
일반적으로 종래 비트 발생회로는 제1도에 도시된 바와 같이 테이프 및 광디스크 등의 기록 매체에서 각각의 헤드 및 광렌즈를 통해 재생된 신호를 입력하는 재생신호 입력부(1)와, 상기 재생신호의 비트값의 구분으로 기준 슬라이서 레벨을 나타내는 영점신호 입력부(2)와, 상기 재생신호 입력부(1)와 상기 영점신호 입력부(2)의 레벨을 비교하여 비트 결정값을 출력하는 비트 발생부(10)로 구성되어 있다. 이와 같이 구성된 종래 비트 발생회로는 제1도 및 제2도에서 도시한 바와 같이 영점신호 입력부(2)는 제2도 (가)의 B와 같이 재생신호 A를 비트 1과 비트 0으로 구분하는 기준 슬라이서 레벨을 나타낸다.
상기 재생 입력 신호(A)와 영점신호(B)의 레벨을 비교하는 비트발생부(10)를 통해 비트 결정값인 검출신호(C)를 출력한다.
그러나 이와 같은 종래의 비트 발생회로는 상기 재생 입력신호(A)와 영점신호(B)가 같은 레벨의 값을 갖는 경우 비트 1 및 비트 0의 값을 결정하는데 모호성이 발생하므로 비트 검출 오류를 발생시키는 문제점이 있었다.
따라서 본 고안의 목적은 재생된 신호와 비교신호의 값이 비슷하여 비트 결정의 모호성이 발생하였을 때 재생된 신호에서 기록할 때의 비트 폭으로 신호를 정확히 복구하므로서 비트 결정의 모호성을 제거하도록 하는 비트 결정 오류 방지회로를 제공함에 있다.
이와 같은 본 고안의 목적을 달성하기 위한 수단은 재생된 입력신호와 기준 레벨을 나타내는 영점신호를 비교하여 비트 신호를 발생하는 비트 발생수단과, 상기 재생 입력신호와 상기 기준레벨을 나타내는 영점신호를 비교 판단하여 비트 판단이 모호한 구간에서 상기 비트 발생수단에서 출력하는 출력 비트 신호를 제어하는 출력비트 제어수단과, 상기 출력 비트 제어수단의 제어 신호에 따라 상기 출력비트의 펄스 폭을 결정하는 비트 결정수단과, 상기 출력비트 제어수단의 제어신호에 따라 비트 발생수단 및 비트 결정수단의 비트 신호를 선택하여 출력하는 스위칭 부재로 이루어지므로서 달성되는 것으로 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 고안 비트 결정 오류 방지회로 구성도로서 이에 도시한 바와 같이 재생된 입력신호와 기준레벨을 나타내는 영점신호를 비교하여 비트신호를 발생하는 비트발생수단(10)과, 상기 재생 입력신호와 상기 기준레벨을 나타내는 영점신호를 비교 판단하여 비트 판단이 모호한 구간에서 상기 비트 발생수단(10)에서 출력하는 출력 비트 신호를 제어하는 출력비트 제어수단(20)과, 상기 출력 비트 제어수단(20)의 제어신호에 따라 상기 출력 비트의 펄스 폭을 결정하는 비트 결정수단(30)과, 상기 출력비트 제어수단(20)의 제어신호에 따라 비트 발생수단(10) 및 비트 결정수단(30)의 비트 신호를 선택하여 출력하는 스위칭 부재(SW)로 구성한다.
여기서 출력 비트 제어수단(20)은 상기 재생된 입력신호를 상기 기준레벨을 나타내는 영점신호와 비교하여 동일레벨을 판단하는 영점 비교수단(21)과, 상기 영점 비교수단(21)의 동일 레벨 판단에 따라 비트 출력 제어신호를 발생하는 제어신호 발생수단(22)으로 이루어진다.
또한 상기 비트 결정수단(30)은 상기 비트 발생수단(10)에서 출력된 출력 비트신호의 펄스 폭을 측정하는 펄스 폭 측정수단(31)과, 상기 출력 비트 제어수단(20)에서 얻어진 출력 비트 제어신호에 따라 상기 펄스 폭 측정수단(31)에서 얻어진 펄스 폭과 기중 펄스 폭 발생수단(32)에서 얻어진 펄스 폭과를 비교하여 그 결과값을 출력하는 펄스 폭 비교수단(33)과, 상기 펄스 폭 비교수단(33)에서 얻어진 결과값에 따라 펄스 상태를 결정하는 폭 결정수단(34)으로 구성한다.
이와 같이 구성된 본 고안의 작용, 효과를 제3도 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.
입력단의 신호는 테이프 및 광 디스크 등의 기록 매체에서 각각의 헤드 및 광렌즈를 통해 재생된 신호이고, 영점신호는 상기 입력단의 재생된 신호를 비트 1과 비트 0으로 구분하는 기준 슬라이서 레벨을 나타낸다.
상기 입력단의 재생 입력 신호(A)와 영점신호(B)를 비트 발생수단(10)에 의해 비교하여 비트 신호 (나)를 발생한다.
또한 영점 비교수단(21)에서 상기 입력단의 재생된 신호(A)와 상기 영점신호(B)를 비교하여 같은 레벨을 검출하고 제어신호 발생수단(22)에서는 비트 판단이 모호한 구간에서의 비트 출력을 제어하도록 스위칭 부재(SW)를 제어한다.
펄스폭 측정수단(31)은 검출된 출력신호 즉 비트 신호의 비트펄스 폭을 측정(C)하는 것이고, 펄스 폭 비교수단(33)에서는 기준 펄스 폭 신호(D)와 상기 측정한 펄스 폭(C)을 비교하여 기준 펄스폭(D)보다 넓은지 좁은지를 판단하고, 펄스폭 결정수단(34)에서는 계속해서 현재 펄스 상태를 유지할 것인지 반전할 것인지를 선택하여 (마)와 같은 펄스를 출력한다.
입력된 재생신호(A)와 영점신호(B)를 비교하여 동일한 레벨을 갖는 경우의 비트 결정에 대해 좀더 상세히 설명하면 다음과 같다.
(나)펄스의 실선 부분은 비트 발생수단(10)에 의해서 출력하고, (나)펄스의 점선 부분은 입력신호(A)와 영점신호(B)가 같은 부분에서는 영점 비교수단(21)과 제어신호 발생수단(22)에서 (다)와 같은 비트 출력 제어신호를 생성하여 펄스 폭 비교수단(33)과 스위칭부재(SW)를 각각 제어하게 된다.
(라)펄스는 펄스 폭 측정값(C)과 기준 펄스 폭 신호(D)를 비교하여 펄스 폭 결정수단(34)을 통해 (마)와 같은 출력신호가 생성되어 출력비트신호로 출력되므로서 제한된 비트 펄스폭의 정확한 값에서의 비트 펄스 폭이 결정된다.
이상에서 상세히 설명한 바와 같이, 본 고안은 재생된 신호의 비트 검출시에 기준 영점신호와 동일레벨 구간에서의 비트를 출력할 때 비트 결정의 모호성을 해결하므로서 정확한 비트 펄스 폭을 검출할 수 있는 효과가 있다.

Claims (3)

  1. 재생된 입력신호와 기준 레벨을 나타내는 영점신호를 비교하여 비트 신호를 발생하는 비트 발생수단과, 상기 재생 입력신호와 상기 기준레벨을 나타내는 영점신호를 비교 판단하여 비트 판단이 모호한 구간에서 상기 비트 발생수단의 출력 비트 신호를 제어하는 출력비트 제어수단과, 상기 출력비트 제어수단의 제어신호에 따라 상기 비트 발생 수단에서 얻어진 비트의 모호한 구간의 펄스 폭을 설정값과의 연산으로 폭을 결정하여 주는 비트 결정수단과, 상기 출력 비트 제어수단의 출력 비트 신호를 제어하는 출력비트 제어수단과, 상기 출력 비트 제어수단의 발생수단에서 출력하는 출력비트 신호를 제어하는 출력비트 제어수단과, 상기 출력 비트 제어수단의 제어신호에 따라 상기 출력비트의 펄스 폭을 결정하는 비트 결정수단과, 상기 출력비트 제어수단의 제어신호에 따라 비트 발생수단 및 비트 결정수단의 비트 신호를 선택하여 출력하는 스위칭 부재를 포함하여 된 것을 특징으로 한 비트 결정 오류 방지회로.
  2. 제1항에 있어서, 출력 비트 제어수단은 상기 재생된 입력신호를 상기 기준레벨을 나타내는 영점신호와 비교하여 동일레벨을 판단하는 영점 비교수단과, 상기 영점 비교수단의 동일 레벨 판단에 따라 비트 출력 제어신호를 발생하여 스위칭 부재를 제어하는 제어신호 발생수단으로 구성함을 특징으로 한 비트 결정 오류 방지회로.
  3. 제1항에 있어서, 비트 결정수단은 상기 비트 발생수단에서 출력된 출력 비트신호의 펄스 폭을 측정하는 펄스 폭 측정수단과, 상기 출력비트 제어수단에서 얻어진 출력 비트 제어신호에 따라 상기 펄스 폭 측정수단에서 얻어진 펄스폭과 기준펄스 폭 발생수단에서 얻어진 펄스 폭과를 비교하여 그 결과값을 출력하는 펄스 폭 비교 수단과, 상기 펄스 폭 비교수단에서 얻어진 결과값에 따라 펄스 폭을 결정하여 스위칭 부재로 입력하는 펄스 폭 결정수단으로 구성함을 특징으로 한 비트 결정 오류 방지회로.
KR2019930024471U 1993-11-20 1993-11-20 비트 결정 오류방지 회로 KR0114675Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930024471U KR0114675Y1 (ko) 1993-11-20 1993-11-20 비트 결정 오류방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930024471U KR0114675Y1 (ko) 1993-11-20 1993-11-20 비트 결정 오류방지 회로

Publications (2)

Publication Number Publication Date
KR950015369U KR950015369U (ko) 1995-06-19
KR0114675Y1 true KR0114675Y1 (ko) 1998-04-17

Family

ID=19368282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930024471U KR0114675Y1 (ko) 1993-11-20 1993-11-20 비트 결정 오류방지 회로

Country Status (1)

Country Link
KR (1) KR0114675Y1 (ko)

Also Published As

Publication number Publication date
KR950015369U (ko) 1995-06-19

Similar Documents

Publication Publication Date Title
US4562549A (en) Digital player using a pulse width detector
JP2826202B2 (ja) デジタルデータ信号を検出する装置および方法
US8111596B2 (en) Phase error detection apparatus
US5687156A (en) Calibration of lasers that produce multiple power output levels of emitted radiation
KR100682461B1 (ko) 광학 기록 매체로부터 판독하거나 그 광학 기록 매체에 기록하기 위한 장치 및 이러한 장치의 데이터 슬라이서에 대한 평균값(m)을 형성하기 위한 방법
US5629924A (en) Optical disk having synchronous marks and data marks to satisfy certain criteria
KR0114675Y1 (ko) 비트 결정 오류방지 회로
US5600626A (en) Optical disk of sampled servo type having synchronization a marks for simple synchronization detection
KR100576677B1 (ko) 데이터 신호에서 교란을 검출하기 위한 방법 및 장치
US5502699A (en) Disc reproduction apparatus
KR20000003058A (ko) 트래킹 오차 신호 발생장치
US5452146A (en) Recording current setting method and an information signal recording apparatus
US6704258B2 (en) Tracking error signal detector
US5715222A (en) Playback clock generating circuit
EP0546851A1 (en) Digital data detector
KR100598191B1 (ko) 광기록재생기의 트랙센타 에러 생성 방법 및 트랙센타서보 장치
JPH06103590A (ja) 光ディスク用速度検出装置
RU1827648C (ru) Устройство дл воспроизведени и контрол коэффициента глубины амплитудной модул ции сигнала воспроизведени носител магнитной записи
KR950013377B1 (ko) 비디오 카세트 레코더의 제어신호 듀티비 판별 방법 및 장치
JPH0830990A (ja) 光ディスク装置
JP3544578B2 (ja) 光磁気記録装置
JP3260922B2 (ja) サンプルドサーボ方式の光ディスク装置のトラッキング回路
KR100189902B1 (ko) 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로
KR940022448A (ko) 브이씨알의 기록신호 판별방법 및 그 회로
JP2007157225A (ja) データ同期装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee