JPWO2020246456A1 - Semiconductor devices and power converters - Google Patents

Semiconductor devices and power converters Download PDF

Info

Publication number
JPWO2020246456A1
JPWO2020246456A1 JP2021524850A JP2021524850A JPWO2020246456A1 JP WO2020246456 A1 JPWO2020246456 A1 JP WO2020246456A1 JP 2021524850 A JP2021524850 A JP 2021524850A JP 2021524850 A JP2021524850 A JP 2021524850A JP WO2020246456 A1 JPWO2020246456 A1 JP WO2020246456A1
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
convex portion
concave portion
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021524850A
Other languages
Japanese (ja)
Other versions
JP7162739B2 (en
Inventor
隼人 寺田
中島　泰
繁之 田中
中村　宏之
創一 坂元
藤野　純司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020246456A1 publication Critical patent/JPWO2020246456A1/en
Application granted granted Critical
Publication of JP7162739B2 publication Critical patent/JP7162739B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

ヒートシンクからの封止部材の剥離を抑制するとともに、放熱特性の劣化を抑制することで、信頼性が向上した半導体装置を提供する。半導体装置（１）は、側面を有するヒートシンク（１００）と、半導体素子と、封止部材（１０）とを備える。半導体素子は、ヒートシンク（１００）と熱的に接続される。半導体素子はヒートシンク（１００）上に配置される。封止部材（１０）は、半導体素子とヒートシンク（１００）とを封止する。封止部材（１０）は、ヒートシンク（１００）の側面に接触する。ヒートシンク（１００）の側面は、凹形状部（１１３）および凸形状部（１１２）を含む。凹形状部（１１３）および凸形状部（１１２）は、それぞれヒートシンク（１００）の厚み方向に沿って延びる。 Provided is a semiconductor device having improved reliability by suppressing peeling of a sealing member from a heat sink and suppressing deterioration of heat dissipation characteristics. The semiconductor device (1) includes a heat sink (100) having a side surface, a semiconductor element, and a sealing member (10). The semiconductor element is thermally connected to the heat sink (100). The semiconductor element is arranged on the heat sink (100). The sealing member (10) seals the semiconductor element and the heat sink (100). The sealing member (10) comes into contact with the side surface of the heat sink (100). The side surface of the heat sink (100) includes a concave portion (113) and a convex portion (112). The concave portion (113) and the convex portion (112) extend along the thickness direction of the heat sink (100), respectively.

Description

この開示は、半導体装置および電力変換装置に関する。 This disclosure relates to semiconductor devices and power conversion devices.

従来、電力用半導体装置などに代表される半導体装置が知られている。このような半導体装置の構成としては、たとえばリードフレームにおいて半導体素子を実装した面とは反対側の面に、絶縁層を介してヒートシンクを接合し、ヒートシンクの放熱面を除いた全体と半導体素子とリードフレームの一部とを封止樹脂等の封止部材で封止したものが知られている。上記の半導体装置では、半導体素子で発生する熱を、ヒートシンクを用いて外部へ放出する。 Conventionally, semiconductor devices typified by power semiconductor devices and the like are known. As a configuration of such a semiconductor device, for example, a heat sink is bonded to a surface of a lead frame opposite to the surface on which the semiconductor element is mounted via an insulating layer, and the entire surface excluding the heat radiation surface of the heat sink and the semiconductor element are formed. It is known that a part of the lead frame is sealed with a sealing member such as a sealing resin. In the above-mentioned semiconductor device, the heat generated by the semiconductor element is released to the outside by using a heat sink.

上述した半導体措置において、運転条件によっては、長期にわたる温度サイクルに起因して、もっとも熱応力が集中する箇所の一つであるヒートシンクの側面と封止部材との接合部で剥離などの不良が発生する恐れがある。そこでヒートシンクの側面を含む表面全体を粗化し、封止部材とヒートシンクの表面との接合部における接着力を向上させることで、当該接合部にて剥離が発生することを防止することが提案されている（例えば、特開２００７−２０１０３６号公報参照）。 In the above-mentioned semiconductor measures, depending on the operating conditions, defects such as peeling occur at the joint between the side surface of the heat sink and the sealing member, which is one of the places where the thermal stress is most concentrated, due to the long temperature cycle. There is a risk of doing. Therefore, it has been proposed to roughen the entire surface including the side surface of the heat sink and improve the adhesive force at the joint between the sealing member and the surface of the heat sink to prevent peeling from occurring at the joint. (For example, see JP-A-2007-201036).

特開２００７−２０１０３６号公報JP-A-2007-201036

しかし、上記のようにヒートシンク表面を粗化した場合、粗化されたヒートシンク表面における微小な凹凸内に封止部材が存在しない空隙が発生し得る。この結果、当該空隙に起因して放熱性能が劣化する可能性があった。 However, when the surface of the heat sink is roughened as described above, voids in which the sealing member does not exist may be generated in the minute irregularities on the surface of the roughened heat sink. As a result, there is a possibility that the heat dissipation performance may deteriorate due to the voids.

この開示は、上記のような課題を解決するためになされたものであり、この開示の目的は、ヒートシンクからの封止部材の剥離を抑制するとともに、放熱特性の劣化を抑制することで、信頼性が向上した半導体装置を提供することである。 This disclosure has been made in order to solve the above-mentioned problems, and the purpose of this disclosure is to suppress peeling of the sealing member from the heat sink and to suppress deterioration of heat dissipation characteristics, thereby ensuring reliability. The purpose is to provide a semiconductor device with improved properties.

本開示に従った半導体装置は、側面を有するヒートシンクと、半導体素子と、封止部材とを備える。半導体素子は、ヒートシンクと熱的に接続される。半導体素子はヒートシンク上に配置される。封止部材は、半導体素子とヒートシンクとを封止する。封止部材は、ヒートシンクの側面に接触する。ヒートシンクの側面は、凹形状部および凸形状部を含む。凹形状部および凸形状部は、それぞれヒートシンクの厚み方向に沿って延びる。 A semiconductor device according to the present disclosure includes a heat sink having side surfaces, a semiconductor element, and a sealing member. The semiconductor element is thermally connected to the heat sink. The semiconductor element is arranged on the heat sink. The sealing member seals the semiconductor element and the heat sink. The sealing member contacts the side surface of the heat sink. The sides of the heat sink include concave and convex portions. The concave portion and the convex portion extend along the thickness direction of the heat sink, respectively.

本開示に係る電力変換装置は、主変換回路と制御回路とを備える。主変換回路は、上記半導体装置を有し、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。 The power conversion device according to the present disclosure includes a main conversion circuit and a control circuit. The main conversion circuit has the above-mentioned semiconductor device, and converts and outputs the input electric power. The control circuit outputs a control signal for controlling the main conversion circuit to the main conversion circuit.

上記によれば、封止部材が接触するヒートシンクの側面に、当該ヒートシンクの厚み方向に沿って延びる凹形状部および凸形状部が形成されているので、ヒートシンクからの封止部材の剥離を抑制するとともに、放熱特性の劣化を抑制することで、信頼性が向上した半導体装置を得ることができる。 According to the above, since the concave portion and the convex portion extending along the thickness direction of the heat sink are formed on the side surface of the heat sink with which the sealing member contacts, the peeling of the sealing member from the heat sink is suppressed. At the same time, by suppressing the deterioration of the heat dissipation characteristics, it is possible to obtain a semiconductor device with improved reliability.

実施の形態１に係る半導体装置の底面模式図である。It is a schematic bottom view of the semiconductor device which concerns on Embodiment 1. FIG. 図１の線分ＩＩ−ＩＩにおける断面模式図である。It is sectional drawing of the line segment II-II of FIG. 図２の線分ＩＩＩ−ＩＩＩにおける断面模式図である。It is sectional drawing of the line segment III-III of FIG. 図３に示した半導体装置の部分拡大断面模式図である。It is a partially enlarged cross-sectional schematic diagram of the semiconductor device shown in FIG. 図１〜図４に示した半導体装置を構成するヒートシンクの部分模式図である。It is a partial schematic view of the heat sink constituting the semiconductor device shown in FIGS. 1 to 4. 実施の形態１に係る半導体装置の変形例１のヒートシンクを示す部分模式図である。It is a partial schematic diagram which shows the heat sink of the modification 1 of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係る半導体装置の変形例２のヒートシンクを示す部分模式図である。It is a partial schematic diagram which shows the heat sink of the modification 2 of the semiconductor device which concerns on Embodiment 1. FIG. 図７の線分ＶＩＩＩ−ＶＩＩＩにおける部分断面模式図である。It is a partial cross-sectional schematic diagram in the line segment VIII-VIII of FIG. 実施の形態２に係る半導体装置を構成するヒートシンクの部分模式図である。It is a partial schematic diagram of the heat sink which comprises the semiconductor device which concerns on Embodiment 2. FIG. 実施の形態２に係る半導体装置の変形例１のヒートシンクを示す部分模式図である。It is a partial schematic diagram which shows the heat sink of the modification 1 of the semiconductor device which concerns on Embodiment 2. FIG. 実施の形態２に係る半導体装置の変形例２のヒートシンクを示す部分模式図である。It is a partial schematic diagram which shows the heat sink of the modification 2 of the semiconductor device which concerns on Embodiment 2. FIG. 実施の形態３に係る半導体装置の部分拡大断面模式図である。It is a partially enlarged cross-sectional schematic diagram of the semiconductor device which concerns on Embodiment 3. FIG. 図１２に示した半導体装置を構成するヒートシンクの部分模式図である。It is a partial schematic view of the heat sink which comprises the semiconductor device shown in FIG. 図１３に示したヒートシンクの凹形状部における部分断面模式図である。FIG. 3 is a schematic partial cross-sectional view of the concave portion of the heat sink shown in FIG. 図１３に示したヒートシンクの凹形状部における部分断面模式図である。FIG. 3 is a schematic partial cross-sectional view of the concave portion of the heat sink shown in FIG. 図１２に示した半導体装置を構成するヒートシンクの製造方法を説明するための斜視模式図である。It is a perspective schematic diagram for demonstrating the manufacturing method of the heat sink which comprises the semiconductor device shown in FIG. 図１２に示した半導体装置を構成するヒートシンクの製造方法を説明するための斜視模式図である。It is a perspective schematic diagram for demonstrating the manufacturing method of the heat sink which comprises the semiconductor device shown in FIG. 図１２に示した半導体装置を構成するヒートシンクの製造方法を説明するための斜視模式図である。It is a perspective schematic diagram for demonstrating the manufacturing method of the heat sink which comprises the semiconductor device shown in FIG. 実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。It is a block diagram which shows the structure of the power conversion system to which the power conversion apparatus which concerns on Embodiment 4 is applied.

以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present disclosure will be described. The same reference number is assigned to the same configuration, and the description is not repeated.

実施の形態１．
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置の底面模式図である。図２は、図１の線分ＩＩ−ＩＩにおける断面模式図である。図３は、図２の線分ＩＩＩ−ＩＩＩにおける断面模式図である。図４は、図３に示した半導体装置の部分拡大断面模式図である。図５は、図１〜図４に示した半導体装置を構成するヒートシンクの部分模式図である。Embodiment 1.
<Semiconductor device configuration>
FIG. 1 is a schematic bottom view of the semiconductor device according to the first embodiment. FIG. 2 is a schematic cross-sectional view of the line segment II-II of FIG. FIG. 3 is a schematic cross-sectional view taken along the line segments III-III of FIG. FIG. 4 is a schematic partially enlarged cross-sectional view of the semiconductor device shown in FIG. FIG. 5 is a partial schematic view of a heat sink constituting the semiconductor device shown in FIGS. 1 to 4.

図１〜図５に示した半導体装置は、たとえば電力用の半導体装置であって、側面を有するヒートシンク１００と、半導体素子５，６と、リードフレームと、封止部材１０とを主に備える。リードフレームは制御リード１３Ｃとパワーリード１３Ｐとを含む。半導体素子５は、ヒートシンク１００と熱的に接続される。半導体素子５はヒートシンク１００上に配置される。より具体的には、ヒートシンク１００の上面上に熱伝導性の絶縁シート１４が配置される。絶縁シート１４上にパワーリード１３Ｐが配置される。パワーリード１３Ｐに接合材であるはんだ１５を介して半導体素子５が接続されている。 The semiconductor device shown in FIGS. 1 to 5 is, for example, a semiconductor device for electric power, and mainly includes a heat sink 100 having side surfaces, semiconductor elements 5 and 6, a lead frame, and a sealing member 10. The lead frame includes a control lead 13C and a power lead 13P. The semiconductor element 5 is thermally connected to the heat sink 100. The semiconductor element 5 is arranged on the heat sink 100. More specifically, the heat conductive insulating sheet 14 is arranged on the upper surface of the heat sink 100. The power lead 13P is arranged on the insulating sheet 14. The semiconductor element 5 is connected to the power lead 13P via a solder 15 which is a bonding material.

また、ヒートシンク１００の上面から離れた位置に制御リード１３Ｃが配置されている。制御リード１３Ｃの表面上に半導体素子６が配置されている。半導体素子６は接合材としてのはんだを介して制御リード１３Ｃに接続されている。パワーリード１３Ｐは、端子部１３Ｐｔと、内部リード１３Ｐｉとを含む。内部リード１３Ｐｉはダイパッド１３Ｐｆを含む。制御リード１３Ｃは内部リード１３Ｃｉと端子部１３Ｃｔとを含む。 Further, the control lead 13C is arranged at a position away from the upper surface of the heat sink 100. The semiconductor element 6 is arranged on the surface of the control lead 13C. The semiconductor element 6 is connected to the control lead 13C via solder as a bonding material. The power lead 13P includes a terminal portion 13Pt and an internal lead 13Pi. The internal lead 13Pi includes a die pad 13Pf. The control lead 13C includes an internal lead 13Ci and a terminal portion 13Ct.

半導体素子５はダイパッド１３Ｐｆに固定されている。半導体素子５の上面に形成されたゲート電極（図示せず）は、パワーリード１３Ｐの内部リード１３Ｐｉとボンディングワイヤ１１Ｐにより電気的に接続されている。また、半導体素子５の上面に形成された他の電極は、ボンディングワイヤ１１Ｃにより制御リード１３Ｃの内部リード１３Ｃｉと接続されている。また、半導体素子６は制御リード１３Ｃの内部リード１３Ｃｉに接合材を介して接続されている。半導体素子６の上面に形成された電極（図示せず）は、ボンディングワイヤにより制御リード１３Ｃの内部リード１３Ｃｉと接続されている。 The semiconductor element 5 is fixed to the die pad 13Pf. The gate electrode (not shown) formed on the upper surface of the semiconductor element 5 is electrically connected to the internal lead 13Pi of the power lead 13P by the bonding wire 11P. Further, another electrode formed on the upper surface of the semiconductor element 5 is connected to the internal lead 13Ci of the control lead 13C by the bonding wire 11C. Further, the semiconductor element 6 is connected to the internal lead 13Ci of the control lead 13C via a bonding material. An electrode (not shown) formed on the upper surface of the semiconductor element 6 is connected to the internal lead 13Ci of the control lead 13C by a bonding wire.

封止部材１０は、ヒートシンク１００、絶縁シート１４、半導体素子５，６、制御リード１３Ｃの内部リード１３Ｃｉ、パワーリード１３Ｐの内部リード１３Ｐｉおよびボンディングワイヤ１１Ｐ，１１Ｃ，１２を封止するように形成されている。封止部材１０は、たとえばトランスファーモールド法によりヒートシンク１００および半導体素子５，６などを封止するように形成される。パワーリード１３Ｐの端子部１３Ｐｔおよび制御リード１３Ｃの端子部１３Ｃｔは、封止部材１０の側面から外部に突出するように配置されている。端子部１３Ｐｔ，１３Ｃｔはそれぞれ先端部がヒートシンク１００の上面に垂直な方向に向くように屈曲部を有している。 The sealing member 10 is formed so as to seal the heat sink 100, the insulating sheet 14, the semiconductor elements 5 and 6, the internal lead 13Ci of the control lead 13C, the internal lead 13Pi of the power lead 13P, and the bonding wires 11P, 11C, 12. ing. The sealing member 10 is formed so as to seal the heat sink 100, the semiconductor elements 5, 6 and the like by, for example, a transfer molding method. The terminal portion 13Pt of the power lead 13P and the terminal portion 13Ct of the control lead 13C are arranged so as to project outward from the side surface of the sealing member 10. Each of the terminal portions 13Pt and 13Ct has a bent portion so that the tip portion thereof faces in a direction perpendicular to the upper surface of the heat sink 100.

ヒートシンク１００の放熱面である裏面１０２上には封止部材１０は形成されていない。つまりヒートシンク１００の裏面１０２は露出している。一方ヒートシンク１００の側面１０１および上面は封止部材１０により覆われている。封止部材１０において、ヒートシンク１００の裏面１０２と同一面を構成する裏面にはネジ穴１８が形成されている。 The sealing member 10 is not formed on the back surface 102, which is the heat dissipation surface of the heat sink 100. That is, the back surface 102 of the heat sink 100 is exposed. On the other hand, the side surface 101 and the upper surface of the heat sink 100 are covered with the sealing member 10. In the sealing member 10, a screw hole 18 is formed on the back surface forming the same surface as the back surface 102 of the heat sink 100.

ヒートシンク１００の側面１０１は、凹形状部１１３および凸形状部１１２を含む。凹形状部１１３および凸形状部１１２は、ヒートシンク１００の外周に沿って交互に配置されている。凹形状部１１３および凸形状部１１２は、図５に示すようにそれぞれヒートシンク１００の厚み方向に沿って延びる。 The side surface 101 of the heat sink 100 includes a concave portion 113 and a convex portion 112. The concave portion 113 and the convex portion 112 are alternately arranged along the outer circumference of the heat sink 100. The concave portion 113 and the convex portion 112 extend along the thickness direction of the heat sink 100, respectively, as shown in FIG.

パワーリード１３Ｐおよび制御リード１３Ｃは、後述する製造工程において、少なくとも封止部材１０を形成するまでは、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下の銅製リードフレームに連なった状態となっている。パワーリード１３Ｐにおける内部リード１３Ｐｉは平坦な部分であるダイパッド１３Ｐｆを有する。ダイパッド１３Ｐｆに接続された半導体素子５としては、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)を用いることができる。この場合、半導体素子５の裏面電極がはんだ１５によりダイパッド１３Ｐｆに接合されている。 The power lead 13P and the control lead 13C are in a state of being connected to a copper lead frame having a thickness of, for example, 0.3 mm or more and 1.5 mm or less until at least the sealing member 10 is formed in the manufacturing process described later. The internal lead 13Pi in the power lead 13P has a die pad 13Pf which is a flat portion. As the semiconductor element 5 connected to the die pad 13Pf, for example, an IGBT (Insulated Gate Bipolar Transistor) can be used. In this case, the back electrode of the semiconductor element 5 is bonded to the die pad 13Pf by the solder 15.

内部リード１３Ｐｉにおいて、ダイパッド１３Ｐｆの半導体素子５が接続された面の反対側の面は、絶縁シート１４を介してヒートシンク１００に固定されている。絶縁シート１４としては、放熱性および絶縁性の高い材料であれば任意の材料を適用できるが、たとえば熱伝導性絶縁樹脂シートを用いることができる。絶縁シート１４はヒートシンク１００とパワーリード１３Ｐのダイパッド１３Ｐｆとを接着する接着層である。パワーリード１３Ｐのダイパッド１３Ｐｆは、半導体素子５からの熱をヒートシンク１００へ伝達する電熱経路の一部となっている。 In the internal lead 13Pi, the surface of the die pad 13Pf opposite to the surface to which the semiconductor element 5 is connected is fixed to the heat sink 100 via the insulating sheet 14. As the insulating sheet 14, any material can be applied as long as it is a material having high heat dissipation and insulating properties, and for example, a heat conductive insulating resin sheet can be used. The insulating sheet 14 is an adhesive layer that adheres the heat sink 100 and the die pad 13Pf of the power lead 13P. The die pad 13Pf of the power lead 13P is a part of an electric heating path for transferring heat from the semiconductor element 5 to the heat sink 100.

一方、制御リード１３Ｃの内部リード１３Ｃｉに固定された半導体素子６は、制御用の半導体素子であって半導体素子５と比較して発熱量が小さい。そのため、内部リード１３Ｃｉについては半導体素子６からの放熱性をあまり考慮する必要が無い。そのため、図２に示すように内部リード１３Ｃｉはヒートシンク１００から離れた位置に配置されてもよい。 On the other hand, the semiconductor element 6 fixed to the internal lead 13Ci of the control lead 13C is a control semiconductor element and has a smaller calorific value than the semiconductor element 5. Therefore, it is not necessary to consider the heat dissipation from the semiconductor element 6 for the internal lead 13Ci. Therefore, as shown in FIG. 2, the internal lead 13Ci may be arranged at a position away from the heat sink 100.

半導体装置１内には、図示しない３相インバータ回路が形成される。なおパワーリード１３Ｐ、絶縁シート１４およびヒートシンク１００の厚みは、半導体素子５における定格電流や発熱量によって決定してもよい。また、絶縁シート１４およびヒートシンク１００に限定されず、セラミック基板または絶縁層を含む金属基板等、パワーリード１３Ｐとの電気的な絶縁が可能な絶縁部材をヒートシンク１００等の代わりに用いてもよい。半導体装置１の厚みはたとえば３ｍｍ以上３５ｍｍ以下である。 A three-phase inverter circuit (not shown) is formed in the semiconductor device 1. The thickness of the power lead 13P, the insulating sheet 14, and the heat sink 100 may be determined by the rated current and the amount of heat generated by the semiconductor element 5. Further, the present invention is not limited to the insulating sheet 14 and the heat sink 100, and an insulating member capable of electrically insulating from the power lead 13P, such as a ceramic substrate or a metal substrate including an insulating layer, may be used instead of the heat sink 100 or the like. The thickness of the semiconductor device 1 is, for example, 3 mm or more and 35 mm or less.

ヒートシンク１００は、例えばアルミニウム（Ａｌ）にマグネシウム（Ｍｇ）およびマンガン（Ｍｎ）の少なくともいずれかを添加した合金から成る。なお、ヒートシンク１００を構成する材料は他の金属でもよい、あるいは、ヒートシンク１００を構成する材料としては、金属に限らず熱伝導率が高い無機物または有機物を用いてもよい。 The heat sink 100 is made of, for example, an alloy in which at least one of magnesium (Mg) and manganese (Mn) is added to aluminum (Al). The material constituting the heat sink 100 may be another metal, or the material constituting the heat sink 100 may be not limited to a metal but may be an inorganic substance or an organic substance having a high thermal conductivity.

ヒートシンク１００の最外周を構成する側面１０１には段差が形成されている。側面１０１は封止部材１０により覆われている。なお、ヒートシンク１００の平面視における形状は、図１に示すような四角形に限らず、台形や多角形でもよい。ヒートシンク１００の裏面１０２は、たとえば放熱フィンなどが形成された放熱部材と接続される。ヒートシンク１００において裏面１０２以外の表面は封止部材１０により封止され、露出しないことが好ましい。ヒートシンク１００を製造、加工する方法は任意の方法を用いることができる。たとえば、ヒートシンク１００を製造する方法として、金型での鍛造加工、または下降対象物に対する切削加工などを用いてもよい。 A step is formed on the side surface 101 forming the outermost circumference of the heat sink 100. The side surface 101 is covered with the sealing member 10. The shape of the heat sink 100 in a plan view is not limited to a quadrangle as shown in FIG. 1, but may be a trapezoid or a polygon. The back surface 102 of the heat sink 100 is connected to a heat radiating member on which, for example, radiating fins are formed. It is preferable that the front surface of the heat sink 100 other than the back surface 102 is sealed by the sealing member 10 and is not exposed. Any method can be used for manufacturing and processing the heat sink 100. For example, as a method of manufacturing the heat sink 100, forging with a die, cutting of a descending object, or the like may be used.

ここで、本実施の形態１に係る半導体装置１の特徴は、図３〜図５に示すようにヒートシンク１００の側面１０１に、ヒートシンク１００の厚みＬ３より小さい幅の凹凸１１１を設けた点である。凹凸１１１はヒートシンク１００の側面１０１の全周に渡って形成されている。凹凸１１１は、凸形状部１１２と凹形状部１１３とを含む。凸形状部１１２の幅Ｌ１はヒートシンク１００の厚みＬ３より小さい。凸形状部１１２の幅Ｌ１は、ヒートシンク１００の厚みＬ３より小さく、モールドロック厚み、即ちヒートシンク１００の厚みＬ３の１／４以上であることが好ましい。凹形状部１１３の幅Ｌ２はヒートシンク１００の厚みＬ３より小さい。凸形状部１１２の幅Ｌ１と凹形状部１１３の幅Ｌ２との合計の長さがヒートシンク１００の厚みＬ３より小さくてもよい。凸形状部１１２と凹形状部１１３との間は接続部１１４により接続されている。ヒートシンク１００の側面１０１では、図３および図４に示すように、側面１０１の周方向に複数の凸形状部１１２と凹形状部１１３とが交互に並ぶように配置されている。 Here, the feature of the semiconductor device 1 according to the first embodiment is that, as shown in FIGS. 3 to 5, the side surface 101 of the heat sink 100 is provided with unevenness 111 having a width smaller than the thickness L3 of the heat sink 100. .. The unevenness 111 is formed over the entire circumference of the side surface 101 of the heat sink 100. The uneven shape 111 includes a convex shape portion 112 and a concave shape portion 113. The width L1 of the convex portion 112 is smaller than the thickness L3 of the heat sink 100. The width L1 of the convex portion 112 is preferably smaller than the thickness L3 of the heat sink 100, and is preferably 1/4 or more of the mold lock thickness, that is, the thickness L3 of the heat sink 100. The width L2 of the concave portion 113 is smaller than the thickness L3 of the heat sink 100. The total length of the width L1 of the convex portion 112 and the width L2 of the concave portion 113 may be smaller than the thickness L3 of the heat sink 100. The convex portion 112 and the concave portion 113 are connected by a connecting portion 114. On the side surface 101 of the heat sink 100, as shown in FIGS. 3 and 4, a plurality of convex portions 112 and concave portions 113 are arranged alternately in the circumferential direction of the side surface 101.

なお、凹凸１１１は必ずしもヒートシンク１００の側面１０１の全周に配置しなくてもよい。たとえば、ヒートシンク１００からの封止部材１０の剥離の進展速度を低下させたい一部の位置のみに、凹凸１１１を配置してもよい。たとえば、応力が集中しやすい領域である半導体装置１の角部からの封止部材１０の剥離の進展速度を低下させたい場合、ヒートシンク１００の側面１０１の角部周囲のみに凹凸１１１を配置すればよい。 The unevenness 111 does not necessarily have to be arranged on the entire circumference of the side surface 101 of the heat sink 100. For example, the unevenness 111 may be arranged only at a part of the position where the progress rate of peeling of the sealing member 10 from the heat sink 100 is desired to be reduced. For example, when it is desired to reduce the progress rate of peeling of the sealing member 10 from the corner portion of the semiconductor device 1 which is a region where stress is likely to be concentrated, the unevenness 111 may be arranged only around the corner portion of the side surface 101 of the heat sink 100. good.

たとえば封止樹脂である封止部材１０は、たとえばフィラーなどの充填材と樹脂とを主成分とした複合材であってもよい。充填材は封止部材１０の熱膨張率または機械的性質を調整するために用いられる。樹脂としては、たとえば電気抵抗率の高い熱硬化性の樹脂を用いることができる。そのような樹脂としては、たとえばエポキシ樹脂を用いることができる。封止部材１０は、高い絶縁性と成型性、および信頼性を有することが好ましい。一方、半導体装置１は線膨張係数の異なる半導体素子５、はんだ１５、パワーリード１３Ｐ、制御リード１３Ｃ、ヒートシンク１００、ボンディングワイヤ１１Ｐ，１１Ｃ、１２などを含む。そのため、封止部材１０の線膨張係数を、これらすべての構成部材の線膨張係数と合わせることはできない。そのため、封止部材１０と上記構成部材との剥離の起点となり得る、ヒートシンク１００の側面１０１と封止部材１０との剥離を抑制する本実施の形態に係る半導体装置１の構成は特に有効である。 For example, the sealing member 10 which is a sealing resin may be a composite material containing a filler such as a filler and a resin as main components. The filler is used to adjust the coefficient of thermal expansion or mechanical properties of the sealing member 10. As the resin, for example, a thermosetting resin having a high electrical resistivity can be used. As such a resin, for example, an epoxy resin can be used. The sealing member 10 preferably has high insulating properties, moldability, and reliability. On the other hand, the semiconductor device 1 includes a semiconductor element 5 having a different coefficient of linear expansion, a solder 15, a power lead 13P, a control lead 13C, a heat sink 100, bonding wires 11P, 11C, 12, and the like. Therefore, the coefficient of linear expansion of the sealing member 10 cannot be matched with the coefficient of linear expansion of all these constituent members. Therefore, the configuration of the semiconductor device 1 according to the present embodiment that suppresses the peeling between the side surface 101 of the heat sink 100 and the sealing member 10, which can be the starting point of the peeling between the sealing member 10 and the constituent member, is particularly effective. ..

ここで、半導体装置１の動作について説明する。半導体装置１を起動させると、半導体素子５に電流が流れ、熱が発生する。発生した熱は、温度勾配を駆動力としてヒートシンク１００から放熱される。このとき、ヒートシンク１００の裏面１０２からの放熱量が、半導体素子５における発熱量とバランスするまで、半導体装置１の温度は上昇する。たとえば、従来のシリコン基板を用いた半導体素子５を適用した場合の半導体装置１の到達温度は１００℃以上となる。さらに、ＳｉＣなどのワイドバンドギャップ半導体を半導体素子５の材料として用いると、半導体装置１の到達温度は３００℃程度となる場合がある。一方、半導体装置１の動作を停止すると、半導体装置１の温度は低下する。 Here, the operation of the semiconductor device 1 will be described. When the semiconductor device 1 is activated, a current flows through the semiconductor element 5 and heat is generated. The generated heat is dissipated from the heat sink 100 by using the temperature gradient as a driving force. At this time, the temperature of the semiconductor device 1 rises until the amount of heat radiated from the back surface 102 of the heat sink 100 is balanced with the amount of heat generated by the semiconductor element 5. For example, when the semiconductor element 5 using the conventional silicon substrate is applied, the ultimate temperature of the semiconductor device 1 is 100 ° C. or higher. Further, when a wide bandgap semiconductor such as SiC is used as the material of the semiconductor element 5, the ultimate temperature of the semiconductor device 1 may be about 300 ° C. On the other hand, when the operation of the semiconductor device 1 is stopped, the temperature of the semiconductor device 1 drops.

このように、半導体装置１において温度の上昇と下降（温度サイクル）を繰り返すと、とくに熱膨張率の異なる封止部材１０とヒートシンク１００との間で応力が発生する。特に、封止部材１０とヒートシンク１００の側面１０１との界面の端部１０１ａからヒートシンク１００の側面１０１に沿って封止部材１０の剥離が進展する。剥離は起点を中心に同心円状に進展する。 When the temperature rises and falls (temperature cycle) in the semiconductor device 1 is repeated in this way, stress is generated between the sealing member 10 and the heat sink 100, which have different coefficients of thermal expansion. In particular, the sealing member 10 is peeled off from the end 101a of the interface between the sealing member 10 and the side surface 101 of the heat sink 100 along the side surface 101 of the heat sink 100. The peeling progresses concentrically around the starting point.

ここで、上述した応力はヒートシンク１００の外周部が最も高くなる。さらに、ヒートシンク１００の面積が大きくなるほど、当該応力が高くなる。この応力が高くなるほど、上記界面の端部１０１ａから封止部材１０の剥離が発生しやすくなる。 Here, the above-mentioned stress is highest at the outer peripheral portion of the heat sink 100. Further, the larger the area of the heat sink 100, the higher the stress. The higher the stress, the easier it is for the sealing member 10 to peel off from the end 101a of the interface.

さらに、温度サイクルを繰り返すと、ヒートシンク１００の側面１０１と封止部材１０との剥離は、ヒートシンク１００と絶縁シート１４との界面にまで達する場合がある。たとえば封止部材１０の線膨張係数または硬化収縮率が、絶縁シート１４の線膨張係数または効果収縮率よりもそれぞれ大きい場合、温度サイクルにおいて高温から低温になる際に、封止部材１０が半導体装置１の中心に向かって収縮する。当該封止部材１０の収縮に伴い、絶縁シート１４を中心方向に引っ張る応力が発生する。この応力によってさらに封止部材１０の剥離が進展すると、当該剥離領域がダイパッド１３Ｐｆの直下部分にまで達する。この場合、半導体素子５が発生した熱を、ヒートシンク１００を介して外部へ放熱することが困難になる。その結果、半導体装置１の温度はさらに上昇し、温度サイクル条件がより過酷になる。この結果、封止部材１０の剥離の進行、およびその他の部材の劣化を促進してしまう。 Further, when the temperature cycle is repeated, the peeling between the side surface 101 of the heat sink 100 and the sealing member 10 may reach the interface between the heat sink 100 and the insulating sheet 14. For example, when the coefficient of linear expansion or the coefficient of curing shrinkage of the sealing member 10 is larger than the coefficient of linear expansion or the coefficient of effective shrinkage of the insulating sheet 14, the sealing member 10 is a semiconductor device when the temperature changes from high temperature to low temperature in the temperature cycle. It contracts toward the center of 1. As the sealing member 10 shrinks, a stress that pulls the insulating sheet 14 toward the center is generated. When the peeling of the sealing member 10 further progresses due to this stress, the peeling region reaches the portion directly below the die pad 13Pf. In this case, it becomes difficult to dissipate the heat generated by the semiconductor element 5 to the outside through the heat sink 100. As a result, the temperature of the semiconductor device 1 further rises, and the temperature cycle conditions become more severe. As a result, the progress of peeling of the sealing member 10 and the deterioration of other members are promoted.

しかし、本実施の形態１に係る半導体装置１では、ヒートシンク１００の側面１０１に、ヒートシンク１００の厚みＬ３より小さい幅Ｌ１，Ｌ２を有する凸形状部１１２および凹形状部１１３を含む凹凸１１１を配置した。これにより封止部材１０とヒートシンク１００との界面の端部１０１ａからヒートシンク１００の側面１０１に沿って剥離が進展したとしても、当該剥離が凸形状部１１２と凹形状部１１３との接続部１１４に到達することで、剥離が同心円状に進展することが阻害される。この結果、端部１０１ａを起点とした界面の剥離が、ヒートシンク１００の側面における上端１０１ｂ方向へ進展する速度が低下する。 However, in the semiconductor device 1 according to the first embodiment, the concave-convex portion 111 including the convex-shaped portion 112 and the concave-shaped portion 113 having widths L1 and L2 smaller than the thickness L3 of the heat sink 100 is arranged on the side surface 101 of the heat sink 100. .. As a result, even if peeling progresses from the end 101a of the interface between the sealing member 10 and the heat sink 100 along the side surface 101 of the heat sink 100, the peeling proceeds to the connecting portion 114 between the convex portion 112 and the concave portion 113. Reaching prevents the detachment from progressing concentrically. As a result, the speed at which the peeling of the interface starting from the end portion 101a progresses toward the upper end 101b on the side surface of the heat sink 100 decreases.

なお、凸形状部１１２と接続部１１４とのつなぎ目である角部１２０について、当該角部が曲面状となっていてもよい。当該角部での曲率半径はできるだけ小さくすることが好ましい。また、凹形状部１１３と接続部１１４とのつなぎ目である角部についても、同様に曲面状としてもよい。この場合も、当該角部での曲率半径はできるだけ小さいことが好ましい。この場合、封止部材１０の剥離の進展をより阻害することができる。 The corners 120, which are the joints between the convex portions 112 and the connecting portions 114, may have curved surfaces. It is preferable that the radius of curvature at the corner is as small as possible. Further, the corner portion which is the joint between the concave portion 113 and the connecting portion 114 may also have a curved surface shape. In this case as well, it is preferable that the radius of curvature at the corner is as small as possible. In this case, the progress of peeling of the sealing member 10 can be further hindered.

図６は、実施の形態１に係る半導体装置の変形例１のヒートシンクを示す部分模式図である。図７は、実施の形態１に係る半導体装置の変形例２のヒートシンクを示す部分模式図である。図８は、図７の線分ＶＩＩＩ−ＶＩＩＩにおける部分断面模式図である。 FIG. 6 is a partial schematic view showing a heat sink of a modification 1 of the semiconductor device according to the first embodiment. FIG. 7 is a partial schematic view showing a heat sink of a modification 2 of the semiconductor device according to the first embodiment. FIG. 8 is a schematic partial cross-sectional view of the line segment VIII-VIII of FIG.

図５に示したヒートシンク１００では、凸形状部１１２の幅Ｌ１と凹形状部１１３の幅Ｌ２とはほぼ同じとなっているが、幅Ｌ１と幅Ｌ２とを異なる値としてもよい。たとえば、図６に示すように凸形状部１１２の幅Ｌ１を凹形状部１１３の幅Ｌ２より小さくしてもよい。また、幅Ｌ１を幅Ｌ２より大きくしてもよい。 In the heat sink 100 shown in FIG. 5, the width L1 of the convex portion 112 and the width L2 of the concave portion 113 are substantially the same, but the width L1 and the width L2 may be different values. For example, as shown in FIG. 6, the width L1 of the convex shape portion 112 may be smaller than the width L2 of the concave shape portion 113. Further, the width L1 may be larger than the width L2.

また、凸形状部１１２と接続部１１４との接続部である角部の平面視における角度を９０°としてもよいが、９０°以外の値としてもよい。たとえば、当該角度を鋭角としてもよいし、鈍角としてもよい。また、凹形状部１１３と接続部１１４との接続部である角部の平面視における角度を９０°としてもよいが、９０°以外の値としてもよい。たとえば、当該角度を鋭角としてもよいし、鈍角としてもよい。 Further, the angle in the plan view of the corner portion which is the connecting portion between the convex shape portion 112 and the connecting portion 114 may be 90 °, but may be a value other than 90 °. For example, the angle may be an acute angle or an obtuse angle. Further, the angle of the corner portion, which is the connecting portion between the concave portion 113 and the connecting portion 114, in a plan view may be 90 °, but may be a value other than 90 °. For example, the angle may be an acute angle or an obtuse angle.

凸形状部１１２および凹形状部１１３の平面形状は矩形状であってもよいが、図７および図８に示すように、凸形状部１１２および凹形状部１１３の平面形状をＶ字状としてもよい。つまり、凸形状部１１２は表面１３１と表面１３２とを有し、平面形状が三角形状の凸部であってもよい。凹形状部１１３は、表面１３２と表面１３１とを有し、平面形状が三角形状の凹部であってもよい。図８に示すように、凸形状部１１２である角部の平面視における角度は９０°でもよく、鈍角でもよく、鋭角でもよい。また、凹形状部１１３である角部の平面視における角度は９０°でもよく、鈍角でもよく、鋭角でもよい。 The planar shapes of the convex portion 112 and the concave portion 113 may be rectangular, but as shown in FIGS. 7 and 8, the planar shapes of the convex portion 112 and the concave portion 113 may be V-shaped. good. That is, the convex portion 112 has a surface 131 and a surface 132, and may be a convex portion having a triangular planar shape. The concave portion 113 may have a surface 132 and a surface 131, and may be a concave portion having a triangular planar shape. As shown in FIG. 8, the angle of the corner portion of the convex portion 112 in a plan view may be 90 °, an obtuse angle, or an acute angle. Further, the angle of the corner portion of the concave portion 113 in a plan view may be 90 °, an obtuse angle, or an acute angle.

図１〜図８に示した半導体装置１では、ヒートシンク１００の側面１０１の下端部にはヒートシンク１００の幅が小さくなっている後退部が形成されている。当該後退部には凹凸１１１は形成されていない。当該後退部に連なるヒートシンク１００の裏面１０２は、たとえば放熱フィンなどが形成された放熱部材と接続される接続面となる。放熱部材はたとえば半導体装置１の裏面に形成されたネジ穴１８に固定される固定用ネジによって、半導体装置１と接続される。このとき、放熱部材と裏面１０２との間にグリスなどの中間部材が配置されてもよい。ダイパッド１３Ｐｆ、絶縁シート１４およびヒートシンク１００の裏面１０２は半導体素子５で発生した熱を放熱部材へ伝えるための伝熱経路の一部となっている。 In the semiconductor device 1 shown in FIGS. 1 to 8, a retracting portion in which the width of the heat sink 100 is reduced is formed at the lower end portion of the side surface 101 of the heat sink 100. No unevenness 111 is formed on the retracted portion. The back surface 102 of the heat sink 100 connected to the retracted portion is a connection surface connected to a heat radiating member on which, for example, heat radiating fins are formed. The heat radiating member is connected to the semiconductor device 1 by, for example, a fixing screw fixed to a screw hole 18 formed on the back surface of the semiconductor device 1. At this time, an intermediate member such as grease may be arranged between the heat radiating member and the back surface 102. The die pad 13Pf, the insulating sheet 14, and the back surface 102 of the heat sink 100 are part of a heat transfer path for transferring the heat generated by the semiconductor element 5 to the heat radiating member.

ここで、上述した半導体装置１では、凹凸１１１は絶縁シート１４とパワーリード１３Ｐのダイパッド１３Ｐｆとが接する領域よりも、平面視において外側に配置されている。つまり、凹凸１１１は半導体素子５で発生する熱のヒートシンク１００への伝熱経路から外れた領域に配置されている。そのため、凹凸１１１が半導体装置１の放熱性能を損なうことはない。 Here, in the semiconductor device 1 described above, the unevenness 111 is arranged outside the region where the insulating sheet 14 and the die pad 13Pf of the power lead 13P are in contact with each other in a plan view. That is, the unevenness 111 is arranged in a region deviated from the heat transfer path of the heat generated by the semiconductor element 5 to the heat sink 100. Therefore, the unevenness 111 does not impair the heat dissipation performance of the semiconductor device 1.

また、トランスファーモールド法により封止部材１０を形成するため、ヒートシンク１００を金型まで自動搬送する場合を考える。この場合、搬送前までは複数のヒートシンク１００がマガジンなどの内部に積み重ねられて保持されている。ヒートシンク１００はマガジン内から吸着パッドにて一枚ずつピックアップされて搬送される。また、この場合ヒートシンク１００において上述した後退部が形成されず、側面１０１の全体に凹凸１１１が形成される場合を考える。 Further, in order to form the sealing member 10 by the transfer molding method, consider the case where the heat sink 100 is automatically transported to the mold. In this case, a plurality of heat sinks 100 are stacked and held inside a magazine or the like until before the transfer. The heat sink 100 is picked up one by one by the suction pad from the magazine and conveyed. Further, in this case, consider a case where the heat sink 100 does not form the retracted portion described above and the unevenness 111 is formed on the entire side surface 101.

このとき、ピックアップ対象であるヒートシンク１００の質量が相対的に小さいと、吸着パッドによるピックアップ時に、複数のヒートシンク１００を一緒に吸着してしまう場合がある。ここで、積層されたヒートシンク１００について、積層方向において隣接するヒートシンク１００の間で、凹凸１１１における凸形状部１１２と凹形状部１１３との配置を異ならせる、たとえば互い違いにする、といった対応を行うことにより、積層されたヒートシンク１００のすべてにおいて凹凸１１１の配置が同じになっている場合より、積層されたヒートシンク１００同士の接触面積を小さくできる。この結果、ピックアップ時に複数のヒートシンク１００が一度に吸着されるといった問題の発生を抑制できる。このため、ヒートシンク１００の軽量化を図ることができる。 At this time, if the mass of the heat sink 100 to be picked up is relatively small, a plurality of heat sinks 100 may be sucked together at the time of picking up by the suction pad. Here, with respect to the laminated heat sinks 100, the arrangement of the convex shape portion 112 and the concave shape portion 113 in the unevenness 111 is different, for example, staggered between the heat sinks 100 adjacent to each other in the stacking direction. As a result, the contact area between the laminated heat sinks 100 can be reduced as compared with the case where the irregularities 111 are arranged in the same manner in all of the laminated heat sinks 100. As a result, it is possible to suppress the occurrence of a problem that a plurality of heat sinks 100 are adsorbed at one time during pickup. Therefore, the weight of the heat sink 100 can be reduced.

また、凹凸１１１を設けることで、凹凸１１１を形成しない場合よりも、ヒートシンク１００の側面１０１の表面積を大きくできる。このため、封止部材１０とヒートシンク１００の側面１０１との間の接着力が大きくなる。したがって、半導体装置１の大型化に伴ってヒートシンク１００が大型化しても、界面の端部１０１ａにおける封止部材１０の剥離を抑制できる。この結果、半導体装置１の放熱性能の劣化を抑制できる。 Further, by providing the unevenness 111, the surface area of the side surface 101 of the heat sink 100 can be increased as compared with the case where the unevenness 111 is not formed. Therefore, the adhesive force between the sealing member 10 and the side surface 101 of the heat sink 100 is increased. Therefore, even if the heat sink 100 becomes larger as the semiconductor device 1 becomes larger, the peeling of the sealing member 10 at the end portion 101a of the interface can be suppressed. As a result, deterioration of the heat dissipation performance of the semiconductor device 1 can be suppressed.

上述のようにヒートシンク１００の側面１０１に、当該ヒートシンク１００の厚み方向に延びるとともに、厚みＬ３より幅が狭い凸形状部１１２および凹形状部１１３を含む凹凸１１１を形成している。そのため、封止部材１０と側面１０１との間の界面の端部１０１ａから進展した剥離が、凸形状部１１２と接続部１１４とのつなぎ目である角部１２０または凹形状部１１３と接続部１１４とのつなぎ目である角部１２０に到達することによって、剥離の進展する速度が低下する。そのため、当該剥離の進展に起因して、半導体素子５が接合されたダイパッド１３Ｐｆ下に位置する絶縁シート１４とヒートシンク１００とが剥離することを抑制できる。この結果、半導体装置１における放熱特性の劣化を抑制できる。 As described above, the side surface 101 of the heat sink 100 is formed with a concavo-convex 111 extending in the thickness direction of the heat sink 100 and including a convex portion 112 and a concave portion 113 having a width narrower than the thickness L3. Therefore, the peeling that has progressed from the end portion 101a of the interface between the sealing member 10 and the side surface 101 is the joint between the convex shape portion 112 and the connection portion 114, that is, the corner portion 120 or the concave shape portion 113 and the connection portion 114. By reaching the corner 120, which is the joint between the two, the rate at which the peeling progresses is reduced. Therefore, it is possible to prevent the insulating sheet 14 located under the die pad 13Pf to which the semiconductor element 5 is bonded and the heat sink 100 from being peeled off due to the progress of the peeling. As a result, deterioration of heat dissipation characteristics in the semiconductor device 1 can be suppressed.

また、封止部材１０によりヒートシンク１００および半導体素子５などを封止するときに、ヒートシンク１００の側面１０１に面する領域において封止部材１０中に気泡が発生した場合でも、凹形状部１１３および凸形状部１１２がヒートシンク１００の厚み方向に沿って延びているので、当該気泡が凹形状部１１３または凸形状部１１２に沿って容易に移動できる。このため、ヒートシンク１００の側面近傍に気泡が残存する可能性を低減でき、結果的にヒートシンク１００の放熱特性の劣化を抑制できる。 Further, when the heat sink 100 and the semiconductor element 5 are sealed by the sealing member 10, even if air bubbles are generated in the sealing member 10 in the region facing the side surface 101 of the heat sink 100, the concave portion 113 and the convex portion 113 are formed. Since the shape portion 112 extends along the thickness direction of the heat sink 100, the bubbles can be easily moved along the concave shape portion 113 or the convex shape portion 112. Therefore, the possibility that air bubbles remain in the vicinity of the side surface of the heat sink 100 can be reduced, and as a result, deterioration of the heat dissipation characteristics of the heat sink 100 can be suppressed.

また、凹凸１１１はヒートシンク１００の側面１０１に形成しているので、一般的な半導体装置の製造工程で、例えば金型に凹凸を設けるだけで簡単にヒートシンク１００に凹凸１１１を形成できる。 Further, since the unevenness 111 is formed on the side surface 101 of the heat sink 100, the unevenness 111 can be easily formed on the heat sink 100 in a general semiconductor device manufacturing process, for example, by simply providing the unevenness on the mold.

なお、本実施の形態においては、半導体素子５についてはスイッチング素子（たとえばトランジスタ）や整流素子として機能し、シリコンウエハを基材とした一般的な素子を用いてもよい。また、半導体素子５として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの材料、またはダイヤモンドといった材料を用いてもよい。このようなシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を半導体素子５の基材として用いることができる。ワイドバンドギャップ半導体材料を用いて形成され、電流許容量および高温動作が可能な半導体素子５を用いた場合に、本実施の形態に係る半導体装置１は、特に顕著な効果が現れる。特に、炭化珪素を用いた電力用の半導体素子５を用いた半導体装置１に、本実施の形態に係る構成を好適に用いることができる。半導体素子５の種類としては、特に限定する必要はないが、ＩＧＢＴの他にＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。半導体素子５としては、その他縦型半導体素子であればよい。 In the present embodiment, the semiconductor element 5 functions as a switching element (for example, a transistor) or a rectifying element, and a general element using a silicon wafer as a base material may be used. Further, as the semiconductor element 5, a material such as silicon carbide (SiC) or gallium nitride (GaN) or a material such as diamond may be used. A so-called wide bandgap semiconductor material having a wider bandgap than silicon can be used as the base material of the semiconductor element 5. When the semiconductor element 5 formed by using the wide bandgap semiconductor material and capable of the current allowable amount and the high temperature operation is used, the semiconductor device 1 according to the present embodiment shows a particularly remarkable effect. In particular, the configuration according to the present embodiment can be suitably used for the semiconductor device 1 using the semiconductor element 5 for electric power using silicon carbide. The type of the semiconductor element 5 is not particularly limited, but a MOSFET (Metal Oxide Semiconductor Field-Effective-Transistor) may be used in addition to the IGBT. The semiconductor element 5 may be any other vertical semiconductor element.

＜作用効果＞
本開示に従った半導体装置１は、側面を有するヒートシンク１００と、半導体素子５と、封止部材１０とを備える。半導体素子５は、ヒートシンク１００と熱的に接続される。半導体素子５はヒートシンク１００上に配置される。封止部材１０は、半導体素子５とヒートシンク１００とを封止する。封止部材１０は、ヒートシンク１００の側面１０１に接触する。ヒートシンク１００の側面１０１は、凹形状部１１３および凸形状部１１２を含む。凹形状部１１３および凸形状部１１２は、それぞれヒートシンク１００の厚み方向に沿って延びる。<Effect>
A semiconductor device 1 according to the present disclosure includes a heat sink 100 having a side surface, a semiconductor element 5, and a sealing member 10. The semiconductor element 5 is thermally connected to the heat sink 100. The semiconductor element 5 is arranged on the heat sink 100. The sealing member 10 seals the semiconductor element 5 and the heat sink 100. The sealing member 10 comes into contact with the side surface 101 of the heat sink 100. The side surface 101 of the heat sink 100 includes a concave portion 113 and a convex portion 112. The concave portion 113 and the convex portion 112 extend along the thickness direction of the heat sink 100, respectively.

このようにすれば、たとえば封止部材１０と側面１０１との間の界面の端部１０１ａから進展した剥離が、凸形状部１１２と凹形状部１１３とのつなぎ目などに到達することによって、封止部材１０とヒートシンク１００の側面１０１との摂食界面の形状が変わることから、当該つなぎ目において剥離の進展する速度を低下させることができる。そのため、当該剥離の進展に起因する、半導体装置１における放熱特性の劣化を抑制できる。 In this way, for example, the peeling that has progressed from the end 101a of the interface between the sealing member 10 and the side surface 101 reaches the joint between the convex portion 112 and the concave portion 113, thereby sealing. Since the shape of the feeding interface between the member 10 and the side surface 101 of the heat sink 100 changes, the rate at which the peeling progresses at the joint can be reduced. Therefore, deterioration of heat dissipation characteristics in the semiconductor device 1 due to the progress of the peeling can be suppressed.

また、封止部材１０の形成時に、ヒートシンク１００の側面１０１に面する領域において封止部材１０中に気泡が発生した場合を考える。この場合、凹形状部１１３および凸形状部１１２がヒートシンク１００の厚み方向に沿って延びているので、当該気泡が凹形状部１１３または凸形状部１１２に沿って容易に移動できる。このため、ヒートシンク１００の側面近傍に気泡が残存する可能性を低減でき、結果的にヒートシンク１００の放熱特性の劣化を抑制できる。 Further, consider the case where air bubbles are generated in the sealing member 10 in the region facing the side surface 101 of the heat sink 100 when the sealing member 10 is formed. In this case, since the concave portion 113 and the convex portion 112 extend along the thickness direction of the heat sink 100, the bubbles can be easily moved along the concave portion 113 or the convex portion 112. Therefore, the possibility that air bubbles remain in the vicinity of the side surface of the heat sink 100 can be reduced, and as a result, deterioration of the heat dissipation characteristics of the heat sink 100 can be suppressed.

上記半導体装置１において、ヒートシンク１００の厚み方向と直交する方向における凸形状部１１２の幅Ｌ１は、ヒートシンク１００の厚みＬ３より小さい。この場合、封止部材１０とヒートシンク１００の側面１０１の接合界面における下端である端部１０１ａであって凸形状部１１２下の領域から剥離が発生した時に、当該端部１０１ａから同心円状に進展する剥離がヒートシンク１００の上面にまで到達する前に、凸形状部１１２の幅方向の端部（形状の変化点である角部１２０）に剥離が到達する。当該端部では側面１０１の形状が急激に変化するため、剥離の進展速度が低下する。この結果、剥離がヒートシンク１００の上面にまで進展することを抑制でき、半導体装置１における放熱特性の劣化を抑制できる。 In the semiconductor device 1, the width L1 of the convex portion 112 in the direction orthogonal to the thickness direction of the heat sink 100 is smaller than the thickness L3 of the heat sink 100. In this case, when peeling occurs from the region below the convex portion 112, which is the lower end of the joint interface between the sealing member 10 and the side surface 101 of the heat sink 100, the end portion 101a extends concentrically from the end portion 101a. Before the peeling reaches the upper surface of the heat sink 100, the peeling reaches the widthwise end portion (corner portion 120 which is the change point of the shape) of the convex shape portion 112. At the end, the shape of the side surface 101 changes abruptly, so that the peeling progress rate decreases. As a result, it is possible to suppress the peeling from extending to the upper surface of the heat sink 100, and it is possible to suppress the deterioration of the heat dissipation characteristics in the semiconductor device 1.

上記半導体装置１において、ヒートシンク１００の厚み方向と直交する方向における凹形状部１１３の幅Ｌ２は、ヒートシンク１００の厚Ｌ３みより小さい。この場合、封止部材１０とヒートシンク１００の側面１０１の接合界面における下端である端部１０１ａであって凹形状部１１３下の領域から剥離が発生した時に、当該端部１０１ａから同心円状に進展する剥離がヒートシンク１００の上面にまで到達する前に、凹形状部１１３の幅方向の端部（形状の変化点である角部１２０）に剥離が到達する。当該端部では側面１０１の形状が急激に変化するため、剥離の進展速度が低下する。この結果、剥離がヒートシンク１００の上面にまで進展することを抑制でき、半導体装置１における放熱特性の劣化を抑制できる。 In the semiconductor device 1, the width L2 of the concave portion 113 in the direction orthogonal to the thickness direction of the heat sink 100 is smaller than the thickness L3 of the heat sink 100. In this case, when peeling occurs from the region below the concave portion 113, which is the lower end of the joint interface between the sealing member 10 and the side surface 101 of the heat sink 100, the end portion 101a extends concentrically from the end portion 101a. Before the peeling reaches the upper surface of the heat sink 100, the peeling reaches the widthwise end portion (corner portion 120 which is the change point of the shape) of the concave shape portion 113. At the end, the shape of the side surface 101 changes abruptly, so that the peeling progress rate decreases. As a result, it is possible to suppress the peeling from extending to the upper surface of the heat sink 100, and it is possible to suppress the deterioration of the heat dissipation characteristics in the semiconductor device 1.

上記半導体装置１において、凹形状部１１３と凸形状部１１２とは、ヒートシンク１００の厚み方向と直交する方向に並ぶように配置されている。この場合、ヒートシンク１００の側面１０１の広い領域において剥離の進展速度を低減することができる。凹形状部１１３と凸形状部１１２とは、ヒートシンク１００の側面１０１の全周に形成されていることが好ましい。この場合、側面１０１のいずれの場所において封止部材１０の剥離が発生しても、当該剥離の進展を抑制できる。 In the semiconductor device 1, the concave portion 113 and the convex portion 112 are arranged so as to be arranged in a direction orthogonal to the thickness direction of the heat sink 100. In this case, the peeling progress rate can be reduced in a wide area of the side surface 101 of the heat sink 100. It is preferable that the concave portion 113 and the convex portion 112 are formed on the entire circumference of the side surface 101 of the heat sink 100. In this case, even if the sealing member 10 is peeled off at any place on the side surface 101, the progress of the peeling can be suppressed.

上記半導体装置１において、半導体素子５は、ワイドバンドギャップ半導体材料を含む。この場合、半導体装置１の動作温度範囲の上限を従来のシリコンを用いた半導体素子５を適用した半導体装置１より高くすることができる。このため、温度サイクルに起因する封止部材１０の剥離を抑制する本実施の形態に係る半導体装置の効果がより顕著である。 In the semiconductor device 1, the semiconductor element 5 includes a wide bandgap semiconductor material. In this case, the upper limit of the operating temperature range of the semiconductor device 1 can be set higher than that of the semiconductor device 1 to which the conventional semiconductor element 5 using silicon is applied. Therefore, the effect of the semiconductor device according to the present embodiment that suppresses the peeling of the sealing member 10 due to the temperature cycle is more remarkable.

上記半導体装置１において、ワイドバンドギャップ半導体材料は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびダイヤモンドからなる群から選択される１種を含む。この場合、従来のシリコンを用いた半導体素子５を適用した半導体装置より、半導体装置１の動作温度範囲の上限を確実に高くすることができる。 In the semiconductor device 1, the wide bandgap semiconductor material includes one selected from the group consisting of silicon carbide (SiC), gallium nitride (GaN), and diamond. In this case, the upper limit of the operating temperature range of the semiconductor device 1 can be surely set higher than that of the conventional semiconductor device to which the semiconductor element 5 using silicon is applied.

実施の形態２．
＜半導体装置の構成＞
図９は、実施の形態２に係る半導体装置を構成するヒートシンクの部分模式図である。図１０は、実施の形態２に係る半導体装置の変形例１のヒートシンクを示す部分模式図である。図１１は、実施の形態２に係る半導体装置の変形例２のヒートシンクを示す部分模式図である。Embodiment 2.
<Semiconductor device configuration>
FIG. 9 is a partial schematic view of a heat sink constituting the semiconductor device according to the second embodiment. FIG. 10 is a partial schematic view showing a heat sink of a modification 1 of the semiconductor device according to the second embodiment. FIG. 11 is a partial schematic view showing a heat sink of a modification 2 of the semiconductor device according to the second embodiment.

図９に示した半導体装置は、基本的には図１〜図５に示した半導体装置と同様の構成を備えるが、ヒートシンク１００の構成が図１〜図５に示した半導体装置と異なっている。すなわち、図９に示した半導体装置１では、ヒートシンク１００の側面１０１に形成された凹形状部１１３が、第１凹部１１３ａと第２凹部１１３ｂとを含む。また、ヒートシンク１００の側面１０１に形成された凸形状部１１２は、第１凸部１１２ａと第２凸部１１２ｂとを含む。第１凹部１１３ａと第１凸部１１２ａとは、ヒートシンク１００の厚み方向と直交する方向、つまりヒートシンク１００の側面１０１における外周に沿った周方向に並ぶように配置される。第２凹部１１３ｂと第２凸部１１２ｂとは、ヒートシンク１００の厚み方向において第１凹部１１３ａおよび第１凸部１１２ａより半導体素子５側、つまり第１凹部１１３ａおよび第１凸部１１２ａより上側に位置する。図９では、ヒートシンク１００の側面１０１において、第１凸部１１２ａ上に第２凸部１１２ｂが配置されている。第１凸部１１２ａの幅Ｌ１と第２凸部１１２ｂの幅とは同じである。また、側面１０１において、第１凹部１１３ａ上に第２凹部１１３ｂが配置されている。第１凹部１１３ａの幅Ｌ２と第２凹部１１３ｂの幅とは同じである。第１凸部１１２ａと第２凸部１１２ｂとは接続部１１５において接続されている。第１凹部１１３ａと第２凹部１１３ｂとは接続部１１５において接続されている。第１凸部１１２ａと第２凸部１１２ｂと高さまたは表面粗さなどが互いに異なっていることが好ましい。また、第１凹部１１３ａと第２凹部１１３ｂとは深さまたは表面粗さなどが互いに異なっていることが好ましい。 The semiconductor device shown in FIG. 9 basically has the same configuration as the semiconductor device shown in FIGS. 1 to 5, but the configuration of the heat sink 100 is different from that of the semiconductor device shown in FIGS. 1 to 5. .. That is, in the semiconductor device 1 shown in FIG. 9, the concave portion 113 formed on the side surface 101 of the heat sink 100 includes the first concave portion 113a and the second concave portion 113b. Further, the convex portion 112 formed on the side surface 101 of the heat sink 100 includes the first convex portion 112a and the second convex portion 112b. The first concave portion 113a and the first convex portion 112a are arranged so as to be aligned in a direction orthogonal to the thickness direction of the heat sink 100, that is, in a circumferential direction along the outer periphery of the side surface 101 of the heat sink 100. The second concave portion 113b and the second convex portion 112b are located on the semiconductor element 5 side of the first concave portion 113a and the first convex portion 112a, that is, above the first concave portion 113a and the first convex portion 112a in the thickness direction of the heat sink 100. do. In FIG. 9, on the side surface 101 of the heat sink 100, the second convex portion 112b is arranged on the first convex portion 112a. The width L1 of the first convex portion 112a and the width of the second convex portion 112b are the same. Further, on the side surface 101, the second recess 113b is arranged on the first recess 113a. The width L2 of the first recess 113a and the width of the second recess 113b are the same. The first convex portion 112a and the second convex portion 112b are connected at the connecting portion 115. The first recess 113a and the second recess 113b are connected at a connecting portion 115. It is preferable that the height or surface roughness of the first convex portion 112a and the second convex portion 112b are different from each other. Further, it is preferable that the first recess 113a and the second recess 113b have different depths or surface roughness.

また、第２凸部１１２ｂの長さＬ４は第１凸部１１２ａの幅Ｌ１より小さくてもよい。また、長さＬ４は幅Ｌ１と同じでもよく、大きくてもよい。第２凹部１１３ｂの長さＬ５は第１凹部１１３ａの幅Ｌ２より小さくてもよい。また、長さＬ５は幅Ｌ２と同じでもよく、大きくてもよい。 Further, the length L4 of the second convex portion 112b may be smaller than the width L1 of the first convex portion 112a. Further, the length L4 may be the same as the width L1 or may be larger. The length L5 of the second recess 113b may be smaller than the width L2 of the first recess 113a. Further, the length L5 may be the same as the width L2 or may be larger.

このようにすれば、第１凸部１１２ａと第２凸部１１２ｂまたは第１凹部１１３ａと第２凹部１１３ｂの接続部１１５において剥離の進展を阻害することができる。 In this way, it is possible to prevent the progress of peeling at the connecting portion 115 between the first convex portion 112a and the second convex portion 112b or the first concave portion 113a and the second concave portion 113b.

図１０に示す半導体装置は、基本的には図９に示した半導体装置と同様の構成を備えるが、ヒートシンク１００の側面１０１の形状が図９に示した半導体装置と異なっている。すなわち、図１０に示した半導体装置では、ヒートシンク１００の厚み方向において、第１凹部１１３ａと第２凸部１１２ｂとが隣接して配置されている。また、第２凹部１１３ｂと第１凸部１１２ａとがヒートシンク１００の厚み方向において隣接して配置されている。この場合、図９に示した半導体装置と同様に、第１凹部１１３ａと第２凸部１１２ｂとの接続部１１５または第２凹部１１３ｂと第１凸部１１２ａとの接続部１１５において封止部材１０の剥離の進展を抑制できる。また、図１０に示した構成では、第１凸部１１２ａと第２凸部１１２ｂとの高さおよび表面粗さなどを同じにしてもよい。また、第１凹部１１３ａと第２凹部１１３ｂとの深さおよび表面粗さなどを同じにしてもよい。 The semiconductor device shown in FIG. 10 basically has the same configuration as the semiconductor device shown in FIG. 9, but the shape of the side surface 101 of the heat sink 100 is different from that of the semiconductor device shown in FIG. That is, in the semiconductor device shown in FIG. 10, the first concave portion 113a and the second convex portion 112b are arranged adjacent to each other in the thickness direction of the heat sink 100. Further, the second concave portion 113b and the first convex portion 112a are arranged adjacent to each other in the thickness direction of the heat sink 100. In this case, similarly to the semiconductor device shown in FIG. 9, the sealing member 10 is formed at the connecting portion 115 between the first concave portion 113a and the second convex portion 112b or at the connecting portion 115 between the second concave portion 113b and the first convex portion 112a. The progress of peeling can be suppressed. Further, in the configuration shown in FIG. 10, the height and surface roughness of the first convex portion 112a and the second convex portion 112b may be the same. Further, the depth and surface roughness of the first recess 113a and the second recess 113b may be the same.

図１１に示す半導体装置は、基本的には図１０に示した半導体装置と同様の構成を備えるが、ヒートシンク１００の側面１０１の形状が図１０に示した半導体装置と異なっている。すなわち、図１１に示した半導体装置では、第１凸部１１２ａの幅Ｌ２と第２凸部１１２ｂの幅Ｌ７とが異なる。また、第１凹部１１３ａの幅Ｌ１と第２凹部１１３ｂの幅ＺＬ６とが異なる。また、第１凸部１１２ａおよび第１凹部１１３ａの高さＬ８は第２凸部１１２ｂおよび第２凹部１１３ｂの高さＬ４と異なる。このような構成によっても、図１０に示した半導体装置と同様の効果を得ることができる。また、図１１に示した構成により、側面１０１の表面積をより大きくでき、封止部材１０と側面１０１との接続強度を向上させることができる。 The semiconductor device shown in FIG. 11 basically has the same configuration as the semiconductor device shown in FIG. 10, but the shape of the side surface 101 of the heat sink 100 is different from that of the semiconductor device shown in FIG. That is, in the semiconductor device shown in FIG. 11, the width L2 of the first convex portion 112a and the width L7 of the second convex portion 112b are different. Further, the width L1 of the first recess 113a and the width ZL6 of the second recess 113b are different. Further, the height L8 of the first convex portion 112a and the first concave portion 113a is different from the height L4 of the second convex portion 112b and the second concave portion 113b. Even with such a configuration, the same effect as that of the semiconductor device shown in FIG. 10 can be obtained. Further, according to the configuration shown in FIG. 11, the surface area of the side surface 101 can be made larger, and the connection strength between the sealing member 10 and the side surface 101 can be improved.

＜作用効果＞
上記半導体装置において、凹形状部１１３は、第１凹部１１３ａと第２凹部１１３ｂとを含む。凸形状部１１２は、第１凸部１１２ａと第２凸部１１２ｂとを含む。第１凹部１１３ａと第１凸部１１２ａとは、ヒートシンク１００の厚み方向と直交する方向に並ぶように配置される。第２凹部１１３ｂと第２凸部１１２ｂとは、ヒートシンク１００の厚み方向において第１凹部１１３ａおよび第１凸部１１２ａより半導体素子５側に位置する。<Effect>
In the semiconductor device, the concave portion 113 includes a first recess 113a and a second recess 113b. The convex portion 112 includes a first convex portion 112a and a second convex portion 112b. The first concave portion 113a and the first convex portion 112a are arranged so as to be aligned in a direction orthogonal to the thickness direction of the heat sink 100. The second concave portion 113b and the second convex portion 112b are located closer to the semiconductor element 5 than the first concave portion 113a and the first convex portion 112a in the thickness direction of the heat sink 100.

このようにすれば、ヒートシンク１００の側面１０１において、第１凸部１１２ａおよび第１凹部１１３ａと第２凸部１１２ｂおよび第２凹部１１３ｂとの間に接続部１１５が形成される。このため、側面１０１においてヒートシンク１００の厚み方向に、封止部材１０の剥離の進展を阻害する部位（形状または表面状態が変化する変化点とっている領域）が形成される。この結果、側面１０１における封止部材１０の剥離の進展をより阻害することができる。 In this way, on the side surface 101 of the heat sink 100, the connecting portion 115 is formed between the first convex portion 112a and the first concave portion 113a and the second convex portion 112b and the second concave portion 113b. Therefore, on the side surface 101, a portion (a region having a change point where the shape or the surface state changes) that hinders the progress of peeling of the sealing member 10 is formed in the thickness direction of the heat sink 100. As a result, the progress of peeling of the sealing member 10 on the side surface 101 can be further hindered.

上記半導体装置１では、ヒートシンク１００の厚み方向において、第１凹部１１３ａと第２凸部１１２ｂとが隣接して配置されている。この場合、ヒートシンク１００の厚み方向において、側面１０１に第１凸部１１２ａから第２凹部１１３ｂへと側面１０１の形状が変わる顕著な変化点を形成できる。このため、側面１０１における封止部材１０の剥離の進展をより阻害することができる。 In the semiconductor device 1, the first concave portion 113a and the second convex portion 112b are arranged adjacent to each other in the thickness direction of the heat sink 100. In this case, in the thickness direction of the heat sink 100, a remarkable change point in which the shape of the side surface 101 changes from the first convex portion 112a to the second concave portion 113b can be formed on the side surface 101. Therefore, it is possible to further hinder the progress of peeling of the sealing member 10 on the side surface 101.

上記半導体装置１において、第１凸部１１２ａの幅Ｌ２と第１凹部１１３ａの幅Ｌ１とは同じでもよいが、異なっていてもよい。第２凸部１１２ｂの幅Ｌ７と第２凹部１１３ｂの幅Ｌ６とは同じでもよいが、異なっていてもよい。第１凸部１１２ａおよび第１凹部１１３ａの高さＬ８と、第２凸部１１２ｂおよび第２凹部１１３ｂの高さＬ４とは、同じでもよいが異なっていてもよい。これらの寸法については、半導体素子５の配置や使用条件などを考慮して適宜設定できる。 In the semiconductor device 1, the width L2 of the first convex portion 112a and the width L1 of the first concave portion 113a may be the same, but may be different. The width L7 of the second convex portion 112b and the width L6 of the second concave portion 113b may be the same, but may be different. The height L8 of the first convex portion 112a and the first concave portion 113a and the height L4 of the second convex portion 112b and the second concave portion 113b may be the same or different. These dimensions can be appropriately set in consideration of the arrangement of the semiconductor element 5, the usage conditions, and the like.

実施の形態３．
＜半導体装置の構成＞
図１２は、実施の形態３に係る半導体装置の部分拡大断面模式図である。図１３は、図１２に示した半導体装置を構成するヒートシンクの部分模式図である。図１４および図１５は、図１３に示したヒートシンクの凹形状部における部分断面模式図である。なお、図１４および図１５は、図１３に示した凹形状部１１３表面の領域１１７または領域１１８において、ヒートシンク１００の厚み方向と直交する方向に沿った断面を模式的に示している。Embodiment 3.
<Semiconductor device configuration>
FIG. 12 is a schematic partially enlarged cross-sectional view of the semiconductor device according to the third embodiment. FIG. 13 is a partial schematic view of a heat sink constituting the semiconductor device shown in FIG. 14 and 15 are schematic partial cross-sectional views of the concave portion of the heat sink shown in FIG. 14 and 15 schematically show a cross section of the surface of the concave portion 113 shown in FIG. 13 in the region 117 or the region 118 along the direction orthogonal to the thickness direction of the heat sink 100.

図１２および図１３に示した半導体装置は、基本的には図１〜図５に示した半導体装置と同様の構成を備えるが、ヒートシンク１００の構成が図１〜図５に示した半導体装置と異なっている。すなわち、図１２および図１３に示した半導体装置では、ヒートシンク１００の側面１０１（図２参照）に形成された凹凸１１１が、凸形状部１１２と凹形状部１１３とを含み、当該凹形状部１１３の表面が巨視的には曲面状となっている。さらに、凹形状部１１３の表面には、図１４に示すように微細凹凸部１１６が形成されている。微細凹凸部１１６は、微細凸形状部１６１と、微細凹形状部１６２とを含む。微細凸形状部１６１と微細凹形状部１６２とは、互いに交互に並ぶように配置されている。 The semiconductor device shown in FIGS. 12 and 13 basically has the same configuration as the semiconductor device shown in FIGS. 1 to 5, but the structure of the heat sink 100 is the same as that of the semiconductor device shown in FIGS. 1 to 5. It's different. That is, in the semiconductor device shown in FIGS. 12 and 13, the concave-convex 111 formed on the side surface 101 (see FIG. 2) of the heat sink 100 includes the convex portion 112 and the concave-shaped portion 113, and the concave-shaped portion 113 includes the convex-shaped portion 112 and the concave-shaped portion 113. The surface of the is macroscopically curved. Further, as shown in FIG. 14, a fine uneven portion 116 is formed on the surface of the concave portion 113. The fine concave-convex portion 116 includes a fine convex-shaped portion 161 and a fine concave-shaped portion 162. The fine convex shape portion 161 and the fine concave shape portion 162 are arranged so as to be arranged alternately with each other.

複数の微細凸形状部１６１のピッチＬ１１は、たとえば０．３ｍｍ以上であってもよく、０．５ｍｍ以上であってもよく、１ｍｍ以下であってもよく、０．７ｍｍ以下であってもよい。なお、上記ピッチＬ１１は、図１４に示すように微細凸形状部１６１の頂面をつなぐ仮想の円弧に沿った長さとして規定されている。微細凸形状部１６１の高さＬ１３は、たとえば０．２ｍｍ以上であってもよく、０．３ｍｍ以上であってもよく、１ｍｍ以下であってもよく、０．７ｍｍ以下であってもよく、０．５ｍｍ以下であってもよい。なお、上記高さＬ１３は、たとえば微細凸形状部１６１の頂面に垂直な方向における、微細凹形状部１６２の底面から上記頂面までの距離として規定されている。 The pitch L11 of the plurality of fine convex portions 161 may be, for example, 0.3 mm or more, 0.5 mm or more, 1 mm or less, or 0.7 mm or less. .. As shown in FIG. 14, the pitch L11 is defined as a length along a virtual arc connecting the top surfaces of the fine convex portion 161. The height L13 of the fine convex shape portion 161 may be, for example, 0.2 mm or more, 0.3 mm or more, 1 mm or less, or 0.7 mm or less. It may be 0.5 mm or less. The height L13 is defined as, for example, the distance from the bottom surface of the fine concave shape portion 162 to the top surface in a direction perpendicular to the top surface of the fine convex shape portion 161.

微細凸形状部１６１および微細凹形状部１６２は、ヒートシンク１００の厚み方向に対して斜めに延びるように、凹形状部１１３の内周面においてらせん状に延びるように形成されていてもよい。つまり、微細凸形状部１６１と微細凹形状部１６２とは、後述する図１６〜図１８に示すようにネジ溝として形成されていてもよい。このようにすれば、凹形状部１１３の表面において、ヒートシンク１００の厚み方向に沿って微細凸形状部１６１と微細凹形状部１６２とが交互に配置された構造とすることができる。つまり、凹形状部１１３の内周面において、当該ヒートシンク１００の厚み方向に沿った断面では微細凸形状部１６１と微細凹形状部１６２とが交互に配置されている。また、複数の凸部としての微細凸形状部１６１が、凹形状部１１３の内周面に分散配置されていてもよい。ヒートシンク１００の厚み方向に沿って複数の微細凸形状部１６１と微細凹形状部１６２とが交互に並んでいる場合、当該厚み方向に沿った断面での複数の微細凸形状部１６１のピッチはたとえば０．３ｍｍ以上であってもよく、０．５ｍｍ以上であってもよく、１ｍｍ以下であってもよく、０．７ｍｍ以下であってもよい。 The fine convex portion 161 and the fine concave portion 162 may be formed so as to extend spirally on the inner peripheral surface of the concave portion 113 so as to extend obliquely with respect to the thickness direction of the heat sink 100. That is, the fine convex shape portion 161 and the fine concave shape portion 162 may be formed as screw grooves as shown in FIGS. 16 to 18 described later. In this way, on the surface of the concave-shaped portion 113, the fine convex-shaped portions 161 and the fine concave-shaped portions 162 can be alternately arranged along the thickness direction of the heat sink 100. That is, on the inner peripheral surface of the concave-shaped portion 113, the fine convex-shaped portions 161 and the fine concave-shaped portions 162 are alternately arranged in the cross section along the thickness direction of the heat sink 100. Further, the fine convex portions 161 as a plurality of convex portions may be dispersedly arranged on the inner peripheral surface of the concave portion 113. When the plurality of fine convex portions 161 and the fine concave portions 162 are alternately arranged along the thickness direction of the heat sink 100, the pitch of the plurality of fine convex portions 161 in the cross section along the thickness direction is, for example, It may be 0.3 mm or more, 0.5 mm or more, 1 mm or less, or 0.7 mm or less.

微細凸形状部１６１の断面形状は、図１４に示すような台形状であってもよいが、三角形状であってもよく、半円状であってもよい。微細凸形状部１６１の表面は平面により構成されていてもよいが。曲面により構成されていてもよい。微細凹形状部１６２の断面形状はＶ字状であってもよい。微細凹形状部１６２は底面を有していてもよい。当該底面は平面であってもよいし、曲面であってもよい。 The cross-sectional shape of the fine convex portion 161 may be trapezoidal as shown in FIG. 14, but may be triangular or semicircular. The surface of the fine convex shape portion 161 may be formed of a flat surface. It may be composed of curved surfaces. The cross-sectional shape of the fine concave portion 162 may be V-shaped. The fine concave shape portion 162 may have a bottom surface. The bottom surface may be a flat surface or a curved surface.

１つの凹形状部１１３の内部において、互いに異なる高さＬ１３を有する微細凸形状部１６１が形成されていてもよい。図１４に示す断面において、隣接する微細凸形状部１６１のピッチＬ１１が、１つの凹形状部１１３の内部において局所的に異なっていてもよい。また、１つの凹形状部１１３の内部において、ヒートシンク１００の厚み方向に沿った断面での、複数の微細凸形状部１６１のピッチが局所的に異なっていてもよい。 Inside one concave portion 113, fine convex portions 161 having different heights L13 may be formed. In the cross section shown in FIG. 14, the pitch L11 of the adjacent fine convex portions 161 may be locally different inside one concave portion 113. Further, inside one concave portion 113, the pitches of the plurality of fine convex portions 161 in the cross section along the thickness direction of the heat sink 100 may be locally different.

隣接する２つの凹形状部１３３において、微細凹凸部１１６のサイズまたは形状が異なっていてもよい。たとえば、図１３に示すように１つの凹形状部１１３の一部分である領域１１７には、図１４に示すような微細凹凸部１１６が形成され、他の１つの凹形状部１１３の一部分である領域１１８において、図１５に示すような微細凹凸部１１６が形成されていてもよい。図１５に示した微細凹凸部１１６において、ヒートシンク１００の厚み方向と直交する方向に沿った断面での微細凸形状部１６１のピッチＬ１２は、図１４に示した微細凸形状部１６１のピッチＬ１１より大きい。図１５に示した微細凸形状部１６１の高さＬ１４は、図１４に示した微細凸形状部１６１の高さＬ１３より大きい。 The size or shape of the fine concavo-convex portion 116 may be different between the two adjacent concave-shaped portions 133. For example, as shown in FIG. 13, a region 117 which is a part of one concave-shaped portion 113 is formed with a fine uneven portion 116 as shown in FIG. 14, and is a part of another concave-shaped portion 113. In 118, the fine uneven portion 116 as shown in FIG. 15 may be formed. In the fine uneven portion 116 shown in FIG. 15, the pitch L12 of the fine convex portion 161 in the cross section along the direction orthogonal to the thickness direction of the heat sink 100 is from the pitch L11 of the fine convex portion 161 shown in FIG. big. The height L14 of the fine convex shape portion 161 shown in FIG. 15 is larger than the height L13 of the fine convex shape portion 161 shown in FIG.

＜半導体装置の製造方法＞
図１６〜図１８は、図１２に示した半導体装置を構成するヒートシンクの製造方法を説明するための斜視模式図である。図１６〜図１８を用いて、図１２に示した半導体装置を構成するヒートシンクの製造方法を説明する。<Manufacturing method of semiconductor devices>
16 to 18 are schematic perspective views for explaining a method of manufacturing a heat sink constituting the semiconductor device shown in FIG. 12. A method of manufacturing a heat sink constituting the semiconductor device shown in FIG. 12 will be described with reference to FIGS. 16 to 18.

まず、図１６に示すように、ヒートシンクとなるべき板状部材１７０を準備する。板状部材１７０は、複数のヒートシンク１００（図１７参照）が得られる大きさとなっている。当該板状部材１７０に、凹形状部１１３となるべき複数のネジ穴１７１を形成する。ネジ穴１７１の内周面にはらせん状にネジ溝が形成されている。当該ネジ溝は図１４または図１５に示した微細凹凸部１１６となる。 First, as shown in FIG. 16, a plate-shaped member 170 to be a heat sink is prepared. The plate-shaped member 170 has a size that allows a plurality of heat sinks 100 (see FIG. 17) to be obtained. A plurality of screw holes 171 to be concave portions 113 are formed in the plate-shaped member 170. A screw groove is formed in a spiral shape on the inner peripheral surface of the screw hole 171. The screw groove is the fine uneven portion 116 shown in FIG. 14 or FIG.

次に、図１７に示すように、一点鎖線で示される切断線において板状部材１７０を切断する。切断線はネジ穴１７１と重なるように配置される。この結果、板状部材１７０が切断されて得られるヒートシンク１００の端面には直線状に切断された平面部分（凸形状部）と、ネジ穴１７１の内周面であった凹形状部分とが形成される。図１８に示すように、上述した直線状に切断された部分が図１２の凸形状部１１２となり、上記凹形状部分が図１２の凹形状部１１３となる。なお、図１７では説明のため、縦方向の切断線と横方向の切断線との交点に重なるようにネジ穴１７１が配置されている構成を図示している。しかし、図１２または図１８などに示すヒートシンク１００を製造する場合、縦方向の切断線と横方向の切断線との隣接する交点の間の領域に、１つ以上のネジ穴１７１を配置すればよい。 Next, as shown in FIG. 17, the plate-shaped member 170 is cut at the cutting line indicated by the alternate long and short dash line. The cutting line is arranged so as to overlap the screw hole 171. As a result, a flat portion (convex-shaped portion) cut in a straight line and a concave-shaped portion that was the inner peripheral surface of the screw hole 171 are formed on the end surface of the heat sink 100 obtained by cutting the plate-shaped member 170. Will be done. As shown in FIG. 18, the linearly cut portion is the convex portion 112 of FIG. 12, and the concave portion is the concave portion 113 of FIG. For the sake of explanation, FIG. 17 illustrates a configuration in which the screw holes 171 are arranged so as to overlap the intersections of the vertical cutting line and the horizontal cutting line. However, in the case of manufacturing the heat sink 100 shown in FIG. 12 or FIG. 18, if one or more screw holes 171 are arranged in the region between the adjacent intersections of the vertical cutting line and the horizontal cutting line. good.

板状部材１７０に形成される複数のネジ穴１７１について、そのサイズが互いに異なるような複数種類のネジ穴１７１を形成してもよい。このようにすれば、サイズや形状の異なる凹形状部１１３および凸形状部１１２を有するヒートシンク１００が得られる。また、上述のように微細凹凸部１１６のサイズや形状を凹形状部１１３ごとに変更する場合、ネジ穴１７１ごとにネジ溝のピッチや高さを変更すればよい。 With respect to the plurality of screw holes 171 formed in the plate-shaped member 170, a plurality of types of screw holes 171 having different sizes may be formed. In this way, a heat sink 100 having a concave portion 113 and a convex portion 112 having different sizes and shapes can be obtained. Further, when the size and shape of the fine uneven portion 116 are changed for each concave portion 113 as described above, the pitch and height of the screw grooves may be changed for each screw hole 171.

なお、微細凹凸部１１６の製造方法としては、上述のようなネジ穴１７１を形成する方法以外の任意の方法を用いてもよい。 As a method for manufacturing the fine concavo-convex portion 116, any method other than the method for forming the screw hole 171 as described above may be used.

＜作用効果＞
上記半導体装置において、凹形状部１１３の表面は、複数の微細凸形状部１６１と複数の微細凹形状部１６２とを含む。複数の微細凸形状部１６１と複数の微細凹形状部１６２とは、ヒートシンク１００の厚み方向に沿った断面において、当該厚み方向に沿って並ぶように配置されていてもよい。<Effect>
In the semiconductor device, the surface of the concave-shaped portion 113 includes a plurality of fine convex-shaped portions 161 and a plurality of fine concave-shaped portions 162. The plurality of fine convex portions 161 and the plurality of fine concave portions 162 may be arranged so as to be arranged along the thickness direction in the cross section of the heat sink 100 along the thickness direction.

この場合、ヒートシンク１００の側面１０１において、ヒートシンク１００の厚み方向に封止部材１０が側面１０１から剥離した部分が進展することを阻害する構造を形成できる。この結果、側面１０１において凹凸１１１と微細凹凸部１１６との相乗効果により、封止部材１０の剥離した部分の進展をより阻害することができ、半導体装置の健全性を向上させることができる。 In this case, on the side surface 101 of the heat sink 100, it is possible to form a structure that prevents the portion where the sealing member 10 is peeled off from the side surface 101 from extending in the thickness direction of the heat sink 100. As a result, the synergistic effect of the unevenness 111 and the fine unevenness 116 on the side surface 101 can further hinder the progress of the peeled portion of the sealing member 10, and can improve the soundness of the semiconductor device.

上記半導体装置において、複数の微細凸形状部１６１と複数の微細凹形状部１６２とは、ヒートシンク１００の厚み方向と直交する方向に沿った断面において、図１４または図１５に示すように厚み方向と直交する方向に沿って並ぶように配置されていてもよい。厚み方向と直交する方向に沿って並ぶ複数の微細凸形状部１６１が、互いにサイズの異なる微細凸形状部１６１を含んでいてもよい。つまり、上記厚み方向と直交する方向に沿って並ぶ複数の微細凸形状部１６１のうちの少なくとも２つについて、互いにサイズが異なっていてもよい。サイズの異なる２つの微細凸形状部１６１は、１つの凹形状部１１３の内部に配置されていてもよいし、異なる凹形状部１１３の内部にそれぞれ配置されていてもよい。この場合、微細凸形状部１６１のサイズ（たとえばピッチＬ１１、Ｌ１２または高さＬ１３、Ｌ１４）を変更することで、封止部材１０の剥離抑制効果の程度を調整することができる。 In the semiconductor device, the plurality of fine convex portions 161 and the plurality of fine concave portions 162 have a cross section along a direction orthogonal to the thickness direction of the heat sink 100, as shown in FIG. 14 or FIG. They may be arranged so as to be lined up along orthogonal directions. A plurality of fine convex portions 161 arranged along a direction orthogonal to the thickness direction may include fine convex portions 161 having different sizes from each other. That is, at least two of the plurality of fine convex portions 161 arranged along the direction orthogonal to the thickness direction may be different in size from each other. The two fine convex portions 161 having different sizes may be arranged inside one concave portion 113, or may be arranged inside different concave portions 113, respectively. In this case, the degree of the peeling suppressing effect of the sealing member 10 can be adjusted by changing the size of the fine convex portion 161 (for example, pitch L11, L12 or height L13, L14).

実施の形態４．
本実施の形態は、上述した実施の形態１から実施の形態３のいずれかに係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。Embodiment 4.
In this embodiment, the semiconductor device according to any one of the above-described first to third embodiments is applied to a power conversion device. Although the present disclosure is not limited to a specific power conversion device, the case where the present disclosure is applied to a three-phase inverter will be described below as a fourth embodiment.

図１９は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 19 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.

図１９に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 19 includes a power supply 150, a power conversion device 200, and a load 300. The power supply 150 is a DC power supply and supplies DC power to the power converter 200. The power supply 150 can be composed of various things, for example, a DC system, a solar cell, a storage battery, a rectifier circuit connected to an AC system, or an AC / DC converter. May be good. Further, the power supply 150 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１９に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。 The power conversion device 200 is a three-phase inverter connected between the power supply 150 and the load 300, converts the DC power supplied from the power supply 150 into AC power, and supplies the AC power to the load 300. As shown in FIG. 19, the power conversion device 200 has a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. And have.

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200. The load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１または実施の形態２のいずれかに相当する半導体装置を含む半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。 The details of the power converter 200 will be described below. The main conversion circuit 201 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, the DC power supplied from the power supply 150 is converted into AC power and supplied to the load 300. There are various specific circuit configurations of the main conversion circuit 201, but the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. Each switching element and each freewheeling diode of the main conversion circuit 201 is composed of a semiconductor module 202 including a semiconductor device corresponding to either the first embodiment or the second embodiment described above. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, although the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element, the drive circuit may be built in the semiconductor module 202, or a drive circuit may be provided separately from the semiconductor module 202. It may be provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 201. Specifically, according to the control signal from the control circuit 203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element. When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 The control circuit 203 controls the switching element of the main conversion circuit 201 so that the desired power is supplied to the load 300. Specifically, the time (on time) for each switching element of the main conversion circuit 201 to be in the on state is calculated based on the power to be supplied to the load 300. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１または実施の形態２に係る半導体装置を含む半導体モジュールを適用するため、電力変換装置の信頼性を向上させることができる。 In the power conversion device according to the present embodiment, since the semiconductor module including the semiconductor device according to the first or second embodiment is applied as the switching element of the main conversion circuit 201 and the freewheeling diode, the reliability of the power conversion device Can be improved.

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。 In the present embodiment, an example of applying the present disclosure to a two-level three-phase inverter has been described, but the present disclosure is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used, and when power is supplied to a single-phase load, the present disclosure is provided to a single-phase inverter. You may apply it. Further, when supplying electric power to a DC load or the like, the present disclosure can be applied to a DC / DC converter or an AC / DC converter.

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power source for a discharge machine, a laser machine, an induction heating cooker, or a non-contactor power supply system. It can be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも２つを組み合わせてもよい。本開示の基本的な範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. As long as there is no contradiction, at least two of the embodiments disclosed this time may be combined. The basic scope of the present disclosure is indicated by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope of the claims.

１ 半導体装置、５，６ 半導体素子、１０ 封止部材、１１Ｃ，１１Ｐ，１２ ボンディングワイヤ、１３Ｃ 制御リード、１３Ｃｉ，１３Ｐｉ 内部リード、１３Ｃｔ，１３Ｐｔ 端子部、１３Ｐ パワーリード、１３Ｐｆ ダイパッド、１４ 絶縁シート、１５ はんだ、１８，１７１ ネジ穴、１００ ヒートシンク、１０１ 側面、１０１ａ 端部、１０２ 裏面、１１１ 凹凸、１１２ 凸形状部、１１２ａ 第１凸部、１１２ｂ 第２凸部、１１３ 凹形状部、１１３ａ 第１凹部、１１３ｂ 第２凹部、１１４，１１５ 接続部、１１６ 微細凹凸部、１１７，１１８ 領域、１２０ 角部、１３１，１３２ 表面、１５０ 電源、１６１ 微細凸形状部、１６２ 微細凹形状部、１７０ 板状部材、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。 1 Semiconductor device, 5,6 semiconductor element, 10 sealing member, 11C, 11P, 12 bonding wire, 13C control lead, 13Ci, 13Pi internal lead, 13Ct, 13Pt terminal, 13P power lead, 13Pf die pad, 14 insulation sheet, 15 solder, 18,171 screw holes, 100 heat sink, 101 side surface, 101a end part, 102 back surface, 111 unevenness, 112 convex shape part, 112a first convex part, 112b second convex part, 113 concave shape part, 113a first Concave part, 113b 2nd concave part, 114,115 connection part, 116 fine uneven part, 117,118 area, 120 square part, 131,132 surface, 150 power supply, 161 fine convex part, 162 fine concave part, 170 plate shape Parts, 200 power converter, 201 main converter circuit, 202 semiconductor module, 203 control circuit, 300 load.

Claims (11)

側面を有するヒートシンクと、
前記ヒートシンクと熱的に接続されるとともに前記ヒートシンク上に配置された半導体素子と、
前記半導体素子と前記ヒートシンクとを封止するとともに、前記ヒートシンクの前記側面に接触する封止部材と、を備え、
前記側面は、凹形状部および凸形状部を含み、
前記凹形状部および前記凸形状部は、それぞれ前記ヒートシンクの厚み方向に沿って延びる、半導体装置。With a heat sink with sides,
A semiconductor element that is thermally connected to the heat sink and is arranged on the heat sink.
A sealing member for sealing the semiconductor element and the heat sink and contacting the side surface of the heat sink is provided.
The side surface includes a concave portion and a convex portion, and includes a concave portion and a convex portion.
A semiconductor device in which the concave portion and the convex portion extend along the thickness direction of the heat sink, respectively. 前記ヒートシンクの前記厚み方向と直交する方向における前記凸形状部の幅は、前記ヒートシンクの厚みより小さい、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the width of the convex portion in a direction orthogonal to the thickness direction of the heat sink is smaller than the thickness of the heat sink. 前記ヒートシンクの前記厚み方向と直交する方向における前記凹形状部の幅は、前記ヒートシンクの厚みより小さい、請求項１または請求項２に記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the width of the concave portion in a direction orthogonal to the thickness direction of the heat sink is smaller than the thickness of the heat sink. 前記凹形状部と前記凸形状部とは、前記ヒートシンクの前記厚み方向と直交する方向に並ぶように配置されている、請求項１から請求項３のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the concave portion and the convex portion are arranged so as to be arranged in a direction orthogonal to the thickness direction of the heat sink. 前記凹形状部は、第１凹部と第２凹部とを含み、
前記凸形状部は、第１凸部と第２凸部とを含み、
前記第１凹部と前記第１凸部とは、前記ヒートシンクの前記厚み方向と直交する方向に並ぶように配置され、
前記第２凹部と前記第２凸部とは、前記ヒートシンクの前記厚み方向において前記第１凹部および前記第１凸部より前記半導体素子側に位置する、請求項１から請求項３のいずれか１項に記載の半導体装置。The concave portion includes a first concave portion and a second concave portion.
The convex portion includes a first convex portion and a second convex portion, and includes a first convex portion and a second convex portion.
The first concave portion and the first convex portion are arranged so as to be arranged in a direction orthogonal to the thickness direction of the heat sink.
Any one of claims 1 to 3, wherein the second concave portion and the second convex portion are located on the semiconductor element side of the first concave portion and the first convex portion in the thickness direction of the heat sink. The semiconductor device according to the section. 前記ヒートシンクの前記厚み方向において、前記第１凹部と前記第２凸部とが隣接して配置されている、請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein the first concave portion and the second convex portion are arranged adjacent to each other in the thickness direction of the heat sink. 前記半導体素子は、ワイドバンドギャップ半導体材料を含む、請求項１から請求項６のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein the semiconductor element includes a wide bandgap semiconductor material. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム、およびダイヤモンドからなる群から選択される１種を含む、請求項７に記載の半導体装置。 The semiconductor device according to claim 7, wherein the wide bandgap semiconductor material includes one selected from the group consisting of silicon carbide, gallium nitride, and diamond. 前記凹形状部の表面は、複数の微細凸形状部と複数の微細凹形状部とを含み、
前記複数の微細凸形状部と前記複数の微細凹形状部とは、前記ヒートシンクの前記厚み方向に沿った断面において、前記厚み方向に沿って並ぶように配置されている、請求項１から請求項８のいずれか１項に記載の半導体装置。The surface of the concave portion includes a plurality of fine convex portions and a plurality of fine concave portions.
Claims 1 to claim that the plurality of fine convex portions and the plurality of fine concave portions are arranged so as to be arranged along the thickness direction in a cross section of the heat sink along the thickness direction. 8. The semiconductor device according to any one of 8. 前記複数の微細凸形状部と前記複数の微細凹形状部とは、前記ヒートシンクの前記厚み方向と直交する方向に沿った前記断面において、前記厚み方向と直交する前記方向に沿って並ぶように配置され、
前記厚み方向と直交する前記方向に沿って並ぶ前記複数の微細凸形状部のうちの少なくとも２つについて、互いにサイズが異なっている、請求項９に記載の半導体装置。The plurality of fine convex portions and the plurality of fine concave portions are arranged so as to be arranged along the direction orthogonal to the thickness direction in the cross section along the direction orthogonal to the thickness direction of the heat sink. Being done
The semiconductor device according to claim 9, wherein at least two of the plurality of fine convex portions arranged along the direction orthogonal to the thickness direction are different in size from each other. 請求項１記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。A main conversion circuit having the semiconductor device according to claim 1 and converting and outputting input power.
A control circuit that outputs a control signal that controls the main conversion circuit to the main conversion circuit, and a control circuit that outputs the control signal to the main conversion circuit.
Power converter equipped with.
JP2021524850A 2019-06-03 2020-06-02 Semiconductor equipment and power conversion equipment Active JP7162739B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019103724 2019-06-03
JP2019103724 2019-06-03
PCT/JP2020/021725 WO2020246456A1 (en) 2019-06-03 2020-06-02 Semiconductor device and power conversion device

Publications (2)

Publication Number Publication Date
JPWO2020246456A1 true JPWO2020246456A1 (en) 2021-10-21
JP7162739B2 JP7162739B2 (en) 2022-10-28

Family

ID=73653168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021524850A Active JP7162739B2 (en) 2019-06-03 2020-06-02 Semiconductor equipment and power conversion equipment

Country Status (2)

Country Link
JP (1) JP7162739B2 (en)
WO (1) WO2020246456A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023058437A1 (en) * 2021-10-08 2023-04-13

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172145A (en) * 1994-12-16 1996-07-02 Texas Instr Japan Ltd Semiconductor device and heat dissipating parts
JPH11204676A (en) * 1998-01-08 1999-07-30 Nec Corp Semiconductor device and manufacture of the same
JP2001308241A (en) * 2001-04-02 2001-11-02 Sanken Electric Co Ltd Resin sealed lead frame assembly
JP2012182279A (en) * 2011-03-01 2012-09-20 Showa Denko Kk Insulation circuit board, manufacturing method of insulation circuit board, base for power module, and manufacturing method of base for the power module
WO2014061555A1 (en) * 2012-10-19 2014-04-24 シャープ株式会社 Light-emitting apparatus and structure for attaching light-emitting apparatus to heat sink
WO2016063695A1 (en) * 2014-10-23 2016-04-28 住友ベークライト株式会社 Metal-foil-clad substrate, circuit board, and substrate with heat-generating body mounted thereon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172145A (en) * 1994-12-16 1996-07-02 Texas Instr Japan Ltd Semiconductor device and heat dissipating parts
JPH11204676A (en) * 1998-01-08 1999-07-30 Nec Corp Semiconductor device and manufacture of the same
JP2001308241A (en) * 2001-04-02 2001-11-02 Sanken Electric Co Ltd Resin sealed lead frame assembly
JP2012182279A (en) * 2011-03-01 2012-09-20 Showa Denko Kk Insulation circuit board, manufacturing method of insulation circuit board, base for power module, and manufacturing method of base for the power module
WO2014061555A1 (en) * 2012-10-19 2014-04-24 シャープ株式会社 Light-emitting apparatus and structure for attaching light-emitting apparatus to heat sink
WO2016063695A1 (en) * 2014-10-23 2016-04-28 住友ベークライト株式会社 Metal-foil-clad substrate, circuit board, and substrate with heat-generating body mounted thereon

Also Published As

Publication number Publication date
JP7162739B2 (en) 2022-10-28
WO2020246456A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
JP6399272B1 (en) Power module, manufacturing method thereof, and power conversion device
EP3026701B1 (en) Power module and manufacturing method thereof
JP7026451B2 (en) Power semiconductor modules, their manufacturing methods, and power converters
WO2015012181A1 (en) Power module and manufacturing method thereof
CN111211060B (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP6965706B2 (en) Semiconductor module, its manufacturing method and power converter
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
WO2020246456A1 (en) Semiconductor device and power conversion device
JP2018147958A (en) Semiconductor power module and electric power conversion system
WO2020136810A1 (en) Semiconductor device, manufacturing method for semiconductor device, and power conversion equipment
JPWO2020157965A1 (en) Semiconductor devices, their manufacturing methods, and power conversion devices
JP6927437B1 (en) Power module and power converter
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
US11699666B2 (en) Semiconductor device and power conversion device
JP7045978B2 (en) Semiconductor devices and power converters
JP6660412B2 (en) Semiconductor device
CN116134593A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP7407924B2 (en) Semiconductor device and its manufacturing method, and power conversion device
JP7308788B2 (en) Semiconductor device manufacturing method and power conversion device manufacturing method
JP7334369B1 (en) Power module and power converter
WO2024004026A1 (en) Semiconductor device and power conversion device
JP7019024B2 (en) Semiconductor equipment and power conversion equipment
WO2023195325A1 (en) Power module and power conversion device
CN115223977A (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
CN117917765A (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221018

R150 Certificate of patent or registration of utility model

Ref document number: 7162739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150