JP7407924B2 - Semiconductor device and its manufacturing method, and power conversion device - Google Patents

Semiconductor device and its manufacturing method, and power conversion device Download PDF

Info

Publication number
JP7407924B2
JP7407924B2 JP2022524386A JP2022524386A JP7407924B2 JP 7407924 B2 JP7407924 B2 JP 7407924B2 JP 2022524386 A JP2022524386 A JP 2022524386A JP 2022524386 A JP2022524386 A JP 2022524386A JP 7407924 B2 JP7407924 B2 JP 7407924B2
Authority
JP
Japan
Prior art keywords
semiconductor element
protrusion
conductive adhesive
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022524386A
Other languages
Japanese (ja)
Other versions
JPWO2021235256A5 (en
JPWO2021235256A1 (en
Inventor
悠矢 清水
泰 中島
脩平 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021235256A1 publication Critical patent/JPWO2021235256A1/ja
Publication of JPWO2021235256A5 publication Critical patent/JPWO2021235256A5/ja
Application granted granted Critical
Publication of JP7407924B2 publication Critical patent/JP7407924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

本開示は、半導体装置及びその製造方法並びに電力変換装置に関する。 The present disclosure relates to a semiconductor device, a method for manufacturing the same, and a power conversion device.

特開２００８－２４４０４４号公報（特許文献１）は、セラミック基板と、電子部品と、ランドと、導電性接着剤と、モールド樹脂とを備えるモールドパッケージを開示している。ランドは、セラミック基板の一面上に設けられている。電子部品は、電極を有している。電子部品の電極は、導電性接着剤を用いて、ランドに固定されている。モールド樹脂は、セラミック基板と電子部品と導電性接着剤とを封止している。 JP-A-2008-244044 (Patent Document 1) discloses a mold package including a ceramic substrate, an electronic component, a land, a conductive adhesive, and a mold resin. The land is provided on one surface of the ceramic substrate. The electronic component has electrodes. The electrodes of the electronic component are fixed to the lands using a conductive adhesive. The mold resin seals the ceramic substrate, electronic components, and conductive adhesive.

特開２００８－２４４０４４号公報Japanese Patent Application Publication No. 2008-244044

本開示の第一局面の目的は、向上された信頼性を有する半導体装置及びその製造方法を提供することである。本開示の第二局面の目的は、向上された信頼性を有する電力変換装置を提供することである。 An object of the first aspect of the present disclosure is to provide a semiconductor device with improved reliability and a method for manufacturing the same. An objective of the second aspect of the present disclosure is to provide a power conversion device with improved reliability.

本開示の半導体装置は、リードフレームと、導電性接着剤と、半導体素子と、封止部材とを備える。リードフレームは、主面を含む。導電性接着剤は、樹脂と、樹脂中に分散されている導電粒子とを含む。半導体素子は、導電性接着剤を用いて、リードフレームの主面上に固定されている。封止部材は、リードフレームの一部と、導電性接着剤と、半導体素子とを封止する。半導体素子は、リードフレームの主面に対向する裏面と、裏面とは反対側のおもて面と、裏面とおもて面とを接続する側面とを含む。導電性接着剤は、リードフレームの主面の平面視において半導体素子に覆われている第１導電性接着剤部分と、リードフレームの主面の平面視において半導体素子から露出している第２導電性接着剤部分とを含む。第２導電性接着剤部分は、半導体素子の側面から離間されている第１突起と、半導体素子の側面と第１突起との間にある凹部とを含む。第１突起は、リードフレームの主面の平面視において、半導体素子の外周の５０％以上の長さにわたって、半導体素子のまわりに延在している。凹部は、封止部材によって充填されている。 A semiconductor device of the present disclosure includes a lead frame, a conductive adhesive, a semiconductor element, and a sealing member. The lead frame includes a major surface. The conductive adhesive includes a resin and conductive particles dispersed in the resin. The semiconductor element is fixed onto the main surface of the lead frame using a conductive adhesive. The sealing member seals a part of the lead frame, the conductive adhesive, and the semiconductor element. The semiconductor element includes a back surface facing the main surface of the lead frame, a front surface opposite to the back surface, and a side surface connecting the back surface and the front surface. The conductive adhesive includes a first conductive adhesive portion that is covered with the semiconductor element when viewed from above on the main surface of the lead frame, and a second conductive adhesive portion that is exposed from the semiconductor element when viewed from above on the main surface of the lead frame. adhesive part. The second conductive adhesive portion includes a first protrusion spaced apart from a side surface of the semiconductor element and a recess between the side surface of the semiconductor element and the first protrusion. The first protrusion extends around the semiconductor element over a length of 50% or more of the outer periphery of the semiconductor element in a plan view of the main surface of the lead frame. The recess is filled with a sealing member.

本開示の半導体装置の製造方法は、リードフレームの主面上に導電性ペーストを供給することを備える。導電性ペーストは、樹脂と、樹脂中に分散されている導電粒子とを含む。本開示の半導体装置の製造方法は、半導体素子をリードフレームの主面に向けて移動させて、それにより、導電性ペーストの一部を、リードフレームの主面の平面視における半導体素子の外周の外側に押し拡げることを備える。本開示の半導体装置の製造方法は、半導体素子をリードフレームの主面に向けて移動させることを停止して、それにより、導電性ペーストの粘度を増加させて、導電性ペーストの形状の変化を停止させることを備える。本開示の半導体装置の製造方法は、導電性ペーストを硬化させて、導電性ペーストを導電性接着剤にすることと、リードフレームの一部と導電性接着剤と半導体素子とを封止する封止部材を設けることとを備える。 A method for manufacturing a semiconductor device according to the present disclosure includes supplying a conductive paste onto a main surface of a lead frame. The conductive paste includes a resin and conductive particles dispersed in the resin. The method for manufacturing a semiconductor device of the present disclosure moves a semiconductor element toward the main surface of a lead frame, and thereby applies a portion of the conductive paste to the outer periphery of the semiconductor element in a plan view of the main surface of the lead frame. Be prepared to push outward. The semiconductor device manufacturing method of the present disclosure stops moving the semiconductor element toward the main surface of the lead frame, thereby increasing the viscosity of the conductive paste and causing a change in the shape of the conductive paste. Provide for stopping. A method for manufacturing a semiconductor device according to the present disclosure includes curing a conductive paste to turn the conductive paste into a conductive adhesive, and sealing a part of a lead frame, the conductive adhesive, and a semiconductor element. and providing a stop member.

半導体素子は、リードフレームの主面に対向する裏面と、裏面とは反対側のおもて面と、裏面とおもて面とを接続する側面とを含む。半導体素子は、導電性接着剤を用いてリードフレームの主面上に固定されている。導電性接着剤は、リードフレームの主面の平面視において半導体素子に覆われている第１導電性接着剤部分と、リードフレームの主面の平面視において半導体素子から露出している第２導電性接着剤部分とを含む。第２導電性接着剤部分は、半導体素子の側面から離間されている第１突起と、半導体素子の側面と第１突起との間にある凹部とを含む。第１突起は、リードフレームの主面の平面視において、半導体素子の外周の５０％以上の長さにわたって、半導体素子のまわりに延在している。凹部は封止部材によって充填されている。 The semiconductor element includes a back surface facing the main surface of the lead frame, a front surface opposite to the back surface, and a side surface connecting the back surface and the front surface. The semiconductor element is fixed onto the main surface of the lead frame using a conductive adhesive. The conductive adhesive includes a first conductive adhesive portion that is covered with the semiconductor element when viewed from above on the main surface of the lead frame, and a second conductive adhesive portion that is exposed from the semiconductor element when viewed from above on the main surface of the lead frame. adhesive part. The second conductive adhesive portion includes a first protrusion spaced apart from a side surface of the semiconductor element and a recess between the side surface of the semiconductor element and the first protrusion. The first protrusion extends around the semiconductor element over a length of 50% or more of the outer periphery of the semiconductor element in a plan view of the main surface of the lead frame. The recess is filled with a sealing member.

本開示の電力変換装置は、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備える。主変換回路は、本開示の半導体装置を有する。 The power conversion device of the present disclosure includes a main conversion circuit that converts and outputs input power, and a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit. The main conversion circuit includes the semiconductor device of the present disclosure.

本開示の半導体装置では、封止部材が導電性接着剤の凹部に充填されているため、導電性接着剤と封止部材との間の接着強度が増加する。導電性接着剤が半導体素子から剥がれることと、導電性接着剤にクラックが発生することとが防止され得る。半導体装置の信頼性が向上され得る。 In the semiconductor device of the present disclosure, since the sealing member is filled in the recess of the conductive adhesive, the adhesive strength between the conductive adhesive and the sealing member is increased. Peeling of the conductive adhesive from the semiconductor element and generation of cracks in the conductive adhesive can be prevented. The reliability of the semiconductor device can be improved.

本開示の半導体装置の製造方法によれば、封止部材が導電性接着剤の凹部に充填される。導電性接着剤と封止部材との間の接着強度が増加する。導電性接着剤が半導体素子から剥がれることと、導電性接着剤にクラックが発生することとが防止され得る。向上された信頼性を有する半導体装置を得ることができる。 According to the semiconductor device manufacturing method of the present disclosure, the sealing member is filled into the recessed portion of the conductive adhesive. The adhesive strength between the conductive adhesive and the sealing member is increased. Peeling of the conductive adhesive from the semiconductor element and generation of cracks in the conductive adhesive can be prevented. A semiconductor device with improved reliability can be obtained.

本開示の電力変換装置は、本開示の半導体装置を含む。そのため、本開示の電力変換装置の信頼性が向上され得る。 The power conversion device of the present disclosure includes the semiconductor device of the present disclosure. Therefore, the reliability of the power conversion device of the present disclosure can be improved.

実施の形態１の半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment; FIG. 実施の形態１の半導体装置の、図１に示される断面線ＩＩ－ＩＩにおける概略部分拡大断面図である。FIG. 2 is a schematic partial enlarged sectional view of the semiconductor device of Embodiment 1 taken along section line II-II shown in FIG. 1; 実施の形態１の半導体装置の概略部分拡大平面図である。1 is a schematic partially enlarged plan view of the semiconductor device of Embodiment 1. FIG. 実施の形態１の半導体装置の、図３に示される断面線ＩＶ－ＩＶにおける概略部分拡大断面図である。4 is a schematic partial enlarged cross-sectional view of the semiconductor device according to the first embodiment taken along cross-sectional line IV-IV shown in FIG. 3. FIG. 実施の形態１の半導体装置の製造方法のフローチャートを示す図である。1 is a diagram showing a flowchart of a method for manufacturing a semiconductor device according to a first embodiment; FIG. 実施の形態１の半導体装置の製造方法の一工程を示す概略部分拡大断面図である。1 is a schematic partially enlarged cross-sectional view showing one step of the method for manufacturing a semiconductor device according to the first embodiment; FIG. 実施の形態１の半導体装置の製造方法における、図６に示される工程の次工程を示す概略部分拡大断面図である。7 is a schematic partial enlarged cross-sectional view showing a step subsequent to the step shown in FIG. 6 in the method for manufacturing a semiconductor device according to the first embodiment; FIG. 実施の形態１の半導体装置の製造方法における、図７に示される工程の次工程を示す概略部分拡大断面図である。8 is a schematic partial enlarged cross-sectional view showing a step subsequent to the step shown in FIG. 7 in the method for manufacturing a semiconductor device according to the first embodiment; FIG. 実施の形態１の半導体装置の製造方法における、図８に示される工程の次工程を示す概略部分拡大断面図である。9 is a schematic partial enlarged sectional view showing a step subsequent to the step shown in FIG. 8 in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 実施の形態１の半導体装置の製造方法における、図９に示される工程の次工程を示す概略部分拡大断面図である。10 is a schematic partially enlarged sectional view showing a step subsequent to the step shown in FIG. 9 in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 実施の形態１の変形例の半導体装置の概略部分拡大断面図である。3 is a schematic partial enlarged sectional view of a semiconductor device according to a modification of the first embodiment; FIG. 実施の形態２の半導体装置の概略部分拡大断面図である。FIG. 3 is a schematic partial enlarged cross-sectional view of a semiconductor device according to a second embodiment. 実施の形態２及び実施の形態３の半導体装置の製造方法のフローチャートを示す図である。FIG. 7 is a diagram showing a flowchart of a method for manufacturing a semiconductor device according to a second embodiment and a third embodiment. 実施の形態２の半導体装置の製造方法の一工程を示す概略部分拡大断面図である。FIG. 7 is a schematic partially enlarged cross-sectional view showing one step of a method for manufacturing a semiconductor device according to a second embodiment. 実施の形態２の半導体装置の製造方法における、図１４に示される工程の次工程を示す概略部分拡大断面図である。15 is a schematic partially enlarged sectional view showing a step subsequent to the step shown in FIG. 14 in the method for manufacturing a semiconductor device according to the second embodiment. FIG. 実施の形態２の半導体装置の製造方法における、図１５に示される工程の次工程を示す概略部分拡大断面図である。16 is a schematic partial enlarged cross-sectional view showing a step subsequent to the step shown in FIG. 15 in the method for manufacturing a semiconductor device according to the second embodiment. FIG. 実施の形態２の半導体装置の製造方法における、図１６に示される工程の次工程を示す概略部分拡大断面図である。FIG. 17 is a schematic partially enlarged cross-sectional view showing a step subsequent to the step shown in FIG. 16 in the method for manufacturing a semiconductor device according to the second embodiment. 実施の形態２の半導体装置の製造方法における、図１７に示される工程の次工程を示す概略部分拡大断面図である。18 is a schematic partial enlarged cross-sectional view showing a step subsequent to the step shown in FIG. 17 in the method for manufacturing a semiconductor device according to the second embodiment. FIG. 実施の形態３の半導体装置の概略部分拡大斜視図である。FIG. 7 is a schematic partially enlarged perspective view of a semiconductor device according to a third embodiment. 実施の形態３の半導体装置の、図１９に示される断面線ＸＸ－ＸＸにおける概略部分拡大断面図である。20 is a schematic partially enlarged cross-sectional view taken along cross-sectional line XX-XX shown in FIG. 19 of the semiconductor device of Embodiment 3. FIG. 実施の形態３の半導体装置の、図１９に示される断面線ＸＸＩ－ＸＸＩにおける概略部分拡大断面図である。20 is a schematic partial enlarged cross-sectional view taken along cross-sectional line XXI-XXI shown in FIG. 19 of the semiconductor device of Embodiment 3. FIG. 実施の形態３の半導体装置に含まれる半導体素子の概略部分拡大斜視図である。FIG. 7 is a schematic partially enlarged perspective view of a semiconductor element included in a semiconductor device according to a third embodiment. 実施の形態４に係る電力変換システムの構成を示すブロック図である。FIG. 3 is a block diagram showing the configuration of a power conversion system according to Embodiment 4. FIG.

以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Embodiments of the present disclosure will be described below. In addition, the same reference numerals are given to the same structure, and the description thereof will not be repeated.

実施の形態１．
図１から図４を参照して、実施の形態１の半導体装置１を説明する。半導体装置１は、リードフレーム１１と、半導体素子２０と、導電性接着剤４０と、封止部材３６とを主に備える。半導体装置１は、リードフレーム１２，１３と、ＩＣチップ３０と、電子部品３３とをさらに備えてもよい。Embodiment 1.
A semiconductor device 1 according to a first embodiment will be described with reference to FIGS. 1 to 4. The semiconductor device 1 mainly includes a lead frame 11 , a semiconductor element 20 , a conductive adhesive 40 , and a sealing member 36 . The semiconductor device 1 may further include lead frames 12 and 13, an IC chip 30, and an electronic component 33.

リードフレーム１１，１２，１３は、例えば、銅のような導電性材料で形成されている。リードフレーム１１は、主面１１ａを含む。 Lead frames 11, 12, and 13 are made of a conductive material such as copper, for example. Lead frame 11 includes a main surface 11a.

半導体素子２０は、例えば、パワー半導体素子である。パワー半導体素子は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。半導体素子２０は、例えば、ダイオードまたは発光ダイオード（ＬＥＤ）であってもよい。 The semiconductor element 20 is, for example, a power semiconductor element. The power semiconductor device is, for example, an insulated gate bipolar transistor (IGBT), a reverse conducting IGBT (RC-IGBT) or a metal oxide semiconductor field effect transistor (MOSFET). The semiconductor element 20 may be, for example, a diode or a light emitting diode (LED).

図４に示されるように、半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。図３及び図４に示されるように、半導体素子２０は、半導体基板２１と、第１電極２２と、メタライズ層２５とを含む。半導体素子２０は、第２電極２３を含んでもよい。第１電極２２と第２電極２３とは、半導体基板２１に対して半導体素子２０のおもて面２０ｂ側に設けられている。第１電極２２は、例えば、エミッタ電極であり、第２電極２３は、例えば、ゲート電極である。メタライズ層２５は、半導体基板２１に対して半導体素子２０の裏面２０ａ側に設けられている。メタライズ層２５は、ドレイン電極のような半導体素子２０の裏面電極であってもよい。 As shown in FIG. 4, the semiconductor element 20 has a back surface 20a facing the main surface 11a of the lead frame 11, a front surface 20b opposite to the back surface 20a, and a back surface 20a and a front surface 20b. and a connecting side surface 20c. As shown in FIGS. 3 and 4, the semiconductor element 20 includes a semiconductor substrate 21, a first electrode 22, and a metallized layer 25. The semiconductor element 20 may include a second electrode 23. The first electrode 22 and the second electrode 23 are provided on the front surface 20b side of the semiconductor element 20 with respect to the semiconductor substrate 21. The first electrode 22 is, for example, an emitter electrode, and the second electrode 23 is, for example, a gate electrode. The metallized layer 25 is provided on the back surface 20 a side of the semiconductor element 20 with respect to the semiconductor substrate 21 . The metallized layer 25 may be a back electrode of the semiconductor element 20, such as a drain electrode.

半導体素子２０は、ガードリング２４を含んでもよい。ガードリング２４は、半導体基板２１に対して半導体素子２０のおもて面２０ｂ側に設けられている。ガードリング２４は、第１電極２２を取り囲んでいる。ガードリング２４は、第２電極２３をさらに取り囲んでもよい。ガードリング２４は、半導体素子２０の耐圧を増加させる。 The semiconductor device 20 may include a guard ring 24 . The guard ring 24 is provided on the front surface 20b side of the semiconductor element 20 with respect to the semiconductor substrate 21. Guard ring 24 surrounds first electrode 22 . The guard ring 24 may further surround the second electrode 23. The guard ring 24 increases the breakdown voltage of the semiconductor element 20.

図３及び図４に示されるように、半導体素子２０は、導電性接着剤４０を用いて、リードフレーム１１の主面１１ａ上に固定されている。リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積（すなわち、半導体素子の外周によって囲まれる領域の面積）は、例えば、５ｍｍ2以下である。As shown in FIGS. 3 and 4, the semiconductor element 20 is fixed onto the main surface 11a of the lead frame 11 using a conductive adhesive 40. In a plan view of the main surface 11a of the lead frame 11, the outer periphery of the semiconductor element 20 is formed by a plurality of sides 26a, 26b, 26c, and 26d. In a plan view of the main surface 11a of the lead frame 11, the area of the semiconductor element 20 (that is, the area of the region surrounded by the outer periphery of the semiconductor element) is, for example, 5 mm 2 or less.

リードフレーム１１の主面１１ａの平面視において、半導体素子２０は、角部２７ａ，２７ｂ，２７ｃ，２７ｄを含む。辺２６ａの一方端は角部２７ａであり、辺２６ａの他方端は角部２７ｂである。辺２６ｂの一方端は角部２７ｂであり、辺２６ｂの他方端は角部２７ｃである。辺２６ｃの一方端は角部２７ｃであり、辺２６ｃの他方端は角部２７ｄである。辺２６ｄの一方端は角部２７ｄであり、辺２６ｄの他方端は角部２７ａである。 In a plan view of the main surface 11a of the lead frame 11, the semiconductor element 20 includes corner portions 27a, 27b, 27c, and 27d. One end of the side 26a is a corner 27a, and the other end of the side 26a is a corner 27b. One end of the side 26b is a corner 27b, and the other end of the side 26b is a corner 27c. One end of the side 26c is a corner 27c, and the other end of the side 26c is a corner 27d. One end of the side 26d is a corner 27d, and the other end of the side 26d is a corner 27a.

ＩＣチップ３０は、導電ワイヤ３１を用いて、半導体素子２０に電気的に接続されている。ＩＣチップ３０は、導電接合部材４８を用いて、リードフレーム１２上に固定されている。ＩＣチップ３０は、半導体素子２０を制御する。 The IC chip 30 is electrically connected to the semiconductor element 20 using a conductive wire 31. IC chip 30 is fixed onto lead frame 12 using conductive bonding member 48 . The IC chip 30 controls the semiconductor element 20.

電子部品３３は、半導体素子２０及びＩＣチップ３０と異なる電子部品である。電子部品３３は、例えば、ブートストラップダイオード（ＢＳＤ）のような受動型の電子部品である。電子部品３３は、導電ワイヤを用いて、ＩＣチップ３０に電気的に接続されている。電子部品３３は、導電接合部材４９を用いて、リードフレーム１３上に固定されている。ＩＣチップ３０と電子部品３３とは、半導体素子２０を制御する制御回路の一部を構成している。 The electronic component 33 is an electronic component different from the semiconductor element 20 and the IC chip 30. The electronic component 33 is, for example, a passive electronic component such as a bootstrap diode (BSD). Electronic component 33 is electrically connected to IC chip 30 using a conductive wire. Electronic component 33 is fixed onto lead frame 13 using conductive bonding member 49 . The IC chip 30 and the electronic component 33 constitute part of a control circuit that controls the semiconductor element 20.

半導体装置１の動作時における半導体素子２０の第１発熱量は、半導体装置１の動作時におけるＩＣチップ３０の第２発熱量よりも大きく、かつ、半導体装置１の動作時における電子部品３３の第３発熱量よりも大きい。そのため、導電接合部材４８，４９は、導電性接着剤４０とは異なる材料で形成されてもよい。導電接合部材４８，４９は、例えば、はんだであってもよいし、導電性接着剤４０とは異なる組成を有する導電性接着剤であってもよい。 The first calorific value of the semiconductor element 20 during the operation of the semiconductor device 1 is larger than the second calorific value of the IC chip 30 during the operation of the semiconductor device 1, and the second calorific value of the electronic component 33 during the operation of the semiconductor device 1. 3.The calorific value is greater than 3. Therefore, the conductive bonding members 48 and 49 may be formed of a material different from the conductive adhesive 40. The conductive bonding members 48 and 49 may be, for example, solder or a conductive adhesive having a composition different from that of the conductive adhesive 40.

導電性接着剤４０は、樹脂と、樹脂中に分散されている導電粒子とを含む。導電性接着剤４０に含まれる樹脂は、例えば、エポキシ樹脂のような熱硬化性樹脂である。導電粒子は、例えば、銀粒子、ニッケル粒子、金粒子または銅粒子のような金属粒子である。導電粒子の形状は、球に限らず、鱗片形状であってもよい。導電粒子は、例えば、１μｍ以上１０μｍ以下の直径を有している。 The conductive adhesive 40 includes a resin and conductive particles dispersed in the resin. The resin contained in the conductive adhesive 40 is, for example, a thermosetting resin such as an epoxy resin. The conductive particles are, for example, metal particles such as silver particles, nickel particles, gold particles or copper particles. The shape of the conductive particles is not limited to a sphere, but may be a scale shape. The conductive particles have a diameter of, for example, 1 μm or more and 10 μm or less.

導電性接着剤４０における導電粒子の含有率は、例えば、８０重量％以上である。そのため、導電性接着剤４０の熱伝導率を増加させることができるとともに、導電性接着剤４０の電気抵抗率を減少させることができる。導電性接着剤４０は、第１導電性接着剤部分４０ａと、第２導電性接着剤部分４０ｂとを含む。 The content of the conductive particles in the conductive adhesive 40 is, for example, 80% by weight or more. Therefore, the thermal conductivity of the conductive adhesive 40 can be increased, and the electrical resistivity of the conductive adhesive 40 can be decreased. Conductive adhesive 40 includes a first conductive adhesive portion 40a and a second conductive adhesive portion 40b.

第１導電性接着剤部分４０ａは、リードフレーム１１の主面１１ａの平面視において、半導体素子２０に覆われている。リードフレーム１１の主面１１ａの平面視において、第１導電性接着剤部分４０ａは、半導体素子２０の外周の内側にある。第１導電性接着剤部分４０ａは、リードフレーム１１の主面１１ａと半導体素子２０の裏面２０ａとの間にある。 The first conductive adhesive portion 40a is covered with the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. In a plan view of the main surface 11 a of the lead frame 11 , the first conductive adhesive portion 40 a is located inside the outer periphery of the semiconductor element 20 . The first conductive adhesive portion 40a is located between the main surface 11a of the lead frame 11 and the back surface 20a of the semiconductor element 20.

第１導電性接着剤部分４０ａの厚さｔ1は、例えば、５μｍ以上である。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、１０μｍ以上であってもよい。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、３０μｍ以下である。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、２０μｍ以下であってもよい。第１導電性接着剤部分４０ａの厚さｔ1は、リードフレーム１１の主面１１ａの法線方向における第１導電性接着剤部分４０ａの長さである。The thickness t 1 of the first conductive adhesive portion 40a is, for example, 5 μm or more. The thickness t 1 of the first conductive adhesive portion 40a may be, for example, 10 μm or more. The thickness t 1 of the first conductive adhesive portion 40a is, for example, 30 μm or less. The thickness t 1 of the first conductive adhesive portion 40a may be, for example, 20 μm or less. The thickness t 1 of the first conductive adhesive portion 40a is the length of the first conductive adhesive portion 40a in the normal direction of the main surface 11a of the lead frame 11.

第２導電性接着剤部分４０ｂは、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している。リードフレーム１１の主面１１ａの平面視において、第２導電性接着剤部分４０ｂは、半導体素子２０の外周の外側にある。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。 The second conductive adhesive portion 40b is exposed from the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. In a plan view of the main surface 11 a of the lead frame 11 , the second conductive adhesive portion 40 b is located outside the outer periphery of the semiconductor element 20 . The second conductive adhesive portion 40b includes a first protrusion 42 spaced apart from the side surface 20c of the semiconductor element 20 and a recess 43 between the side surface 20c of the semiconductor element 20 and the first protrusion 42.

リードフレーム１１の主面１１ａの平面視において、第１突起４２は、半導体素子２０の外周に沿って延在している。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の６０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の８０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の全外周の長さにわたって、半導体素子２０のまわりに延在してもよい。 In a plan view of the main surface 11 a of the lead frame 11 , the first protrusion 42 extends along the outer periphery of the semiconductor element 20 . The first protrusion 42 extends around the semiconductor element 20 over a length of 50% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The first protrusion 42 may extend around the semiconductor element 20 over a length of 60% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The first protrusion 42 may extend around the semiconductor element 20 over a length of 80% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The first protrusion 42 may extend around the semiconductor element 20 over the entire outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 .

リードフレーム１１の主面１１ａの平面視において、凹部４３は、半導体素子２０の外周に沿って延在している。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の６０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の８０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の全外周の長さにわたって、半導体素子２０のまわりに延在してもよい。 In a plan view of the main surface 11 a of the lead frame 11 , the recess 43 extends along the outer periphery of the semiconductor element 20 . The recess 43 extends around the semiconductor element 20 over a length of 50% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The recess 43 may extend around the semiconductor element 20 over a length of 60% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The recess 43 may extend around the semiconductor element 20 over a length of 80% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The recess 43 may extend around the semiconductor element 20 over the entire outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 .

第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。特定的には、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。具体的には、第１突起４２は、辺２６ａの中央部に対向している。第１突起４２は、辺２６ｂの中央部に対向している。第１突起４２は、辺２６ｃの中央部に対向している。第１突起４２は、辺２６ｄの中央部に対向している。本明細書において、辺の中央部は、辺の長さ方向において辺を三等分した場合の辺の中央部分を意味する。 The first protrusion 42 faces the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the first protrusion 42 faces the center portions of all of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the first protrusion 42 faces the center of the side 26a. The first protrusion 42 faces the center of the side 26b. The first protrusion 42 faces the center of the side 26c. The first protrusion 42 faces the center of the side 26d. In this specification, the central part of a side means the central part of a side when the side is divided into three equal parts in the length direction of the side.

凹部４３は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。特定的には、凹部４３は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。具体的には、凹部４３は、辺２６ａの中央部に対向している。凹部４３は、辺２６ｂの中央部に対向している。凹部４３は、辺２６ｃの中央部に対向している。凹部４３は、辺２６ｄの中央部に対向している。凹部４３は、封止部材３６によって充填されている。 The recess 43 faces the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the recessed portion 43 faces the center portions of all of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the recess 43 faces the center of the side 26a. The recess 43 faces the center of the side 26b. The recess 43 faces the center of the side 26c. The recess 43 faces the center of the side 26d. The recess 43 is filled with a sealing member 36.

図４を参照して、第１突起４２の高さｈ1は、第１導電性接着剤部分４０ａの厚さｔ1の２倍以上である。第１突起４２の高さｈ1は、リードフレーム１１の主面１１ａの法線方向における、凹部４３の底部から第１突起４２の頂部までの長さである。Referring to FIG. 4, the height h 1 of the first protrusion 42 is more than twice the thickness t 1 of the first conductive adhesive portion 40a. The height h 1 of the first protrusion 42 is the length from the bottom of the recess 43 to the top of the first protrusion 42 in the normal direction of the main surface 11a of the lead frame 11.

第１突起４２は、半導体素子２０の少なくとも一つの角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部において、より高く形成されている。特定的には、第１突起４２は、半導体素子２０の全ての角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの全ての中央部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。 The first protrusion 42 is formed higher at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d than at least one corner of the semiconductor element 20. Specifically, the first protrusion 42 is formed higher at the center of all the sides 26a, 26b, 26c, and 26d than at all the corners of the semiconductor element 20. At least one corner of the semiconductor element 20 is an end of at least one of the plurality of sides 26a, 26b, 26c, and 26d.

具体的には、第１突起４２は、半導体素子２０の角部２７ａより、辺２６ａの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｂより、辺２６ａの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｂより、辺２６ｂの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｃより、辺２６ｂの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｃより、辺２６ｃの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｄより、辺２６ｃの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｄより、辺２６ｄの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ａより、辺２６ｄの中央部において、より高く形成されている。 Specifically, the first protrusion 42 is formed higher at the center of the side 26a than at the corner 27a of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26a than at the corner 27b of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26b than at the corner 27b of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26b than at the corner 27c of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26c than at the corner 27c of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26c than at the corner 27d of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26d than at the corner 27d of the semiconductor element 20. The first protrusion 42 is formed higher at the center of the side 26d than at the corner 27a of the semiconductor element 20.

第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃに接触している第２突起４４をさらに含んでもよい。凹部４３は、第１突起４２と第２突起４４との間に形成されている。第１突起４２は、第２突起４４より厚くてもよい。すなわち、図４を参照して、第１突起４２の厚さｄ1は、第２突起４４の厚さｄ2より大きくてもよい。第１突起４２の厚さｄ1は、リードフレーム１１の主面１１ａの法線方向における、リードフレーム１１の主面１１ａから第１突起４２の頂部までの長さである。第２突起４４の厚さｄ2は、リードフレーム１１の主面１１ａの法線方向における、リードフレーム１１の主面１１ａから第２突起４４の頂部までの長さである。The second conductive adhesive portion 40b may further include a second protrusion 44 in contact with the side surface 20c of the semiconductor element 20. The recess 43 is formed between the first protrusion 42 and the second protrusion 44. The first protrusion 42 may be thicker than the second protrusion 44. That is, referring to FIG. 4, the thickness d 1 of the first protrusion 42 may be greater than the thickness d 2 of the second protrusion 44. The thickness d 1 of the first projection 42 is the length from the main surface 11 a of the lead frame 11 to the top of the first projection 42 in the normal direction to the main surface 11 a of the lead frame 11 . The thickness d 2 of the second projection 44 is the length from the main surface 11 a of the lead frame 11 to the top of the second projection 44 in the normal direction to the main surface 11 a of the lead frame 11 .

第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の高さＨ（図４を参照）の０．５倍以上の長さにわたって、半導体素子２０の側面２０ｃに接触してもよい。そのため、半導体素子２０において発生する熱は、半導体素子２０の側面２０ｃから、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の高さＨ未満の長さにわたって、半導体素子２０の側面２０ｃに接触してもよい。そのため、導電性接着剤４０が、第１電極２２、第２電極２３及びガードリング２４が形成されている半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。本明細書において、半導体素子２０の高さＨは、リードフレーム１１の主面１１ａの法線方向における半導体素子２０のおもて面２０ｂと半導体素子２０の裏面２０ａとの間の距離である。 The second protrusion 44 is attached to the side surface 20c of the semiconductor element 20 over a length of 0.5 times or more the height H of the semiconductor element 20 (see FIG. 4) in the normal direction of the main surface 11a of the lead frame 11. May be contacted. Therefore, heat generated in the semiconductor element 20 can be efficiently dissipated from the side surface 20c of the semiconductor element 20 to the lead frame 11 via the conductive adhesive 40. The second protrusion 44 may contact the side surface 20c of the semiconductor element 20 over a length less than the height H of the semiconductor element 20 in the normal direction of the main surface 11a of the lead frame 11. Therefore, the conductive adhesive 40 adheres to the front surface 20b of the semiconductor element 20 on which the first electrode 22, the second electrode 23, and the guard ring 24 are formed, and dielectric breakdown occurs in the semiconductor element 20. This can be prevented. In this specification, the height H of the semiconductor element 20 is the distance between the front surface 20b of the semiconductor element 20 and the back surface 20a of the semiconductor element 20 in the normal direction to the main surface 11a of the lead frame 11.

封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。封止部材３６は、たとえば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、フッ素系樹脂、イソシアネート系樹脂、シリコーン樹脂またはこれらの組み合わせからなる群から選択される絶縁樹脂材料で形成されている。封止部材３６と導電性接着剤４０との間の接着強度は、封止部材３６と半導体素子２０との間の接着強度より大きい。例えば、封止部材３６は、導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されてもよい。そのため、封止部材３６と導電性接着剤４０との間の接着強度が増加して、封止部材３６と半導体素子２０との間の接着強度より大きくなる。本明細書において、封止部材３６が導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されていることは、封止部材３６の樹脂のうちモル分率が最大のモノマー材料が、導電性接着剤４０に含まれる樹脂のうちモル分率が最大のモノマー材料と同じであることを意味する。例えば、封止部材３６がエポキシ樹脂で形成されており、かつ、導電性接着剤４０に含まれる樹脂がエポキシ樹脂であるとき、封止部材３６は、導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されていると言える。 The sealing member 36 seals a part of the lead frame 11, the conductive adhesive 40, and the semiconductor element 20. The sealing member 36 is made of, for example, an insulating resin material selected from the group consisting of epoxy resin, polyimide resin, polyamide resin, polyamideimide resin, fluorine resin, isocyanate resin, silicone resin, or a combination thereof. . The adhesive strength between the sealing member 36 and the conductive adhesive 40 is greater than the adhesive strength between the sealing member 36 and the semiconductor element 20. For example, the sealing member 36 may be formed of the same type of resin as the resin contained in the conductive adhesive 40. Therefore, the adhesive strength between the sealing member 36 and the conductive adhesive 40 increases and becomes greater than the adhesive strength between the sealing member 36 and the semiconductor element 20. In this specification, the fact that the sealing member 36 is formed of the same type of resin as the resin contained in the conductive adhesive 40 means that the monomer material with the largest molar fraction of the resin of the sealing member 36 is This means that the mole fraction of the resin contained in the conductive adhesive 40 is the same as that of the monomer material with the largest value. For example, when the sealing member 36 is made of epoxy resin and the resin contained in the conductive adhesive 40 is an epoxy resin, the sealing member 36 is made of the same resin as the conductive adhesive 40. It can be said that it is made of different types of resin.

封止部材３６のうち凹部４３を充填している部分は、封止部材３６のアンカー部であり、導電性接着剤４０に対する封止部材３６のアンカーとして機能する。導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、以下の理由により、導電性接着剤４０が半導体素子２０から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。半導体装置１の信頼性が向上され得る。 The portion of the sealing member 36 that fills the recess 43 is an anchor portion of the sealing member 36 and functions as an anchor of the sealing member 36 with respect to the conductive adhesive 40. The adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. Therefore, for the following reasons, the conductive adhesive 40 can be prevented from peeling off from the semiconductor element 20, and the conductive adhesive 40 can be prevented from cracking. The reliability of the semiconductor device 1 can be improved.

一般に、半導体素子２０の第１熱膨張係数は、導電性接着剤４０の第２熱膨張係数より小さく、かつ、封止部材３６の第３熱膨張係数より小さい。半導体素子２０の第１熱膨張係数と導電性接着剤４０の第２熱膨張係数との間の差は、導電性接着剤４０の第２熱膨張係数と封止部材３６の第３熱膨張係数との間の差より大きい。半導体素子２０の第１熱膨張係数と封止部材３６の第３熱膨張係数との間の差は、導電性接着剤４０の第２熱膨張係数と封止部材３６の第３熱膨張係数との間の差より大きい。 Generally, the first coefficient of thermal expansion of the semiconductor element 20 is smaller than the second coefficient of thermal expansion of the conductive adhesive 40 and smaller than the third coefficient of thermal expansion of the sealing member 36. The difference between the first coefficient of thermal expansion of the semiconductor element 20 and the second coefficient of thermal expansion of the conductive adhesive 40 is the second coefficient of thermal expansion of the conductive adhesive 40 and the third coefficient of thermal expansion of the sealing member 36. greater than the difference between The difference between the first coefficient of thermal expansion of the semiconductor element 20 and the third coefficient of thermal expansion of the sealing member 36 is the second coefficient of thermal expansion of the conductive adhesive 40 and the third coefficient of thermal expansion of the sealing member 36. greater than the difference between

そのため、封止部材３６が導電性接着剤４０から剥がれると、半導体装置１の動作時に、半導体素子２０の第１熱膨張係数と封止部材３６の第３熱膨張係数との間の差に起因して、封止部材３６が半導体素子２０から剥がれ易くなる。半導体装置１の動作時に、半導体素子２０の第１熱膨張係数と導電性接着剤４０の第２熱膨張係数との間の差に起因する大きな熱応力が、導電性接着剤４０に印加される。導電性接着剤４０は、半導体素子２０から剥がれ易くなる。また、導電性接着剤４０にクラックが発生し易くなる。 Therefore, when the sealing member 36 is peeled off from the conductive adhesive 40, the difference between the first coefficient of thermal expansion of the semiconductor element 20 and the third coefficient of thermal expansion of the sealing member 36 occurs during operation of the semiconductor device 1. As a result, the sealing member 36 is easily peeled off from the semiconductor element 20. During operation of the semiconductor device 1, a large thermal stress is applied to the conductive adhesive 40 due to the difference between the first coefficient of thermal expansion of the semiconductor element 20 and the second coefficient of thermal expansion of the conductive adhesive 40. . The conductive adhesive 40 is easily peeled off from the semiconductor element 20. Moreover, cracks are likely to occur in the conductive adhesive 40.

これに対し、本実施の形態では、封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、半導体装置１の動作時に、封止部材３６は導電性接着剤４０に密着し続ける。そして、半導体装置１の動作時に、封止部材３６は半導体素子２０にも密着し続ける。封止部材３６が半導体素子２０に密着し続け、かつ、封止部材３６の第３熱膨張係数は、半導体素子２０の第１熱膨張係数より大きいため、封止部材３６は、半導体素子２０の実効的な熱膨張係数を増加させる。半導体素子２０と導電性接着剤４０との間の熱膨張係数差に起因して導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。半導体装置１の信頼性が向上され得る。 On the other hand, in this embodiment, since the sealing member 36 is filled in the recess 43 of the conductive adhesive 40, the adhesive strength between the conductive adhesive 40 and the sealing member 36 is increased. Therefore, the sealing member 36 remains in close contact with the conductive adhesive 40 during operation of the semiconductor device 1. Then, during operation of the semiconductor device 1, the sealing member 36 continues to be in close contact with the semiconductor element 20. Since the sealing member 36 continues to be in close contact with the semiconductor element 20 and the third coefficient of thermal expansion of the sealing member 36 is larger than the first coefficient of thermal expansion of the semiconductor element 20, the sealing member 36 remains in close contact with the semiconductor element 20. Increase the effective coefficient of thermal expansion. Thermal stress applied to the conductive adhesive 40 due to the difference in thermal expansion coefficient between the semiconductor element 20 and the conductive adhesive 40 is reduced. The conductive adhesive 40 can be prevented from peeling off from the semiconductor element 20, and the conductive adhesive 40 can be prevented from cracking. The reliability of the semiconductor device 1 can be improved.

図５から図１０を参照して、実施の形態１の半導体装置１の製造方法を説明する。
図５及び図６に示されるように、本実施の形態の半導体装置１の製造方法は、リードフレーム１１の主面１１ａ上に導電性ペースト４０ｐを供給すること（Ｓ１）を備える。導電性ペースト４０ｐは、リードフレーム１１の主面１１ａ上に塗布されてもよいし、ノズル（図示せず）からリードフレーム１１の主面１１ａ上に吐出されてもよい。リードフレーム１１の主面１１ａの平面視において、導電性ペースト４０ｐの面積は、半導体素子２０の面積よりも小さい。A method for manufacturing the semiconductor device 1 of the first embodiment will be described with reference to FIGS. 5 to 10.
As shown in FIGS. 5 and 6, the method for manufacturing the semiconductor device 1 of this embodiment includes supplying a conductive paste 40p onto the main surface 11a of the lead frame 11 (S1). The conductive paste 40p may be applied onto the main surface 11a of the lead frame 11, or may be discharged onto the main surface 11a of the lead frame 11 from a nozzle (not shown). In a plan view of the main surface 11a of the lead frame 11, the area of the conductive paste 40p is smaller than the area of the semiconductor element 20.

導電性ペースト４０ｐは、樹脂と、樹脂中に分散されている導電粒子とを含む。樹脂は、例えば、エポキシ樹脂のような熱硬化性樹脂である。導電粒子は、例えば、銀粒子、ニッケル粒子、金粒子または銅粒子のような金属粒子である。 The conductive paste 40p includes a resin and conductive particles dispersed in the resin. The resin is, for example, a thermosetting resin such as an epoxy resin. The conductive particles are, for example, metal particles such as silver particles, nickel particles, gold particles or copper particles.

導電性ペースト４０ｐは、例えば、４．０以上のチキソ比を有している。チキソ比は、η0.5／η5.0によって与えられる。η5.0は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第１粘度を表す。η0.5は、Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第２粘度を表す。導電性ペースト４０ｐの第２粘度は、例えば、１００Ｐａ・ｓ以上である。導電性ペースト４０ｐの第２粘度は、１５０Ｐａ・ｓ以上であってもよく、２００Ｐａ・ｓ以上であってもよい。導電性ペースト４０ｐの第２粘度が増加するにつれて、第１突起４２の高さｈ1をより大きくすることができる。The conductive paste 40p has, for example, a thixometry ratio of 4.0 or more. The thixotropic ratio is given by η 0.5 /η 5.0 . η 5.0 represents the first viscosity of the conductive paste 40p measured using an E-type viscometer at a temperature of 25° C. and a rotation speed of 5.0 rpm. η 0.5 represents the second viscosity of the conductive paste 40p measured using an E-type viscometer at a temperature of 25° C. and a rotation speed of 0.5 rpm. The second viscosity of the conductive paste 40p is, for example, 100 Pa·s or more. The second viscosity of the conductive paste 40p may be 150 Pa·s or more, or may be 200 Pa·s or more. As the second viscosity of the conductive paste 40p increases, the height h 1 of the first protrusion 42 can be made larger.

図５から図９に示されるように、本実施の形態の半導体装置１の製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させること（Ｓ２）を備える。そのため、導電性ペースト４０ｐの一部が、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられる。 As shown in FIGS. 5 to 9, the method for manufacturing the semiconductor device 1 of this embodiment includes moving the semiconductor element 20 toward the main surface 11a of the lead frame 11 (S2). Therefore, a part of the conductive paste 40p is pushed and spread outside the outer periphery of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11.

具体的には、図６に示されるように、半導体素子２０は、吸着コレットのような保持具５０に保持される。保持具５０を移動させて、半導体素子２０を導電性ペースト４０ｐの上方に移動させる。リードフレーム１１の主面１１ａの平面視において、導電性ペースト４０ｐの全体は、半導体素子２０によって覆われている。すなわち、リードフレーム１１の主面１１ａの平面視において、リードフレーム１１の主面１１ａ上に供給された導電性ペースト４０ｐの全ての外周は、半導体素子２０の外周の内側にある。 Specifically, as shown in FIG. 6, the semiconductor element 20 is held by a holder 50 such as a suction collet. The holder 50 is moved to move the semiconductor element 20 above the conductive paste 40p. In a plan view of the main surface 11a of the lead frame 11, the entire conductive paste 40p is covered with the semiconductor element 20. That is, in a plan view of the main surface 11 a of the lead frame 11 , the entire outer periphery of the conductive paste 40 p supplied onto the main surface 11 a of the lead frame 11 is inside the outer periphery of the semiconductor element 20 .

図６から図９に示されるように、保持具５０をリードフレーム１１の主面１１ａに向けて移動させて、保持具５０に保持されている半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させる。半導体素子２０の移動速度は、例えば、１０ｍｍ／ｓ以上３０ｍｍ／ｓである。図７に示されるように、半導体素子２０の裏面２０ａが導電性ペースト４０ｐに接触する。導電性ペースト４０ｐは、高いチキソ比（例えば、４．０以上のチキソ比）を有しており、かつ、半導体素子２０の移動速度が大きい。そのため、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させており、かつ、半導体素子２０が導電性ペースト４０ｐに接触している間、導電性ペースト４０ｐの粘度は相対的に低い。半導体素子２０の移動速度が１０ｍｍ／ｓ以上である場合には、半導体素子２０の移動中における導電性ペースト４０ｐの粘度をより確実に低くすることができる。 As shown in FIGS. 6 to 9, the holder 50 is moved toward the main surface 11a of the lead frame 11, and the semiconductor element 20 held by the holder 50 is moved toward the main surface 11a of the lead frame 11. and move it. The moving speed of the semiconductor element 20 is, for example, 10 mm/s or more and 30 mm/s. As shown in FIG. 7, the back surface 20a of the semiconductor element 20 contacts the conductive paste 40p. The conductive paste 40p has a high thixotropic ratio (for example, a thixotropic ratio of 4.0 or more) and allows the semiconductor element 20 to move at a high speed. Therefore, while the semiconductor element 20 is being moved toward the main surface 11a of the lead frame 11 and the semiconductor element 20 is in contact with the conductive paste 40p, the viscosity of the conductive paste 40p is relatively low. When the moving speed of the semiconductor element 20 is 10 mm/s or more, the viscosity of the conductive paste 40p can be lowered more reliably while the semiconductor element 20 is moving.

それから、図８に示されるように、導電性ペースト４０ｐの一部は、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられる。図８に示されるように、半導体素子２０の外周の外側において、導電性ペースト４０ｐは、リードフレーム１１の主面１１ａに沿って半導体素子２０から遠ざかる方向に拡がるとともに、リードフレーム１１の主面１１ａに垂直な方向に膨らむ。 Then, as shown in FIG. 8, a part of the conductive paste 40p is pushed and spread outside the outer periphery of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. As shown in FIG. 8, on the outside of the outer periphery of the semiconductor element 20, the conductive paste 40p spreads along the main surface 11a of the lead frame 11 in a direction away from the semiconductor element 20, and also spreads along the main surface 11a of the lead frame 11. expands in the direction perpendicular to .

それから、図９に示されるように、導電性ペースト４０ｐの一部は、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側にさらに押し拡げられる。こうして、導電性ペースト４０ｐに、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とが形成される。図９に示されるように、導電性ペースト４０ｐの一部は、半導体素子２０の側面２０ｃに這い上がってもよい。こうして、導電性ペースト４０ｐに、半導体素子２０の側面２０ｃに接触している第２突起４４が形成される。凹部４３は、第１突起４２と第２突起４４との間に形成される。 Then, as shown in FIG. 9, a portion of the conductive paste 40p is further pushed out to the outside of the outer periphery of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. In this way, the first protrusion 42 spaced apart from the side surface 20c of the semiconductor element 20 and the recess 43 between the side surface 20c of the semiconductor element 20 and the first protrusion 42 are formed in the conductive paste 40p. As shown in FIG. 9, a portion of the conductive paste 40p may creep up onto the side surface 20c of the semiconductor element 20. In this way, the second protrusion 44 that is in contact with the side surface 20c of the semiconductor element 20 is formed on the conductive paste 40p. The recess 43 is formed between the first protrusion 42 and the second protrusion 44 .

それから、図５及び図１０に示されるように、本実施の形態の半導体装置１の製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることを停止すること（Ｓ３）を備える。具体的には、保持具５０をリードフレーム１１の主面１１ａに向けて移動させることを停止する。導電性ペースト４０ｐは、高いチキソ比（例えば、４．０以上のチキソ比）を有している。そのため、リードフレーム１１の主面１１ａに向けた半導体素子２０の移動を停止させることにより、導電性ペースト４０ｐの粘度が急激に増加する。導電性ペースト４０ｐの形状の変化が停止する。 Then, as shown in FIGS. 5 and 10, the method for manufacturing the semiconductor device 1 of this embodiment includes stopping the movement of the semiconductor element 20 toward the main surface 11a of the lead frame 11 (S3). Equipped with. Specifically, the movement of the holder 50 toward the main surface 11a of the lead frame 11 is stopped. The conductive paste 40p has a high thixotropic ratio (for example, a thixotropic ratio of 4.0 or more). Therefore, by stopping the movement of the semiconductor element 20 toward the main surface 11a of the lead frame 11, the viscosity of the conductive paste 40p increases rapidly. The shape of the conductive paste 40p stops changing.

図５に示されるように、本実施の形態の半導体装置１の製造方法は、導電性ペースト４０ｐを硬化させること（Ｓ４）を備える。導電性ペースト４０ｐに含まれる樹脂が、例えば、熱硬化性樹脂である場合には、導電性ペースト４０ｐに熱を印加する。導電性ペースト４０ｐは硬化されて、導電性接着剤４０になる。具体的には、導電性ペースト４０ｐの第１突起４２は、導電性接着剤４０の第１突起４２になる。導電性ペースト４０ｐの凹部４３は、導電性接着剤４０の凹部４３になる。導電性ペースト４０ｐの第２突起４４は、導電性接着剤４０の第２突起４４になる。 As shown in FIG. 5, the method for manufacturing the semiconductor device 1 of this embodiment includes curing the conductive paste 40p (S4). When the resin contained in the conductive paste 40p is, for example, a thermosetting resin, heat is applied to the conductive paste 40p. The conductive paste 40p is cured to become a conductive adhesive 40. Specifically, the first protrusion 42 of the conductive paste 40p becomes the first protrusion 42 of the conductive adhesive 40. The recess 43 of the conductive paste 40p becomes the recess 43 of the conductive adhesive 40. The second protrusion 44 of the conductive paste 40p becomes the second protrusion 44 of the conductive adhesive 40.

図５に示されるように、本実施の形態の半導体装置１の製造方法は、封止部材３６を設けること（Ｓ５）を備える。封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。例えば、トランスファーモールド法またはコンプレッションモールド法を用いて、封止部材３６は形成される。導電性接着剤４０の凹部４３は、封止部材３６によって充填される。 As shown in FIG. 5, the method for manufacturing the semiconductor device 1 of this embodiment includes providing a sealing member 36 (S5). The sealing member 36 seals a part of the lead frame 11, the conductive adhesive 40, and the semiconductor element 20. For example, the sealing member 36 is formed using a transfer molding method or a compression molding method. The recess 43 of the conductive adhesive 40 is filled with the sealing member 36.

工程Ｓ１から工程Ｓ３の間、リードフレーム１１は冷却プレート（図示せず）上に載置されてもよい。リードフレーム１１を冷却プレート上に載置することによって、リードフレーム１１上の導電性ペースト４０ｐの粘度が増加する。第１突起４２の高さｈ1（図４を参照）を増加させて、導電性接着剤４０と封止部材３６との間の接着強度を増加させることができる。Between steps S1 and S3, the lead frame 11 may be placed on a cooling plate (not shown). By placing the lead frame 11 on the cooling plate, the viscosity of the conductive paste 40p on the lead frame 11 increases. By increasing the height h 1 (see FIG. 4) of the first protrusion 42, the adhesive strength between the conductive adhesive 40 and the sealing member 36 can be increased.

図１１を参照して、本実施の形態の変形例の半導体装置１ａを説明する。半導体装置１ａでは、導電性接着剤４０に第２突起４４が形成されていない。導電性ペースト４０ｐの粘度または半導体素子２０の移動速度に応じて、導電性接着剤４０に第２突起４４を形成しないことができる。 Referring to FIG. 11, a semiconductor device 1a according to a modification of this embodiment will be described. In the semiconductor device 1a, the second protrusion 44 is not formed on the conductive adhesive 40. The second protrusion 44 may not be formed on the conductive adhesive 40 depending on the viscosity of the conductive paste 40p or the moving speed of the semiconductor element 20.

本実施の形態の半導体装置１，１ａ及びその製造方法の効果を説明する。
本実施の形態の半導体装置１，１ａは、リードフレーム１１と、導電性接着剤４０と、半導体素子２０と、封止部材３６とを備える。リードフレーム１１は、主面１１ａを含む。導電性接着剤４０は、樹脂と、樹脂中に分散されている導電粒子とを含む。半導体素子２０は、導電性接着剤４０を用いて、リードフレーム１１の主面１１ａ上に固定されている。封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。導電性接着剤４０は、リードフレーム１１の主面１１ａの平面視において半導体素子２０に覆われている第１導電性接着剤部分４０ａと、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している第２導電性接着剤部分４０ｂとを含む。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は、封止部材３６によって充填されている。The effects of the semiconductor devices 1 and 1a of this embodiment and the manufacturing method thereof will be explained.
The semiconductor devices 1 and 1a of this embodiment include a lead frame 11, a conductive adhesive 40, a semiconductor element 20, and a sealing member 36. Lead frame 11 includes a main surface 11a. The conductive adhesive 40 includes a resin and conductive particles dispersed in the resin. The semiconductor element 20 is fixed onto the main surface 11a of the lead frame 11 using a conductive adhesive 40. The sealing member 36 seals a part of the lead frame 11, the conductive adhesive 40, and the semiconductor element 20. The semiconductor element 20 includes a back surface 20a facing the main surface 11a of the lead frame 11, a front surface 20b opposite to the back surface 20a, and a side surface 20c connecting the back surface 20a and the front surface 20b. The conductive adhesive 40 covers a first conductive adhesive portion 40a covered with the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11, and a first conductive adhesive portion 40a covered with the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. and a second conductive adhesive portion 40b exposed from the second conductive adhesive portion 40b. The second conductive adhesive portion 40b includes a first protrusion 42 spaced apart from the side surface 20c of the semiconductor element 20 and a recess 43 between the side surface 20c of the semiconductor element 20 and the first protrusion 42. The first protrusion 42 extends around the semiconductor element 20 over a length of 50% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The recess 43 is filled with a sealing member 36.

封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度は増加する。そのため、半導体装置１，１ａの動作時に、封止部材３６は導電性接着剤４０に密着し続けるとともに、封止部材３６は半導体素子２０に密着し続ける。半導体装置１，１ａの動作時に、導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。半導体装置１，１ａの信頼性が向上され得る。 Since the sealing member 36 is filled in the recess 43 of the conductive adhesive 40, the adhesive strength between the conductive adhesive 40 and the sealing member 36 is increased. Therefore, during operation of the semiconductor devices 1 and 1a, the sealing member 36 continues to be in close contact with the conductive adhesive 40, and the sealing member 36 continues to be in close contact with the semiconductor element 20. Thermal stress applied to the conductive adhesive 40 during operation of the semiconductor devices 1 and 1a is reduced. Peeling of the conductive adhesive 40 from the semiconductor element 20 and generation of cracks in the conductive adhesive 40 can be prevented. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａでは、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。 In the semiconductor devices 1 and 1a of this embodiment, the outer periphery of the semiconductor element 20 is formed by a plurality of sides 26a, 26b, 26c, and 26d. The first protrusion 42 faces the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａでは、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。 In the semiconductor devices 1 and 1a of this embodiment, the outer periphery of the semiconductor element 20 is formed by a plurality of sides 26a, 26b, 26c, and 26d. The first protrusion 42 faces the center portions of all of the plurality of sides 26a, 26b, 26c, and 26d. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａでは、第１突起４２の第１高さ（高さｈ1）は、第１導電性接着剤部分４０ａの厚さｔ1の２倍以上である。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。In the semiconductor devices 1 and 1a of this embodiment, the first height (height h 1 ) of the first protrusion 42 is twice or more the thickness t 1 of the first conductive adhesive portion 40a. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａでは、第１導電性接着剤部分４０ａの厚さｔ1は、５μｍ以上３０μｍ以下である。In the semiconductor devices 1 and 1a of this embodiment, the thickness t 1 of the first conductive adhesive portion 40a is 5 μm or more and 30 μm or less.

第１導電性接着剤部分４０ａの厚さｔ1は、５μｍ以上である。そのため、第１導電性接着剤部分４０ａに熱応力が印加されても、第１導電性接着剤部分４０ａがリードフレーム１１及び半導体素子２０から剥がれることと、第１導電性接着剤部分４０ａにクラックが発生することとが防止され得る。第１導電性接着剤部分４０ａの厚さｔ1は、３０μｍ以下である。そのため、第１導電性接着剤部分４０ａの熱抵抗及び電気抵抗は減少する。半導体装置１，１ａの動作時に半導体素子２０から発生する熱は、半導体素子２０の裏面２０ａから、第１導電性接着剤部分４０ａを介して、リードフレーム１１に効率的に放散され得る。半導体装置１，１ａの信頼性が向上され得る。また、半導体素子２０により多くの電流を流すことができる。半導体装置１，１ａの電力容量を増加させることができる。The thickness t 1 of the first conductive adhesive portion 40a is 5 μm or more. Therefore, even if thermal stress is applied to the first conductive adhesive portion 40a, the first conductive adhesive portion 40a may peel off from the lead frame 11 and the semiconductor element 20, and cracks may occur in the first conductive adhesive portion 40a. can be prevented from occurring. The thickness t 1 of the first conductive adhesive portion 40a is 30 μm or less. Therefore, the thermal resistance and electrical resistance of the first conductive adhesive portion 40a are reduced. Heat generated from the semiconductor element 20 during operation of the semiconductor devices 1, 1a can be efficiently dissipated from the back surface 20a of the semiconductor element 20 to the lead frame 11 via the first conductive adhesive portion 40a. The reliability of semiconductor devices 1 and 1a can be improved. Further, more current can flow through the semiconductor element 20. The power capacity of semiconductor devices 1 and 1a can be increased.

本実施の形態の半導体装置１では、第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃに接触している第２突起４４をさらに含む。凹部４３は、第１突起４２と第２突起４４との間に形成されている。そのため、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の側面２０ｃから、第２導電性接着剤部分４０ｂを介して、リードフレーム１１に効率的に放散され得る。半導体装置１の信頼性が向上され得る。 In the semiconductor device 1 of this embodiment, the second conductive adhesive portion 40b further includes a second protrusion 44 that is in contact with the side surface 20c of the semiconductor element 20. The recess 43 is formed between the first protrusion 42 and the second protrusion 44. Therefore, heat generated from the semiconductor element 20 during operation of the semiconductor device 1 can be efficiently dissipated from the side surface 20c of the semiconductor element 20 to the lead frame 11 via the second conductive adhesive portion 40b. The reliability of the semiconductor device 1 can be improved.

本実施の形態の半導体装置１では、第１突起４２は、第２突起４４より厚い。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１の信頼性が向上され得る。 In the semiconductor device 1 of this embodiment, the first protrusion 42 is thicker than the second protrusion 44. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of the semiconductor device 1 can be improved.

本実施の形態の半導体装置１では、第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の０．５倍以上１．０倍未満の長さにわたって、半導体素子２０の側面２０ｃに接触している。 In the semiconductor device 1 of the present embodiment, the second protrusion 44 has a height 1.5 times or more the second height (height H) of the semiconductor element 20 in the normal direction of the main surface 11a of the lead frame 11. It is in contact with the side surface 20c of the semiconductor element 20 over a length less than 0 times.

第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の０．５倍以上の長さにわたって、半導体素子２０の側面２０ｃに接触している。そのため、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の側面２０ｃから、第２導電性接着剤部分４０ｂを介して、リードフレーム１１に効率的に放散され得る。また、第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の１．０倍未満の長さにわたって、半導体素子２０の側面２０ｃに接触している。そのため、導電性接着剤４０が、半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。半導体装置１の信頼性が向上され得る。 The second protrusion 44 is attached to the side surface 20c of the semiconductor element 20 over a length of 0.5 times or more the second height (height H) of the semiconductor element 20 in the normal direction of the main surface 11a of the lead frame 11. are in contact. Therefore, heat generated from the semiconductor element 20 during operation of the semiconductor device 1 can be efficiently dissipated from the side surface 20c of the semiconductor element 20 to the lead frame 11 via the second conductive adhesive portion 40b. Further, the second protrusion 44 extends from the side surface of the semiconductor element 20 over a length less than 1.0 times the second height (height H) of the semiconductor element 20 in the normal direction of the main surface 11 a of the lead frame 11 . It is in contact with 20c. Therefore, it is possible to prevent the conductive adhesive 40 from adhering to the front surface 20b of the semiconductor element 20 and causing dielectric breakdown in the semiconductor element 20. The reliability of the semiconductor device 1 can be improved.

本実施の形態の半導体装置１，１ａでは、導電性接着剤と封止部材との間の接着強度は、封止部材と半導体素子との間の接着強度より大きい。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１の信頼性が向上され得る。 In the semiconductor devices 1 and 1a of this embodiment, the adhesive strength between the conductive adhesive and the sealing member is greater than the adhesive strength between the sealing member and the semiconductor element. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of the semiconductor device 1 can be improved.

本実施の形態の半導体装置１，１ａでは、封止部材は、樹脂と同じ種類の樹脂で形成されている。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。 In the semiconductor devices 1 and 1a of this embodiment, the sealing member is made of the same type of resin. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａでは、導電性接着剤４０における導電粒子の含有率は、８０重量％以上である。そのため、導電性接着剤４０の熱伝導率は増加し、かつ、導電性接着剤４０の電気抵抗は減少する。半導体装置１，１ａの動作時に半導体素子２０から発生する熱は、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。半導体装置１，１ａの信頼性が向上され得る。また、半導体素子２０により多くの電流を流すことができる。半導体装置１，１ａの電力容量を増加させることができる。 In the semiconductor devices 1 and 1a of this embodiment, the content of conductive particles in the conductive adhesive 40 is 80% by weight or more. Therefore, the thermal conductivity of the conductive adhesive 40 increases and the electrical resistance of the conductive adhesive 40 decreases. Heat generated from the semiconductor element 20 during operation of the semiconductor devices 1 and 1a can be efficiently dissipated to the lead frame 11 via the conductive adhesive 40. The reliability of semiconductor devices 1 and 1a can be improved. Further, more current can flow through the semiconductor element 20. The power capacity of semiconductor devices 1 and 1a can be increased.

本実施の形態の半導体装置１では、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、半導体素子２０のおもて面２０ｂまたは裏面２０ａに対する半導体素子２０の側面２０ｃの面積比率が増加する。第２導電性接着剤部分４０ｂが半導体素子２０の側面２０ｃに接触することによって、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の裏面２０ａからだけでなく、半導体素子２０の側面２０ｃからも、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。半導体装置１の信頼性が向上され得る。In the semiconductor device 1 of this embodiment, the area of the semiconductor element 20 is 5 mm 2 or less when viewed from above on the main surface 11a of the lead frame 11. Therefore, the area ratio of the side surface 20c of the semiconductor element 20 to the front surface 20b or back surface 20a of the semiconductor element 20 increases. Since the second conductive adhesive portion 40b contacts the side surface 20c of the semiconductor element 20, heat generated from the semiconductor element 20 during operation of the semiconductor device 1 is transmitted not only from the back surface 20a of the semiconductor element 20 but also from the semiconductor element 20. It can also be efficiently dissipated to the lead frame 11 from the side surface 20c via the conductive adhesive 40. The reliability of the semiconductor device 1 can be improved.

本実施の形態の半導体装置１，１ａでは、第１突起４２は、半導体素子２０の少なくとも一つの角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。 In the semiconductor devices 1 and 1a of the present embodiment, the first protrusion 42 is located more at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d than at least one corner of the semiconductor element 20. It is formed high. At least one corner of the semiconductor element 20 is an end of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of semiconductor devices 1 and 1a can be improved.

本実施の形態の半導体装置１，１ａの製造方法は、リードフレーム１１の主面１１ａ上に導電性ペースト４０ｐを供給すること（Ｓ１）を備える。導電性ペースト４０ｐは、樹脂と、樹脂中に分散されている導電粒子とを含む。本実施の形態の半導体装置１，１ａの製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させて（Ｓ２）、それにより、導電性ペースト４０ｐの一部を、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げることを備える。本実施の形態の半導体装置１，１ａの製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることを停止して（Ｓ３）、それにより、導電性ペースト４０ｐの粘度を増加させて、導電性ペースト４０ｐの形状の変化を停止させることを備える。本実施の形態の半導体装置１，１ａの製造方法は、導電性ペースト４０ｐを硬化させて（Ｓ４）、導電性ペースト４０ｐを導電性接着剤４０にすることと、リードフレーム１１の一部と導電性接着剤４０と半導体素子２０とを封止する封止部材３６を設けること（Ｓ５）とを備える。 The method for manufacturing semiconductor devices 1 and 1a according to the present embodiment includes supplying conductive paste 40p onto main surface 11a of lead frame 11 (S1). The conductive paste 40p includes a resin and conductive particles dispersed in the resin. The method for manufacturing the semiconductor devices 1 and 1a of the present embodiment includes moving the semiconductor element 20 toward the main surface 11a of the lead frame 11 (S2), thereby transferring a part of the conductive paste 40p to the lead frame 11. The main surface 11a of the semiconductor element 20 is pushed to the outside of its outer periphery in a plan view. In the method for manufacturing semiconductor devices 1 and 1a of the present embodiment, moving the semiconductor element 20 toward the main surface 11a of the lead frame 11 is stopped (S3), thereby reducing the viscosity of the conductive paste 40p. The change in shape of the conductive paste 40p is stopped by increasing the conductive paste 40p. The manufacturing method of the semiconductor devices 1 and 1a of this embodiment includes curing the conductive paste 40p (S4) to turn the conductive paste 40p into a conductive adhesive 40, and connecting a part of the lead frame 11 and the conductive paste 40p to a conductive adhesive 40. and providing a sealing member 36 for sealing the adhesive 40 and the semiconductor element 20 (S5).

半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。半導体素子２０は、導電性接着剤４０を用いてリードフレーム１１の主面１１ａ上に固定されている。導電性接着剤４０は、リードフレーム１１の主面１１ａの平面視において半導体素子２０に覆われている第１導電性接着剤部分４０ａと、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している第２導電性接着剤部分４０ｂとを含む。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は封止部材３６によって充填されている。 The semiconductor element 20 includes a back surface 20a facing the main surface 11a of the lead frame 11, a front surface 20b opposite to the back surface 20a, and a side surface 20c connecting the back surface 20a and the front surface 20b. The semiconductor element 20 is fixed onto the main surface 11a of the lead frame 11 using a conductive adhesive 40. The conductive adhesive 40 covers a first conductive adhesive portion 40a covered with the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11, and a first conductive adhesive portion 40a covered with the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. and a second conductive adhesive portion 40b exposed from the second conductive adhesive portion 40b. The second conductive adhesive portion 40b includes a first protrusion 42 spaced apart from the side surface 20c of the semiconductor element 20 and a recess 43 between the side surface 20c of the semiconductor element 20 and the first protrusion 42. The first protrusion 42 extends around the semiconductor element 20 over a length of 50% or more of the outer circumference of the semiconductor element 20 in a plan view of the main surface 11 a of the lead frame 11 . The recess 43 is filled with a sealing member 36.

封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、半導体装置１，１ａの動作時に、封止部材３６は、導電性接着剤４０に密着し続けるとともに、封止部材３６は半導体素子２０に密着し続ける。半導体装置１，１ａの動作時に、導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。 Since the sealing member 36 is filled in the recess 43 of the conductive adhesive 40, the adhesive strength between the conductive adhesive 40 and the sealing member 36 is increased. Therefore, during operation of the semiconductor devices 1 and 1a, the sealing member 36 continues to be in close contact with the conductive adhesive 40, and the sealing member 36 continues to be in close contact with the semiconductor element 20. Thermal stress applied to the conductive adhesive 40 during operation of the semiconductor devices 1 and 1a is reduced. Peeling of the conductive adhesive 40 from the semiconductor element 20 and generation of cracks in the conductive adhesive 40 can be prevented. According to the method for manufacturing semiconductor devices 1 and 1a of this embodiment, semiconductor devices 1 and 1a having improved reliability can be obtained.

また、本実施の形態の半導体装置１，１ａの製造方法では、工程Ｓ２から工程Ｓ４によって、導電性接着剤４０に凹部４３が形成され得る。導電性接着剤４０のエッチングのような、導電性接着剤４０に凹部４３を形成するための追加の工程が不要である。そのため、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。 Furthermore, in the method for manufacturing semiconductor devices 1 and 1a of this embodiment, recesses 43 may be formed in the conductive adhesive 40 in steps S2 to S4. No additional steps are required to form the recesses 43 in the conductive adhesive 40, such as etching the conductive adhesive 40. Therefore, the method for manufacturing semiconductor devices 1 and 1a of this embodiment has high productivity.

本実施の形態の半導体装置１，１ａの製造方法では、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。また、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。 In the method for manufacturing semiconductor devices 1 and 1a of this embodiment, the outer periphery of semiconductor element 20 is formed by a plurality of sides 26a, 26b, 26c, and 26d. The first protrusion 42 faces the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. According to the method for manufacturing semiconductor devices 1 and 1a of this embodiment, semiconductor devices 1 and 1a having improved reliability can be obtained. Furthermore, the method for manufacturing semiconductor devices 1 and 1a of this embodiment has high productivity.

本実施の形態の半導体装置１，１ａの製造方法では、導電性ペースト４０ｐは、４．０以上のチキソ比を有している。チキソ比は、η0.5／η5.0によって与えられる。η5.0は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第１粘度を表す。η0.5は、Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第２粘度を表す。In the method for manufacturing semiconductor devices 1 and 1a of this embodiment, conductive paste 40p has a thixotropic ratio of 4.0 or more. The thixotropic ratio is given by η 0.5 /η 5.0 . η 5.0 represents the first viscosity of the conductive paste 40p measured using an E-type viscometer at a temperature of 25° C. and a rotation speed of 5.0 rpm. η 0.5 represents the second viscosity of the conductive paste 40p measured using an E-type viscometer at a temperature of 25° C. and a rotation speed of 0.5 rpm.

そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。また、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。 Therefore, the adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. According to the method for manufacturing semiconductor devices 1 and 1a of this embodiment, semiconductor devices 1 and 1a having improved reliability can be obtained. Furthermore, the method for manufacturing semiconductor devices 1 and 1a of this embodiment has high productivity.

本実施の形態の半導体装置１，１ａの製造方法では、導電性ペースト４０ｐの第２粘度は、１００Ｐａ・ｓ以上である。 In the method for manufacturing semiconductor devices 1 and 1a of this embodiment, the second viscosity of the conductive paste 40p is 100 Pa·s or more.

そのため、第１突起４２の第１高さ（高さｈ1）が増加する。導電性接着剤４０と封止部材３６との間の接着強度が増加する。また、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。Therefore, the first height (height h 1 ) of the first protrusion 42 increases. The adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. Furthermore, it is possible to prevent the conductive paste 40p from creeping up the side surface 20c of the semiconductor element 20 and adhering to the front surface 20b of the semiconductor element 20, thereby preventing dielectric breakdown from occurring in the semiconductor element 20. According to the method for manufacturing semiconductor devices 1 and 1a of this embodiment, semiconductor devices 1 and 1a having improved reliability can be obtained.

実施の形態２．
図１２を参照して、実施の形態２の半導体装置１ｂを説明する。本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１と同様の構成を備えるが、以下の点で主に異なる。Embodiment 2.
Referring to FIG. 12, a semiconductor device 1b according to a second embodiment will be described. The semiconductor device 1b of this embodiment has the same configuration as the semiconductor device 1 of the first embodiment, but differs mainly in the following points.

半導体装置１ｂでは、半導体素子２０は、裏面突起２８をさらに含む。裏面突起２８は、半導体素子２０の裏面２０ａから突出している。特定的には、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出している。裏面突起２８は、半導体素子２０の裏面２０ａの外縁全体にわたって延在してもよい。裏面突起２８は、例えば、半導体素子２０のメタライズ層２５の一部である。 In the semiconductor device 1b, the semiconductor element 20 further includes a back protrusion 28. The back surface protrusion 28 protrudes from the back surface 20a of the semiconductor element 20. Specifically, the back surface protrusion 28 protrudes from the outer edge of the back surface 20a of the semiconductor element 20. The back surface protrusion 28 may extend over the entire outer edge of the back surface 20a of the semiconductor element 20. The back protrusion 28 is, for example, a part of the metallized layer 25 of the semiconductor element 20.

裏面突起２８は、リードフレーム１１の主面１１ａに接触している。裏面突起２８は、リードフレーム１１の主面１１ａからの半導体素子２０のおもて面２０ｂの高さを増加させる。裏面突起２８は、導電性接着剤４０が半導体素子２０のおもて面２０ｂに付着することを防止し得る。裏面突起２８の高さｈ2は、半導体素子２０の裏面２０ａとリードフレーム１１の主面１１ａとの間のギャップを規定する。裏面突起２８の高さｈ2は、第１導電性接着剤部分４０ａの厚さｔ1を規定する。The back protrusion 28 is in contact with the main surface 11a of the lead frame 11. The back surface protrusion 28 increases the height of the front surface 20b of the semiconductor element 20 from the main surface 11a of the lead frame 11. The back surface protrusion 28 can prevent the conductive adhesive 40 from adhering to the front surface 20b of the semiconductor element 20. The height h 2 of the back surface protrusion 28 defines the gap between the back surface 20 a of the semiconductor element 20 and the main surface 11 a of the lead frame 11 . The height h 2 of the back projection 28 defines the thickness t 1 of the first conductive adhesive portion 40a.

図１３から図１８を参照して、実施の形態２の半導体装置１ｂの製造方法を説明する。本実施の形態の半導体装置１ｂの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えているが、主に以下の点で異なっている。 A method for manufacturing the semiconductor device 1b of the second embodiment will be described with reference to FIGS. 13 to 18. The method for manufacturing the semiconductor device 1b according to the present embodiment includes the same steps as the method for manufacturing the semiconductor device 1 according to the first embodiment, but differs mainly in the following points.

本実施の形態の半導体装置１ｂの製造方法は、半導体素子２０に裏面突起２８を形成すること（Ｓ１ａ）をさらに備えている。裏面突起２８は、半導体素子２０の裏面２０ａから突出している。特定的には、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出している。裏面突起２８は、例えば、複数の半導体素子２０が形成されている半導体基板２１をダンシングブレードを用いて個片化する際に形成される。裏面突起２８は、例えば、半導体基板２１を個片化する際にメタライズ層２５に形成されるバリである。一例として、メタライズ層２５の厚さｔ2（図１２を参照）が５μｍ以上である場合、半導体基板２１を個片化する際に１０μｍ以上２０μｍ以下の高さｈ2（図１２を参照）を有する裏面突起２８が形成される。The method for manufacturing the semiconductor device 1b according to the present embodiment further includes forming a back protrusion 28 on the semiconductor element 20 (S1a). The back surface protrusion 28 protrudes from the back surface 20a of the semiconductor element 20. Specifically, the back surface protrusion 28 protrudes from the outer edge of the back surface 20a of the semiconductor element 20. The back protrusion 28 is formed, for example, when the semiconductor substrate 21 on which the plurality of semiconductor elements 20 are formed is cut into pieces using a dancing blade. The back protrusion 28 is, for example, a burr formed on the metallized layer 25 when the semiconductor substrate 21 is diced. As an example, when the thickness t 2 (see FIG. 12) of the metallized layer 25 is 5 μm or more, the height h 2 (see FIG. 12) of 10 μm or more and 20 μm or less is used when dividing the semiconductor substrate 21 into pieces. A back surface protrusion 28 is formed.

本実施の形態の半導体装置１ｂの製造方法の工程Ｓ３では、図１７及び図１８に示されるように、裏面突起２８がリードフレーム１１の主面１１ａに当接して、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることが停止される。裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０の移動速度が突然ゼロになる。導電性ペースト４０ｐの粘度が急激に増加する。第１突起４２は、より一層高くなる。また、裏面突起２８は、過剰な量の導電性ペースト４０ｐが、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられることを防止する。裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、導電性ペースト４０ｐが半導体素子２０のおもて面２０ｂに付着することを防止し得る。 In step S3 of the method for manufacturing the semiconductor device 1b of this embodiment, as shown in FIGS. The movement toward the main surface 11a of is stopped. When the back projection 28 comes into contact with the main surface 11a of the lead frame 11, the moving speed of the semiconductor element 20 suddenly becomes zero. The viscosity of the conductive paste 40p increases rapidly. The first protrusion 42 becomes even taller. Further, the back surface protrusion 28 prevents an excessive amount of the conductive paste 40p from being pushed and spread outside the outer periphery of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. The back protrusion 28 can prevent the conductive paste 40p from creeping up the side surface 20c of the semiconductor element 20 and from adhering to the front surface 20b of the semiconductor element 20.

以下の理由により、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下であってもよい。リードフレーム１１の主面１１ａの平面視における半導体素子２０の面積が小さくなるにつれて、導電性ペースト４０ｐの粘度を低下させて導電性ペースト４０ｐをリードフレーム１１の主面１１ａ上に押し拡げるために半導体素子２０に印加する力が小さくなる。半導体基板２１の個片化の際に形成される裏面突起２８の幅は、半導体素子２０の面積にかかわらず、変化しない。リードフレーム１１の主面１１ａの平面視における半導体素子２０の面積が小さくなるにつれて、半導体素子２０の裏面２０ａのうち裏面突起２８が占める面積比率が増加する。半導体素子２０に印加する力が小さくなり、かつ、半導体素子２０の裏面２０ａのうち裏面突起２８が占める面積比率が増加すると、裏面突起２８がリードフレーム１１の主面１１ａに当接したときに、裏面突起２８が変形したり破壊されたりすることが防止される。For the following reason, the area of the semiconductor element 20 may be 5 mm 2 or less in plan view of the main surface 11a of the lead frame 11. As the area of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11 becomes smaller, the viscosity of the conductive paste 40p is lowered and the conductive paste 40p is spread over the main surface 11a of the lead frame 11. The force applied to element 20 becomes smaller. The width of the back protrusion 28 formed when the semiconductor substrate 21 is diced does not change regardless of the area of the semiconductor element 20. As the area of the semiconductor element 20 in plan view of the main surface 11a of the lead frame 11 becomes smaller, the area ratio occupied by the back surface protrusion 28 in the back surface 20a of the semiconductor element 20 increases. When the force applied to the semiconductor element 20 becomes smaller and the area ratio occupied by the back surface protrusion 28 on the back surface 20a of the semiconductor element 20 increases, when the back surface protrusion 28 comes into contact with the main surface 11a of the lead frame 11, The rear projection 28 is prevented from being deformed or destroyed.

本実施の形態の半導体装置１ｂ及びその製造方法は、実施の形態１の半導体装置１及びその製造方法の効果に加えて、以下の効果を奏する。 The semiconductor device 1b and the method for manufacturing the same according to the present embodiment have the following effects in addition to the effects of the semiconductor device 1 and the method for manufacturing the same according to the first embodiment.

本実施の形態の半導体装置１ｂでは、半導体素子２０は、裏面突起２８をさらに含む。裏面突起２８は、半導体素子２０の裏面２０ａから突出しており、かつ、リードフレーム１１の主面１１ａに接触している。そのため、裏面突起２８は、導電性接着剤４０が半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することを防止する。半導体装置１ｂの信頼性が向上され得る。 In the semiconductor device 1b of this embodiment, the semiconductor element 20 further includes a back protrusion 28. The back surface protrusion 28 protrudes from the back surface 20a of the semiconductor element 20 and is in contact with the main surface 11a of the lead frame 11. Therefore, the back protrusion 28 prevents the conductive adhesive 40 from adhering to the front surface 20b of the semiconductor element 20 and causing dielectric breakdown in the semiconductor element 20. The reliability of the semiconductor device 1b can be improved.

本実施の形態の半導体装置１ｂでは、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、裏面突起２８をリードフレーム１１の主面１１ａに接触させたときに、裏面突起２８が変形したり破壊されたりすることが防止される。In the semiconductor device 1b of this embodiment, the area of the semiconductor element 20 is 5 mm 2 or less when viewed from above on the main surface 11a of the lead frame 11. Therefore, when the back protrusion 28 is brought into contact with the main surface 11a of the lead frame 11, the back protrusion 28 is prevented from being deformed or destroyed.

本実施の形態の半導体装置１ｂの製造方法では、半導体素子２０は、裏面２０ａから突出する裏面突起２８をさらに含む。裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０を主面１１ａに向けて移動させることを停止する（Ｓ３）。 In the method for manufacturing the semiconductor device 1b of this embodiment, the semiconductor element 20 further includes a back surface protrusion 28 protruding from the back surface 20a. When the back surface protrusion 28 comes into contact with the main surface 11a of the lead frame 11, movement of the semiconductor element 20 toward the main surface 11a is stopped (S3).

裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０の移動が突然ゼロになる。導電性ペースト４０ｐの粘度が急激に増加する。第１突起４２は、より一層高くなる。導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１ｂの信頼性が向上され得る。また、裏面突起２８は、過剰な量の導電性ペースト４０ｐが、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられることを防止する。裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、半導体素子２０のおもて面２０ｂに付着することを防止し得る。半導体装置１ｂの信頼性が向上され得る。 When the back surface protrusion 28 comes into contact with the main surface 11a of the lead frame 11, the movement of the semiconductor element 20 suddenly becomes zero. The viscosity of the conductive paste 40p increases rapidly. The first protrusion 42 becomes even taller. The adhesive strength between the conductive adhesive 40 and the sealing member 36 increases. The reliability of the semiconductor device 1b can be improved. Further, the back surface protrusion 28 prevents an excessive amount of the conductive paste 40p from being pushed and spread outside the outer periphery of the semiconductor element 20 in a plan view of the main surface 11a of the lead frame 11. The back protrusion 28 can prevent the conductive paste 40p from creeping up the side surface 20c of the semiconductor element 20 and adhering to the front surface 20b of the semiconductor element 20. The reliability of the semiconductor device 1b can be improved.

本実施の形態の半導体装置１ｂの製造方法では、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、裏面突起２８がリードフレーム１１の主面１１ａに当接したときに、裏面突起２８が変形したり破壊されたりすることが防止される。In the method for manufacturing the semiconductor device 1b of this embodiment, the area of the semiconductor element 20 is 5 mm 2 or less when viewed from above on the main surface 11a of the lead frame 11. Therefore, when the back protrusion 28 comes into contact with the main surface 11a of the lead frame 11, the back protrusion 28 is prevented from being deformed or destroyed.

実施の形態３．
図１９から図２２を参照して、実施の形態３の半導体装置１ｃを説明する。本実施の形態の半導体装置１ｃは、実施の形態２の半導体装置１ｂと同様の構成を備えるが、以下の点で主に異なる。Embodiment 3.
A semiconductor device 1c according to the third embodiment will be described with reference to FIGS. 19 to 22. The semiconductor device 1c of this embodiment has the same configuration as the semiconductor device 1b of the second embodiment, but differs mainly in the following points.

図１９から図２１に示されるように、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。特定的には、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成されている。 As shown in FIGS. 19 to 21, the first protrusion 42 is higher at at least one corner of the semiconductor element 20 than at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. It is formed. At least one corner of the semiconductor element 20 is an end of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the first protrusion 42 is formed higher at all corners 27a, 27b, 27c, and 27d of the semiconductor element 20 than at the center of all of the plurality of sides 26a, 26b, 26c, and 26d. There is.

具体的には、第１突起４２は、辺２６ａの中央部より、半導体素子２０の角部２７ａにおいて、より高く形成されている。第１突起４２は、辺２６ａの中央部より、半導体素子２０の角部２７ｂにおいて、より高く形成されている。第１突起４２は、辺２６ｂの中央部より、半導体素子２０の角部２７ｂにおいて、より高く形成されている。第１突起４２は、辺２６ｂの中央部より、半導体素子２０の角部２７ｃにおいて、より高く形成されている。第１突起４２は、辺２６ｃの中央部より、半導体素子２０の角部２７ｃにおいて、より高く形成されている。第１突起４２は、辺２６ｃの中央部より、半導体素子２０の角部２７ｄにおいて、より高く形成されている。第１突起４２は、辺２６ｄの中央部より、半導体素子２０の角部２７ｄにおいて、より高く形成されている。第１突起４２は、辺２６ｄの中央部より、半導体素子２０の角部２７ａにおいて、より高く形成されている。 Specifically, the first protrusion 42 is formed higher at the corner 27a of the semiconductor element 20 than at the center of the side 26a. The first protrusion 42 is formed higher at the corner 27b of the semiconductor element 20 than at the center of the side 26a. The first protrusion 42 is formed higher at the corner 27b of the semiconductor element 20 than at the center of the side 26b. The first protrusion 42 is formed higher at the corner 27c of the semiconductor element 20 than at the center of the side 26b. The first protrusion 42 is formed higher at the corner 27c of the semiconductor element 20 than at the center of the side 26c. The first protrusion 42 is formed higher at the corner 27d of the semiconductor element 20 than at the center of the side 26c. The first protrusion 42 is formed higher at the corner 27d of the semiconductor element 20 than at the center of the side 26d. The first protrusion 42 is formed higher at the corner 27a of the semiconductor element 20 than at the center of the side 26d.

図２０から図２２に示されるように、半導体装置１ｃでは、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の少なくとも一つの角部に設けられていなくてもよい。特定的には、裏面突起２８は、半導体素子２０の全ての角部より、半導体素子２０の全ての角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の全ての角部に設けられていなくてもよい。 As shown in FIGS. 20 to 22, in the semiconductor device 1c, the back surface protrusion 28 extends from at least one corner of the semiconductor element 20 to the back surface 20a of the semiconductor element 20 excluding at least one corner of the semiconductor element 20. It is formed higher on the outer edge. The back protrusion 28 may not be provided at at least one corner of the semiconductor element 20. Specifically, the back surface protrusion 28 is formed higher at the outer edge of the back surface 20a of the semiconductor element 20 excluding all corners of the semiconductor element 20 than at all corners of the semiconductor element 20. The back protrusions 28 may not be provided at all corners of the semiconductor element 20.

具体的には、裏面突起２８は、第１裏面突起部分２８ａと、第２裏面突起部分２８ｂと、第３裏面突起部分２８ｃと、第４裏面突起部分２８ｄとを含む。第１裏面突起部分２８ａは、辺２６ａの中央部にのみ設けられている。第１裏面突起部分２８ａは、辺２６ａの一方端である角部２７ａと辺２６ａの他方端である角部２７ｂとに設けられていない。第２裏面突起部分２８ｂは、辺２６ｂの中央部にのみ設けられている。第２裏面突起部分２８ｂは、辺２６ｂの一方端である角部２７ｂと辺２６ｂの他方端である角部２７ｃとに設けられていない。第３裏面突起部分２８ｃは、辺２６ｃの中央部にのみ設けられている。第３裏面突起部分２８ｃは、辺２６ｃの一方端である角部２７ｃと辺２６ｃの他方端である角部２７ｄとに設けられていない。第４裏面突起部分２８ｄは、辺２６ｄの中央部にのみ設けられている。第４裏面突起部分２８ｄは、辺２６ｄの一方端である角部２７ｄと辺２６ａの他方端である角部２７ａとに設けられていない。 Specifically, the back protrusion 28 includes a first back protrusion 28a, a second back protrusion 28b, a third back protrusion 28c, and a fourth back protrusion 28d. The first back projection portion 28a is provided only at the center of the side 26a. The first back protruding portion 28a is not provided at the corner 27a, which is one end of the side 26a, and at the corner 27b, which is the other end of the side 26a. The second back projection portion 28b is provided only at the center of the side 26b. The second back projection portion 28b is not provided at the corner 27b, which is one end of the side 26b, and at the corner 27c, which is the other end of the side 26b. The third back projection portion 28c is provided only at the center of the side 26c. The third back protrusion portion 28c is not provided at the corner 27c, which is one end of the side 26c, and at the corner 27d, which is the other end of the side 26c. The fourth back projection portion 28d is provided only at the center of the side 26d. The fourth back projection portion 28d is not provided at the corner 27d, which is one end of the side 26d, and at the corner 27a, which is the other end of the side 26a.

複数の裏面突起部分（第１裏面突起部分２８ａ、第２裏面突起部分２８ｂ、第３裏面突起部分２８ｃ及び第４裏面突起部分２８ｄ）の少なくとも一つは、複数の裏面突起部分の少なくとも一つが設けられている辺の端部である半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．２５倍以上０．４５倍以下だけ離れていてもよい。 At least one of the plurality of back protrusions (first back protrusion 28a, second back protrusion 28b, third back protrusion 28c, and fourth back protrusion 28d) is provided with at least one of the plurality of back protrusions. At least one corner of the semiconductor element 20, which is the end of the side provided with the protrusion, is away from at least one corner of the semiconductor element 20 by 0.25 times or more and 0.45 times or less the length of the side on which at least one of the plurality of back surface protrusions is provided. You can leave it there.

複数の裏面突起部分の少なくとも一つが、半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．２５倍以上だけ離れているため、半導体素子２０の少なくとも一つの角部において、半導体素子２０の外周に拡がる第２導電性接着剤部分４０ｂの体積を増加させることができる。半導体素子２０の少なくとも一つの角部において、第１突起４２は、より高く形成され得る。複数の裏面突起部分の少なくとも一つが、半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．４５倍以上だけ離れているため、裏面突起２８をリードフレーム１１の主面１１ａに接触させたときに、裏面突起２８が変形したり破壊されたりすることが防止される。 At least one of the plurality of back surface protrusions is separated from at least one corner of the semiconductor element 20 by at least 0.25 times the length of the side on which at least one of the plurality of back surface protrusions is provided; At at least one corner of the semiconductor element 20, the volume of the second conductive adhesive portion 40b extending around the outer periphery of the semiconductor element 20 can be increased. The first protrusion 42 may be formed higher at at least one corner of the semiconductor element 20. At least one of the plurality of back surface protrusions is separated from at least one corner of the semiconductor element 20 by 0.45 times or more the length of the side on which at least one of the plurality of back surface protrusions is provided; When the back protrusion 28 is brought into contact with the main surface 11a of the lead frame 11, the back protrusion 28 is prevented from being deformed or destroyed.

特定的には、複数の裏面突起部分（第１裏面突起部分２８ａ、第２裏面突起部分２８ｂ、第３裏面突起部分２８ｃ及び第４裏面突起部分２８ｄ）は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄから、複数の裏面突起部分が設けられている辺２６ａ，２６ｂ，２６ｃ，２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れていてもよい。 Specifically, the plurality of back protrusions (first back protrusion 28a, second back protrusion 28b, third back protrusion 28c, and fourth back protrusion 28d) cover all corners 27a of the semiconductor element 20. , 27b, 27c, and 27d by a distance of 0.25 or more and 0.45 or less of the length of the sides 26a, 26b, 26c, and 26d on which the plurality of back surface protrusions are provided.

具体的には、第１裏面突起部分２８ａは、角部２７ａから、辺２６ａの長さの０．２５倍以上０．４５倍以下だけ離れている。第１裏面突起部分２８ａは、角部２７ｂから、辺２６ａの長さの０．２５倍以上０．４５倍以下だけ離れている。第２裏面突起部分２８ｂは、角部２７ｂから、辺２６ｂの長さの０．２５倍以上０．４５倍以下だけ離れている。第２裏面突起部分２８ｂは、角部２７ｃから、辺２６ｂの長さの０．２５倍以上０．４５倍以下だけ離れている。第３裏面突起部分２８ｃは、角部２７ｃから、辺２６ｃの長さの０．２５倍以上０．４５倍以下だけ離れている。第３裏面突起部分２８ｃは、角部２７ｄから、辺２６ｃの長さの０．２５倍以上０．４５倍以下だけ離れている。第４裏面突起部分２８ｄは、角部２７ｄから、辺２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れている。第４裏面突起部分２８ｄは、角部２７ｄから、辺２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れている。 Specifically, the first back protrusion portion 28a is spaced apart from the corner 27a by 0.25 times or more and 0.45 times or less the length of the side 26a. The first back protrusion portion 28a is spaced apart from the corner portion 27b by 0.25 times or more and 0.45 times or less the length of the side 26a. The second back protrusion portion 28b is separated from the corner portion 27b by a distance of 0.25 to 0.45 times the length of the side 26b. The second back protrusion 28b is spaced apart from the corner 27c by 0.25 times or more and 0.45 times or less the length of the side 26b. The third back protrusion portion 28c is spaced apart from the corner 27c by 0.25 times or more and 0.45 times or less the length of the side 26c. The third back protrusion portion 28c is spaced apart from the corner 27d by 0.25 times or more and 0.45 times or less the length of the side 26c. The fourth back protrusion portion 28d is spaced apart from the corner 27d by 0.25 times or more and 0.45 times or less the length of the side 26d. The fourth back protrusion portion 28d is spaced apart from the corner 27d by 0.25 times or more and 0.45 times or less the length of the side 26d.

図１３を参照して、実施の形態３の半導体装置１ｃの製造方法を説明する。本実施の形態の半導体装置１ｃの製造方法は、実施の形態２の半導体装置１ｂの製造方法と同様の工程を備えているが、主に以下の点で異なっている。 A method for manufacturing the semiconductor device 1c of the third embodiment will be described with reference to FIG. 13. The method for manufacturing the semiconductor device 1c of this embodiment includes the same steps as the method for manufacturing the semiconductor device 1b of the second embodiment, but differs mainly in the following points.

本実施の形態の半導体装置１ｃの製造方法の工程Ｓ１ａでは、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の少なくとも一つの角部に設けられていなくてもよい。特定的には、裏面突起２８は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄより、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄを除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄに設けられていなくてもよい。 In step S1a of the method for manufacturing the semiconductor device 1c of the present embodiment, the back surface protrusion 28 is formed on the back surface 20a of the semiconductor element 20 excluding at least one corner of the semiconductor element 20 from at least one corner of the semiconductor element 20. It is formed higher on the outer edge. The back protrusion 28 may not be provided at at least one corner of the semiconductor element 20. Specifically, the back surface protrusion 28 extends from all the corners 27a, 27b, 27c, and 27d of the semiconductor element 20 to the back surface 20a of the semiconductor element 20 excluding all the corners 27a, 27b, 27c, and 27d. It is formed higher on the outer edge of the. The back projections 28 may not be provided at all corners 27a, 27b, 27c, and 27d of the semiconductor element 20.

例えば、複数の半導体素子２０が形成されている半導体基板２１を個片化する際のダイシングブレードの送り速度を変化させることによって、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、裏面突起２８をより高く形成することができる。例えば、半導体素子２０の外周の辺の中央部においてダイシングブレードの送り速度を早くすることによって、相対的に高い裏面突起２８が半導体素子２０の外周の辺の中央部に形成される。半導体素子２０の角部近傍においてダイシングブレードの送り速度を遅くすることによって、相対的に低い裏面突起２８が半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに形成される、または、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに裏面突起２８が形成されない。 For example, by changing the feed speed of the dicing blade when dividing the semiconductor substrate 21 on which a plurality of semiconductor elements 20 are formed into pieces, at least one corner of the semiconductor element 20 can be sliced. The back surface protrusion 28 can be formed higher on the outer edge of the back surface 20a of the semiconductor element 20 excluding the two corners. For example, by increasing the feeding speed of the dicing blade at the center of the outer periphery of the semiconductor element 20, a relatively high back protrusion 28 is formed at the center of the outer periphery of the semiconductor element 20. By slowing down the feeding speed of the dicing blade near the corners of the semiconductor element 20, relatively low back protrusions 28 are formed at the corners 27a, 27b, 27c, and 27d of the semiconductor element 20, or the semiconductor element 20 is Back surface projections 28 are not formed at the corner portions 27a, 27b, 27c, and 27d.

本実施の形態の半導体装置１ｃの製造方法の工程Ｓ２及びＳ３において、裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の外周の外側に拡がることを阻止する堰として機能する。そのため、半導体素子２０の外周を形成する複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの各々の中央部よりも、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より多くの導電性ペースト４０ｐが半導体素子２０の外周の外側に押し拡げられる。こうして、導電性ペースト４０ｐの第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成される。特定的には、導電性ペースト４０ｐの第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成される。 In steps S2 and S3 of the method for manufacturing the semiconductor device 1c of the present embodiment, the back protrusion 28 functions as a dam that prevents the conductive paste 40p from spreading outside the outer periphery of the semiconductor element 20. Therefore, more conductive paste 40p is present at the corners 27a, 27b, 27c, 27d of the semiconductor element 20 than at the center of each of the plurality of sides 26a, 26b, 26c, 26d forming the outer periphery of the semiconductor element 20. is pushed and spread outside the outer periphery of the semiconductor element 20. In this way, the first protrusion 42 of the conductive paste 40p is formed higher at at least one corner of the semiconductor element 20 than at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Specifically, the first protrusion 42 of the conductive paste 40p extends from the center of all the sides 26a, 26b, 26c, and 26d to the corners 27a, 27b, 27c, and 27d of the semiconductor element 20. formed higher.

本実施の形態の半導体装置１ｃの製造方法の工程Ｓ４において得られる導電性接着剤４０の第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成される。特定的には、導電性接着剤４０の第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成される。 The first protrusion 42 of the conductive adhesive 40 obtained in step S4 of the method of manufacturing the semiconductor device 1c of the present embodiment is arranged so that the semiconductor At least one corner of the element 20 is formed higher. Specifically, the first protrusion 42 of the conductive adhesive 40 extends from the center of all the sides 26a, 26b, 26c, and 26d to the corners 27a, 27b, 27c, and 27d of the semiconductor element 20. , formed higher.

本実施の形態の半導体装置１ｃ及びその製造方法は、実施の形態２の半導体装置１ｂ及びその製造方法の効果に加えて、以下の効果を奏する。 The semiconductor device 1c and the method for manufacturing the same according to the present embodiment have the following effects in addition to the effects of the semiconductor device 1b and the method for manufacturing the same according to the second embodiment.

本実施の形態の半導体装置１ｃでは、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出しており、かつ、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁において、より高く形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。 In the semiconductor device 1c of the present embodiment, the back surface protrusion 28 protrudes from the outer edge of the back surface 20a of the semiconductor element 20, and extends from at least one corner of the semiconductor element 20 to at least one corner of the semiconductor element 20. It is formed higher at the outer edge of the back surface 20a of the semiconductor element 20 except for the lower surface 20a. The first protrusion 42 is formed higher at at least one corner of the semiconductor element 20 than at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. At least one corner of the semiconductor element 20 is an end of at least one of the plurality of sides 26a, 26b, 26c, and 26d.

一般に、導電性接着剤４０に印加される熱応力は、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに接触する導電性接着剤４０の部分に集中する。半導体装置１ｃでは、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。そのため、半導体素子２０の少なくとも一つの角部と導電性接着剤４０との間の接着強度が増加する。導電性接着剤４０が半導体素子２０の少なくとも一つの角部から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。半導体装置１ｃの信頼性が向上され得る。 Generally, the thermal stress applied to the conductive adhesive 40 is concentrated on the portions of the conductive adhesive 40 that contact the corners 27a, 27b, 27c, and 27d of the semiconductor element 20. In the semiconductor device 1c, the first protrusion 42 is formed higher at at least one corner of the semiconductor element 20 than at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. Therefore, the adhesive strength between at least one corner of the semiconductor element 20 and the conductive adhesive 40 increases. Peeling of the conductive adhesive 40 from at least one corner of the semiconductor element 20 and generation of cracks in the conductive adhesive 40 can be prevented. The reliability of the semiconductor device 1c can be improved.

本実施の形態の半導体装置１ｃの製造方法では、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出しており、かつ、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁においてより高く形成されている。 In the method for manufacturing the semiconductor device 1c of the present embodiment, the back surface protrusion 28 protrudes from the outer edge of the back surface 20a of the semiconductor element 20, and extends from at least one corner of the semiconductor element 20 to at least one corner of the semiconductor element 20. It is formed higher at the outer edge of the back surface 20a of the semiconductor element 20 excluding the two corners.

一般に、導電性接着剤４０に印加される熱応力は、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに接触する導電性接着剤４０の部分に集中する。本実施の形態の半導体装置１ｃの製造方法では、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁においてより高く形成されている。そのため、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、第１突起４２をより高く形成することができる。半導体素子２０の少なくとも一つの角部と導電性接着剤４０との間の接着強度が増加する。導電性接着剤４０が半導体素子２０の少なくとも一つの角部から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。本実施の形態の半導体装置１ｃの製造方法によれば、向上された信頼性を有する半導体装置１ｃが得られる。 Generally, the thermal stress applied to the conductive adhesive 40 is concentrated on the portions of the conductive adhesive 40 that contact the corners 27a, 27b, 27c, and 27d of the semiconductor element 20. In the method for manufacturing the semiconductor device 1c of the present embodiment, the back surface protrusion 28 is formed at the outer edge of the back surface 20a of the semiconductor element 20 excluding at least one corner of the semiconductor element 20 than at at least one corner of the semiconductor element 20. It is formed high. Therefore, the first protrusion 42 can be formed higher at at least one corner of the semiconductor element 20 than at the center of at least one of the plurality of sides 26a, 26b, 26c, and 26d. The adhesive strength between at least one corner of the semiconductor element 20 and the conductive adhesive 40 is increased. The conductive adhesive 40 can be prevented from peeling off from at least one corner of the semiconductor element 20, and the conductive adhesive 40 can be prevented from cracking. According to the method of manufacturing the semiconductor device 1c of this embodiment, the semiconductor device 1c having improved reliability can be obtained.

実施の形態４．
本実施の形態は、上述した実施の形態１から実施の形態３の半導体装置１，１ａ，１ｂ，１ｃを電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示の半導体装置１，１ａ，１ｂ，１ｃを適用した場合について説明する。Embodiment 4.
In this embodiment, the semiconductor devices 1, 1a, 1b, and 1c of the first to third embodiments described above are applied to a power conversion device. Although the present disclosure is not limited to a specific power conversion device, a case will be described below as a fourth embodiment in which the semiconductor devices 1, 1a, 1b, and 1c of the present disclosure are applied to a three-phase inverter.

図２３に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成されてもよい。電源１００は、直流系統から出力される直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。 The power conversion system shown in FIG. 23 includes a power supply 100, a power conversion device 200, and a load 300. Power supply 100 is a DC power supply and supplies DC power to power conversion device 200. The power supply 100 is not particularly limited, and may be configured with, for example, a DC system, a solar battery, or a storage battery, or may be configured with a rectifier circuit or an AC/DC converter connected to an AC system. Power supply 100 may be configured with a DC/DC converter that converts DC power output from a DC system into other DC power.

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２３に示されるように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。 Power conversion device 200 is a three-phase inverter connected between power supply 100 and load 300, converts DC power supplied from power supply 100 into AC power, and supplies AC power to load 300. As shown in FIG. 23, the power conversion device 200 includes a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. 203.

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200. Note that the load 300 is not limited to a specific application, but is a motor installed in various electrical devices, and is used, for example, as a motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えている。スイッチング素子が電源１００から供給される電圧をスイッチングすることによって、主変換回路２０１は、電源１００から供給される直流電力を交流電力に変換して、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態の主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成され得る。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１から実施の形態３のいずれかの半導体装置１，１ａ，１ｂ，１ｃに相当する半導体装置２０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。 The details of the power conversion device 200 will be explained below. The main conversion circuit 201 includes a switching element (not shown) and a free wheel diode (not shown). By switching the voltage supplied from the power supply 100 by the switching element, the main conversion circuit 201 converts the DC power supplied from the power supply 100 into AC power, and supplies the alternating current power to the load 300 . Although there are various specific circuit configurations of the main conversion circuit 201, the main conversion circuit 201 of this embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element has a reverse circuit configuration. It can be composed of six freewheeling diodes connected in parallel. At least one of each switching element and each freewheeling diode of main conversion circuit 201 is included in semiconductor device 202 corresponding to semiconductor device 1, 1a, 1b, 1c of any one of Embodiments 1 to 3 described above. It is a switching element or a free wheel diode. The six switching elements are connected in series every two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201, are connected to the load 300.

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えている。駆動回路は、半導体装置２０２に内蔵されていてもよいし、半導体装置２０２の外部に設けられてもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成して、主変換回路２０１のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 The main conversion circuit 201 also includes a drive circuit (not shown) that drives each switching element. The drive circuit may be built into the semiconductor device 202 or may be provided outside the semiconductor device 202. The drive circuit generates a drive signal to drive the switching element of the main conversion circuit 201 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 201. Specifically, according to a control signal from the control circuit 203, a drive signal that turns the switching element on and a drive signal that turns the switching element off are output to the control electrode of each switching element. When keeping the switching element in the on state, the drive signal is a voltage signal (on signal) that is greater than or equal to the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage signal that is less than or equal to the threshold voltage of the switching element. signal (off signal).

制御回路２０３は、負荷３００に電力が供給されるように主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、負荷３００に出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって、主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 Control circuit 203 controls switching elements of main conversion circuit 201 so that power is supplied to load 300. Specifically, the time (on time) during which each switching element of the main conversion circuit 201 should be in the on state is calculated based on the power to be supplied to the load 300. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output to the load 300. Then, a control command (control signal) is given to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be in the on state at each time, and an off signal is output to the switching element that should be in the off state. Output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態の電力変換装置では、主変換回路２０１を構成する半導体装置２０２として、実施の形態１から実施の形態３のいずれかの半導体装置１，１ａ，１ｂ，１ｃが適用される。そのため、電力変換装置の信頼性を向上させることができる。 In the power conversion device of this embodiment, any one of the semiconductor devices 1, 1a, 1b, and 1c of Embodiments 1 to 3 is applied as the semiconductor device 202 constituting the main conversion circuit 201. Therefore, the reliability of the power conversion device can be improved.

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では２レベルの電力変換装置としたが、３レベルの電力変換装置またはマルチレベルの電力変換装置であってもよい。し、電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本開示が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示が適用され得る。 In the present embodiment, an example in which the present disclosure is applied to a two-level three-phase inverter has been described, but the present disclosure is not limited to this and can be applied to various power conversion devices. In this embodiment, a two-level power converter is used, but a three-level power converter or a multi-level power converter may be used. However, when the power converter supplies power to a single-phase load, the present disclosure may be applied to a single-phase inverter. When a power converter supplies power to a DC load or the like, the present disclosure can be applied to a DC/DC converter or an AC/DC converter.

本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 The power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, but is used, for example, as a power supply device for an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system. Furthermore, it can also be used as a power conditioner for solar power generation systems, power storage systems, etc.

今回開示された実施の形態１から実施の形態４はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態４の少なくとも２つを組み合わせてもよい。本開示の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 Embodiment 1 to Embodiment 4 disclosed this time should be considered to be illustrative in all respects and not restrictive. Unless there is a contradiction, at least two of the first to fourth embodiments disclosed herein may be combined. The scope of the present disclosure is indicated by the claims rather than the above description, and is intended to include meanings equivalent to the claims and all changes within the range.

１，１ａ，１ｂ，１ｃ 半導体装置、１１，１２，１３ リードフレーム、１１ａ 主面、２０ 半導体素子、２０ａ 裏面、２０ｂ おもて面、２０ｃ 側面、２１ 半導体基板、２２ 第１電極、２３ 第２電極、２４ ガードリング、２５ メタライズ層、２６ａ，２６ｂ，２６ｃ，２６ｄ 辺、２７ａ，２７ｂ，２７ｃ，２７ｄ 角部、２８ 裏面突起、２８ａ 第１裏面突起部分、２８ｂ 第２裏面突起部分、２８ｃ 第３裏面突起部分、２８ｄ 第４裏面突起部分、３０ ＩＣチップ、３１ 導電ワイヤ、３３ 電子部品、３６ 封止部材、４０ 導電性接着剤、４０ａ 第１導電性接着剤部分、４０ｂ 第２導電性接着剤部分、４０ｐ 導電性ペースト、４２ 第１突起、４３ 凹部、４４ 第２突起、４８，４９ 導電接合部材、５０ 保持具、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路、３００ 負荷。 Reference Signs List 1, 1a, 1b, 1c semiconductor device, 11, 12, 13 lead frame, 11a main surface, 20 semiconductor element, 20a back surface, 20b front surface, 20c side surface, 21 semiconductor substrate, 22 first electrode, 23 second electrode, 24 guard ring, 25 metallized layer, 26a, 26b, 26c, 26d side, 27a, 27b, 27c, 27d corner, 28 back projection, 28a first back projection portion, 28b second back projection portion, 28c third Back projection portion, 28d Fourth back projection portion, 30 IC chip, 31 conductive wire, 33 electronic component, 36 sealing member, 40 conductive adhesive, 40a first conductive adhesive portion, 40b second conductive adhesive Part, 40p conductive paste, 42 first protrusion, 43 recess, 44 second protrusion, 48, 49 conductive bonding member, 50 holder, 100 power supply, 200 power converter, 201 main conversion circuit, 202 semiconductor device, 203 control circuit, 300 loads.

Claims (21)

主面を含むリードフレームと、
樹脂と前記樹脂中に分散されている導電粒子とを含む導電性接着剤と、
前記導電性接着剤を用いて前記主面上に固定されている半導体素子と、
前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材とを備え、
前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
前記導電性接着剤は、前記主面の平面視において前記半導体素子に覆われている第１導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第２導電性接着剤部分とを含み、
前記第２導電性接着剤部分は、前記半導体素子の前記側面から離間されている第１突起と、前記半導体素子の前記側面に接触している第２突起と、前記第１突起と前記第２突起との間に形成されている凹部とを含み、
前記凹部は前記封止部材によって充填されており、
前記半導体素子の外周は、複数の辺で形成されており、
前記第１突起は、前記複数の辺のうちの少なくとも一つの中央部に対向しており、
前記半導体素子は、裏面突起をさらに含み、
前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記主面に接触しており、
前記裏面突起は、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、半導体装置。 a lead frame including a main surface;
a conductive adhesive comprising a resin and conductive particles dispersed in the resin;
a semiconductor element fixed on the main surface using the conductive adhesive;
comprising a sealing member that seals a part of the lead frame, the conductive adhesive, and the semiconductor element,
The semiconductor element includes a back surface facing the main surface, a front surface opposite to the back surface, and a side surface connecting the back surface and the front surface,
The conductive adhesive includes a first conductive adhesive portion that is covered with the semiconductor element when the main surface is viewed from above, and a second conductive adhesive portion that is exposed from the semiconductor element when the main surface is viewed from above. and a adhesive part;
The second conductive adhesive portion includes a first protrusion that is spaced apart from the side surface of the semiconductor element, a second protrusion that is in contact with the side surface of the semiconductor element, and a first protrusion and a second protrusion that are in contact with the side surface of the semiconductor element. a recess formed between the protrusion and the protrusion;
the recess is filled with the sealing member,
The outer periphery of the semiconductor element is formed of a plurality of sides,
The first protrusion faces a central portion of at least one of the plurality of sides,
The semiconductor element further includes a back protrusion,
The back surface protrusion protrudes from the outer edge of the back surface and is in contact with the main surface,
In the semiconductor device, the back surface protrusion is formed higher at the outer edge of the back surface excluding the at least one corner of the semiconductor element than at the at least one corner of the semiconductor element. 前記第１突起は、前記複数の辺の全ての中央部に対向している、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the first protrusion faces central portions of all of the plurality of sides. 前記第１突起の第１高さは、前記第１導電性接着剤部分の厚さの２倍以上である、請求項１または請求項２に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the first height of the first protrusion is at least twice the thickness of the first conductive adhesive portion. 前記第１導電性接着剤部分の厚さは、５μｍ以上３０μｍ以下である、請求項１または請求項２に記載の半導体装置。 3. The semiconductor device according to claim 1 , wherein the first conductive adhesive portion has a thickness of 5 μm or more and 30 μm or less. 前記第１突起は、前記第２突起より厚い、請求項１から請求項４のいずれか一項に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the first protrusion is thicker than the second protrusion. 前記第２突起は、前記主面の法線方向において、前記半導体素子の第２高さの０．５倍以上１．０倍未満の長さにわたって、前記半導体素子の前記側面に接触している、請求項１から請求項５のいずれか一項に記載の半導体装置。 The second protrusion is in contact with the side surface of the semiconductor element over a length that is 0.5 times or more and less than 1.0 times the second height of the semiconductor element in the normal direction of the main surface. , The semiconductor device according to any one of claims 1 to 5 . 前記導電性接着剤と前記封止部材との間の接着強度は、前記封止部材と前記半導体素子との間の接着強度より大きい、請求項１から請求項６のいずれか一項に記載の半導体装置。 The adhesive strength between the conductive adhesive and the sealing member is greater than the adhesive strength between the sealing member and the semiconductor element, according to any one of claims 1 to 6 . Semiconductor equipment. 前記封止部材は、前記樹脂と同じ種類の樹脂で形成されている、請求項１から請求項７のいずれか一項に記載の半導体装置。 8. The semiconductor device according to claim 1, wherein the sealing member is made of the same type of resin as the resin. 前記導電性接着剤における前記導電粒子の含有率は、８０重量％以上である、請求項１から請求項８のいずれか一項に記載の半導体装置。 9. The semiconductor device according to claim 1, wherein the content of the conductive particles in the conductive adhesive is 80% by weight or more. 前記裏面突起は、前記裏面から突出している、請求項１から請求項９のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 9 , wherein the back surface protrusion protrudes from the back surface. 前記第１突起は、前記複数の辺のうちの前記少なくとも一つの中央部より、前記半導体素子の前記少なくとも一つの角部において、より高く形成されており、
前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項１から請求項１０のいずれか１項に記載の半導体装置。 The first protrusion is formed higher at the at least one corner of the semiconductor element than at the center of the at least one of the plurality of sides,
11. The semiconductor device according to claim 1, wherein the at least one corner of the semiconductor element is an end of at least one of the plurality of sides. 前記主面の前記平面視において、前記半導体素子の面積は５ｍｍ ２ 以下である、請求項４から請求項６のいずれか一項に記載の半導体装置。 7 . The semiconductor device according to claim 4 , wherein the semiconductor element has an area of 5 mm 2 or less in the planar view of the main surface. 前記第１突起は、前記半導体素子の少なくとも一つの角部より、前記複数の辺のうちの前記少なくとも一つの中央部において、より高く形成されており、
前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項１から請求項１０のいずれか１項に記載の半導体装置。 The first protrusion is formed higher at a central portion of the at least one of the plurality of sides than at least one corner of the semiconductor element,
11. The semiconductor device according to claim 1, wherein the at least one corner of the semiconductor element is an end of at least one of the plurality of sides. 前記第１突起は、前記主面の前記平面視において、前記半導体素子の前記外周の５０％以上の長さにわたって、前記半導体素子のまわりに延在している、請求項１から請求項１３のいずれか一項に記載の半導体装置。 Claims 1 to 13, wherein the first protrusion extends around the semiconductor element over a length of 50% or more of the outer periphery of the semiconductor element in the plan view of the main surface. The semiconductor device according to any one of the items. リードフレームの主面上に導電性ペーストを供給することを備え、前記導電性ペーストは、樹脂と前記樹脂中に分散されている導電粒子とを含み、
半導体素子を前記主面に向けて移動させて、それにより、前記導電性ペーストの一部を前記主面の平面視における前記半導体素子の外周の外側に押し拡げることと、
前記半導体素子を前記主面に向けて移動させることを停止して、それにより、前記導電性ペーストの粘度を増加させて、前記導電性ペーストの形状の変化を停止させることと、
前記導電性ペーストを硬化させて、前記導電性ペーストを導電性接着剤にすることと、
前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材を設けることとを備え、
前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
前記半導体素子は、前記導電性接着剤を用いて前記主面上に固定されており、
前記導電性接着剤は、前記主面の前記平面視において前記半導体素子に覆われている第１導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第２導電性接着剤部分とを含み、
前記第２導電性接着剤部分は、前記半導体素子の前記側面から離間されている第１突起と、前記半導体素子の前記側面に接触している第２突起と、前記第１突起と前記第２突起との間に形成されている凹部とを含み、
前記凹部は前記封止部材によって充填されており、
前記導電性ペーストは、４．０以上のチキソ比を有しており、
前記チキソ比は、η 0.5 ／η 5.0 によって与えられ、
前記η 5.0 は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された前記導電性ペーストの第１粘度を表し、
前記η 0.5 は、前記Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された前記導電性ペーストの第２粘度を表す、半導体装置の製造方法。 supplying a conductive paste on the main surface of the lead frame, the conductive paste including a resin and conductive particles dispersed in the resin,
moving the semiconductor element toward the main surface, thereby pushing and spreading a portion of the conductive paste to the outside of the outer periphery of the semiconductor element in a plan view of the main surface;
stopping the movement of the semiconductor element toward the main surface, thereby increasing the viscosity of the conductive paste and stopping the change in shape of the conductive paste;
Curing the conductive paste to make the conductive paste into a conductive adhesive;
providing a sealing member that seals a part of the lead frame, the conductive adhesive, and the semiconductor element,
The semiconductor element includes a back surface facing the main surface, a front surface opposite to the back surface, and a side surface connecting the back surface and the front surface,
The semiconductor element is fixed on the main surface using the conductive adhesive,
The conductive adhesive has a first conductive adhesive portion that is covered with the semiconductor element in the plan view of the main surface, and a second conductive adhesive portion that is exposed from the semiconductor element in the plan view of the main surface. a conductive adhesive part;
The second conductive adhesive portion includes a first protrusion that is spaced apart from the side surface of the semiconductor element, a second protrusion that is in contact with the side surface of the semiconductor element, and a first protrusion and a second protrusion that are in contact with the side surface of the semiconductor element. a recess formed between the protrusion and the protrusion;
the recess is filled with the sealing member,
The conductive paste has a thixometry ratio of 4.0 or more,
the thixotropic ratio is given by η 0.5 /η 5.0 ;
The η 5.0 represents the first viscosity of the conductive paste measured using an E-type viscometer at a temperature of 25° C. and a rotation speed of 5.0 rpm;
The method for manufacturing a semiconductor device, wherein η 0.5 represents a second viscosity of the conductive paste measured using the E-type viscometer at a temperature of 25° C. and a rotation speed of 0.5 rpm . 前記半導体素子の前記外周は、複数の辺で形成されており、
前記第１突起は、前記複数の辺のうちの少なくとも一つの中央部に対向している、請求項１５に記載の半導体装置の製造方法。 The outer periphery of the semiconductor element is formed of a plurality of sides,
16. The method of manufacturing a semiconductor device according to claim 15, wherein the first protrusion faces a central portion of at least one of the plurality of sides. 前記導電性ペーストの前記第２粘度は、１００Ｐａ・ｓ以上である、請求項１５または請求項１６に記載の半導体装置の製造方法。 17. The method of manufacturing a semiconductor device according to claim 15 , wherein the second viscosity of the conductive paste is 100 Pa·s or more. 前記半導体素子は、前記裏面から突出する裏面突起をさらに含み、
前記裏面突起が前記リードフレームの前記主面に当接することによって、前記半導体素子を前記主面に向けて移動させることを停止する、請求項１５から請求項１７のいずれか一項に記載の半導体装置の製造方法。 The semiconductor element further includes a back protrusion protruding from the back surface,
The semiconductor according to any one of claims 15 to 17 , wherein the back projection stops moving the semiconductor element toward the main surface by coming into contact with the main surface of the lead frame. Method of manufacturing the device. 前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、請求項１８に記載の半導体装置の製造方法。 The back surface protrusion protrudes from the outer edge of the back surface, and is formed higher at the outer edge of the back surface excluding the at least one corner of the semiconductor element than at the at least one corner of the semiconductor element. The method for manufacturing a semiconductor device according to claim 18 . 前記第１突起は、前記主面の前記平面視において、前記半導体素子の前記外周の５０％以上の長さにわたって、前記半導体素子のまわりに延在している、請求項１５から請求項１９のいずれか一項に記載の半導体装置の製造方法。 Claims 15 to 19 , wherein the first protrusion extends around the semiconductor element over a length of 50% or more of the outer periphery of the semiconductor element in the plan view of the principal surface. A method for manufacturing a semiconductor device according to any one of the items. 請求項１から請求項１４のいずれか一項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。 A main conversion circuit that includes the semiconductor device according to any one of claims 1 to 14 and converts and outputs input power;
A power conversion device comprising: a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
JP2022524386A 2020-05-18 2021-05-10 Semiconductor device and its manufacturing method, and power conversion device Active JP7407924B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020086876 2020-05-18
JP2020086876 2020-05-18
PCT/JP2021/017674 WO2021235256A1 (en) 2020-05-18 2021-05-10 Semiconductor device, method for manufacturing semiconductor device, and power conversion apparatus

Publications (3)

Publication Number Publication Date
JPWO2021235256A1 JPWO2021235256A1 (en) 2021-11-25
JPWO2021235256A5 JPWO2021235256A5 (en) 2023-01-10
JP7407924B2 true JP7407924B2 (en) 2024-01-04

Family

ID=78707782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524386A Active JP7407924B2 (en) 2020-05-18 2021-05-10 Semiconductor device and its manufacturing method, and power conversion device

Country Status (3)

Country Link
JP (1) JP7407924B2 (en)
CN (1) CN115516611B (en)
WO (1) WO2021235256A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (en) 2013-03-15 2014-09-25 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
JP2014203861A (en) 2013-04-02 2014-10-27 三菱電機株式会社 Semiconductor device and semiconductor module
JP2015188026A (en) 2014-03-27 2015-10-29 三菱電機株式会社 Power semiconductor device and method of manufacturing power semiconductor device
JP2019175989A (en) 2018-03-28 2019-10-10 三菱電機株式会社 Semiconductor device
JP2020004784A (en) 2018-06-26 2020-01-09 三菱電機株式会社 Power module and power converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196042A (en) * 1982-05-11 1983-11-15 Toshiba Corp Lead frame for semiconductor device
JP2001338949A (en) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd Electronic device, mounting body of electronic component, and manufacturing method of the electronic component
JP2014236101A (en) * 2013-05-31 2014-12-15 サンケン電気株式会社 Semiconductor device
JP2015191958A (en) * 2014-03-27 2015-11-02 サンケン電気株式会社 semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (en) 2013-03-15 2014-09-25 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
JP2014203861A (en) 2013-04-02 2014-10-27 三菱電機株式会社 Semiconductor device and semiconductor module
JP2015188026A (en) 2014-03-27 2015-10-29 三菱電機株式会社 Power semiconductor device and method of manufacturing power semiconductor device
JP2019175989A (en) 2018-03-28 2019-10-10 三菱電機株式会社 Semiconductor device
JP2020004784A (en) 2018-06-26 2020-01-09 三菱電機株式会社 Power module and power converter

Also Published As

Publication number Publication date
CN115516611B (en) 2024-08-06
WO2021235256A1 (en) 2021-11-25
JPWO2021235256A1 (en) 2021-11-25
CN115516611A (en) 2022-12-23

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP7196815B2 (en) Semiconductor module and power converter
EP3026701B1 (en) Power module and manufacturing method thereof
WO2018061517A1 (en) Power module, method for producing same and electric power converter
CN111211060A (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111052325B (en) Semiconductor module and power conversion device
CN112074954B (en) Power semiconductor module, method for manufacturing the same, and power conversion device
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7407924B2 (en) Semiconductor device and its manufacturing method, and power conversion device
WO2020246456A1 (en) Semiconductor device and power conversion device
US11784105B2 (en) Semiconductor device and power converter
US20240243041A1 (en) Power Semiconductor Apparatus and Power Conversion Apparatus
JP7561677B2 (en) Power semiconductor device, method for manufacturing the power semiconductor device, and power conversion device
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP7334369B1 (en) Power module and power converter
CN111788694B (en) Semiconductor element, semiconductor device, power conversion device, and method for manufacturing semiconductor element
JP6680414B1 (en) Semiconductor device and power converter
WO2023175854A1 (en) Semiconductor device, power converter, and method for manufacturing semiconductor device
US20220415748A1 (en) Semiconductor device and power converter
JP2021129051A (en) Electric power semiconductor device, method for manufacturing the same and electric power conversion device
CN118120051A (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP2024139935A (en) Semiconductor device and power conversion device
CN116031226A (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231219

R150 Certificate of patent or registration of utility model

Ref document number: 7407924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150