JPWO2020049398A1 - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
JPWO2020049398A1
JPWO2020049398A1 JP2020540870A JP2020540870A JPWO2020049398A1 JP WO2020049398 A1 JPWO2020049398 A1 JP WO2020049398A1 JP 2020540870 A JP2020540870 A JP 2020540870A JP 2020540870 A JP2020540870 A JP 2020540870A JP WO2020049398 A1 JPWO2020049398 A1 JP WO2020049398A1
Authority
JP
Japan
Prior art keywords
transistor
layer
electrode
light emitting
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020540870A
Other languages
English (en)
Other versions
JPWO2020049398A5 (ja
JP7350753B2 (ja
Inventor
山崎　舜平
舜平 山崎
瀬尾　哲史
哲史 瀬尾
紘慈 楠
紘慈 楠
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020049398A1 publication Critical patent/JPWO2020049398A1/ja
Publication of JPWO2020049398A5 publication Critical patent/JPWO2020049398A5/ja
Application granted granted Critical
Publication of JP7350753B2 publication Critical patent/JP7350753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

光源を有する薄型の撮像装置を提供する。赤外光を発する発光デバイスを有する撮像装置であって、発光デバイスが発し、被写体から反射された赤外光を画素回路が有する光電変換デバイスで受光する。発光デバイスにはＥＬ素子を用いるため、薄型の光源付撮像装置を構成することができる。また、オフ電流の低い特性を有する酸化物半導体トランジスタを利用した画素回路を用いることで、グローバルシャッタ方式での撮像を可能とし、動きのある被写体であっても歪のない画像を得ることができる。

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。
特開２０１１−１１９７１１号公報
撮像装置は、可視光を画像化する手段として用いられるだけでなく、様々な用途に用いられている。例えば、撮像装置は、個人認証、不良解析、医療診断、セキュリティ用途などに用いられている。これらの用途では、可視光の他、Ｘ線などの短波長の光、赤外線などの長波長の光などを用途に応じて使い分けている。
可視光および赤外線としては自然光や室内光を利用する場合もあるが、専用の光源を用いることも一般化している。光源としては電球型のランプやＬＥＤなどが多く用いられるが、撮像装置との組み合わせでは小型化、薄型化に課題がある。
したがって、本発明の一態様では、光源を有する撮像装置を提供することを目的の一つとする。または、薄型の光源を有する撮像装置を提供することを目的の一つとする。または、薄型の光源を有し、当該光源から発する光の被写体からの反射光を撮像する撮像装置を提供することを目的の一つとする。または、薄型の赤外光源を有する撮像装置を提供することを目的の一つとする。
または、低消費電力の撮像装置を提供することを目的の一つとする。または、高速に撮像が行える撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置を提供することを目的の一つとする。または、上記撮像装置の動作方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、光源を有する薄型の撮像装置に関する。
本発明の一態様は、第１の層と、第２の層と、を有する撮像装置であって、第１の層および第２の層は重なる領域を有し、第１の層は画素回路を有し、第２の層は発光デバイスを有し、画素回路は、光電変換デバイスと、トランジスタと、を有し、発光デバイスは、第１の電極と、第２の電極と、発光層と、を有し、発光層は、第１の電極と第２の電極との間に設けられ、光電変換デバイスは、第１の電極と重ならない領域を有する撮像装置である。
本発明の一態様の他の一態様は、第１の層と、第２の層と、を有する撮像装置であって、第１の層および第２の層は重なる領域を有し、第１の層は画素回路を有し、第２の層は発光デバイスを有し、発光デバイスは、第１の電極と、第２の電極と、発光層と、を有し、発光層は、第１の電極と第２の電極との間に設けられ、画素回路は、光電変換デバイスと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、キャパシタと、を有し、光電変換デバイスの一方の電極は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、キャパシタの一方の電極と電気的に接続され、キャパシタの一方の電極は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの一方と電気的に接続され、光電変換デバイスは、第１の電極と重ならない領域を有する撮像装置である。
光電変換デバイスは、第２の電極および発光層と重なる領域を有していてもよい。
発光デバイスには、赤外光を発する素子を用いることができる。また、第２の電極は、赤外光に透光性を有する透光性導電膜を用いることが好ましい。
第２のトランジスタのソースまたはドレインの他方と、第３のトランジスタのソースまたはドレインの他方は電気的に接続され、第３のトランジスタのソースまたはドレインの他方と、発光デバイスの一方の電極は電気的に接続することができる。
上記と異なる構成として、光電変換デバイスの他方の電極と、第３のトランジスタのソースまたはドレインの他方は電気的に接続され、第３のトランジスタのソースまたはドレインの他方と、発光デバイスの一方の電極が電気的に接続されていてもよい。
上記２つの構成において、さらに第５のトランジスタを有し、第５のトランジスタのソースまたはドレインの一方は、発光デバイスの一方の電極と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第３のトランジスタのソースまたはドレインの他方と電気的に接続されていてもよい。
撮像装置が有するトランジスタの少なくとも一つ以上は、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
本発明の一態様を用いることで、光源を有する撮像装置を提供することができる。または、薄型の光源を有する撮像装置を提供することができる。または、薄型の光源を有し、当該光源から発する光の被写体からの反射光を撮像する撮像装置を提供することができる。または、薄型の赤外光源を有する撮像装置を提供することができる。
または、低消費電力の撮像装置を提供することができる。または、高速に撮像が行える撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置を提供することができる。または、上記撮像装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
図１は、撮像装置を説明するブロック図である。
図２Ａ、図２Ｂ、図２Ｃは、画素アレイを説明する図である。
図３Ａ、図３Ｂ、図３Ｃは、画素回路を説明する図である。
図４Ａ、図４Ｂ、図４Ｃは、画素回路を説明する図である。
図５Ａ、図５Ｂ、図５Ｃは、画素回路を説明する図である。
図６Ａ、図６Ｂ、図６Ｃは、画素回路を説明する図である。
図７Ａは、ローリングシャッタ方式を説明する図である。図７Ｂは、グローバルシャッタ方式を説明する図である。
図８Ａ、図８Ｂは、画素回路の動作を説明するタイミングチャートである。
図９Ａ、図９Ｂは、画素回路を説明する図である。
図１０Ａは、撮像装置の画素の構成を説明する図である。図１０Ｂ、図１０Ｃは、光電変換デバイスの構成を説明する図である。図１０Ｄは、発光デバイスの構成を説明する図である。
図１１Ａ、図１１Ｂは、撮像装置の画素の構成を説明する図である。
図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄは、トランジスタを説明する図である。
図１３Ａ、図１３Ｂ、図１３Ｃは、撮像装置を収めたパッケージの斜視図である。
図１４Ａ、図１４Ｂ、図１４Ｃは、電子機器を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタ（容量素子ともいう）を分割して複数の位置に配置してもよい場合がある。
また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、発光デバイス（発光素子ともいう）を有する撮像装置である。発光デバイスから被写体に光が照射され、被写体から反射された光を画素回路が有する光電変換デバイス（光電変換素子ともいう）で受光する。発光デバイスにはＥＬ素子を用いるため、薄型の光源付撮像装置を構成することができる。
また、発光デバイスとして赤外光を発する素子を用いることで生体認証や工業製品の不良解析などの用途に用いることができる。また、グローバルシャッタ方式での撮像に適用しやすい画素回路を用いることで、動きのある被写体であっても歪のない画像を得ることができる。
図１は、本発明の一態様の撮像装置を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素回路１０を有する画素アレイ２１と、画素アレイ２１の行を選択する機能を有する回路２２（ロードライバ）と、画素回路１０からデータを読み出す機能を有する回路２３と、電源電位を供給する回路２８を有する。画素回路１０上には、発光デバイス１１が積層されている。
回路２３は、画素アレイ２１の列を選択する機能を有する回路２４（カラムドライバ）と、画素回路１０の出力データに対して相関二重サンプリング処理を行うための回路２５（ＣＤＳ回路）と、回路２５から出力されたアナログデータをデジタルデータに変換する機能を有する回路２６（Ａ／Ｄ変換回路等）などを有することができる。
なお、解像度を重視しない場合は、画素回路１０と発光デバイス１１が重ならない構成としてもよい。例えば、図２Ａに示すように、画素回路１０と発光デバイス１１とを一定の間隔で交互に配置してもよい。また、図２Ｂに示すように、画素回路１０と発光デバイス１１とを行毎に交互に配置してもよい。なお、画素回路１０と発光デバイス１１とを列毎に交互に配置してもよい。
また、図２Ｃに示すように、隣り合う２つの画素回路１０の間に発光デバイス１１を配置する構成であってもよい。この場合、発光デバイス１１は、画素回路１０と接続する配線と重なる領域を有して配置される。したがって、広義では画素回路１０と発光デバイス１１が重なっているともいえる。なお、図２Ｃでは画素回路１０と同数の発光デバイス１１を図示しているが、発光デバイス１１の数は画素回路１０と異なっていてもよい。
図３Ａは、本発明の一態様の撮像装置に用いることができる画素回路１０および発光デバイス１１を説明する回路図である。画素回路１０は、光電変換デバイス１０１と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、トランジスタ１０６と、キャパシタ１０８を有することができる。なお、キャパシタ１０８を設けない構成としてもよい。
光電変換デバイス１０１の一方の電極（カソード）は、トランジスタ１０３のソースまたはドレインの一方と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、トランジスタ１０４のソースまたはドレインの一方と電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、キャパシタ１０８の一方の電極と電気的に接続される。キャパシタ１０８の一方の電極は、トランジスタ１０５のゲートと電気的に接続される。トランジスタ１０５のソースまたはドレインの一方は、トランジスタ１０６のソースまたはドレインの一方と電気的に接続される。
ここで、トランジスタ１０３のソースまたはドレインの他方、キャパシタ１０８の一方の電極、およびトランジスタ１０５のゲートを接続する配線をノードＦＤとする。ノードＦＤは、電荷蓄積部として機能させることができる。
光電変換デバイス１０１の他方の電極（アノード）は、配線１２１と電気的に接続される。トランジスタ１０３のゲートは、配線１２７と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方およびトランジスタ１０５のソースまたはドレインの他方は、配線１２２に電気的に接続される。トランジスタ１０４のゲートは、配線１２６と電気的に接続される。トランジスタ１０６のゲートは、配線１２８と電気的に接続される。キャパシタ１０８の他方の電極は、例えばＧＮＤ配線などの基準電位線と電気的に接続される。トランジスタ１０６のソースまたはドレインの他方は、配線１２９と電気的に接続される。
図３Ａにおいて、発光デバイス１１の一方の電極は、配線１３０と電気的に接続される。発光デバイス１１の他方の電極は、例えばＧＮＤ配線などの基準電位線と電気的に接続される。当該構成では、画素回路１０と発光デバイス１１との電気的な接続はないため、発光デバイス１１に対する入力電位、および発光のタイミングは独立して制御することができる。
配線１２７、１２８は、各トランジスタの導通を制御する信号線として機能させることができる。配線１２９は出力線として機能させることができる。
配線１２１、１２２、１３０は、電源線としての機能を有することができる。図３Ａに示す構成では光電変換デバイス１０１のカソード側がトランジスタ１０３と電気的に接続する構成であり、ノードＦＤを高電位にリセットして動作させる構成であるため、配線１２２は高電位（配線１２１よりも高い電位）とする。また、配線１３０は、発光デバイス１１に順方向バイアスを供給して発光させるための電位を供給する機能を有する。
図３Ｂは、発光デバイス１１の一方の電極が配線１２２と電気的に接続された構成である。ノードＦＤのリセット電位、トランジスタ１０５に供給する電源電位、および発光デバイス１１の入力電位を共通化できる場合は、当該構成とすることができる。
また、図３Ｃに示すように、図３Ｂの構成にトランジスタ１０７を加えてもよい。トランジスタ１０７のソースまたはドレインの一方は、発光デバイス１１の一方の電極と電気的に接続される。トランジスタ１０７のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１０７のゲートは配線１２７と電気的に接続される。当該構成とすることによって、発光期間をトランジスタ１０３の導通の期間のみに制限することができ、消費電力を低減することができる。トランジスタ１０３の導通が必要な期間は、ノードＦＤに対するリセット動作期間および蓄積動作期間のみであり、読み出し動作期間などにおける不要な発光を抑えることができる。
また、発光デバイス１１に入力する適切な電位に対して、ノードＦＤのリセット電位などが高すぎる場合は、図４Ａに示すように発光デバイス１１の一方の電極と配線１２２との間に抵抗素子１０９を電気的に接続してもよい。抵抗素子１０９は電流制限抵抗として作用し、発光デバイス１１に流れる電流を制限することができ、発光デバイス１１の信頼性を高めることができる。抵抗素子１０９の抵抗値は、発光デバイス１１の電気特性にあわせて適切な値を選択すればよい。
なお、図４Ｂに示すように図３Ｃに示したトランジスタ１０７を抵抗素子１０９の代替えとして動作させてもよい。当該構成では、トランジスタ１０７のゲートは配線１３１と電気的に接続する。したがって、配線１３１の電位を変化させることで、発光デバイス１１の照度および発光のタイミングを任意に制御することができ、消費電力を抑えることができる。
また、図４Ｃに示すように、トランジスタ１０７を設けた構成であって、トランジスタ１０７のソースまたはドレインの他方を配線１３０と電気的に接続し、トランジスタ１０７のゲートを配線１２７と電気的に接続する構成であってもよい。当該構成では、発光デバイス１１に対する入力電位は配線１３０で制御し、発光のタイミングは配線１２７で制御する。
なお、図３Ａ乃至図３Ｃおよび図４Ａ乃至図４Ｃでは、光電変換デバイス１０１のカソードがノードＦＤと電気的に接続する構成を示したが、図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示すように光電変換デバイス１０１のアノードがノードＦＤと電気的に接続する構成としてもよい。
図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示す構成では、光電変換デバイス１０１の一方の電極が配線１２２と電気的に接続され、光電変換デバイス１０１の他方の電極がトランジスタ１０３のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０４のソースまたはドレインの他方が配線１３２と電気的に接続される。
配線１３２は、電源線またはリセット電位の供給線としての機能を有することができる。図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示す構成では光電変換デバイス１０１のアノード側がトランジスタ１０３と電気的に接続する構成であり、ノードＦＤを低電位にリセットして動作させる構成であるため、配線１３２は低電位（配線１２２よりも低い電位）とする。
図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示す発光デバイス１１およびその周辺要素との接続形態の説明は、図３Ａ乃至図３Ｃおよび図４Ａ乃至図４Ｃの説明を参照することができる。
光電変換デバイス１０１としては、フォトダイオードを用いることができる。本発明の一態様では、赤外線を用いた撮像を行う。したがって、光電変換デバイス１０１には、赤外領域の光を光電変換できるフォトダイオードを用いる。例えば、単結晶シリコンを光電変換部に用いたｐｎ接合型フォトダイオード、多結晶シリコンまたは微結晶シリコンを光電変換層に用いたｐｉｎ型フォトダイオードなどを用いることができる。または、化合物半導体など、赤外領域の光を光電変換できる材料を用いてもよい。
トランジスタ１０３は、ノードＦＤの電位を制御する機能を有する。トランジスタ１０４は、ノードＦＤの電位をリセットする機能を有する。トランジスタ１０５はソースフォロア回路として機能し、ノードＦＤの電位を画像データとして配線１２９に出力することができる。トランジスタ１０６は、画像データを出力する画素を選択する機能を有する。
トランジスタ１０３およびトランジスタ１０４には、チャネル形成領域に金属酸化物を用いたトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０３、１０４にＯＳトランジスタを用いることによって、ノードＦＤで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
図７Ａはローリングシャッタ方式の動作方法を模式化した図であり、図７Ｂはグローバルシャッタ方式を模式化した図である。Ｅｎはｎ列目（ｎは自然数）の露光（蓄積動作）、Ｒｎはｎ列目の読み出し動作を表している。図７Ａ、図７Ｂでは、１行目からＭ行目（Ｍは自然数）までの動作を示している。
ローリングシャッタ方式は、露光とデータの読み出しを順次行う動作方法であり、ある行の読み出し期間と他の行の露光期間を重ねる方式である。露光後すぐに読み出し動作を行うため、データの保持期間が比較的短い回路構成であっても撮像を行うことができる。しかしながら、撮像の同時性がないデータで１フレームの画像が構成されるため、動体の撮像においては画像に歪が生じてしまう。
一方で、グローバルシャッタ方式は、全画素で同時に露光を行って各画素にデータを保持し、行毎にデータを読み出す動作方法である。したがって、動体の撮像であっても歪のない画像を得ることができる。
画素回路にチャネル形成領域にＳｉを用いたトランジスタ（以下、Ｓｉトランジスタ）などの比較的オフ電流の高いトランジスタを用いた場合は、電荷蓄積部からデータ電位が流出しやすいためローリングシャッタ方式が用いられる。Ｓｉトランジスタを用いてグローバルシャッタ方式を実現するには、別途メモリ回路などを設ける必要があり、さらに複雑な動作を高速で行わなければならない。一方で、画素回路にＯＳトランジスタを用いた場合は、電荷蓄積部からのデータ電位の流出がほとんどないため、容易にグローバルシャッタ方式を実現することができる。
なお、トランジスタ１０５、１０６にもＯＳトランジスタを適用してもよい。また、ＯＳトランジスタおよびＳｉトランジスタを任意に組み合わせて適用してもよい。また、全てのトランジスタをＯＳトランジスタまたはＳｉトランジスタとしてもよい。Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン、単結晶シリコンなど）を有するトランジスタなどが挙げられる。
発光デバイス１１には、ＥＬ素子を用いることができる。当該ＥＬ素子としては、赤外光を発する素子を用いることができる。特に波長７００ｎｍ以上２５００ｎｍ以下にピークを有する近赤外光を発するＥＬ素子であることが好ましい。例えば、波長７６０ｎｍおよびその近傍の光は静脈中のヘモグロビンに吸収されやすいため、手のひらや指などからの反射光などを受光して画像化することで静脈の位置を検出することができる。当該作用は生体認証として利用することができる。また、適切な波長の近赤外光を利用して食品内の異物検査や工業製品の不良解析などの非破壊検査に利用することもできる。また、グローバルシャッタ方式と組み合わせることで、被写体に動きがあっても精度の高いセンシングが可能となる。
また、発光デバイス１１としてＥＬ素子を用いることで、薄型の光源付撮像装置を実現することができ、様々な機器へ搭載が容易となり、携帯性も向上させることができる。
次に、図３Ａ乃至図３Ｃおよび図４Ａ乃至図４Ｃに示す画素回路１０の動作の一例を図８Ａのタイミングチャートを用いて説明する。なお、本明細書におけるタイミングチャートの説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表す。配線１２１には常時“Ｌ”が供給され、配線１２２には常時“Ｈ”が供給されている状態とする。
なお、発光デバイス１１においては、少なくとも蓄積動作の期間に適切に発光させるための電源電位が発光デバイス１１に供給される状態とする。
期間Ｔ１において、配線１２６の電位を“Ｈ”、配線１２７の電位を“Ｈ”、配線１２８の電位を“Ｌ”とすると、トランジスタ１０３、１０４が導通し、ノードＦＤには配線１２２の電位“Ｈ”が供給される（リセット動作）。
期間Ｔ２において、配線１２６の電位を“Ｌ”、配線１２７の電位を“Ｈ”、配線１２８の電位を“Ｌ”とすると、トランジスタ１０４が非導通となってリセット電位の供給が遮断される。また、光電変換デバイス１０１の動作に応じてノードＦＤの電位が低下する（蓄積動作）。
期間Ｔ３において、配線１２６の電位を“Ｌ”、配線１２７の電位を“Ｌ”、配線１２８の電位を“Ｌ”とすると、トランジスタ１０３が非導通となり、ノードＦＤの電位は確定し、保持される（保持動作）。このとき、ノードＦＤに接続されるトランジスタ１０３およびトランジスタ１０４にオフ電流の低いＯＳトランジスタを用いることによって、ノードＦＤからの不必要な電荷の流出を抑えることができ、データの保持時間の延ばすことができる。
期間Ｔ４において、配線１２６の電位を“Ｌ”、配線１２７の電位を“Ｌ”、配線１２８の電位を“Ｈ”とすると、トランジスタ１０６が導通し、トランジスタ１０５のソースフォロア動作によりノードＦＤの電位が配線１２９に読み出される（読み出し動作）。
以上が図３Ａ乃至図３Ｃおよび図４Ａ乃至図４Ｃに示す画素回路１０の動作の一例である。
図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示す画素回路１０は、図８Ｂのタイミングチャートに従って動作させることができる。なお、配線１２２には常時“Ｈ”が供給され、配線１３２には常時“Ｌ”が供給されている状態とする。基本的な動作は、上記の図８Ａのタイミングチャートの説明と同様である。
本発明の一態様においては、図９Ａ、図９Ｂに例示するように、トランジスタにバックゲートを設けた構成としてもよい。図９Ａは、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。図９Ｂは、バックゲートが定電位を供給できる配線と電気的に接続された構成を示しており、トランジスタのしきい値電圧を制御することができる。
また、図９Ａ、図９Ｂを組み合わせるなど、それぞれのトランジスタが適切な動作が行えるような構成としてもよい。また、バックゲートが設けられないトランジスタを画素回路が有していてもよい。なお、トランジスタにバックゲートを設ける構成は、図３Ａ乃至図３Ｃ、図４Ａ乃至図４Ｃ、図５Ａ乃至図５Ｃおよび図６Ａ乃至図６Ｃに示す全ての構成に適用することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の撮像装置の構造例などについて説明する。
図１０Ａに、撮像装置が有する画素の構造を例示する。画素は、画素回路１０を有する層５６１および発光デバイス１１を有する層５６２の積層構造とすることができる。
層５６１は、層５６３および層５６４を有する。層５６３には、主に画素回路１０が有するトランジスタ等の要素が設けられる。また、層５６４には、主に光電変換デバイス１０１が設けられる。光電変換デバイス１０１は、図１０Ｂに示すように層５６５ａと、層５６５ｂとの積層とすることができる。
図１０Ｂに示す光電変換デバイス１０１はｐｎ接合型フォトダイオードであり、例えば、層５６５ａにｐ型半導体、層５６５ｂにｎ型半導体を用いることができる。または、層５６５ａにｎ型半導体、層５６５ｂにｐ型半導体を用いてもよい。
または、図１０Ｃに示すようにｐｉｎ接合型フォトダイオードであってもよい。例えば、層５６６ａにｐ型半導体、層５６６ｂにｉ型半導体、層５６６ｃにｎ型半導体、層５６６ｄに透光性導電膜を用いることができる。または、層５６６ａをｎ型半導体、層５６６ｃをｐ型半導体としてもよい。
上記ｐｎ接合型フォトダイオードは、単結晶シリコンを用いて形成することができる。また、ｐｉｎ接合型フォトダイオードとしては、単結晶シリコン、微結晶シリコン、または多結晶シリコンなどの薄膜を用いて形成することもできる。単結晶シリコン、微結晶シリコン、多結晶シリコンは赤外光に感度を有し、赤外光の検知に適している。
図１０Ａに示す層５６４としては、例えばシリコン基板を用いることができる。当該シリコン基板は、ｐｎ接合型フォトダイオードの他にＳｉトランジスタ等を有することができる。当該Ｓｉトランジスタを用いて、画素回路を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。具体的には、実施の形態１で説明し周辺回路（画素回路１０、回路２２、２３、２８など）が有する一部または全てのトランジスタを層５６４に設けることができる。
または、層５６４は、ガラス基板などの絶縁性の表面を有する支持体および上述したｐｉｎ接合型フォトダイオードを有する構成であってもよい。
層５６３は、ＯＳトランジスタ（例えば、画素回路１０が有するトランジスタ１０３、１０４、１０５、１０６、１０７の一部または全て）を有することができる。また、実施の形態１で説明した周辺回路が有する一部のトランジスタを有していてもよい。
当該構成とすることで、画素回路を構成する要素および周辺回路を複数の層に分散させ、当該要素同士または当該要素と当該周辺回路を重ねて設けることができるため、撮像装置の面積を小さくすることができる。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＡＡＣ−ＯＳ）またはＣｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＡＣ−ＯＳ）などを用いることができる。ＣＡＡＣ−ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ−Ｍ−Ｚｎ系酸化物は代表的には、スパッタリング法で形成することができる。または、ＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成してもよい。
Ｉｎ−Ｍ−Ｚｎ系酸化物をスパッタリング法で形成するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（ＳＩＭＳにより得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（ＳＩＭＳにより得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
層５６２は、発光デバイス１１を有する。発光デバイス１１としては、エレクトロルミネッセンスを利用する発光デバイス（ＥＬ素子）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（ＥＬ層）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
ＥＬ素子としては、例えば、有機ＥＬ素子または無機ＥＬ素子を用いることができる。なお、発光材料として化合物半導体を用いるＬＥＤ（ミニＬＥＤ、マイクロＬＥＤを含む）を用いることもできる。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光デバイスは、電流励起型の発光デバイスと呼ばれる。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
図１０Ｄに発光デバイス１１の構成を示す。ＥＬ層３００は、層３３０、発光層３２０、層３４０などの複数の層で構成することができる。層３３０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを有することができる。発光層３２０は、例えば発光性の化合物を有する。層３４０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を有することができる。
電極３１１および電極３１２の間に設けられたＥＬ層３００は、単一の発光ユニットとして機能することができる。なお、層３３０と層３４０との間に複数の発光層が設けられていてもよい。なお、電極３１１および電極３１２のいずれか一方に透光性の導電膜を用いることで、光の射出方向が決定される。
発光デバイス１１は、ＥＬ層３００を構成する材料に応じて様々な波長の光を発することができる。本発明の一態様では、ＥＬ層３００を構成する材料に近赤外光（波長７２０ｎｍ乃至２５００ｎｍ）にピークを有する光を発する材料を用いる。例えば、７２０ｎｍ、７６０ｎｍ、８５０ｎｍ、９００ｎｍおよびこれらの波長近傍の光を発する材料を用途に応じて用いればよい。
なお、本発明の一態様においては、ＥＬ層３００の発光材料（ゲスト材料、またはドーパント材料ともいう）として、近赤外光を呈する有機金属イリジウム錯体を有すると好ましい。当該有機金属イリジウム錯体としては、ジメチルフェニル骨格とキノキサリン骨格とを有すると好適である。また、上記有機金属イリジウム錯体としては、代表的には、ビス｛４，６−ジメチル−２−［３−（３，５−ジメチルフェニル）−２−キノキサリニル−κＮ］フェニル−κＣ｝（２，２’，６，６’−テトラメチル−３，５−ヘプタンジオナト−κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｄｍｄｐｑ）２（ｄｐｍ））などを用いることができる。上記有機金属イリジウム錯体を用いることで、量子効率または発光効率の高い撮像素子を提供することができる。
また、上記有機金属イリジウム錯体を分散状態にするために用いる物質（すなわちホスト材料）としては、例えば、２，３−ビス（４−ジフェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）のようなアリールアミン骨格を有する化合物の他、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）等のカルバゾール誘導体や、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）等の金属錯体が好ましい。また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）のような高分子化合物を用いることもできる。
なお、上記有機金属イリジウム錯体を分散状態にするために用いる材料（ホスト材料）としては、Ｎ−（１，１’−ビフェニル−４−イル）−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］−９，９−ジメチル−９Ｈ−フルオレン−２−アミン（略称：ＰＣＢＢｉＦ）を用いると好適である。
なお、発光層３２０において、上述した有機金属イリジウム錯体（ゲスト材料）と上述したホスト材料とを含んで形成することにより、ＥＬ層３００からは、発光効率の高い近赤外の燐光発光を得ることができる。
図１１Ａは、図１０Ａに示す画素の断面の一例を説明する図である。層５６４は光電変換デバイス１０１として、図１０Ｂに示したｐｎ接合型フォトダイオードを有する。層５６３はＯＳトランジスタを有し、図１１Ａでは図３Ｃに示す構成を例として、トランジスタ１０３、１０７を例示する。
光電変換デバイス１０１において、層５６５ａはｐ型領域、層５６５ｂはｎ型領域とすることができる。また、層５６５ｂは、電源線の機能を有する配線１２１が接続される。
図１２ＡにＯＳトランジスタの詳細を示す。図１２Ａに示すＯＳトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該半導体層に達する開口部を設けることでソース電極２０５およびドレイン電極２０６を形成するセルフアライン型の構成である。
ＯＳトランジスタは、酸化物半導体層２０７に形成されるチャネル形成領域、ソース領域２０３およびドレイン領域２０４のほか、ゲート電極２０１、ゲート絶縁膜２０２を有する構成とすることができる。当該開口部には少なくともゲート絶縁膜２０２およびゲート電極２０１が設けられる。当該開口部には、さらに酸化物半導体層２０８が設けられていてもよい。
ＯＳトランジスタは、図１２Ｂに示すように、ゲート電極２０１をマスクとして半導体層にソース領域２０３およびドレイン領域２０４を形成するセルフアライン型の構成としてもよい。
または、図１２Ｃに示すように、ソース電極２０５またはドレイン電極２０６とゲート電極２０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。
トランジスタ１０３、１０７はバックゲート５３５を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート５３５は、図１２Ｄに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図１２Ｄは図１２Ａのトランジスタを例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート５３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
ＯＳトランジスタが形成される領域と光電変換デバイス１０１等のＳｉデバイスが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層５４３が設けられる。光電変換デバイス１０１近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。一方、トランジスタ１０３、１０７のチャネル形成領域の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
絶縁層５４３により、一方の層に水素を閉じ込めることでＳｉデバイスの信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることで、ＯＳトランジスタ（トランジスタ１０３、１０７）の信頼性も向上させることができる。
絶縁層５４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
トランジスタ１０３、１０７上には平坦化膜５４１，５４２が設けられる。平坦化膜５４１、５４２によってトランジスタやコンタクト部で生じる凹凸部を平坦化した面に発光デバイス１１（電極３１１、ＥＬ層３００、電極３１２）が設けられる。
電極３１１には金属などの低抵抗の導電膜を用いることができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
電極３１２には近赤外光を透過する透光性導電膜を用いることができる。例えば、電極３１２には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
ここで、電極３１１および電極３１２と重なるＥＬ層３００は発光することができるが、電極３１２と重なり、かつ電極３１１と重ならないＥＬ層３００は発光することはできない。また、ＥＬ層３００は極めて薄い薄膜であり、近赤外光の吸収を無視することができる。したがって、光電変換デバイス１０１上にＥＬ層３００および電極３１２を重ねて設けることができる。
また、図１１Ａでは、光電変換デバイス１０１とトランジスタ１０３が重なる領域を有するように図示しているが、当該領域は受光部全体としては一部であり、受光能力を著しく低下させることはない。なお、光電変換デバイス１０１とトランジスタ１０３が重なる領域を有さない構成としてもよい。
図１１Ａに示す画素の構成では、層５６２が有する発光デバイス１１から外部に光６０１を射出し、その反射光６０２を層５６２および層５６３を介して層５６４が有する光電変換デバイス１０１で受光する。
発光デバイス１１に酸素、水素、水分、二酸化炭素等が侵入しないように、発光デバイス１１と基板５８０との間に封止層５９０を設けて密封することが好ましい。封止層５９０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、封止層５９０に乾燥剤が含まれていてもよい。
また、封止層の一部として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などの保護層を設けてもよい。
図１１Ｂは、光電変換デバイス１０１として、図１０Ｃに示したｐｉｎ接合型フォトダイオードを用いた場合の画素の断面の一例を説明する図である。光電変換デバイス１０１において、層５６６ａはｐ型領域、層５６６ｂはｉ型領域、層５６６ｃはｎ型領域とすることができる。また、層５６６ａは、電源線の機能を有する配線１２１が接続される。
光電変換デバイス１０１および配線１２１は、基板５７０上に設けられる。基板５７０としては、ガラス基板、セラミクス基板、樹脂基板などの表面が絶縁性を有する基板を用いることができる。なお、表面に絶縁性処理を施してあれば、金属基板や半導体基板を用いてもよい。
以下では、イメージセンサチップを収めたパッケージについて説明する。当該イメージセンサチップには、上記光源付き撮像装置の構成を用いることができる。
図１３Ａは、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。
図１３Ｂは、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。
図１３Ｃは、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な電子機器に組み込むことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る撮像装置を用いることができる電子機器の一例を説明する。
図１４Ａは生体認証機器であり、薄型の筐体９１１、操作ボタン９１２、検知部９１３等を有する。検知部９１３上に手や指をかざす、または密着することにより静脈の形状を認識することができる。取得したデータは無線通信ユニット９１４でサーバに送信してデータベースと照合し、個人を特定することができる。また、操作ボタンにより暗証番号などを入力することもできる。本発明の一態様の撮像装置９１５は検知部の直下に配置され、別の光源が不要で薄型の認証機器を形成することができる。薄型であることで、様々な機器に組み込みやすくなる。また、携帯性も向上する。
図１４Ｂは非破壊検査機器であり、筐体９２１、操作パネル９２２、搬送機構９２３、モニタ９２４、検知ユニット９２５等を有する。被検査部材９２６は搬送機構９２３で検知ユニット９２５の直下に運搬される。被検査部材９２６は、検知ユニット９２５内に設けられた本発明の一態様の撮像装置９２７で撮像が行われ、撮像された画像がモニタ９２４に映し出される。その後、筐体９２１の出口まで運搬され、不良品が分別されて回収される。近赤外線を用いた撮像により、非検査部材内部の欠陥や異物などの不良要素を非破壊で高速に検出することができる。本発明の一態様の撮像装置９１５は別の光源が不要であるため、検知ユニット９２５を安価に形成することができる。
図１４Ｃは食品選別機器であり、筐体９３１、操作ボタン９３２、表示部９３３、遮光フード９３４等を有する。果物などの被検査食材に受光部の周囲に設けられた遮光フード９３４を密着させて撮像することにより、食材内に混入した異物、虫、食材内部の空洞や腐敗などを検出することができる。また、検出した近赤外光の強度から食材の糖度や水分量なども検出することができる。食品選別機器では、不良品やグレードの選別や収穫期の判断を行うことができる。受光部に設けられた本発明の一態様の撮像装置９３５は別の光源が不要であるため、薄型、軽量で携帯性の良い食品選別機器を安価に形成することができる。なお、図１４Ｂに示す構成を食品選別機器として用いてもよい。または、図１４Ｃに示す構成を非破壊検査機器として用いてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０：画素回路、１１：発光デバイス、２１：画素アレイ、２２：回路、２３：回路、２４：回路、２５：回路、２６：回路、２８：回路、１０１：光電変換デバイス、１０３：トランジスタ、１０４：トランジスタ、１０５：トランジスタ、１０６：トランジスタ、１０７：トランジスタ、１０８：キャパシタ、１０９：抵抗素子、１２１：配線、１２２：配線、１２６：配線、１２７：配線、１２８：配線、１２９：配線、１３０：配線、１３１：配線、１３２：配線、２０１：ゲート電極、２０２：ゲート絶縁膜、２０３：ソース領域、２０４：ドレイン領域、２０５：ソース電極、２０６：ドレイン電極、２０７：酸化物半導体層、２０８：酸化物半導体層、３００：ＥＬ層、３１１：電極、３１２：電極、３２０：発光層、３３０：層、３４０：層、４１０：パッケージ基板、４２０：カバーガラス、４３０：接着剤、４４０：バンプ、４５０：イメージセンサチップ、４６０：電極パッド、４７０：ワイヤ、５３５：バックゲート、５４１：平坦化膜、５４２：平坦化膜、５４３：絶縁層、５６１：層、５６２：層、５６３：層、５６４：層、５６５ａ：層、５６５ｂ：層、５６６ａ：層、５６６ｂ：層、５６６ｃ：層、５７０：基板、５８０：基板、５９０：封止層、６０１：光、６０２：反射光、９１１：筐体、９１２：操作ボタン、９１３：検知部、９１４：無線通信ユニット、９１５：撮像装置、９２１：筐体、９２２：操作パネル、９２３：搬送機構、９２４：モニタ、９２５：検知ユニット、９２６：被検査部材、９２７：撮像装置、９３１：筐体、９３２：操作ボタン、９３３：表示部、９３４：遮光フード、９３５：撮像装置

Claims (10)

  1. 第１の層と、第２の層と、を有する撮像装置であって、
    前記第１の層および前記第２の層は重なる領域を有し、
    前記第１の層は画素回路を有し、
    前記第２の層は発光デバイスを有し、
    前記画素回路は、光電変換デバイスと、トランジスタと、を有し、
    前記発光デバイスは、第１の電極と、第２の電極と、発光層と、を有し、
    前記発光層は、前記第１の電極と前記第２の電極との間に設けられ、
    前記光電変換デバイスは、前記第１の電極と重ならない領域を有する撮像装置。
  2. 第１の層と、第２の層と、を有する撮像装置であって、
    前記第１の層および前記第２の層は重なる領域を有し、
    前記第１の層は画素回路を有し、
    前記第２の層は発光デバイスを有し、
    前記発光デバイスは、第１の電極と、第２の電極と、発光層と、を有し、
    前記発光層は、前記第１の電極と前記第２の電極との間に設けられ、
    前記画素回路は、光電変換デバイスと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、キャパシタと、を有し、
    前記光電変換デバイスの一方の電極は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記キャパシタの一方の電極と電気的に接続され、
    前記キャパシタの一方の電極は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記光電変換デバイスは、前記第１の電極と重ならない領域を有する撮像装置。
  3. 請求項２において、
    前記第２のトランジスタのソースまたはドレインの他方と、前記第３のトランジスタのソースまたはドレインの他方は電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方と、前記発光デバイスの一方の電極は電気的に接続されている撮像装置。
  4. 第１の層と、第２の層と、を有する撮像装置であって、
    前記第１の層および前記第２の層は重なる領域を有し、
    前記第１の層は画素回路を有し、
    前記第２の層は発光デバイスを有し、
    前記発光デバイスは、第１の電極と、第２の電極と、発光層と、を有し、
    前記発光層は、前記第１の電極と前記第２の電極との間に設けられ、
    前記画素回路は、光電変換デバイスと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、キャパシタと、を有し、
    前記光電変換デバイスの一方の電極は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記キャパシタの一方の電極と電気的に接続され、
    前記キャパシタの一方の電極は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記光電変換デバイスの他方の電極と、前記第３のトランジスタのソースまたはドレインの他方は電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方と、前記発光デバイスの一方の電極は電気的に接続され、
    前記光電変換デバイスは、前記第１の電極と重ならない領域を有する撮像装置。
  5. 請求項２乃至４のいずれか一項において、
    さらに第５のトランジスタを有し、
    前記第５のトランジスタのソースまたはドレインの一方は、前記発光デバイスの一方の電極と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続されている撮像装置。
  6. 請求項１乃至４のいずれか一項において、
    前記光電変換デバイスは、前記第２の電極および前記発光層と重なる領域を有する撮像装置。
  7. 請求項１乃至４のいずれか一項において、
    前記発光デバイスは、赤外光を発する撮像装置。
  8. 請求項１乃至４のいずれか一項において、
    前記第２の電極は、赤外光に透光性を有する透光性導電膜で形成されている撮像装置。
  9. 請求項１乃至４のいずれか一項において、
    前記撮像装置が有するトランジスタの少なくとも一つ以上は、チャネル形成領域に金属酸化物を有し、
    前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する撮像装置。
  10. 請求項１乃至４のいずれか一項に記載の撮像装置と、表示装置と、を有する電子機器。
JP2020540870A 2018-09-07 2019-08-26 撮像装置および電子機器 Active JP7350753B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018167669 2018-09-07
JP2018167669 2018-09-07
PCT/IB2019/057137 WO2020049398A1 (ja) 2018-09-07 2019-08-26 撮像装置および電子機器

Publications (3)

Publication Number Publication Date
JPWO2020049398A1 true JPWO2020049398A1 (ja) 2021-09-24
JPWO2020049398A5 JPWO2020049398A5 (ja) 2022-08-15
JP7350753B2 JP7350753B2 (ja) 2023-09-26

Family

ID=69723006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020540870A Active JP7350753B2 (ja) 2018-09-07 2019-08-26 撮像装置および電子機器

Country Status (4)

Country Link
US (1) US20210351224A1 (ja)
JP (1) JP7350753B2 (ja)
CN (1) CN112640107A (ja)
WO (1) WO2020049398A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493662B1 (ko) * 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
US11832464B2 (en) 2019-08-02 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
EP4222784A4 (en) * 2020-10-08 2024-06-26 Avicenatech Corp. INTEGRATION OF OE DEVICES WITH INTEGRATED CIRCUITS

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268615A (ja) * 2000-12-14 2002-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004349907A (ja) * 2003-05-21 2004-12-09 Minolta Co Ltd 固体撮像装置
JP2010153449A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp 光源一体型光電変換装置
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2015005280A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 撮像パネル、撮像装置
JP2015039165A (ja) * 2013-07-19 2015-02-26 株式会社半導体エネルギー研究所 固体撮像装置、半導体表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4911446B2 (ja) 2005-09-15 2012-04-04 富士フイルム株式会社 エリアセンサ、画像入力装置、およびそれを組み込んだ電子写真装置等
JP5558446B2 (ja) 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268615A (ja) * 2000-12-14 2002-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004349907A (ja) * 2003-05-21 2004-12-09 Minolta Co Ltd 固体撮像装置
JP2010153449A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp 光源一体型光電変換装置
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2015005280A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 撮像パネル、撮像装置
JP2015039165A (ja) * 2013-07-19 2015-02-26 株式会社半導体エネルギー研究所 固体撮像装置、半導体表示装置

Also Published As

Publication number Publication date
US20210351224A1 (en) 2021-11-11
JP7350753B2 (ja) 2023-09-26
CN112640107A (zh) 2021-04-09
WO2020049398A1 (ja) 2020-03-12

Similar Documents

Publication Publication Date Title
JP7268231B2 (ja) 撮像装置
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
JP7350753B2 (ja) 撮像装置および電子機器
JP2023129625A (ja) 撮像装置
US11997910B2 (en) Sensor device and semiconductor device
US20240196117A1 (en) Imaging device, operation method thereof, and electronic device
JP2024015126A (ja) 半導体装置
JP7500427B2 (ja) 撮像装置
US20220238582A1 (en) Imaging device and electronic device
US11521996B2 (en) Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
WO2019243949A1 (ja) 撮像装置の動作方法
JP7336441B2 (ja) 撮像装置および電子機器
WO2021028754A1 (ja) 撮像装置、または撮像システム
US11956570B2 (en) Imaging system and electronic device
US20220415941A1 (en) Imaging device and electronic device
US20220406849A1 (en) Imaging Device and Electronic Device
US20240222411A1 (en) Imaging device and electronic device
TW202118281A (zh) 攝像裝置及電子裝置
JP2020058645A (ja) Ｃｔ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7350753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150