JPWO2019167827A1 - 信号伝達回路、スイッチ駆動装置、及びパワーモジュール - Google Patents
信号伝達回路、スイッチ駆動装置、及びパワーモジュール Download PDFInfo
- Publication number
- JPWO2019167827A1 JPWO2019167827A1 JP2020503466A JP2020503466A JPWO2019167827A1 JP WO2019167827 A1 JPWO2019167827 A1 JP WO2019167827A1 JP 2020503466 A JP2020503466 A JP 2020503466A JP 2020503466 A JP2020503466 A JP 2020503466A JP WO2019167827 A1 JPWO2019167827 A1 JP WO2019167827A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims description 26
- 230000001934 delay Effects 0.000 claims abstract description 7
- 230000000630 rising effect Effects 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 44
- 230000005856 abnormality Effects 0.000 description 34
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
Description
コントローラ24は、異常保護部40から入力される異常信号やFOB端子から入力される外部異常信号に基づいて、レベルシフタ23の出力信号をパルスジェネレータ25に伝達するか否か(延いては上側スイッチング素子10Uの駆動可否)を制御する。
コントローラ24は、異常保護部40から入力される異常信号やFOB端子から入力される外部異常信号に基づいて、遅延回路34の出力信号をドライバ35に電圧するか否か(延いては下側スイッチング素子10Lの駆動可否)を制御する。
ブートストラップ回路50は、アノードが抵抗53を介して電源電圧VCCの印加端に接続されたブートダイオード51と、ブートダイオード51のカソードと上側スイッチング素子10Uのソースとの間に設けられたブートキャパシタ52とを有する。ブートキャパシタ52は、VB端子とOUT端子とに電気的に接続されている。
レベルシフタ70は、トランジスタ71、トランジスタ72、抵抗73、及び抵抗74を有する。各トランジスタ71,72は、N型のDMOSFET(Double-Diffused MOSFET)である。
第1立上り遅延回路82aは、第1立上り遅延NOT回路の一例であるNOT回路91、第2立上り遅延NOT回路の一例であるNOT回路92、スイッチの一例であるトランジスタ93、第1ダイオード94、NAND回路96、及びシュミットトリガ97を有する。第1立上り遅延回路82aには、前段側からパルス信号としての入力信号Iが入力される。第1立上り遅延回路82aは、出力信号Yを出力する。NOT回路91、NOT回路92、トランジスタ93、第1ダイオード94、NAND回路96、及びシュミットトリガ97はそれぞれ、VB端子を介してブースト電圧VBが印加される第1電源配線98と、VS端子を介してスイッチ電圧VSが印加される第2電源配線99との間に設けられている。第1電源配線98と第2電源配線99との間において、NOT回路91、NOT回路92、NAND回路96、及びシュミットトリガ97は互いに並列に接続されている。このように、第1電源配線98は、第1立上り遅延回路82aにブースト電圧VBを印加するようになっている。
第1立下り遅延回路82bは、第1立下り遅延NOT回路の一例であるNOT回路101.第2立下り遅延NOT回路の一例であるNOT回路102、第2ダイオード103、放電用抵抗104、及びシュミットトリガ106を有する。第1電源配線98と第2電源配線99との間において、NOT回路101、NOT回路102、及びシュミットトリガ106は互いに並列に接続されている。このように、第1電源配線98は、第1立下り遅延回路82bにブースト電圧VBを印加するようになっている。
次に、第1立上り遅延回路82aの動作について説明する。
図4に示す第1立上り遅延回路82aにおいて、ローレベル(スイッチ電圧VSレベル)の入力信号Iが第1立上り遅延回路82aに入力された場合、NOT回路91のトランジスタ91aがオンされ、トランジスタ91bがオフされるため、ノードNA1の電位はハイレベルとなる。NOT回路92のトランジスタ92aがオフし、トランジスタ92bがオンになるため、ノードNA2の電位はローレベルとなる。これにより、第1中間配線92dを介してローレベルの第2立上り遅延信号がシュミットトリガ97に入力される。これにより、シュミットトリガ97のトランジスタ97aがオンし、トランジスタ97b,97cがそれぞれオフとなるため、トランジスタ97aに電流が流れ、ノードNA4の電位が上昇する。すなわちハイレベルの第3立上り遅延信号がトランジスタ97e,97fのゲートに入力される。これにより、トランジスタ97eがオフされ、トランジスタ97fがオンされ、ノードNA5の電位はローレベルとなる。したがって、出力信号Yはローレベルとなる。
図5に示す第1立下り遅延回路82bにおいて、ローレベルの入力信号Iが立下り遅延回路82bに入力された場合、NOT回路101のトランジスタ101aがオンされ、トランジスタ101bがオフされるため、ノードNB1はハイレベルとなる。このノードNB1の電位により、NOT回路102のトランジスタ102aがオフされ、トランジスタ102bがオンされ、ノードNB2の電位はローレベルとなる。すなわち、第2中間配線102dを介してローレベルの第2立下り遅延信号がシュミットトリガ106に入力される。これにより、第2中間配線102dに接続されたシュミットトリガ106のトランジスタ106aがオンされ、トランジスタ106b,106cがオフされ、トランジスタ106aに電流が流れ、ノードNB3の電位が上昇する。このため、ノードNB3がゲートに接続されたトランジスタ106eがオフされ、トランジスタ106fがオンされることにより、出力信号Yは、ローレベルとなる。
図6は、フィルタ回路80によるフィルタ処理が行われる場合における、各信号のタイミングチャートの一例を示している。図6では、信号SA及び信号SBにおいて、オン信号SON及びオフ信号SOFFに応じて正パルス(正規のパルス)P1及びP2が生じているが、これに加えて、誤パルスP3〜P6が生じている状況になっている。
これまでに説明したとおり、パワーモジュール1によれば、フィルタ回路80が設けられており、シフト済み信号のパルスに起因する上側出力信号HOの誤信号の発生を回避することが可能となっている。
本実施形態の作用について説明する。
例えば、下側スイッチング素子10Lがオンからオフに変化すると、ブートキャパシタ52を介して配線54に逆回復電流が流れ、配線54のインダクタンスに起因してVB端子にサージ電圧が発生する場合がある。このような場合以外でも、VB端子には、サージ電圧が発生する場合があり、このサージ電圧に起因して上側出力信号HOの誤信号が発生するおそれがある。
比較例の立上り遅延回路は、本実施形態の立上り遅延回路82a,82dのトランジスタ93と第1ダイオード94を有していない。この比較例の立上り遅延回路では、ブースト電圧VBが下降した場合、第1キャパシタ92eの蓄積電荷によって第1中間配線92dの電位が第1抵抗92c及びトランジスタ92aを介して第1電源配線98に放電され、第1中間配線92dの電位は、ブースト電圧VBに追従して下降する。その後、ブースト電圧VBが上昇すると、第1電源配線98からトランジスタ92aと第1抵抗92cを介して第1中間配線92dに電流が流れる。この場合、第1中間配線92dに接続された第1キャパシタ92eにより、ブースト電圧VBの上昇に対して第1中間配線92dの上昇が遅れる。この場合、上昇したブースト電圧VBが供給されるシュミットトリガ97において、入力信号レベルとなる第1中間配線92dの電位がシュミットトリガ97のしきい値電圧以下となると、それによってトランジスタ97aがオンする。その結果、出力信号Yがローレベルとなり、論理反転が生じる。
比較例の立下り遅延回路は、本実施形態の立下り遅延回路82b,82cの第2ダイオード103を有していない。この比較例の立下り遅延回路では、上述した立上り遅延回路82a,82dと同様に、第2中間配線102dの電位により、シュミットトリガ106が誤動作して、出力信号Yにおいて論理反転が生じる。上述した比較例の立下り遅延回路に対し、本実施形態の立下り遅延回路82b,82cでは、第2中間配線102dの電位は、ブースト電圧VBの下降に対して追従し難く、ブースト電圧VBの上昇に対して追従する。このため、シュミットトリガ106における誤動作が抑制され、論理反転が抑制される。
(1)各立上り遅延回路82a,82dのNOT回路92の第1中間配線92dと、第1電源配線98との間には、トランジスタ93及び第1ダイオード94が設けられている。トランジスタ93をオンすることにより、各立上り遅延回路82a,82dにハイレベルの入力信号Iが入力された場合にブースト電圧VBが下降する側に変動したときに第1中間配線92dの電位が追従せず、ブースト電圧VBが上昇する側に変動したときに第1中間配線92dの電位が追従する。このため、シュミットトリガ97内の信号が論理反転することを抑制し、出力信号Yの論理反転を抑制できる。また、各立下り遅延回路82b,82cのNOT回路102の第2中間配線102dと、トランジスタ102aとの間には、第2ダイオード103が設けられている。これにより、各立下り遅延回路82b,82cにハイレベルの入力信号Iが入力された場合にブースト電圧VBが下降する側に変動したときに第2中間配線102dの電位が追従せず、ブースト電圧VBが上昇する側に変動したときに第2中間配線102dの電位が追従する。このため、シュミットトリガ106内の信号が論理反転することを抑制し、出力信号Yの論理反転を抑制できる。このように、各立上り遅延回路82a,82d及び各立下り遅延回路82c,82dのそれぞれの出力信号Yの論理反転が抑制されるため、ブースト電圧VBの変動に起因する上側出力信号HOの誤信号の発生を抑制することができる。
図13〜図15を参照して、パワーモジュール1を適用する回路を例示して説明する。
パワーモジュール1は、Hブリッジ型コンバータに適用することができる。図13は、Hブリッジ型コンバータの一例であるHブリッジ型昇降圧コンバータ回路(以下、単に「コンバータ回路200」)の回路構成を示している。
3相インバータ回路220は、3相交流モータ(以下、単に「モータ227」)のU相、V相、及びW相のコイルに電気的に接続されたパワー駆動部221、パワー駆動部221を制御するゲート駆動回路225、及びパワー駆動部221と電源ESとに接続されたコンバータ部226を備える。コンバータ部226は、正側電力端子EP及び負側電力端子ENを有する。
上記実施形態に関する説明は、本発明に従うパワーモジュールが取り得る形態の例示であり、その形態を制限することを意図していない。本発明に従うパワーモジュールは、上記実施形態以外に例えば以下に示される変形例、及び相互に矛盾しない少なくとも2つの変形例が組み合せられた形態を取り得る。
・上記実施形態において、第1ダイオード94及び第2ダイオード103はそれぞれ、ダイオード接続MOS以外の構成のダイオードであってもよい。
・上記実施形態において、各立下り遅延回路82b,82cにNOT回路を追加してもよい。この場合、フィルタ回路80は、立下り遅延回路82b,82cとRSフリップフロップ回路26との間のNOT回路84a,84bが省略される。
Claims (13)
- 第1電圧と前記第1電圧よりも低い第2電圧との間で動作し、第1入力信号及び第2入力信号をそれぞれレベルシフトし、第1シフト済み信号及び第2シフト済み信号として出力するレベルシフタと、
前記第1電圧と前記第2電圧との間で動作し、前記第1シフト済み信号及び前記第2シフト済み信号に対してそれぞれフィルタ処理を行うフィルタ回路と、
を備え、
前記フィルタ回路は、
前記第1シフト済み信号の立上りタイミングを所定時間遅延させて出力する第1立上り遅延回路と、
前記第2シフト済み信号の立下りタイミングを所定時間遅延させて出力する第1立下り遅延回路と、
を有し、
前記第1立上り遅延回路は、前記第1シフト済み信号を反転して出力する第1立上り遅延NOT回路と、前記第1立上り遅延NOT回路の第1立上り遅延信号を反転して出力する第2立上り遅延NOT回路とを有し、
前記第1立下り遅延回路は、前記第2シフト済み信号を反転して出力する第1立下り遅延NOT回路と、前記第1立下り遅延NOT回路の第1立下り遅延信号を反転して出力する第2立下り遅延NOT回路とを有し、
前記第1立上り遅延回路は、前記第2立上り遅延NOT回路の第2立上り遅延信号が前記第1電圧が下降する側への変動に追従せず、前記第1電圧が上昇する側への変動に追従するように構成され、
前記第1立下り遅延回路は、前記第2立下り遅延NOT回路の第2立下り遅延信号が前記第1電圧が下降する側への変動に追従せず、前記第1電圧が上昇する側への変動に追従するように構成されている
信号伝達回路。 - 前記フィルタ回路は、前記第1立上り遅延回路及び前記第1立下り遅延回路にそれぞれ前記第1電圧を印加する第1電源配線を有し、
前記第1立上り遅延回路は、
前記第2立上り遅延信号が印加される第1中間配線と、
前記第1電源配線と前記第1中間配線との間に設けられた第1抵抗と、
前記第2電圧が供給される第2電源配線と前記第1中間配線との間に接続された第1キャパシタと、
前記第1中間配線と前記第1電源配線との間に設けられた第1ダイオードと、
前記第1ダイオードへの電流の供給をオンオフするスイッチと、
を有する
請求項1に記載の信号伝達回路。 - 前記第1立上り遅延回路は、前記第1シフト済み信号と前記第1立上り遅延回路の出力信号とに基づいて、前記スイッチを動作させるNAND回路を有する
請求項2に記載の信号伝達回路。 - 前記第1ダイオードは、MOSダイオードである
請求項2又は3に記載の信号伝達回路。 - 前記第1立上り遅延回路は、前記第2立上り遅延信号が入力される第1シュミットトリガを有する
請求項1〜4のいずれか一項に記載の信号伝達回路。 - 前記フィルタ回路は、前記第1立上り遅延回路及び前記第1立下り遅延回路にそれぞれ前記第1電圧を印加する第1電源配線を有し、
前記第1立下り遅延回路は、
前記第2立下り遅延信号が印加される第2中間配線と、
前記第2電圧が供給される第2電源配線と前記第2中間配線との間に接続された第2キャパシタと、
前記第2中間配線と前記第2電源配線との間に設けられた第2抵抗と、
前記第2中間配線と前記第1電源配線との間に設けられた第2ダイオードと、
を有する
請求項1〜5のいずれか一項に記載の信号伝達回路。 - 前記第2ダイオードは、MOSダイオードである
請求項6に記載の信号伝達回路。 - 前記第1立下り遅延回路は、前記第2ダイオードに並列に接続された放電用抵抗を有する
請求項6又は7に記載の信号伝達回路。 - 前記第1立下り遅延回路は、前記第2立下り遅延信号が入力される第2シュミットトリガを有する
請求項1〜8のいずれか一項に記載の信号伝達回路。 - 前記フィルタ回路は、前記第2シフト済み信号に対して前記フィルタ処理を行う回路として、
前記第2シフト済み信号の立上りタイミングを所定時間遅延させて出力する第2立上り遅延回路と、
前記第1シフト済み信号の立下りタイミングを所定時間遅延させて出力する第2立下り遅延回路と、
を有し、
前記第2立上り遅延回路は、前記第1立上り遅延回路と同じ構成であり、
前記第2立下り遅延回路は、前記第1立下り遅延回路と同じ構成である
請求項1〜9のいずれか一項に記載の信号伝達回路。 - 前記フィルタ回路は、
前記第1立上り遅延回路の出力信号と前記第1立下り遅延回路の出力信号とに基づいてセット信号を生成する第1論理回路と、
前記第2立上り遅延回路の出力信号と前記第2立下り遅延回路の出力信号とに基づいてリセット信号を生成する第2論理回路と、
前記セット信号及び前記リセット信号が入力されるRSフリップフロップ回路と、を含む
請求項10に記載の信号伝達回路。 - 請求項11の信号伝達回路と、
前記RSフリップフロップ回路の出力に応じた出力信号を生成してスイッチング素子に供給するドライバと、
を有するスイッチ駆動装置。 - 請求項12に記載のスイッチ駆動装置と、
前記スイッチング素子と
を有するパワーモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018036646 | 2018-03-01 | ||
JP2018036646 | 2018-03-01 | ||
PCT/JP2019/006733 WO2019167827A1 (ja) | 2018-03-01 | 2019-02-22 | 信号伝達回路、スイッチ駆動装置、及びパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019167827A1 true JPWO2019167827A1 (ja) | 2021-03-11 |
JP7271503B2 JP7271503B2 (ja) | 2023-05-11 |
Family
ID=67805793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020503466A Active JP7271503B2 (ja) | 2018-03-01 | 2019-02-22 | 信号伝達回路、スイッチ駆動装置、及びパワーモジュール |
Country Status (5)
Country | Link |
---|---|
US (1) | US11070202B2 (ja) |
JP (1) | JP7271503B2 (ja) |
CN (1) | CN111771333B (ja) |
DE (1) | DE112019001085T5 (ja) |
WO (1) | WO2019167827A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021075150A1 (ja) * | 2019-10-18 | 2021-04-22 | 富士電機株式会社 | フィルタ回路及び半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5747972A (en) * | 1995-01-11 | 1998-05-05 | Microplanet Ltd. | Method and apparatus for electronic power control |
JP2012175437A (ja) * | 2011-02-22 | 2012-09-10 | Rohm Co Ltd | 信号伝達回路及びこれを用いたスイッチ駆動装置 |
JP2015033248A (ja) * | 2013-08-05 | 2015-02-16 | 三菱電機株式会社 | 半導体駆動装置及び半導体装置 |
WO2017143898A1 (zh) * | 2016-02-23 | 2017-08-31 | 东南大学 | 一种集成自举的高压驱动芯片及其工艺结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311887B2 (ja) | 2001-04-18 | 2009-08-12 | 三菱電機株式会社 | 信号処理装置 |
US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
JP4677928B2 (ja) * | 2006-02-27 | 2011-04-27 | トヨタ自動車株式会社 | スイッチングデバイスの駆動回路 |
JP5082574B2 (ja) * | 2007-05-07 | 2012-11-28 | 三菱電機株式会社 | 半導体装置 |
JP5003588B2 (ja) * | 2008-05-15 | 2012-08-15 | 三菱電機株式会社 | 半導体回路 |
JP5810973B2 (ja) * | 2012-03-05 | 2015-11-11 | 株式会社デンソー | スイッチング素子の駆動回路 |
-
2019
- 2019-02-22 US US16/965,943 patent/US11070202B2/en active Active
- 2019-02-22 JP JP2020503466A patent/JP7271503B2/ja active Active
- 2019-02-22 WO PCT/JP2019/006733 patent/WO2019167827A1/ja active Application Filing
- 2019-02-22 CN CN201980015652.3A patent/CN111771333B/zh active Active
- 2019-02-22 DE DE112019001085.9T patent/DE112019001085T5/de active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5747972A (en) * | 1995-01-11 | 1998-05-05 | Microplanet Ltd. | Method and apparatus for electronic power control |
JP2012175437A (ja) * | 2011-02-22 | 2012-09-10 | Rohm Co Ltd | 信号伝達回路及びこれを用いたスイッチ駆動装置 |
JP2015033248A (ja) * | 2013-08-05 | 2015-02-16 | 三菱電機株式会社 | 半導体駆動装置及び半導体装置 |
WO2017143898A1 (zh) * | 2016-02-23 | 2017-08-31 | 东南大学 | 一种集成自举的高压驱动芯片及其工艺结构 |
Also Published As
Publication number | Publication date |
---|---|
US20210075418A1 (en) | 2021-03-11 |
US11070202B2 (en) | 2021-07-20 |
DE112019001085T5 (de) | 2020-11-12 |
JP7271503B2 (ja) | 2023-05-11 |
CN111771333A (zh) | 2020-10-13 |
WO2019167827A1 (ja) | 2019-09-06 |
CN111771333B (zh) | 2024-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10897254B2 (en) | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device | |
JP5677129B2 (ja) | 信号伝達回路及びこれを用いたスイッチ駆動装置 | |
US11070046B2 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
JP6197685B2 (ja) | ゲート駆動回路 | |
US9455566B2 (en) | Drive protection circuit, semiconductor module, and automobile | |
US8044699B1 (en) | Differential high voltage level shifter | |
US20100141304A1 (en) | Drive circuit for power element | |
US8547142B2 (en) | Power semiconductor device and operation method thereof | |
JP2010130822A (ja) | 半導体装置 | |
US10720915B2 (en) | Adaptive gate driver | |
US7595667B2 (en) | Drive circuit | |
US9503073B2 (en) | Power semiconductor device | |
JP5827609B2 (ja) | 駆動回路 | |
JP6460230B2 (ja) | 駆動回路 | |
JP7271503B2 (ja) | 信号伝達回路、スイッチ駆動装置、及びパワーモジュール | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP2005051821A (ja) | レベルシフト回路 | |
CN112534694A (zh) | 栅极驱动装置、开关装置 | |
JP2015062298A (ja) | 信号伝達回路及びこれを用いたスイッチ駆動装置 | |
JP3824602B2 (ja) | スイッチング制御装置及びスイッチング制御方法 | |
JP2016178680A (ja) | 信号伝達回路及びこれを用いたスイッチ駆動装置 | |
CN111446846A (zh) | 开关元件的驱动装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7271503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |