JP2016178680A - 信号伝達回路及びこれを用いたスイッチ駆動装置 - Google Patents

Abstract

【課題】入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路を提供する。【解決手段】第１入力信号および第２入力信号の各パルス信号をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号とするレベルシフト回路と、第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、前記フィルタ回路は、第１シフト済み信号にパルス終了遅延処理を施して第２シフト済み信号に対応するマスク信号を生成するとともに、第２シフト済み信号にパルス終了遅延処理を施して第１シフト済み信号に対応するマスク信号を生成し、前記フィルタ処理として、前記マスク信号のパルス期間において、第１シフト済み信号および第２シフト済み信号のパルスをキャンセルする処理を行う。【選択図】図６

Description

本発明は、信号伝達回路及びこれを用いたスイッチ駆動装置に関するものである。

従来、各種装置において、信号を後段側回路などに伝達するための信号伝達回路が利用されている。信号伝達回路の一例としては、例えば、図１５に示すようなレベルシフト回路を設けたものが挙げられる。

図１５に示した信号伝達回路について、以下に簡潔に説明する。当該信号伝達回路は、パルスジェネレータ８５から出力されるパルス信号を、レベルシフト回路８４によってレベルシフトさせ、ＲＳフリップフロップ回路８２に伝達するものである。

より具体的には、パルスジェネレータ８５は、パルス信号であるオン信号Ｓ_ONおよびオフ信号Ｓ_OFFを、それぞれトランジスタ１８１およびトランジスタ１８２へ出力する。なおこれらのパルス信号は、パルスが時期的に重ならないように生成されている。またレベルシフト回路８４は、トランジスタ１８１と抵抗１８３の直列回路、および、トランジスタ１８２と抵抗１８４の直列回路が、電源側（電圧ＶＢ）と接地端ＧＮＤとの間において並列に設けられている。

レベルシフト回路８４は、トランジスタ１８１の開閉に応じて抵抗１８３に流れる電流が変化し、トランジスタ１８２の開閉に応じて抵抗１８４に流れる電流が変化する。レベルシフト回路８４は、抵抗１８３とトランジスタ１８１の間の電圧を、オン信号Ｓ_ONをレベルシフトして生成したセット信号Ｓ_SETとして、ＲＳフリップフロップ回路８２のセット端子に出力する。またレベルシフト回路８４は、抵抗１８４とトランジスタ１８２の間の電圧を、オフ信号Ｓ_OFFをレベルシフトして生成したリセット信号Ｓ_RESETとして、ＲＳフリップフロップ回路８２のリセット端子に出力する。

なおＲＳフリップフロップ回路８２は、セット信号Ｓ_SETおよびリセット信号Ｓ_RESETに応じて出力信号を生成し、更に後段回路へ出力する。この出力信号は、装置の動作制御等に用いられる。

特開２００２−３１４３９２号公報

上述した信号伝達回路によれば、オン信号Ｓ_ONおよびオフ信号Ｓ_OFFをレベルシフトさせて、セット信号Ｓ_SETおよびリセット信号Ｓ_RESETとすることが可能である。しかし電源の電圧ＶＢの変動等によって、セット信号Ｓ_SETやリセット信号Ｓ_RESETの誤信号が生じると、装置の誤動作の原因となる。

例えば、電圧ＶＢが負に振れて正に戻る場合、各トランジスタ（１８１、１８２）の寄生ダイオードによるリカバリ電流が各抵抗（１８３、１８４）に流れ、電圧降下が発生して誤信号が生じるおそれがある。また過渡的なｄＶＢ／ｄｔの高い電圧変化があった場合、各トランジスタ（１８１、１８２）の寄生容量に電流が流れ、電圧降下が発生して誤信号が生じるおそれがある。

本発明は上述した問題に鑑み、入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路、およびこれを用いたスイッチ駆動装置の提供を目的とする。

上記目的を達成するため、本発明に係る信号伝達回路は、
第１入力信号および第２入力信号の各々をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号として出力する、レベルシフト回路と、
第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ
回路と、を備え、
前記レベルシフト回路は、
第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続させた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
第１直列回路上の電圧を第１シフト済み信号として、第２直列回路上の電圧を第２シフト済み信号として、それぞれ出力するようになっており、
前記接地端から第１直列回路および第２直列回路に向かって逆電流が流れることを防止することでリカバリ電流を防止する、逆流防止部を前記第１直列回路及び前記第２直列回路と、前記接地端との間に備え、
前記フィルタ回路は、
第１シフト済み信号にパルス終了遅延処理を施して第２シフト済み信号に対応するマス
ク信号を生成するとともに、第２シフト済み信号にパルス終了遅延処理を施して第１シフ
ト済み信号に対応するマスク信号を生成し、
前記フィルタ処理として、前記マスク信号のパルス期間において、第１シフト済み信号
および第２シフト済み信号のパルスをキャンセルする処理を行う、構成としている（第１の構成）。

また、上記第１の構成において、前記逆流防止部は、前記第１直列回路用と前記第２直列回路用とで共用するように備えたこととしてもよい（第２の構成）。

また、上記第１または第２の構成において、
前記フィルタ回路は、
第１シフト済み信号の立上りタイミングを所定時間遅延させて出力する第１立上り遅延回路と、第２シフト済み信号の立下りタイミングを所定時間遅延させて出力する第１立下り遅延回路と、
第２シフト済み信号の立上りタイミングを所定時間遅延させて出力する第２立上り遅延回路と、第１シフト済み信号の立下りタイミングを所定時間遅延させて出力する第２立下り遅延回路と、
第１立下り遅延回路の出力信号を反転して第１マスク信号を生成する第１ＮＯＴ回路と、
第２立下り遅延回路の出力信号を反転して第２マスク信号を生成する第２ＮＯＴ回路と、を有し、
前記フィルタ処理として、第１マスク信号のパルス期間において、第１立上り遅延回路の出力信号のパルスをキャンセルする処理を行い、
前記フィルタ処理として、第２マスク信号のパルス期間において、第２立上り遅延回路の出力信号のパルスをキャンセルする処理を行うこととしてもよい（第３の構成）。

また、上記第１〜第３のいずれかの構成において、前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路を備えたこととしてもよい（第４の構成）。

また、本発明の一局面に係るスイッチ駆動装置は、上記第４の構成の信号伝達回路と、前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、を有することとしている（第５の構成）。

また、本発明の一局面に係る信号伝達回路は、第１入力信号および第２入力信号の各パルス信号をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号とするレベルシフト回路と、
第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ
回路と、
前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路と、
を備え、
前記ＲＳフリップフロップ回路は、
高電位ブロックであり、ハイレベルおよびローレベルに遷移する電圧が動作電圧として供給されるものであり、
前記レベルシフト回路は、
第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列
回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続さ
せた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
第１直列回路上の電圧を第１シフト済み信号とし、第２直列回路上の電圧を第２シフト
済み信号とするものであり、
前記フィルタ回路は、
第１シフト済み信号にパルス終了遅延処理を施して第２シフト済み信号に対応するマス
ク信号を生成するとともに、第２シフト済み信号にパルス終了遅延処理を施して第１シフ
ト済み信号に対応するマスク信号を生成し、
前記フィルタ処理として、前記マスク信号のパルス期間において、第１シフト済み信号
および第２シフト済み信号のパルスをキャンセルする処理を行う、構成としている（第６の構成）。

また、本発明の一局面に係るスイッチ駆動装置は、上記第６の構成の信号伝達回路と、前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、を有することとしている（第７の構成）。

また、本発明の一局面に係る信号伝達回路は、第１入力信号および第２入力信号の各パルス信号をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号とするレベルシフト回路と、
第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、
前記レベルシフト回路は、
第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続させた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
第１直列回路上の電圧を第１シフト済み信号とし、第２直列回路上の電圧を第２シフト済み信号とするものであり、
第１スイッチング素子および第２スイッチング素子の共通接続端と接地端に接続されるダイオードを備え、
前記フィルタ回路は、
第１シフト済み信号の立上りタイミングを所定時間遅延させて出力する第１立上り遅延回路と、第２シフト済み信号の立下りタイミングを所定時間遅延させて出力する第１立下り遅延回路と、
第２シフト済み信号の立上りタイミングを所定時間遅延させて出力する第２立上り遅延回路と、第１シフト済み信号の立下りタイミングを所定時間遅延させて出力する第２立下り遅延回路と、
第１立下り遅延回路の出力信号を反転して第１マスク信号を生成する第１ＮＯＴ回路と、
第２立下り遅延回路の出力信号を反転して第２マスク信号を生成する第２ＮＯＴ回路と、を有し、
前記フィルタ処理として、第１マスク信号のパルス期間において、第１立上り遅延回路の出力信号のパルスをキャンセルする処理を行い、
前記フィルタ処理として、第２マスク信号のパルス期間において、第２立上り遅延回路の出力信号のパルスをキャンセルする処理を行う、構成としている（第８の構成）。

また、上記第８の構成において、前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路を備えたこととしてもよい（第９の構成）。

また、本発明の一局面に係るスイッチ駆動装置は、上記第９の構成の信号伝達回路と、前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、を有することとしている（第１０の構成）。

また、上記第５、第７、第１０のいずれかの構成としたスイッチ駆動装置は、前記スイッチを駆動してモータ電流を制御することとしてもよい。

また、上記第５、第７、第１０のいずれかの構成としたスイッチ駆動装置は、前記スイッチを駆動して入力電圧から所望の出力電圧を生成することとしてもよい。

本発明に係る信号伝達回路によれば、入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる。また本発明に係るスイッチ駆動装置によれば、本発明に係る信号伝達回路の利点を享受すること可能となる。

本発明の第１実施形態に係るスイッチ駆動装置のブロック図である。 ＲＳフリップフロップ回路のより詳細な構成図である。 上側スイッチ駆動動作に関するタイミングチャートである。 第１実施形態に係るレベルシフト回路の構成図である。 本発明の第２実施形態に係るスイッチ駆動装置のブロック図である。 第２実施形態に係るレベルシフト回路およびフィルタ回路の構成図である。 フィルタ処理に関するタイミングチャートである。 上側出力信号の誤信号の発生形態に関する説明図である。 上側出力信号の誤信号の発生形態に関する説明図である。 上側出力信号の誤信号の発生形態に関する説明図である。 上側出力信号の誤信号の発生形態に関する説明図である。 各実施形態に係るスイッチ駆動装置の適用例に関する説明図である。 各実施形態に係るスイッチ駆動装置の適用例に関する説明図である。 各実施形態に係るスイッチ駆動装置の適用例に関する説明図である。 従来の信号伝達回路に関する説明図である。

本発明の実施形態について、第１実施形態と第２実施形態を例に挙げて、以下に説明する。

１．第１実施形態
＜全体構成＞
図１は、第１実施形態に係るスイッチ駆動装置の全体構成を示すブロック図である。本構成のスイッチ駆動装置１は、上側スイッチ駆動部１０と、下側スイッチ駆動部２０と、異常保護部３０と、を有するモノリシック半導体集積回路装置である。スイッチ駆動装置１は、外部に接続されるＮチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＮ１及びＮ２のオン／オフ制御を行うことにより、負荷（不図示）の駆動電流Ｉを制御する。

スイッチ駆動装置１は、装置外部との電気的な接続を確立するために外部端子Ｔ０〜Ｔ８を有する。スイッチ駆動装置１の外部には、オン／オフ制御対象であるトランジスタＮ１及びＮ２のほかに、抵抗Ｒ１及びＲ２、キャパシタＣ１及びＣ２、並びに、ダイオードＤ１が接続されている。

スイッチ駆動装置１の外部において、トランジスタＮ１のドレインは、高電圧ＨＶ（数百ボルト）の印加端に接続されている。トランジスタＮ１のソース及びバックゲートは、外部端子Ｔ３（スイッチ端子）に接続されている。トランジスタＮ１のゲートは、外部端子Ｔ２（上側ゲート端子）に接続されている。トランジスタＮ２のドレインは、外部端子Ｔ３に接続されている。トランジスタＮ２のソース及びバックゲートは、抵抗Ｒ１を介して接地端に接続される一方、抵抗Ｒ２の第１端にも接続されている。抵抗Ｒ２の第２端は外部端子Ｔ８（天絡検出端子）に接続される一方、キャパシタＣ２を介して接地端にも接続されている。トランジスタＮ２のゲートは、外部端子Ｔ４（下側ゲート端子）に接続されている。キャパシタＣ１の第１端は外部端子Ｔ１（ブースト端子）に接続されている。キャパシタＣ１の第２端は、外部端子Ｔ３に接続されている。ダイオードＤ１のアノードは、電源電圧ＶＣＣの印加端に接続される一方、外部端子Ｔ０（電源端子）にも接続されている。ダイオードＤ１のカソードは、外部端子Ｔ１に接続されている。

上側スイッチ駆動部１０は、ドライバ１１と、ＲＳフリップフロップ回路１２と、レベルシフト回路１４と、パルスジェネレータ１５と、コントローラ１６と、レベルシフタ１７と、シュミットトリガ１８と、抵抗１９と、を有する。

ドライバ１１は、ＲＳフリップフロップ回路１２の出力信号に基づいて、外部端子Ｔ２に上側出力信号ＨＯを出力する。なお、上側出力信号ＨＯのハイレベルはブースト電圧ＶＢとなり、ローレベルはスイッチ電圧ＶＳとなる。

ＲＳフリップフロップ回路１２は、セット信号Ｓ_SETが入力されるセット端子（Ｓ端子）、リセット信号Ｓ_RESETが入力されるリセット端子（Ｒ端子）、および出力信号Ｓ_Qを出力する出力端子（Ｑ端子）を有している。ＲＳフリップフロップ回路１２は、セット信号Ｓ_SETの立下りエッジをトリガとして出力信号Ｓ_Qをハイレベルにセットし、リセット信号Ｓ_RESETの立下りエッジをトリガとして出力信号Ｓ_Qをローレベルにリセットする。

なおセット信号Ｓ_SETおよびリセット信号Ｓ_RESETは、何れもレベルシフト回路１４から入力されるようになっている。またＲＳフリップフロップ回路１２の形態については、図２の上段に示すようにリセット優先型のものであっても良く、図２の下段に示すようにセット優先型のものであっても良い。

なお、ドライバ１１、およびＲＳフリップフロップ回路１２は、外部端子Ｔ１に印加されるブースト電圧ＶＢと、外部端子Ｔ３に印加されるスイッチ電圧ＶＳとの間で動作する高電位ブロック（図１中の角丸四角枠を参照）に属しており、その余の回路ブロックはいずれも低電位ブロックに属している。

レベルシフト回路１４は、上記の低電位ブロックから高電位ブロックに、信号をレベルシフトさせて伝達する回路である。より具体的には、レベルシフト回路１４は、低電位ブロックに属するパルスジェネレータ１５から、オン信号Ｓ_ONおよびオフ信号Ｓ_OFFの各パルス信号が入力されるようになっている。そしてレベルシフト回路１４は、これらの信号をそれぞれレベルシフトさせ、ＲＳフリップフロップ回路１２に出力する。レベルシフト回路１４の詳細な構成については、改めて説明する。

パルスジェネレータ１５は、コントローラ１６の出力信号に基づいて、オン信号Ｓ_ON（後述するトランジスタ１４１のゲート信号）、及び、オフ信号Ｓ_OFF（後述するトランジスタ１４２のゲート信号）の各パルス信号を生成する。より具体的に述べると、パルスジェネレータ１５は、コントローラ１６の出力信号の立上りエッジをトリガとして、オン信号Ｓ_ONを所定のオン期間Ｔ_ON1だけハイレベルとし、コントローラ１６の出力信号の立下りエッジをトリガとして、オフ信号Ｓ_OFFを所定のオン期間Ｔ_ON2だけハイレベルとする。

なお、コントローラ１６の出力信号（上側入力信号ＨＩＮに応じた信号）、オン期間Ｔ_ON1、およびオン期間Ｔ_ON2は、オン信号Ｓ_ONとオフ信号Ｓ_OFFの双方が同時にはハイレベルとはならないように設定される。すなわちスイッチ駆動装置１が正常に動作しているとき、少なくともオン信号Ｓ_ONとオフ信号Ｓ_OFFの一方がハイレベルのときは、他方はローレベルとなる。

コントローラ１６は、異常信号生成回路３４から入力される異常信号に基づいて、レベルシフタ１７の出力信号をパルスジェネレータ１５に伝達するか否か（延いてはトランジスタＮ１の駆動可否）を制御する。

レベルシフタ１７は、シュミットトリガ１８の出力信号をコントローラ１６への入力に適した電圧レベル（ＶＣＣ−ＧＮＤ）にレベルシフトして出力する。

シュミットトリガ１８は、外部端子Ｔ６に入力される上側入力信号ＨＩＮをレベルシフタ１７に伝達する。なお、シュミットトリガ１８の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。

抵抗１９は、外部端子Ｔ６を接地端にプルダウンする。従って、外部端子Ｔ６がオープン状態である場合には、上側入力信号ＨＩＮがローレベル（トランジスタＮ１をオフするための論理レベル）となるので、トランジスタＮ１が意図せずにオンされることはない。

下側スイッチ駆動部２０は、ドライバ２１と、コントローラ２２と、遅延部２３と、レベルシフタ２４と、シュミットトリガ２５と、抵抗２６と、を有する。

ドライバ２１は、コントローラ２２の出力信号に基づいて、外部端子Ｔ４に下側出力信号ＬＯを出力する。なお、下側出力信号ＬＯのハイレベルは電源電圧ＶＣＣとなり、ローレベルは接地電圧ＧＮＤとなる。

コントローラ２２は、異常信号生成回路３４から入力される異常信号に基づいて、遅延部２３の出力信号をドライバ２１に伝達するか否か（延いてはトランジスタＮ２の駆動可否）を制御する。

遅延部２３は、レベルシフタ２４の出力信号に所定の遅延（上側スイッチ駆動部１０のパルスジェネレータ１５、レベルシフト回路１４、及び、ＲＳフリップフロップ回路１２で生じる回路遅延に相当）を与えてコントローラ２２に伝達する。

レベルシフタ２４は、シュミットトリガ２５の出力信号をコントローラ２２への入力に適した電圧レベル（ＶＣＣ−ＧＮＤ）にレベルシフトして出力する。

シュミットトリガ２５は、外部端子Ｔ７に入力される下側入力信号ＬＩＮをレベルシフタ２４に伝達する。なお、シュミットトリガ２５の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。

抵抗２６は、外部端子Ｔ７を接地端にプルダウンする。従って、外部端子Ｔ７がオープン状態である場合には、下側入力信号ＬＩＮがローレベル（トランジスタＮ２をオフするための論理レベル）となるので、トランジスタＮ２が意図せずにオンされることはない。

異常保護部３０は、温度保護回路（ＴＳＤ［Thermal Shut Down］回路）３１と、減電圧保護回路（ＶＣＣ監視用ＵＶＬＯ回路）３２と、天絡保護回路３３と、異常信号生成回路３４と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３５と、を有する。

温度保護回路３１は、スイッチ駆動装置１のジャンクション温度が所定の閾値温度を上回ったときに、温度保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

減電圧保護回路３２は、電源電圧ＶＣＣが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

天絡保護回路３３は、外部端子Ｔ８に入力される天絡検出電圧ＣＩＮ（抵抗Ｒ２とキャパシタＣ２によって平滑化されたスイッチ電圧ＶＳに相当）が所定の閾値電圧を上回ったときに、天絡保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。なお、「天絡」とは、外部端子Ｔ３が高電圧ＨＶの印加端（またはこれに準ずる高電位端）にショートした状態を言う。

異常信号生成回路３４は、温度保護回路３１から入力される温度保護信号、減電圧保護回路３２から入力される減電圧保護信号、及び、天絡保護回路３３から入力される天絡保護信号をそれぞれ監視し、いずれか一つでも異常が生じていた場合には、異常信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

トランジスタ３５は、外部端子Ｔ５から外部異常信号を出力するためのオープンドレイン出力段を形成する。スイッチ駆動装置１に異常が生じていない場合には、トランジスタ３５が異常信号生成回路３４によってオフとされ、外部異常信号がハイレベルとされる。一方、スイッチ駆動装置１に何らかの異常が生じている場合には、トランジスタ３５が異常信号生成回路３４によってオンとされ、外部異常信号がローレベルとされる。

＜ブートストラップ回路＞
上記構成から成るスイッチ駆動装置１は、ブースト電圧ＶＢ（ドライバ１１などを含む高電位ブロックの駆動電圧）を生成する手段としてブートストラップ回路を有する。このブートストラップ回路は、アノードが電源電圧ＶＣＣの印加端に接続されたダイオードＤ１と、ダイオードＤ１のカソードとトランジスタＮ１のソースとの間に接続されたキャパシタＣ１と、を有し、ダイオードＤ１とキャパシタＣ１との接続ノード（外部端子Ｔ１）からブースト電圧ＶＢを出力する。

トランジスタＮ１がオフとされてトランジスタＮ２がオンとされることにより、外部端子Ｔ３に現れるスイッチ電圧ＶＳがローレベル（ＧＮＤ）とされているときには、電源電圧ＶＣＣの印加端からダイオードＤ１、キャパシタＣ１、及び、トランジスタＮ２を介する経路で電流ＩＢが流れるので、外部端子Ｔ１と外部端子Ｔ２との間に接続されたキャパシタＣ１が充電される。このとき、外部端子Ｔ１に現れるブースト電圧ＶＢ（すなわち、キャパシタＣ１の充電電圧）は、電源電圧ＶＣＣからダイオードＤ１の順方向降下電圧Ｖｆを差し引いた電圧値（＝ＶＣＣ−Ｖｆ）となる。

一方、キャパシタＣ１が充電されている状態で、トランジスタＮ１がオンとされてトランジスタＮ２がオフとされることにより、スイッチ電圧ＶＳがローレベル（ＧＮＤ）からハイレベル（ＨＶ）に立ち上げられると、ブースト電圧ＶＢは、スイッチ電圧ＶＳのハイレベル（ＨＶ）よりもさらにキャパシタＣ１の充電電圧分（ＶＣＣ−Ｖｆ）だけ高い電圧値（＝ＨＶ＋（ＶＣＣ−Ｖｆ））まで引き上げられる。従って、このようなブースト電圧ＶＢを高電位ブロック（ドライバ１１、および、ＲＳフリップフロップ回路１２）やレベルシフト回路１４の駆動電圧として供給することにより、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１のオン／オフ制御（特にオン制御）を行うことが可能となる。

＜上側スイッチ駆動動作＞
図３は、上側スイッチ駆動動作を説明するためのタイミングチャートであり、上から順に、上側入力信号ＨＩＮ、セット信号Ｓ_SET、リセット信号Ｓ_RESET、及び、上側出力信号ＨＯが描写されている。なお、図３では、説明を簡単とすべく、ブートストラップ動作に伴ってセット信号Ｓ_SETやリセット信号Ｓ_RESETのハイレベル電位が変動する様子の描写を省略している。

上側入力信号ＨＩＮがローレベルからハイレベルに立ち上げられると、その立上りエッジをトリガとしてオン信号Ｓ_ON（トランジスタ１４１のゲート信号）がオン期間Ｔ_ON1だけハイレベルとされる。トランジスタ１４１がオンとされてセット信号Ｓ_SETがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号ＨＯがハイレベルにセットされる。

一方、上側入力信号ＨＩＮがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとしてオフ信号Ｓ_OFF（トランジスタ１４２のゲート信号）がオン期間Ｔ_ON2だけハイレベルとされる。トランジスタ１４２がオンとされてリセット信号Ｓ_RESETがハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号ＨＯがローレベルにリセットされる。

上記の動作により、上側スイッチ駆動部１０では、上側入力信号ＨＩＮと同一論理レベルの上側出力信号ＨＯが生成されて、トランジスタＮ１のオン／オフ制御が行われる。なお、トランジスタ１４１及び１４２のオン期間を短縮することにより、レベルシフト回路１４の消費電力を抑えることが可能となる。

＜レベルシフト回路の詳細構成＞
次に、レベルシフト回路１４の詳細構成について、当該回路の構成図である図４を参照しながら説明する。

図４に示すようにレベルシフト回路１４は、Ｎチャネル型ＤＭＯＳ［Double-Diffused MOS］電界効果トランジスタ（１４１、１４２）、抵抗（１４３、１４４）、および逆流防止用ダイオード１４５を有する。

各トランジスタ（１４１、１４２）のソース及びバックゲートは、いずれも逆流防止用ダイオード１４５を介して、接地端ＧＮＤに接続されている。トランジスタ１４１のドレインは、ＲＳフリップフロップ回路１２のセット端子に接続される一方、抵抗１４３を介して外部端子Ｔ１にも接続されている。トランジスタ１４２のドレインは、ＲＳフリップフロップ回路１２のリセット端子に接続される一方、抵抗１４４を介して外部端子Ｔ１にも接続されている。なお、トランジスタ１４１及び１４２は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧（例えば６００Ｖ耐圧）に設計されている。

またトランジスタ１４１のゲートは、パルスジェネレータ１５からオン信号Ｓ_ONが入力されるようになっている。またトランジスタ１４２のゲートは、パルスジェネレータ１５からオフ信号Ｓ_OFFが入力されるようになっている。また逆流防止用ダイオード１４５は、アノード側が各トランジスタ（１４１、１４２）のソース及びバックゲートに接続され、カソード側が接地端ＧＮＤに接続されている。

このようにレベルシフト回路１４は、オン信号Ｓ_ONに応じて開閉するトランジスタ１４１と抵抗１４３を直列接続させた第１直列回路、およびオフ信号Ｓ_OFFに応じて開閉するトランジスタ１４２と抵抗１４４を直列接続させた第２直列回路が、外部端子Ｔ１（電圧ＶＢの電源と見ることができる）と接地端ＧＮＤとの間において互いに並列に設けられている。

そしてレベルシフト回路１４は、第１直列回路上における抵抗１４３より接地端ＧＮＤに近い側の電圧を、オン信号Ｓ_ONをレベルシフトさせて生成したセット信号Ｓ_SET（シフト済み信号）として、ＲＳフリップフロップ回路１２のセット端子に出力するようになっている。またレベルシフト回路１４は、第２直列回路上における抵抗１４４より接地端ＧＮＤに近い側の電圧を、オフ信号Ｓ_OFFをレベルシフトさせて生成したリセット信号Ｓ_RESET（シフト済み信号）として、ＲＳフリップフロップ回路１２のリセット端子に出力するようになっている。

また逆流防止用ダイオード１４５は、接地端ＧＮＤから第１直列回路および第２直列回路に向かって逆電流が流れることを、防止する役割を果す。これにより、当該逆電流に起因するセット信号Ｓ_SETやリセット信号Ｓ_RESETの誤信号の発生が回避され、ひいては、当該逆電流に起因する上側出力信号ＨＯの誤信号の発生が回避される。例えば電圧ＶＢが負に振れて正に戻る場合に、各トランジスタ（１４１、１４２）の寄生ダイオードによるリカバリ電流が各抵抗（１４３、１４４）に流れてしまい、電圧降下が発生してセット信号Ｓ_SETやリセット信号Ｓ_RESETの誤信号が生じることが回避される。

２．第２実施形態
次に第２実施形態について説明する。なお第２実施形態は、レベルシフト回路１４の構成、および、レベルシフト回路１４とＲＳフリップフロップ回路１２との間にフィルタ回路１３を設けた点を除いて、基本的に第１実施形態と共通である。以下の説明では、第１実施形態と異なる点に重点を置き、共通する点については説明を省略することがある。

図５は、第２実施形態に係るスイッチ駆動装置の全体構成を示すブロック図である。本図に示すように、レベルシフト回路１４とＲＳフリップフロップ回路１２との間には、フィルタ回路１３が設けられている。

フィルタ回路１３は、端子Ｔ１側から駆動電力が供給され、レベルシフト回路１４から入力される信号に所定のフィルタ処理を施して、ＲＳフリップフロップ回路１２に出力する回路である。レベルシフト回路１４およびフィルタ回路１３の詳細構成について、これらの構成図である図６を参照しながら説明する。まずレベルシフト回路１４について説明する。

図６に示すようにレベルシフト回路１４は、Ｎチャネル型ＤＭＯＳ［Double-Diffused MOS］電界効果トランジスタ（１４１、１４２）、および、抵抗（１４３、１４４）を有する。

各トランジスタ（１４１、１４２）のソース及びバックゲートは、いずれも接地端ＧＮＤに接続されている。トランジスタ１４１のドレインは、フィルタ回路１３の二つの入力端（ＮＯＴ回路１３１ａとＮＯＴ回路１３１ｃ）に接続される一方、抵抗１４３を介して外部端子Ｔ１にも接続されている。トランジスタ１４２のドレインは、フィルタ回路１３の二つの入力端（ＮＯＴ回路１３１ｂとＮＯＴ回路１３１ｄ）に接続される一方、抵抗１４４を介して外部端子Ｔ１にも接続されている。なお、トランジスタ１４１及び１４２は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧（例えば６００Ｖ耐圧）に設計されている。

またトランジスタ１４１のゲートは、パルスジェネレータ１５からオン信号Ｓ_ONが入力されるようになっている。またトランジスタ１４２のゲートは、パルスジェネレータ１５からオフ信号Ｓ_OFFが入力されるようになっている。なお本実施形態では、第１実施形態では設けられていた逆流防止用ダイオード１４５は省略されている。但し本実施形態においても、逆流防止用ダイオード１４５が設けられるようにしても構わない。

このようにレベルシフト回路１４は、オン信号Ｓ_ONに応じて開閉するトランジスタ１４１と抵抗１４３を直列接続させた第１直列回路、およびオフ信号Ｓ_OFFに応じて開閉するトランジスタ１４２と抵抗１４４を直列接続させた第２直列回路が、外部端子Ｔ１（電圧ＶＢの電源と見ることが出来る）と接地端ＧＮＤとの間において互いに並列に設けられている。

そしてレベルシフト回路１４は、第１直列回路上における抵抗１４３より接地端ＧＮＤに近い側（図６に示す点Ａ１と点Ａ２）の電圧を、オン信号Ｓ_ONをレベルシフトさせた信号Ｓ_A（シフト済み信号）として、フィルタ回路１３（ＮＯＴ回路１３１ａおよびＮＯＴ回路１３１ｃ）に出力するようになっている。またレベルシフト回路１４は、第２直列回路上における抵抗１４４より近い側（図６に示す点Ｂ１と点Ｂ２）の電圧を、オフ信号Ｓ_OFFをレベルシフトさせた信号Ｓ_B（シフト済み信号）として、フィルタ回路１３（ＮＯＴ回路１３１ｂおよびＮＯＴ回路１３１ｄ）に出力するようになっている。なお点Ａ１と点Ａ２は同一であっても良く、点Ｂ１と点Ｂ２は同一であっても良い。

次にフィルタ回路１３について説明する。図６に示すようにフィルタ回路１３は、ＮＯＴ回路（１３１ａ〜１３１ｄ、１３３ａ、１３３ｂ）、立上り遅延回路（１３２ａ、１３２ｄ）、立下り遅延回路（１３２ｂ、１３２ｃ）、およびＮＡＮＤ回路（１３４ａ、１３４ｂ）を有する。

ＮＯＴ回路１３１ａ、１３１ｂ、１３１ｃ、および１３１ｄの各々には、レベルシフト回路１４から、信号Ｓ_A、信号Ｓ_B、信号Ｓ_A、および信号Ｓ_Bの各々が入力されるようになっている。またＮＯＴ回路１３１ａの出力端は、立上り遅延回路１３２ａを介してＮＡＮＤ回路１３４ａの一方の入力端に接続されており、ＮＯＴ回路１３１ｂの出力端は、立下り遅延回路１３２ｂとＮＯＴ回路１３３ａを順に介して、ＮＡＮＤ回路１３４ａの他方の入力端に接続されている。またＮＯＴ回路１３１ｃの出力端は、立下り遅延回路１３２ｃとＮＯＴ回路１３３ｂを順に介して、ＮＡＮＤ回路１３４ｂの一方の入力端に接続されており、ＮＯＴ回路１３１ｄの出力端は、立上り遅延回路１３２ｄを介してＮＡＮＤ回路１３４ｂの他方の入力端に接続されている。

ＮＡＮＤ回路１３４ａの出力信号は、ＲＳフリップフロップ回路１２のセット信号Ｓ_SETとして、ＲＳフリップフロップ回路１２のセット端子に出力されるようになっている。またＮＡＮＤ回路１３４ｂの出力信号は、ＲＳフリップフロップ回路１２のリセット信号Ｓ_RESETとして、ＲＳフリップフロップ回路１２のリセット端子に出力されるようになっている。

また立上り遅延回路１３２ａは、前段側から入力されるパルス信号に、立上りのタイミングを予め設定されている時間だけ遅延させる立上り遅延処理を施し、信号Ｓ_AAとして後段側に出力する。立下り遅延回路１３２ｂは、前段側から入力されるパルス信号に、立下りのタイミングを予め設定されている時間だけ遅延させる立下り遅延処理を施し、信号Ｓ_BBとして後段側に出力する。なお信号Ｓ_AAは、ＲＳフリップフロップ回路１２のセット側の主信号として用いられ、信号Ｓ_BBは、セット側のマスク信号（誤パルスをマスキングする信号）として用いられる。

ここで「立上り遅延処理」は、処理対象であるパルス信号に対して、各パルスの開始のタイミングを遅延させる処理（パルス開始遅延処理）の一例である。開始のタイミングが遅延させられることにより、当該パルスの幅はその分だけ減少することになる。また「立下り遅延処理」は、処理対象であるパルス信号に対して、各パルスの終了のタイミングを遅延させる処理（パルス終了遅延処理）の一例である。終了のタイミングが遅延させられることにより、当該パルスの幅はその分だけ増大することになる。

また立下り遅延回路１３２ｃは、前段側から入力されるパルス信号に、立下りのタイミングを予め設定されている時間だけ遅延させる立下り遅延処理を施し、信号Ｓ_ABとして後段側に出力する。立上り遅延回路１３２ｄは、前段側から入力されるパルス信号に、立上りのタイミングを予め設定されている時間だけ遅延させる立上り遅延処理を施し、信号Ｓ_BAとして後段側に出力する。なお信号Ｓ_BAは、ＲＳフリップフロップ回路１２のリセット側の主信号として用いられ、信号Ｓ_ABは、リセット側のマスク信号として用いられる。

上述した構成のフィルタ回路１３によれば、フィルタ処理として、レベルシフト回路１４から入力される信号Ｓ_Aおよび信号Ｓ_Bのパルスのうち時期的に互いにほぼ重複するものを、誤パルスとみなしてキャンセルする処理が行われるようになっている。

図７は、当該フィルタ処理が行われる場合における、各信号のタイミングチャートの一例を表している。図７では、信号Ｓ_Aおよび信号Ｓ_Bにおいて、オン信号Ｓ_ONおよびオフ信号Ｓ_OFFに応じて正パルス（正規のパルス）Ｐ１およびＰ２が生じているが、これに加えて、上述したような誤パルスＰ３〜Ｐ６が生じている状況となっている。

図７に示すように、セット側の主信号Ｓ_AA（信号Ｓ_Aに立上り遅延処理が施された信号）については、セット側のマスク信号Ｓ_BB（信号Ｓ_Bに立下り遅延処理が施された信号）のパルス期間（図７に着色で示す期間）において、パルスがキャンセルされる。その結果、セット信号Ｓ_SETには、誤パルスＰ３およびＰ４に基づくパルスは発生していない。またリセット側の主信号Ｓ_BA（信号Ｓ_Bに立上り遅延処理が施された信号）については、リセット側のマスク信号Ｓ_AB（信号Ｓ_Aに立下り遅延処理が施された信号）のパルス期間（図７に着色で示す期間）において、パルスがキャンセルされる。その結果、リセット信号Ｓ_RESETには、誤パルスＰ５およびＰ６に基づくパルスは発生していない。

フィルタ回路１３によればこのようなフィルタ処理がなされ、上述したような誤パルスによる上側出力信号ＨＯの誤信号の発生を、回避させることが可能となっている。また主信号（信号Ｓ_AAと信号Ｓ_BA）には立上り遅延処理が施されており、マスク信号（信号Ｓ_BBと信号Ｓ_AB）には立下り遅延処理が施されている。そのため、主信号における誤パルスの期間が、マスク信号のパルスの期間から逸脱していても、この逸脱の度合が各遅延処理により得られた余裕分（遅延時間に応じて定まる）に収まっていれば、この誤パルスをキャンセルことが可能となっている。これにより、フィルタ処理をより適切に（より確実に）行うことが可能となっている。

なお、立上り遅延処理および立下り遅延処理については、一方或いは両方が省略されるようにしても構わない。また立上り遅延処理や立下り遅延処理における遅延時間は、信号Ｓ_Aや信号Ｓ_Bの正パルスが誤ってキャンセルされることのないように、予め適切に設定されている。

３．その他
＜誤信号の発生形態について＞
これまでに説明した通り、第１実施形態のスイッチ駆動装置１によれば、逆流防止用ダイオード１４５が設けられており、レベルシフト回路１４での逆電流に起因する上側出力信号ＨＯの誤信号の発生を、回避することが可能となっている。また第２実施形態のスイッチ駆動装置１によれば、フィルタ回路１３が設けられており、シフト済み信号の誤パルスに起因する上側出力信号ＨＯの誤信号の発生を、回避することが可能となっている。

ここで、逆流防止用ダイオード１４５やフィルタ回路１３が設けられていないと仮定したときの、上側出力信号ＨＯの誤信号の発生形態の幾つかの例について、図８〜図１１の各タイミングチャートを例示しながら言及する。なおこれらのタイミングチャートは何れも、下側入力信号ＬＩＮ、上側入力信号ＨＩＮ、ブースト電圧ＶＢ、スイッチ電圧ＶＳ、セット信号Ｓ_SET、リセット信号Ｓ_RESET、ＲＳフリップフロップ回路１２の出力信号Ｓ_Q、および上側出力信号ＨＯについてのタイミングチャートである。

図８は、上側スイッチ駆動部１０のＯＮ時に、高いｄＶＳ／ｄｔ（＞０）の電圧変化が生じたときのタイミングチャートを例示している。本図に示すように、電圧ＶＳの変化に伴って電圧ＶＢが急峻に変化すると、トランジスタ１４１および１４２の寄生容量への充電に起因し、セット信号Ｓ_SETおよびリセット信号Ｓ_RESETの立上りが遅れる。この遅延の度合は、寄生容量の差によって異なる。また抵抗１４３および１４４のバラツキによっても、立上りの遅延の度合が異なることがある。

このような遅延度合の差により、セット信号Ｓ_SETがＦＦ閾値（ＲＳフリップフロップ回路１２が信号変化を認識する電圧の閾値）に達するタイミングと、リセット信号Ｓ_RESETがＦＦ閾値に達するタイミングにずれが生じる。図８に示すようにセット信号Ｓ_SETがＦＦ閾値に達すると、図８に太線で示すように上側出力信号ＨＯはハイレベルに保たれるのが正規であるところ、ローレベルに落ちてしまう。このようにして、上側出力信号ＨＯの誤信号が発生することになる。

図９は、上側スイッチ駆動部１０の回生時に、高いｄＶＳ／ｄｔ（＞０）の電圧変化が生じたときのタイミングチャートを例示している。本図に示すように、電圧ＶＳの変化に伴って電圧ＶＢが急峻に変化すると、図８の場合と同様に、セット信号Ｓ_SETがＦＦ閾値に達するタイミングと、リセット信号Ｓ_RESETがＦＦ閾値に達するタイミングにずれが生じる。

図９に示すようにリセット信号Ｓ_RESETがＦＦ閾値に達すると、図９に太線で示すように上側出力信号ＨＯはローレベルに保たれるのが正規であるところ、ハイレベルに変化してしまう。このようにして、上側出力信号ＨＯの誤信号が発生することになる。なお、上側出力信号ＨＯがハイレベルに変化した後、下側入力信号ＬＩＮがハイレベルになると、上下アームの短絡により装置が破損するおそれがある。

図１０は、ｄＶＳ／ｄｔ（＜０）の電圧変化が生じたとき（特に寄生容量の差に着目する場合）のタイミングチャートを例示している。本図に示すように、電圧ＶＳの変化に伴って電圧ＶＢが急峻に変化し負電位へアンダーシュートすると、トランジスタ１４１および１４２のボディダイオードに順バイアスがかかり、接地端ＧＮＤからのリカバリ電流（逆電流）が発生する。

このとき、セット信号Ｓ_SETおよびリセット信号Ｓ_RESETの立上りは、トランジスタ１４１および１４２の寄生容量への充電に起因して遅れる。この遅延の度合は、寄生容量の差によって異なる。また抵抗１４３および１４４のバラツキによっても、立上りの遅延の度合が異なることがある。

このような遅延度合の差により、セット信号Ｓ_SETがＦＦ閾値に達するタイミングと、リセット信号Ｓ_RESETがＦＦ閾値に達するタイミングにずれが生じる。図１０に示すようにリセット信号Ｓ_RESETがＦＦ閾値に達すると、図１０に太線で示すように上側出力信号ＨＯはローレベルに保たれるのが正規であるところ、ハイレベルに変化してしまう。このようにして、上側出力信号ＨＯの誤信号が発生することになる。

図１１は、ｄＶＳ／ｄｔ（＜０）の電圧変化が生じたとき（特に寄生ダイオードの影響に着目する場合）のタイミングチャートを例示している。本図に示すように、電圧ＶＳの変化に伴って電圧ＶＢが急峻に変化し負電位へアンダーシュートすると、トランジスタ１４１および１４２のボディダイオードに順バイアスがかかり、接地端ＧＮＤからのリカバリ電流（逆電流）が発生する。

このとき、セット信号Ｓ_SETおよびリセット信号Ｓ_RESETの立上りは、トランジスタ１４１および１４２の寄生容量への充電に起因して遅れる。ここで双方の寄生容量が同等であるとしても、トランジスタ１４１側にリカバリ電流が流れるため、寄生ダイオードの影響により立上りの遅延の度合は異なる。そのため、図１１の場合と同様の形態により、上側出力信号ＨＯの誤信号が発生することになる。

フィルタ回路１３が設けられている第２実施形態のスイッチ駆動装置１によれば、上述した何れの形態による上側出力信号ＨＯの誤信号の発生についても、回避することが可能である。また第１実施形態のスイッチ駆動装置１によれば、フィルタ回路１３が省略されていながらも、逆電流（リカバリ電流）に起因した形態による上側出力信号ＨＯの誤信号の発生を、回避することが可能となっている。

なお電圧ＶＳの急峻な変化は、スイッチ駆動装置のアーム出力を高速にスイッチングするほど発生し易くなる。そのため従来は、上述したような誤信号の発生を抑えるように、このスイッチングの速度を落とすようにしていた。しかしこの場合には、スイッチング損失が増大し、インバータの効率が低下するという欠点がある。この点、本実施形態に係るスイッチ駆動装置１によれば、誤信号の発生を回避する手段を有しているため、アーム出力の高速なスイッチングが可能であり、インバータの効率向上を図ることが可能である。

＜スイッチ駆動装置の適用例＞
次に、スイッチ駆動装置１の適用例について説明する。図１２は、スイッチ駆動装置１の第１適用例を示す図である。図１２に示すように、スイッチ駆動装置１は、トランジスタＮ１及びＮ２を駆動してモータ２（例えば、白物家電用のコンプレッサモータやファンモータ）の駆動電流Ｉｍを制御するモータ駆動装置として適用することが可能である。なお、図１２では、モータ２として三相交流モータが例示されているが、スイッチ駆動装置１の駆動対象はこれに限定されるものではなく、二相交流モータや直流モータなども駆動対象とすることが可能である。

図１３は、スイッチ駆動装置１の第２適用例を示す図である。図１３に示すように、スイッチ駆動装置１は、トランジスタＮ１及びＮ２を相補的（排他的）に駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する同期整流型のスイッチング電源装置として適用することも可能である。なお、上記の「相補的（排他的）」という文言は、トランジスタＮ１及びＮ２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１及びＮ２の同時オフ期間が設けられている場合も含む。

図１４は、スイッチ駆動装置１の第３適用例を示す図である。図１４に示すように、スイッチ駆動装置１は、トランジスタＮ１を駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する非同期整流型のスイッチング電源装置として適用することも可能である。

以上の通り、本発明の実施形態等について説明したが、本発明の構成は上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、白物家電用モータドライバに好適に利用することが可能である。

１ スイッチ駆動装置
２ モータ
１０ 上側スイッチ駆動部
１１ ドライバ
１２ ＲＳフリップフロップ回路
１３ フィルタ回路
１３１ａ〜１３１ｄ、１３３ａ、１３３ｂ ＮＯＴ回路
１３２ａ、１３２ｄ 立上り遅延回路
１３２ｂ、１３２ｃ 立下り遅延回路
１３４ａ、１３４ｂ ＮＡＮＤ回路
１４ レベルシフト回路
１４１、１４２ Ｎチャネル型ＤＭＯＳ電界効果トランジスタ
１４３、１４４ 抵抗
１４５ 逆流防止用ダイオード
１５ パルスジェネレータ
１６ コントローラ
１７ レベルシフタ
１８ シュミットトリガ
１９ 抵抗
２０ 下側スイッチ駆動部
２１ ドライバ
２２ コントローラ
２３ 遅延部
２４ レベルシフタ
２５ シュミットトリガ
２６ 抵抗
３０ 異常保護部
３１ 温度保護回路
３２ 減電圧保護回路
３３ 天絡保護回路
３４ 異常信号生成回路
３５ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１、Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１、Ｒ２ 抵抗
Ｃ１、Ｃ２ キャパシタ
Ｄ１ ダイオード
Ｔ０〜Ｔ８ 外部端子

Claims (12)

1. 第１入力信号および第２入力信号の各々をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号として出力する、レベルシフト回路と、
   第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ
   回路と、を備え、
   前記レベルシフト回路は、
   第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続させた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
   第１直列回路上の電圧を第１シフト済み信号として、第２直列回路上の電圧を第２シフト済み信号として、それぞれ出力するようになっており、
   前記接地端から第１直列回路および第２直列回路に向かって逆電流が流れることを防止することでリカバリ電流を防止する、逆流防止部を前記第１直列回路及び前記第２直列回路と、前記接地端との間に備え、
   前記フィルタ回路は、
   第１シフト済み信号にパルス終了遅延処理を施して第２シフト済み信号に対応するマス
   ク信号を生成するとともに、第２シフト済み信号にパルス終了遅延処理を施して第１シフ
   ト済み信号に対応するマスク信号を生成し、
   前記フィルタ処理として、前記マスク信号のパルス期間において、第１シフト済み信号
   および第２シフト済み信号のパルスをキャンセルする処理を行う
   ことを特徴とする信号伝達回路。
2. 前記逆流防止部は、
   前記第１直列回路用と前記第２直列回路用とで共用するように備えたことを特徴とする請求項１に記載の信号伝達回路。
3. 前記フィルタ回路は、
   第１シフト済み信号の立上りタイミングを所定時間遅延させて出力する第１立上り遅延回路と、第２シフト済み信号の立下りタイミングを所定時間遅延させて出力する第１立下り遅延回路と、
   第２シフト済み信号の立上りタイミングを所定時間遅延させて出力する第２立上り遅延回路と、第１シフト済み信号の立下りタイミングを所定時間遅延させて出力する第２立下り遅延回路と、
   第１立下り遅延回路の出力信号を反転して第１マスク信号を生成する第１ＮＯＴ回路と、
   第２立下り遅延回路の出力信号を反転して第２マスク信号を生成する第２ＮＯＴ回路と、を有し、
   前記フィルタ処理として、第１マスク信号のパルス期間において、第１立上り遅延回路の出力信号のパルスをキャンセルする処理を行い、
   前記フィルタ処理として、第２マスク信号のパルス期間において、第２立上り遅延回路の出力信号のパルスをキャンセルする処理を行うことを特徴とする請求項１または請求項２に信号伝達回路。
4. 前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路を備えたことを特徴とする請求項１〜請求項３のいずれか１項に記載の信号伝達回路。
5. 請求項４に記載の信号伝達回路と、
   前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、
   を有することを特徴とするスイッチ駆動装置。
6. 第１入力信号および第２入力信号の各パルス信号をレベルシフトし、それぞれ第１シフ
   ト済み信号および第２シフト済み信号とするレベルシフト回路と、
   第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ
   回路と、
   前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路と、
   を備え、
   前記ＲＳフリップフロップ回路は、
   高電位ブロックであり、ハイレベルおよびローレベルに遷移する電圧が動作電圧として供給されるものであり、
   前記レベルシフト回路は、
   第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列
   回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続さ
   せた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
   第１直列回路上の電圧を第１シフト済み信号とし、第２直列回路上の電圧を第２シフト
   済み信号とするものであり、
   前記フィルタ回路は、
   第１シフト済み信号にパルス終了遅延処理を施して第２シフト済み信号に対応するマス
   ク信号を生成するとともに、第２シフト済み信号にパルス終了遅延処理を施して第１シフ
   ト済み信号に対応するマスク信号を生成し、
   前記フィルタ処理として、前記マスク信号のパルス期間において、第１シフト済み信号
   および第２シフト済み信号のパルスをキャンセルする処理を行うことを特徴とする信号伝
   達回路。
7. 請求項６に記載の信号伝達回路と、
   前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、
   を有することを特徴とするスイッチ駆動装置。
8. 第１入力信号および第２入力信号の各パルス信号をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号とするレベルシフト回路と、
   第１シフト済み信号および第２シフト済み信号に対して、フィルタ処理を施すフィルタ回路と、を備え、
   前記レベルシフト回路は、
   第１入力信号に応じて開閉する第１スイッチング素子と抵抗を直列接続させた第１直列回路、および、第２入力信号に応じて開閉する第２スイッチング素子と抵抗を直列接続させた第２直列回路が、電源と接地端との間において互いに並列に設けられており、
   第１直列回路上の電圧を第１シフト済み信号とし、第２直列回路上の電圧を第２シフト済み信号とするものであり、
   第１スイッチング素子および第２スイッチング素子の共通接続端と接地端に接続されるダイオードを備え、
   前記フィルタ回路は、
   第１シフト済み信号の立上りタイミングを所定時間遅延させて出力する第１立上り遅延回路と、第２シフト済み信号の立下りタイミングを所定時間遅延させて出力する第１立下り遅延回路と、
   第２シフト済み信号の立上りタイミングを所定時間遅延させて出力する第２立上り遅延回路と、第１シフト済み信号の立下りタイミングを所定時間遅延させて出力する第２立下り遅延回路と、
   第１立下り遅延回路の出力信号を反転して第１マスク信号を生成する第１ＮＯＴ回路と、
   第２立下り遅延回路の出力信号を反転して第２マスク信号を生成する第２ＮＯＴ回路と、を有し、
   前記フィルタ処理として、第１マスク信号のパルス期間において、第１立上り遅延回路の出力信号のパルスをキャンセルする処理を行い、
   前記フィルタ処理として、第２マスク信号のパルス期間において、第２立上り遅延回路の出力信号のパルスをキャンセルする処理を行うことを特徴とする信号伝達回路。
9. 前記フィルタ処理の施された第１シフト済み信号および第２シフト済み信号が、それぞれセット信号およびリセット信号として入力される、ＲＳフリップフロップ回路を備えたことを特徴とする請求項８に記載の信号伝達回路。
10. 請求項９に記載の信号伝達回路と、
    前記ＲＳフリップフロップ回路の出力に応じた出力信号を生成してスイッチに供給するドライバと、
    を有することを特徴とするスイッチ駆動装置。
11. 前記スイッチを駆動してモータ電流を制御することを特徴とする請求項５、請求項７、請求項１０のいずれか１項に記載のスイッチ駆動装置。
12. 前記スイッチを駆動して入力電圧から所望の出力電圧を生成することを特徴とする請求項５、請求項７、請求項１０のいずれか１項にスイッチ駆動装置。

Images