JPWO2019082514A1

JPWO2019082514A1 - 異常検知装置及び異常検知方法

Info

Publication number: JPWO2019082514A1
Application number: JP2019549903A
Authority: JP
Inventors: 大作菅原; 田中　亨; 亨田中
Original assignee: Alps Electric Co Ltd; Alps Alpine Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2017-10-23
Filing date: 2018-09-03
Publication date: 2020-10-22
Anticipated expiration: 2038-09-03
Also published as: EP3702735A4; US20200241079A1; CN111263895B; EP3702735B1; KR20200056421A; CN111263895A; WO2019082514A1; EP3702735A1; KR102323649B1; US11085974B2; JP6836659B2

Abstract

一実施形態に係る異常検知装置は、抵抗素子と、前記抵抗素子に接触しながら移動する可動端子と、を備えるポテンショメータの異常検知装置であって、前記抵抗素子の一端に、第１検知期間の間、第１電圧を印加し、前記第１検知期間と連続した期間である第２検知期間の間、第２電圧を印加する第１印加部と、前記抵抗素子の他端に、前記第１検知期間の間、前記第１電圧を印加し、前記第２期間の間、前記第２電圧を印加する第２印加部と、前記可動端子からの出力電圧を検出する電圧検出部と、前記第１印加部及び前記第２印加部による印加電圧の切替時における、前記電圧検出部が検出した前記出力電圧に基づいて、前記可動端子の接触不良を検知する異常検知部と、を備える。

Description

本発明は、異常検知装置及び異常検知方法に関する。

従来、ポテンショメータの可動端子の電圧を検出し、検出された電圧に基づいて、断線や短絡などの、ポテンショメータの異常を検知する異常検知装置が知られている。

特開平１１−３７７０８号公報特開平１０−１０３９１０号公報

しかしながら、従来の異常検知装置では、可動端子と電源との短絡や、可動端子とグラウンドとの短絡は検知できたものの、ポテンショメータで頻繁に発生する可動端子の接触不良を検知することができなかった。

本発明は、上記の課題に鑑みてなされたものであり、ポテンショメータにおける可動端子の接触不良を検知できる異常検知装置を提供することを目的とする。

本発明の各実施形態によれば、ポテンショメータにおける可動端子の接触不良を検知できる異常検知装置を提供することができる。

異常検知装置の構成の一例を示す図。第１印加部及び第２印加部が抵抗素子に印加する電圧の一例を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。ポテンショメータの状態に応じた電圧を示す図。異常検知装置の処理の一例を示すフローチャート。異常検知処理の一例を示すフローチャート。

以下、本発明の各実施形態について、添付の図面を参照しながら説明する。なお、各実施形態に係る明細書及び図面の記載に関して、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重畳した説明を省略する。

一実施形態に係る異常検知装置１について、図１〜図７を参照して説明する。図１は、異常検知装置１及びポテンショメータ２の一例を示す図である。まず、ポテンショメータ２について説明する。

ポテンショメータ２は、抵抗素子２１と、可動端子２２と、端子Ｔ２１〜Ｔ２３と、を備える。図１の例では、ポテンショメータ２が、可動端子２２の直線上の位置を検出するためのリニアポテンショメータである場合を想定している。しかしながら、ポテンショメータ２は、可動端子２２の回転角度を検出するためのロータリーポテンショメータであってもよい。

抵抗素子２１は、一端が端子Ｔ２１に接続され、他端が端子Ｔ２２に接続される。抵抗素子２１は、異常検知装置１により電圧を印加される。

可動端子２２は、ユーザの操作に応じて、抵抗素子２１に接触しながら移動する端子である。可動端子２２は、一端が抵抗素子２１に接触し、他端が端子Ｔ２３に接続される。可動端子２２の電圧Ｖｍは、異常検知装置１により検出される。

次に、異常検知装置１について説明する。異常検知装置１は、ポテンショメータ２の可動端子２２の位置を検出すると共に、ポテンショメータ２の異常を検知する装置である。すなわち、異常検知装置１は、可動端子２２の位置を検出する位置検出装置を兼ねる。

ポテンショメータ２の異常には、可動端子２２と高圧側電源との短絡（以下「天絡」という。）、可動端子２２と低圧側電源との短絡（以下「地絡」という。）、可動端子２２と抵抗素子２１の一端又は他端との短絡、抵抗素子２１からの可動端子２２の離間（浮き）、及び抵抗素子２１に対する可動端子２２の接触不良が含まれる。可動端子２２の接触不良とは、可動端子２２と抵抗素子２１との間に異物が挟まるなどの原因により、可動端子２２と抵抗素子２１との間の抵抗値が増大した状態のことをいう。

異常検知装置１は、ＣＰＵ（Central Processing Unit）と、ＲＯＭ（Read Only Memory）と、ＲＡＭ（Random Access Memory）と、を備えるコンピュータにより構成される。異常検知装置１は、ＭＣＵ（Micro Control Unit）などのマイコンにより構成されてもよいし、ＰＣ（Personal Computer）などの汎用コンピュータにより構成されてもよい。

図１の異常検知装置１は、機能構成として、第１印加部１１と、第２印加部１２と、電圧検出部１３と、位置検出部１４と、異常検知部１５と、制御部１６と、端子Ｔ１１〜Ｔ１３と、を備える。第１印加部１１、第２印加部１２、及び電圧検出部１３は、それぞれハードウェアにより構成され、位置検出部１４、異常検知部１５、及び制御部１６は、それぞれＣＰＵがプログラムを実行することにより実現される。なお、位置検出部１４、異常検知部１５、及び制御部１６をハードウェアにより構成することも可能である。

第１印加部１１は、ポテンショメータ２の端子Ｔ２１に接続された端子Ｔ１１に接続される。すなわち、第１印加部１１は、端子Ｔ１１，Ｔ２１を介して、抵抗素子２１の一端に接続される。第１印加部１１は、制御部１６からの指示に従って、抵抗素子２１の一端に、第１電圧Ｖ１又は第２電圧Ｖ２を印加する。

第１電圧Ｖ１は、第２電圧Ｖ２より高い電圧である。第１電圧Ｖ１の電圧源である第１電圧源は、高圧側電源に相当し、第２電圧Ｖ２の電圧源である第２電圧源は、低圧側電源に相当する。第１印加部１１は、制御部１６からの指示に従って、端子Ｔ１１と、第１電圧源又は第２電圧源と、を接続するスイッチング回路により構成される。異常検知装置１がＭＣＵである場合、第１印加部１１は、出力ポートに相当する。例えば、第１電圧源は電源であり、第２電圧源はグラウンドであり、第１電圧Ｖ１は５Ｖであり、第２電圧Ｖ２は０Ｖであるが、これに限られない。

第２印加部１２は、ポテンショメータ２の端子Ｔ２２に接続された端子Ｔ１２に接続される。すなわち、第２印加部１２は、端子Ｔ１２，Ｔ２２を介して、抵抗素子２１の他端に接続される。第２印加部１２は、制御部１６からの指示に従って、抵抗素子２１の他端に、第１電圧Ｖ１又は第２電圧Ｖ２を印加する。

第２印加部１２は、制御部１６からの指示に従って、端子Ｔ１２と、第１電圧源又は第２電圧源と、を接続するスイッチング回路により構成される。異常検知装置１がＭＣＵである場合、第２印加部１２は、出力ポートに相当する。

電圧検出部１３は、ポテンショメータ２の端子Ｔ２３に接続された端子Ｔ１３に接続される。すなわち、電圧検出部１３は、端子Ｔ１３，Ｔ２３を介して、可動端子２２の他端に接続される。電圧検出部１３は、フラッシュ型ＡＤＣ（Analog to Digital Converter）やパイプライン型ＡＤＣ、逐次比較型ＡＤＣなどのＡＤＣにより構成され、所定のサンプリング間隔で、端子Ｔ１３に印加された可動端子２２の電圧Ｖｍを検出する。電圧Ｖｍは、可動端子２２からの出力電圧に相当する。異常検知装置１がＭＣＵである場合、電圧検出部１３は、入力ポートに相当する。

位置検出部１４は、電圧検出部１３が検出した可動端子２２の電圧Ｖｍに基づいて、可動端子２２の位置を検出する。位置検出部１４は、電圧Ｖｍと位置との対応関係を示す位置テーブルを有し、電圧検出部１３が検出した可動端子２２の電圧Ｖｍと対応する位置を、可動端子２２の位置として検出する。

異常検知部１５は、電圧検出部１３が検出した可動端子２２の電圧Ｖｍに基づいて、ポテンショメータ２の異常を検知する。異常検知方法については後述する。

制御部１６は、異常検知装置１の全体の動作を制御する。制御方法については後述する。

次に、異常検知装置１の動作の概要について説明する。図２は、第１印加部１１及び第２印加部１２が抵抗素子２１に印加する電圧の一例を示す図である。図２において、実線は第１印加部１１が抵抗素子２１の一端（端子Ｔ２１）に印加する電圧を示し、破線は第２印加部１２が抵抗素子２１の他端（端子Ｔ２２）に印加する電圧を示す。図２に示すように、異常検知装置１は、動作期間として、位置検出期間Ｐ０と、第１検知期間Ｐ１と、第２検知期間Ｐ２と、第３検知期間Ｐ３と、を有する。

位置検出期間Ｐ０は、異常検知装置１が可動端子２２の位置を検出する期間である。位置検出期間Ｐ０の間、第１印加部１１は、抵抗素子２１の一端に第１電圧Ｖ１を印加し、第２印加部１２は、抵抗素子２１の他端に第２電圧Ｖ２を印加する。

第１検知期間Ｐ１は、異常検知装置１がポテンショメータ２の異常を検知する第１の期間である。第１検知期間Ｐ１の間、第１印加部１１は、抵抗素子２１の一端に第１電圧Ｖ１を印加し、第２印加部１２は、抵抗素子２１の他端に第１電圧Ｖ１を印加する。

第２検知期間Ｐ２は、異常検知装置１がポテンショメータ２の異常を検知する第２の期間である。第２検知期間Ｐ２の間、第１印加部１１は、抵抗素子２１の一端に第２電圧Ｖ２を印加し、第２印加部１２は、抵抗素子２１の他端に第２電圧Ｖ２を印加する。

第３検知期間Ｐ３は、異常検知装置１がポテンショメータ２の異常を検知する第３の期間である。第３検知期間Ｐ３の間、第１印加部１１は、抵抗素子２１の一端に第２電圧Ｖ２を印加し、第２印加部１２は、抵抗素子２１の他端に第１電圧Ｖ１を印加する。すなわち、第３検知期間Ｐ３は、位置検出期間Ｐ０とは逆電圧を印加する期間に相当する。

異常検知装置１は、位置検出期間Ｐ０、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間Ｐ３を１つの動作サイクルとして、繰り返し実行する。１つの動作サイクルに要する時間は、例えば、５ｍｓｅｃであるが、これに限られない。また、位置検出期間Ｐ０、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間Ｐ３の継続時間は、それぞれ同一であってもよいし、異なってもよい。また、１つの動作サイクルにおける位置検出期間Ｐ０、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間Ｐ３の順番は、図２の例に限られない。

次に、異常検知部１５によるポテンショメータ２の異常検知方法について説明する。図３Ａ〜３Ｃ、図４Ａ，４Ｂ、及び図５Ａ，５Ｂは、ポテンショメータ２の状態に応じた電圧Ｖｍを示す図である。図３Ａは、ポテンショメータ２が正常な場合の電圧Ｖｍを示し、図３Ｂは、可動端子２２に接触不良が発生した場合の電圧Ｖｍを示し、図３Ｃは、可動端子２２が非接触の場合の電圧Ｖｍを示す。また、図４Ａは、可動端子２２に天絡が発生した場合の電圧Ｖｍを示し、図４Ｂは、可動端子２２に地絡が発生した場合の電圧Ｖｍを示す。また、図５Ａは、可動端子２２と抵抗素子２１の一端（端子Ｔ２１）との短絡が発生した場合の電圧Ｖｍを示し、図５Ｂは、可動端子２２と抵抗素子２１の他端（端子Ｔ２２）との短絡が発生した場合の電圧Ｖｍを示す。なお、電圧Ｖｍは、第２電圧Ｖ２より大きく第１電圧Ｖ１より小さいものとする。これは、可動端子２２が、第１電圧Ｖ１に対応する位置と、第２電圧Ｖ２に対応する位置と、の間の範囲（ただし、第１電圧Ｖ１及び第２電圧Ｖ２に対応する位置を除く）を移動可能であることに相当する。

ポテンショメータ２が正常である場合、図３Ａに示すように、電圧Ｖｍは、位置検出期間Ｐ０の間、可動端子２２の位置に応じた電圧Ｖ３となり、第１検知期間Ｐ１の間、第１電圧Ｖ１となり、第２検知期間Ｐ２の間、第２電圧Ｖ２となり、第３検知期間Ｐ３の間、可動端子２２の位置に応じた電圧Ｖ４となる。位置検出期間Ｐ０と第３検知期間Ｐ３とでは、抵抗素子２１に印加される電圧の向きが逆であるため、電圧Ｖ４は、電圧Ｖ３を、第１電圧Ｖ１と第２電圧Ｖ２との中間電圧を中心に反転した電圧となる。したがって、Ｖ４＝Ｖ１＋Ｖ２−Ｖ３となる。

可動端子２２の接触不良が発生した場合、図３Ｂに示すように、電圧Ｖｍは、位置検出期間Ｐ０の間、可動端子２２の位置に応じた電圧Ｖ３となり、第１検知期間Ｐ１の間、第１電圧Ｖ１となり、第２検知期間Ｐ２の間、第２電圧Ｖ２となり、第３検知期間Ｐ３の間、可動端子２２の位置に応じた電圧Ｖ４となる。ただし、可動端子２２の接触不良が発生した場合、ポテンショメータ２が正常である場合に比べて、第１印加部１１及び第２印加部１２による印加電圧の切替時における、電圧Ｖｍの遷移時間（立ち上がり時間及び立下り時間）が長くなる。これは、抵抗素子２１と可動端子２２との間の抵抗値の増大により、可動端子２２を流れる電流が減少し、電圧検出部１３（ＡＤＣ）が備えるサンプルホールド回路のサンプリング容量の充放電に時間がかかるためである。したがって、異常検知部１５は、第１印加部１１及び第２印加部１２による印加電圧の切替時における、電圧Ｖｍの遷移時間に基づいて、可動端子２２の接触不良の発生を検知できる。具体的には、異常検知部１５は、印加電圧を電圧Ｖ１から電圧Ｖ２へ切り替えた際の遷移時間ｔ１が、閾値ｔ０以上である場合、可動端子２２の接触不良が発生したと判断すればよい。遷移時間ｔ１は、第２検知期間Ｐ２が開始してから電圧Ｖｍが予め設定された電圧Ｖ５になるまでの時間である。閾値ｔ０は、可動端子２２の接触不良が発生したか判断するために予め設定された遷移時間の閾値である。

なお、異常検知装置１の動作サイクルにおいて、第１検知期間Ｐ１と第２検知期間Ｐ２との順番が図３Ａ〜３Ｃとは逆の場合には、異常検知部１５は、印加電圧を電圧Ｖ２から電圧Ｖ１へ切り替えた際の遷移時間に基づいて可動端子２２の接触不良を検知すればよい。また、以上の説明からわかるように、可動端子２２の接触不良は、第１印加部１１及び第２印加部１２による印加電圧を、電圧Ｖ１と電圧Ｖ２との間で切り替える際の、電圧Ｖｍの遷移時間に基づいて検知される。したがって、異常検知装置１の動作サイクルにおいて、第１検知期間Ｐ１と第２検知期間Ｐ２とは連続して実行されるのが好ましい。

可動端子２２が抵抗素子２１と非接触である場合、すなわち、抵抗素子２１から可動端子２２が離間した場合、可動端子２２は解放端となるため、図３Ｃに示すように、電圧Ｖｍは、不定になる。より具体的には、第１検知期間Ｐ１及び第２検知期間Ｐ２の間、電圧Ｖｍが第１電圧Ｖ１にも第２電圧Ｖ２にもならない。したがって、異常検知部１５は、第１検知期間Ｐ１又は第２検知期間Ｐ２に検出された電圧Ｖｍに基づいて、可動端子２２の離間を検知できる。具体的には、異常検知部１５は、第１検知期間Ｐ１又は第２検知期間Ｐ２に検出された電圧Ｖｍが第１電圧Ｖ１でも第２電圧Ｖ２でもない場合、可動端子２２が非接触と判断すればよい。

ポテンショメータ２に天絡が発生した場合、図４Ａに示すように、電圧Ｖｍは、常に第１電圧Ｖ１となる。図３Ａ〜３Ｃ、図４Ａ，４Ｂ、及び図５Ａ，５Ｂからわかるように、第２検知期間Ｐ２の間、電圧Ｖｍが第１電圧Ｖ１となるのは、天絡が発生した場合だけである。したがって、異常検知部１５は、第２検知期間Ｐ２に検出された電圧Ｖｍに基づいて、天絡の発生を検知できる。具体的には、異常検知部１５は、第２検知期間Ｐ２に検出された電圧Ｖｍが第１電圧Ｖ１である場合、天絡が発生したと判断すればよい。

ポテンショメータ２に地絡が発生した場合、図４Ｂに示すように、電圧Ｖｍは、常に第２電圧Ｖ２となる。図３Ａ〜３Ｃ、図４Ａ，４Ｂ、及び図５Ａ，５Ｂからわかるように、第１検知期間Ｐ１の間、電圧Ｖｍが第２電圧Ｖ２となるのは、地絡が発生した場合だけである。したがって、異常検知部１５は、第１検知期間Ｐ１に検出された電圧Ｖｍに基づいて、地絡の発生を検知できる。具体的には、異常検知部１５は、第１検知期間Ｐ１に検出された電圧Ｖｍが第２電圧Ｖ２である場合、地絡が発生したと判断すればよい。

可動端子２２と端子Ｔ２１との短絡が発生した場合、図５Ａに示すように、電圧Ｖｍは、位置検出期間Ｐ０及び第１検知期間Ｐ１の間、第１電圧Ｖ１となり、第２検知期間Ｐ２及び第３検知期間Ｐ３の間、第２電圧Ｖ２となる。図３Ａ〜３Ｃ、図４Ａ，４Ｂ、及び図５Ａ，５Ｂからわかるように、第１検知期間Ｐ１の間、電圧Ｖｍが第１電圧Ｖ１となり、かつ、第３検知期間Ｐ３の間、電圧Ｖｍが第２電圧Ｖ２となるのは、可動端子２２と端子Ｔ２１との短絡が発生した場合だけである。したがって、異常検知部１５は、第１検知期間Ｐ１及び第３検知期間Ｐ３に検出された電圧Ｖｍに基づいて、可動端子２２と端子Ｔ２１との短絡を検知できる。具体的には、異常検知部１５は、第１検知期間Ｐ１に検出された電圧Ｖｍが第１電圧Ｖ１であり、かつ、第３検知期間Ｐ３に検出された電圧Ｖｍが第２電圧Ｖ２である場合、可動端子２２と端子Ｔ２１との短絡が発生したと判断すればよい。

可動端子２２と端子Ｔ２２との短絡が発生した場合、図５Ｂに示すように、電圧Ｖｍは、位置検出期間Ｐ０及び第２検知期間Ｐ２の間、第２電圧Ｖ２となり、第１検知期間Ｐ１及び第３検知期間Ｐ３の間、第１電圧Ｖ１となる。図３Ａ〜３Ｃ、図４Ａ，４Ｂ、及び図５Ａ，５Ｂからわかるように、第２検知期間Ｐ２の間、電圧Ｖｍが第２電圧Ｖ２となり、かつ、第３検知期間Ｐ３の間、電圧Ｖｍが第１電圧Ｖ１となるのは、可動端子２２と端子Ｔ２２との短絡が発生した場合だけである。したがって、異常検知部１５は、第２検知期間Ｐ２及び第３検知期間Ｐ３に検出された電圧Ｖｍに基づいて、可動端子２２と端子Ｔ２２との短絡を検知できる。具体的には、異常検知部１５は、第２検知期間Ｐ２に検出された電圧Ｖｍが第２電圧Ｖ２であり、かつ、第３検知期間Ｐ３に検出された電圧Ｖｍが第１電圧Ｖ１である場合、可動端子２２と端子Ｔ２２との短絡が発生したと判断すればよい。

次に、異常検知装置１が実行する処理について説明する。図６は、異常検知装置１が実行する処理の各工程の一例を示すフローチャートである。図６の処理は、異常検知装置１が１回の動作サイクルで実行する処理に相当する。異常検知装置１は、その動作中、図６の処理を繰り返し実行する。なお、図６の処理の間、電圧検出部１３は、所定のサンプリング間隔で可動端子２２の電圧Ｖｍを検出し続けているものとする。

位置検出期間Ｐ０の開始時刻が到来すると、制御部１６は、異常検知装置１に位置検出期間Ｐ０の処理を開始させる（ステップＳ１０１）。具体的には、制御部１６は、第１印加部１１に第１電圧Ｖ１の印加を指示し、第２印加部１２に第２電圧Ｖ２の印加を指示し、位置検出部１４に位置検出期間Ｐ０の開始を通知する。

第１印加部１１及び第２印加部１２は、印加電圧の切り替えを指示されると、当該指示に従って、印加電圧を切り替える（ステップＳ１０２）。具体的には、第１印加部１１は抵抗素子２１の一端に第１電圧Ｖ１を印加し、第２印加部１２は抵抗素子２１の他端に第２電圧Ｖ２を印加する。

一方、位置検出部１４は、位置検出期間Ｐ０の開始を通知されると、電圧検出部１３から電圧Ｖｍを取得し（ステップＳ１０３）、位置テーブルを参照して、取得した電圧Ｖｍに対応する位置を、可動端子２２の位置として検出する（ステップＳ１０４）。位置検出部１４は、ステップＳ１０３、Ｓ１０４の処理を、位置検出期間Ｐ０が終了するまで（ステップＳ１０５のＮＯ）、所定の時間間隔で繰り返し実行する。

位置検出期間Ｐ０の終了時刻が到来すると（ステップＳ１０５のＹＥＳ）、制御部１６は、異常検知装置１に第１検知期間Ｐ１の処理を開始させる（ステップＳ１０６）。具体的には、制御部１６は、第１印加部１１及び第２印加部１２に第１電圧Ｖ１の印加を指示し、異常検知部１５に第１検知期間Ｐ１の開始を通知する。

第１印加部１１及び第２印加部１２は、印加電圧の切り替えを指示されると、当該指示に従って、印加電圧を切り替える（ステップＳ１０７）。具体的には、第１印加部１１及び第２印加部１２は、抵抗素子２１の一端及び他端に、それぞれ第１電圧Ｖ１を印加する。

一方、異常検知部１５は、第１検知期間Ｐ１の開始を通知されると、電圧検出部１３から電圧Ｖｍを取得する（ステップＳ１０８）。異常検知部１５は、取得した電圧Ｖｍを、第１検知期間Ｐ１に検出された電圧Ｖｍとして、時系列で記憶する。異常検知部１５は、ステップＳ１０８の処理を、第１検知期間Ｐ１が終了するまで（ステップＳ１０９のＮＯ）、所定の時間間隔で繰り返し実行する。

第１検知期間Ｐ１の終了時刻が到来すると（ステップＳ１０９のＹＥＳ）、制御部１６は、異常検知装置１に第２検知期間Ｐ２の処理を開始させる（ステップＳ１１０）。具体的には、制御部１６は、第１印加部１１及び第２印加部１２に第２電圧Ｖ２の印加を指示し、異常検知部１５に第２検知期間Ｐ２の開始を通知する。

第１印加部１１及び第２印加部１２は、印加電圧の切り替えを指示されると、当該指示に従って、印加電圧を切り替える（ステップＳ１１１）。具体的には、第１印加部１１及び第２印加部１２は、抵抗素子２１の一端及び他端に、それぞれ第２電圧Ｖ２を印加する。

一方、異常検知部１５は、第２検知期間Ｐ２の開始を通知されると、電圧検出部１３から電圧Ｖｍを取得する（ステップＳ１１２）。異常検知部１５は、取得した電圧Ｖｍを、第２検知期間Ｐ２に検出された電圧Ｖｍとして、時系列で記憶する。異常検知部１５は、ステップＳ１１２の処理を、第２検知期間Ｐ２が終了するまで（ステップＳ１１３のＮＯ）、所定の時間間隔で繰り返し実行する。

第２検知期間Ｐ２の終了時刻が到来すると（ステップＳ１１３のＹＥＳ）、制御部１６は、異常検知装置１に第３検知期間Ｐ３の処理を開始させる（ステップＳ１１４）。具体的には、制御部１６は、第１印加部１１に第２電圧Ｖ２の印加を指示し、第２印加部１２に第１電圧Ｖ１の印加を指示し、異常検知部１５に第３検知期間Ｐ３の開始を通知する。

第１印加部１１及び第２印加部１２は、印加電圧の切り替えを指示されると、当該指示に従って、印加電圧を切り替える（ステップＳ１１５）。具体的には、第１印加部１１は抵抗素子２１の一端に第２電圧Ｖ２を印加し、第２印加部１２は抵抗素子２１の他端に第１電圧Ｖ１を印加する。

一方、異常検知部１５は、第３検知期間Ｐ３の開始を通知されると、電圧検出部１３から電圧Ｖｍを取得する（ステップＳ１１６）。異常検知部１５は、取得した電圧Ｖｍを、第３検知期間Ｐ３に検出された電圧Ｖｍとして、時系列で記憶する。異常検知部１５は、ステップＳ１１６の処理を、第３検知期間Ｐ３が終了するまで（ステップＳ１１７のＮＯ）、所定の時間間隔で繰り返し実行する。

第３検知期間Ｐ３の終了時刻が到来すると（ステップＳ１１７のＹＥＳ）、制御部１６は、異常検知部１５に異常の検知を指示する。異常検知部１５は、異常の検知を指示されると、当該指示に従って、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間Ｐ３に検出された電圧Ｖｍに基づいて、ポテンショメータ２の異常を検知する（ステップＳ１１８）。

図７は、異常検知部１５が実行する異常検知処理の各工程の一例を示すフローチャートである。図７の異常検知処理は、図６のステップＳ１１８の内部処理に相当する。したがって、図７のフローチャートの開始時点で、異常検知部１５は、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間Ｐ３に検出された電圧Ｖｍを取得済みである。

まず、異常検知部１５は、第１検知期間Ｐ１に検出された電圧Ｖｍに基づいて異常を検知する（ステップＳ２０１）。異常検知部１５は、第１検知期間Ｐ１に検出された電圧Ｖｍが、第２電圧Ｖ２である場合、地絡が発生したと判断し（ステップＳ２０２）、第１電圧Ｖ１でも第２電圧Ｖ２でもない場合、可動端子２２が非接触と判断する（ステップＳ２０３）。

第１検知期間Ｐ１に検出された電圧Ｖｍが第１電圧Ｖ１である場合、異常検知部１５は、第２検知期間Ｐ２に検出された電圧Ｖｍに基づいて異常を検知する（ステップＳ２０４）。異常検知部１５は、第２検知期間Ｐ２に検出された電圧Ｖｍが、第１電圧Ｖ１である場合、天絡が発生したと判断し（ステップＳ２０５）、第１電圧Ｖ１でも第２電圧Ｖ２でもない場合、可動端子２２が非接触と判断する（ステップＳ２０６）。

第２検知期間Ｐ２に検出された電圧Ｖｍが第２電圧Ｖ２である場合、異常検知部１５は、第３検知期間Ｐ３に検出された電圧Ｖｍに基づいて異常を検知する（ステップＳ２０７）。異常検知部１５は、第３検知期間Ｐ３に検出された電圧Ｖｍが、第２電圧Ｖ２である場合、可動端子２２と抵抗素子２１の一端（端子Ｔ２１）との短絡が発生したと判断し（ステップＳ２０８）、第１電圧Ｖ１である場合、可動端子２２と抵抗素子２１の他端（端子Ｔ２２）との短絡が発生したと判断する（ステップＳ２０９）。

第３検知期間Ｐ３に検出された電圧Ｖｍが第１電圧Ｖ１でも第２電圧Ｖ２でもない場合、異常検知部１５は、遷移時間ｔ１に基づいて異常を検知する（ステップＳ２１０）。異常検知部１５は、遷移時間ｔ１が、閾値ｔ０以上である場合（ステップＳ２１０のＹＥＳ）、可動端子２２の接触不良が発生したと判断し（ステップＳ２１１）、閾値ｔ０未満の場合（ステップＳ２１０のＮＯ）、ポテンショメータ２は正常と判断する（ステップＳ２１２）。

以上の異常検知処理により、異常検知装置１は、可動端子２２の接触不良を含む、ポテンショメータ２の各種の異常を検知することができる。なお、図７の例では、第３検知期間Ｐ３の終了後に異常検知部１５が異常検知処理をまとめて実行する場合を想定している。しかしながら、第１検知期間Ｐ１の終了後にステップＳ２０１を実行し、第２検知期間Ｐ２の終了後にステップＳ２０４を実行する、というように、各期間の終了時に、異常検知部１５が各期間に対応する処理を実行してもよい。

以上説明した通り、本実施形態に係る異常検知装置１は、第１検知期間Ｐ１に抵抗素子２１に第１電圧Ｖ１を印加し、第２検知期間Ｐ２に抵抗素子２１に第２電圧Ｖ２を印加する。これにより、異常検知装置１は、抵抗素子２１への印加電圧の切替時における、電圧Ｖｍの遷移時間ｔ１に基づいて、可動端子２２の接触不良を検知することができる。また、異常検知装置１は、第１検知期間Ｐ１及び第２検知期間Ｐ２に検出された可動端子２２の電圧Ｖｍに基づいて、可動端子２２の天絡、地絡、及び抵抗素子２１からの離間などの異常も検知することができる。

また、異常検知装置１は、第３検知期間Ｐ３に、抵抗素子２１に位置検出期間Ｐ０とは逆向きの電圧を印加する。これにより、異常検知装置１は、第１検知期間Ｐ１、第２検知期間Ｐ２、及び第３検知期間に検出された可動端子２２の電圧Ｖｍに基づいて、可動端子２２と抵抗素子２１の一端又は他端との短絡を検知することができる。

また、従来の異常検知装置は、可動端子２２の接触不良を検知できなかったため、二重化して利用されたが、本実施形態に係る異常検知装置１は、可動端子２２の接触不良を検知できるため、二重化することなく利用できる。この結果、ポテンショメータ２を含むシステムの部品点数を削減し、当該システムの製造コストや故障率を低減できる。

なお、本実施形態において、異常検知装置１は、第３検知期間Ｐ３を有しなくてもよい。この場合であっても、異常検知装置１は、可動端子２２の接触不良、天絡、地絡、及び抵抗素子２１からの離間などの異常を検知することができる。

なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせなど、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更可能であり、その応用形態に応じて適切に定めることができる。

また、本国際出願は、２０１７年１０月２３日に出願した日本国特許出願第２０１７−２０４５８３号に基づく優先権を主張するものであり、当該出願の全内容を本国際出願に援用する。

１：異常検知装置
２：ポテンショメータ
１１：第１印加部
１２：第２印加部
１３：電圧検出部
１４：位置検出部
１５：異常検知部
１６：制御部
２１：抵抗素子
２２：可動端子
Ｔ１１〜１３，Ｔ２１〜２３：端子
Ｐ０：位置検出期間
Ｐ１：第１検知期間
Ｐ２：第２検知期間
Ｐ３：第３検知期間
Ｖ１：第１電圧
Ｖ２：第２電圧

Claims

抵抗素子と、前記抵抗素子に接触しながら移動する可動端子と、を備えるポテンショメータの異常検知装置であって、
前記抵抗素子の一端に、第１検知期間の間、第１電圧を印加し、前記第１検知期間と連続した期間である第２検知期間の間、第２電圧を印加する第１印加部と、
前記抵抗素子の他端に、前記第１検知期間の間、前記第１電圧を印加し、前記第２検知期間の間、前記第２電圧を印加する第２印加部と、
前記可動端子からの出力電圧を検出する電圧検出部と、
前記第１印加部及び前記第２印加部による印加電圧の切替時における、前記電圧検出部が検出した前記出力電圧に基づいて、前記可動端子の接触不良を検知する異常検知部と、
を備える異常検知装置。
前記異常検知部は、前記第１印加部及び前記第２印加部による印加電圧の切替時における、前記電圧検出部が検出した前記出力電圧の遷移時間が閾値以上である場合、前記可動端子の接触不良が発生したと判断する
請求項１に記載の異常検知装置。
前記異常検知部は、前記第１検知期間に前記電圧検出部が検出した前記出力電圧が前記第２電圧である場合、前記可動端子と第２電圧源との短絡が発生したと判断する
請求項１又は請求項２に記載の異常検知装置。
前記異常検知部は、前記第２検知期間に前記電圧検出部が検出した前記出力電圧が前記第１電圧である場合、前記可動端子と第１電圧源との短絡が発生したと判断する
請求項１から請求項３までのいずれか１項に記載の異常検知装置。
前記第１印加部が前記第２電圧を印加し、前記第２印加部が前記第１電圧を印加する第３検知期間を更に有し、
前記異常検知部は、前記第１検知期間に前記電圧検出部が検出した前記出力電圧が前記第１電圧であり、かつ、前記第３検知期間に前記電圧検出部が検出した前記出力電圧が前記第２電圧である場合、前記可動端子と前記抵抗素子の前記一端との短絡が発生したと判断する
請求項１から請求項４までのいずれか１項に記載の異常検知装置。
前記第１印加部が前記第２電圧を印加し、前記第２印加部が前記第１電圧を印加する第３検知期間を更に有し、
前記異常検知部は、前記第２検知期間に前記電圧検出部が検出した前記出力電圧が前記第２電圧であり、かつ、前記第３検知期間に前記電圧検出部が検出した前記出力電圧が前記第１電圧である場合、前記可動端子と前記抵抗素子の前記他端との短絡が発生したと判断する
請求項１から請求項４までのいずれか１項に記載の異常検知装置。
前記異常検知部は、前記第１検知期間又は前記第２検知期間に前記電圧検出部が検出した前記出力電圧が前記第１電圧でも前記第２電圧でもない場合、前記可動端子が前記抵抗素子から離間したと判断する
請求項１から請求項６までのいずれか１項に記載の異常検知装置。
ＭＣＵ（Micro Controller Unit）により構成され、
前記第１印加部、前記第２印加部、及び前記電圧検出部の少なくとも１つは、前記ＭＣＵの入力ポート又は出力ポートである
請求項１から請求項７までのいずれか１項に記載の異常検知装置。
抵抗素子と、前記抵抗素子に接触しながら移動する可動端子と、を備えるポテンショメータの異常検知方法であって、
前記抵抗素子の一端及び他端に、第１電圧を印加する工程と、
前記抵抗素子の前記一端及び前記他端に、第２電圧を印加する工程と、
前記抵抗素子への印加電圧の切替時における前記可動端子の出力電圧に基づいて、前記可動端子の接触不良を検知する工程と、
を含む異常検知方法。