JPWO2019066056A1 - Image sensor and image sensor - Google Patents

Image sensor and image sensor Download PDF

Info

Publication number
JPWO2019066056A1
JPWO2019066056A1 JP2019545189A JP2019545189A JPWO2019066056A1 JP WO2019066056 A1 JPWO2019066056 A1 JP WO2019066056A1 JP 2019545189 A JP2019545189 A JP 2019545189A JP 2019545189 A JP2019545189 A JP 2019545189A JP WO2019066056 A1 JPWO2019066056 A1 JP WO2019066056A1
Authority
JP
Japan
Prior art keywords
photoelectric conversion
signal line
wiring
pixel
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019545189A
Other languages
Japanese (ja)
Other versions
JP6921375B2 (en
Inventor
崇志 瀬尾
崇志 瀬尾
高木 徹
徹 高木
智史 中山
智史 中山
良次 安藤
良次 安藤
佳之 渡邉
佳之 渡邉
周太郎 加藤
周太郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2019066056A1 publication Critical patent/JPWO2019066056A1/en
Priority to JP2021120993A priority Critical patent/JP7478120B2/en
Application granted granted Critical
Publication of JP6921375B2 publication Critical patent/JP6921375B2/en
Priority to JP2023097773A priority patent/JP2023120293A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Abstract

撮像素子は、第1波長域の光を透過する第1透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第1光電変換部と、第2波長域の光を透過する第2透過部を透過した光を光電変換して電荷を生成し、前記第1方向および前記第2方向に配置される複数の第2光電変換部と、点対称または線対称な配線を有し、複数の前記第1光電変換部で生成された電荷に基づく信号が出力される第1信号線と、点対称または線対称な配線を有し、複数の前記第2光電変換部で生成された電荷に基づく信号が出力される第2信号線と、を備える。The image pickup element has a plurality of first photoelectric conversion units arranged in the first direction and the second direction by photoelectrically converting the light transmitted through the first transmission unit that transmits light in the first wavelength region to generate a charge. , A plurality of second photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the second transmission unit that transmits light in the second wavelength region to generate a charge. A plurality of first signal lines having point-symmetrical or line-symmetrical wiring and outputting signals based on charges generated by the plurality of first photoelectric conversion units, and a plurality of point-symmetrical or line-symmetrical wirings It includes a second signal line from which a signal based on the charge generated by the second photoelectric conversion unit is output.

Description

本発明は、撮像素子および撮像装置に関する。 The present invention relates to an image sensor and an image pickup device.

複数の画素をブロックにまとめて、ブロック単位で信号を並列に読出す撮像素子が知られている(特許文献1参照)。このような撮像素子では、同色信号間のビニング処理が困難であった。 An image pickup device is known in which a plurality of pixels are grouped into blocks and signals are read out in parallel in block units (see Patent Document 1). With such an image sensor, it has been difficult to perform binning processing between signals of the same color.

発明の第1の態様によると、撮像素子は、第1波長域の光を透過する第1透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第1光電変換部と、第2波長域の光を透過する第2透過部を透過した光を光電変換して電荷を生成し、前記第1方向および前記第2方向に配置される複数の第2光電変換部と、点対称または線対称な配線を有し、複数の前記第1光電変換部で生成された電荷に基づく信号が出力される第1信号線と、点対称または線対称な配線を有し、複数の前記第2光電変換部で生成された電荷に基づく信号が出力される第2信号線と、を備える。
発明の第2の態様によると、撮像素子は、第1波長域の光を透過する第1透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第1光電変換部と、第2波長域の光を透過する第2透過部を透過した光を光電変換して電荷を生成し、前記第1方向および前記第2方向に配置される複数の第2光電変換部と、複数の前記第1光電変換部で生成された電荷に基づく信号が出力される第1信号線と、複数の前記第2光電変換部で生成された電荷に基づく信号が出力される第2信号線と、前記第1信号線と前記第2信号線とが配置される配線層と、を備える。
発明の第3の態様によると、撮像装置は、第1または第2の態様による撮像素子と、前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、を備える。
According to the first aspect of the invention, the image pickup element is arranged in the first direction and the second direction by photoelectrically converting the light transmitted through the first transmitting portion that transmits the light in the first wavelength region to generate a charge. The light transmitted through the plurality of first photoelectric conversion units and the second transmission unit that transmits light in the second wavelength region is photoelectrically converted to generate a charge, which is arranged in the first direction and the second direction. A first signal line having a plurality of second photoelectric conversion units and a point-symmetrical or line-symmetrical wiring and outputting a signal based on the charge generated by the plurality of first photoelectric conversion units, and a point-symmetrical or line-symmetrical line. It has a symmetric wiring, and includes a second signal line from which a signal based on the charges generated by the plurality of second photoelectric conversion units is output.
According to the second aspect of the invention, the image pickup device is arranged in the first direction and the second direction by photoelectrically converting the light transmitted through the first transmitting portion that transmits the light in the first wavelength region to generate a charge. The light transmitted through the plurality of first photoelectric conversion units and the second transmission unit that transmits light in the second wavelength region is photoelectrically converted to generate a charge, which is arranged in the first direction and the second direction. Based on a plurality of second photoelectric conversion units, a first signal line for which signals based on charges generated by the plurality of first photoelectric conversion units are output, and charges generated by the plurality of second photoelectric conversion units. It includes a second signal line from which a signal is output, and a wiring layer in which the first signal line and the second signal line are arranged.
According to the third aspect of the invention, the image pickup apparatus includes an image pickup device according to the first or second aspect, and a generation unit that generates image data based on a signal output from the image pickup device.

デジタルカメラの構成例を示す図である。It is a figure which shows the configuration example of a digital camera. 撮像素子の概要を説明する図である。It is a figure explaining the outline of an image pickup device. 撮像素子の断面を説明する図である。It is a figure explaining the cross section of an image sensor. ベイヤー配列を例示する図である。It is a figure which illustrates the Bayer arrangement. 撮像素子のブロックの構成を説明する回路図である。It is a circuit diagram explaining the structure of the block of an image sensor. ブロックを説明する模式図である。It is a schematic diagram explaining a block. 図7(a)は、R画素の配線を説明する図、図7(b)は、B画素の配線を説明する図、図7(c)は、G画素の配線を説明する図、図7(d)は、G画素の配線を説明する図である。7 (a) is a diagram for explaining the wiring of the R pixel, FIG. 7 (b) is a diagram for explaining the wiring of the B pixel, and FIG. 7 (c) is a diagram for explaining the wiring of the G pixel. FIG. 3D is a diagram illustrating wiring of G pixels. 図8(a)、図8(b)は、変形例1による配線を説明する図である。8 (a) and 8 (b) are diagrams for explaining the wiring according to the first modification. 変形例2による配線を説明する図である。It is a figure explaining the wiring by the modification 2. FIG. 変形例3による配線を説明する図である。It is a figure explaining the wiring by the modification 3.

本実施の形態による撮像素子は、複数の画素をブロックにまとめて、画素で生成された信号をブロック単位で並列に読出すことが可能に構成される。以下、図面を参照して詳細に説明する。
図1は、一実施の形態による撮像素子101を備えるデジタルカメラの構成例を模式的に示す図である。デジタルカメラは、交換レンズ110とカメラボディ100とから構成され、交換レンズ110がレンズ取り付け部105を介してカメラボディ100に装着される。
なお、デジタルカメラをレンズ交換式ではなく、レンズ一体式のカメラとして構成してもよい。
The image sensor according to the present embodiment is configured to be capable of grouping a plurality of pixels into blocks and reading signals generated by the pixels in parallel in block units. Hereinafter, a detailed description will be given with reference to the drawings.
FIG. 1 is a diagram schematically showing a configuration example of a digital camera including an image sensor 101 according to an embodiment. The digital camera is composed of an interchangeable lens 110 and a camera body 100, and the interchangeable lens 110 is attached to the camera body 100 via a lens mounting portion 105.
The digital camera may be configured as a camera with an integrated lens instead of an interchangeable lens type.

図1において、互いに直交する座標系を構成するxyz軸を規定する。被写体からの光は、図1のz軸プラス方向に向かって入射するものとする。また、座標軸に示すように、z軸に直交する紙面手前方向をx軸プラス方向、z軸およびx軸に直交する上方向をy軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。 In FIG. 1, xyz axes constituting a coordinate system orthogonal to each other are defined. It is assumed that the light from the subject is incident in the positive direction of the z-axis of FIG. Further, as shown in the coordinate axes, the front direction of the paper surface orthogonal to the z-axis is defined as the x-axis plus direction, and the upward direction orthogonal to the z-axis and the x-axis is defined as the y-axis plus direction. In some subsequent figures, the coordinate axes are displayed so that the orientation of each figure can be understood with reference to the coordinate axes of FIG.

交換レンズ110は、例えば、レンズ制御部111、ズームレンズ112、フォーカスレンズ113、防振レンズ114、絞り115、レンズ操作部116などを備えている。
レンズ制御部111は、CPUとメモリなどの周辺部品とを含む。レンズ制御部111は、フォーカスレンズ113および絞り115の駆動制御、ズームレンズ112やフォーカスレンズ113の位置検出、カメラボディ100へのレンズ情報の送信およびカメラボディ100からのカメラ情報の受信などを行う。
The interchangeable lens 110 includes, for example, a lens control unit 111, a zoom lens 112, a focus lens 113, an anti-vibration lens 114, an aperture 115, a lens operation unit 116, and the like.
The lens control unit 111 includes a CPU and peripheral components such as a memory. The lens control unit 111 performs drive control of the focus lens 113 and the aperture 115, position detection of the zoom lens 112 and the focus lens 113, transmission of lens information to the camera body 100, reception of camera information from the camera body 100, and the like.

カメラボディ100は、例えば、撮像素子101、ボディ制御部102、ボディ操作部103、および表示部104などを備えている。撮像素子101は、交換レンズ110の予定結像面(予定焦点面)に配置され、交換レンズ110により結像された被写体像を光電変換する。ボディ操作部103は、シャッターボタンや、各種設定のための操作部材などを含む。表示部104は、例えばカメラボディ100の背面に搭載された液晶モニタ(背面モニタとも称される)によって構成される。 The camera body 100 includes, for example, an image sensor 101, a body control unit 102, a body operation unit 103, a display unit 104, and the like. The image sensor 101 is arranged on the planned image plane (planned focal plane) of the interchangeable lens 110, and photoelectrically converts the subject image imaged by the interchangeable lens 110. The body operation unit 103 includes a shutter button, an operation member for various settings, and the like. The display unit 104 is composed of, for example, a liquid crystal monitor (also referred to as a rear monitor) mounted on the back surface of the camera body 100.

ボディ制御部102は、CPUとメモリなどの周辺部品とを含む。ボディ制御部102は、撮像素子101の駆動制御、撮像素子101からの画像信号の読み出し、焦点検出演算および交換レンズ110の焦点調節、画像信号の処理および記録などデジタルカメラの動作制御を行う。また、ボディ制御部102は、レンズ取り付け部105に設けられた電気接点106を介してレンズ制御部111と通信を行い、レンズ情報の受信およびカメラ情報(デフォーカス量や絞り値など)の送信を行う。 The body control unit 102 includes a CPU and peripheral parts such as a memory. The body control unit 102 controls the operation of the digital camera, such as drive control of the image sensor 101, reading of an image signal from the image sensor 101, focus detection calculation and focus adjustment of the interchangeable lens 110, processing and recording of the image signal. Further, the body control unit 102 communicates with the lens control unit 111 via an electric contact 106 provided in the lens mounting unit 105 to receive lens information and transmit camera information (defocus amount, aperture value, etc.). Do.

交換レンズ110を通過した光束により、撮像素子101の受光面上に被写体像が形成される。この被写体像は撮像素子101によって光電変換され、光電変換後の信号がボディ制御部102へ送られる。 The light flux passing through the interchangeable lens 110 forms a subject image on the light receiving surface of the image sensor 101. This subject image is photoelectrically converted by the image pickup element 101, and the signal after the photoelectric conversion is sent to the body control unit 102.

ボディ制御部102は、撮像素子101からの信号に基づいて公知の焦点検出演算を行うことにより、交換レンズ110の焦点調節状態(デフォーカス量)を検出する。ボディ制御部102によって検出されたデフォーカス量は、レンズ制御部111へ送出される。
レンズ制御部111は、受信したデフォーカス量に基づいてフォーカスレンズ113の駆動量を算出する。そして、算出した駆動量に基づいて不図示のモーター等を駆動することにより、フォーカスレンズ113を合焦位置へ移動させる。
The body control unit 102 detects the focus adjustment state (defocus amount) of the interchangeable lens 110 by performing a known focus detection calculation based on the signal from the image sensor 101. The defocus amount detected by the body control unit 102 is sent to the lens control unit 111.
The lens control unit 111 calculates the drive amount of the focus lens 113 based on the received defocus amount. Then, the focus lens 113 is moved to the in-focus position by driving a motor or the like (not shown) based on the calculated drive amount.

また、ボディ制御部102は、撮像素子101からの信号を処理して画像データを生成し、不図示のメモリカードに格納する。ボディ制御部102はさらに、撮像素子101からの信号に基づくモニタ用画像(スルー画像とも称される)を表示部104に表示させる。 Further, the body control unit 102 processes a signal from the image sensor 101 to generate image data, and stores the image data in a memory card (not shown). The body control unit 102 further causes the display unit 104 to display a monitor image (also referred to as a through image) based on the signal from the image sensor 101.

<撮像素子の構成>
図2は、撮像素子101の概要を説明する模式図である。撮像素子101は、CMOSイメージセンサによって構成される。撮像素子101は、画素エリア201と、垂直制御部202と、水平制御部203と、出力部204と、制御部205とを有する。なお、図2では、電源部や詳細回路は省略している。
<Structure of image sensor>
FIG. 2 is a schematic diagram illustrating an outline of the image sensor 101. The image sensor 101 is composed of a CMOS image sensor. The image sensor 101 has a pixel area 201, a vertical control unit 202, a horizontal control unit 203, an output unit 204, and a control unit 205. In FIG. 2, the power supply unit and the detailed circuit are omitted.

画素エリア201には、例えばx軸と平行な水平方向(行方向)、および、y軸と平行な垂直方向(列方向)に二次元状に配置された複数の画素を有する。各画素は、入射光量に応じた電荷を生成するフォトダイオード(光電変換部)を有する。複数の画素は、それぞれが垂直制御部202および水平制御部203によって駆動され、各画素のフォトダイオードで生成された電荷に基づく信号が、信号線210を介して読出される。 The pixel area 201 has, for example, a plurality of pixels arranged two-dimensionally in a horizontal direction (row direction) parallel to the x-axis and a vertical direction (column direction) parallel to the y-axis. Each pixel has a photodiode (photoelectric conversion unit) that generates an electric charge according to the amount of incident light. Each of the plurality of pixels is driven by the vertical control unit 202 and the horizontal control unit 203, and a signal based on the charge generated by the photodiode of each pixel is read out via the signal line 210.

出力部204は、各画素から読出された信号に対して相関二重サンプリング(CDS)を行ったり、必要に応じてゲインをかけたりする。出力部204で処理された信号は、後段の信号処理部(不図示)へ出力される。 The output unit 204 performs correlated double sampling (CDS) on the signal read from each pixel, and applies a gain as necessary. The signal processed by the output unit 204 is output to a signal processing unit (not shown) in the subsequent stage.

なお、以上の説明では、出力部204が後段の信号処理部へアナログ信号として出力する例を説明したが、出力部204にA/Dコンバータを備え、A/D変換後の信号をデジタル出力する構成にしてもよい。 In the above description, an example in which the output unit 204 outputs an analog signal to the signal processing unit in the subsequent stage has been described, but the output unit 204 is provided with an A / D converter and digitally outputs the signal after the A / D conversion. It may be configured.

本実施の形態では、上述したように、複数の画素をまとめてブロックを構成し、ブロック内の画素で生成された信号を、同じ信号線210を介して読出す。このため、信号線210の数はブロックの数と等しい。このように構成したので、出力部204は、複数のブロックからの信号を並列に入力し、入力した複数のブロックからの信号に対して並列に処理を行い、後段の信号処理部(不図示)へ並列に出力することができる。 In the present embodiment, as described above, a plurality of pixels are grouped together to form a block, and the signal generated by the pixels in the block is read out via the same signal line 210. Therefore, the number of signal lines 210 is equal to the number of blocks. With this configuration, the output unit 204 inputs signals from a plurality of blocks in parallel, processes the signals from the input multiple blocks in parallel, and signals processing units in the subsequent stage (not shown). Can be output in parallel to.

制御部205は、上述した撮像素子101の各部を制御する。すなわち、以降に説明する撮像素子101の動作は、ボディ制御部102の指令を受けた制御部205の制御に基づいて行われる。
なお、本実施の形態では、フォトダイオードと、フォトダイオードで生成された電荷に基づく信号を読出す読出し部とを含めて「画素」と呼ぶ。読出し部は、後述する各転送トランジスタ、フローティングディフュージョン(FD)領域、増幅トランジスタ、および選択トランジスタを含む例を説明するが、読出し部の範囲は、必ずしも本例の通りでなくてもよい。
The control unit 205 controls each unit of the image sensor 101 described above. That is, the operation of the image sensor 101 described below is performed based on the control of the control unit 205 that receives the command from the body control unit 102.
In the present embodiment, the photodiode and the reading unit that reads a signal based on the electric charge generated by the photodiode are referred to as "pixels". An example in which the reading unit includes each transfer transistor, a floating diffusion (FD) region, an amplification transistor, and a selection transistor described later will be described, but the range of the reading unit does not necessarily have to be as in this example.

図3は、撮像素子101の断面を説明する図である。なお図3では、撮像素子101の全体のうち、一部の断面のみを示している。撮像素子101は、いわゆる裏面照射型の撮像素子である。撮像素子101は、z軸プラス方向に向かう入射光を光電変換する。撮像素子101は、例えば、第1半導体基板70と、第2半導体基板80とが積層して構成されている。 FIG. 3 is a diagram illustrating a cross section of the image sensor 101. Note that FIG. 3 shows only a part of the cross section of the entire image sensor 101. The image sensor 101 is a so-called back-illuminated image sensor. The image sensor 101 photoelectrically converts the incident light toward the plus direction of the z-axis. The image sensor 101 is configured by, for example, laminating a first semiconductor substrate 70 and a second semiconductor substrate 80.

第1半導体基板70は、少なくともPD層71と、配線層72とを備える。PD層71は、配線層72の裏面側(z軸マイナス側)に配置される。PD層71には、複数のフォトダイオードPDが二次元状に配置される。配線層72には、配線61、配線62、配線63、配線64によって信号線210等が形成される。配線61から配線64は、それぞれ配線層72の異なる層に形成される。図3には4層の配線を例示したが、層数は適宜変更して構わない。配線層72の層間は、例えば不図示のビア(via)によって接続することができる。第2半導体基板80には、例えば、上記出力部204等の各種回路が配置される。第2半導体基板80も多層に構成されて構わない。 The first semiconductor substrate 70 includes at least a PD layer 71 and a wiring layer 72. The PD layer 71 is arranged on the back surface side (z-axis minus side) of the wiring layer 72. A plurality of photodiode PDs are arranged two-dimensionally on the PD layer 71. A signal line 210 or the like is formed in the wiring layer 72 by the wiring 61, the wiring 62, the wiring 63, and the wiring 64. The wiring 61 to 64 are formed in different layers of the wiring layer 72, respectively. Although the wiring of four layers is illustrated in FIG. 3, the number of layers may be changed as appropriate. The layers of the wiring layer 72 can be connected by, for example, vias (not shown). Various circuits such as the output unit 204 are arranged on the second semiconductor substrate 80, for example. The second semiconductor substrate 80 may also be configured in multiple layers.

PD層71における入射光の入射側(z軸マイナス側)には、複数のフォトダイオードPDの各々に対応する複数のカラーフィルタ73が設けられる。カラーフィルタ73には、例えば赤(R)、緑(G)、青(B)にそれぞれ対応する波長領域の光を透過する複数の種類が存在する。カラーフィルタ73は、例えば赤(R)、緑(G)、青(B)に対応する3種類が、図4に例示するベイヤー配列を為すように配列される。
なお、本実施の形態ではベイヤー配列を例に説明するが、カラーフィルタ73をベイヤー配列以外の配列にしてもよい。ベイヤー配列では、異なる波長領域の光を透過するカラ−フィルタ73が設けられたフォトダイオードPDが隣接しているのに対し、ベイヤー配列以外の配列では、同じ波長領域の光を透過するカラ−フィルタ73が設けられたフォトダイオードPDが隣接する場合がある。
A plurality of color filters 73 corresponding to each of the plurality of photodiode PDs are provided on the incident side (z-axis minus side) of the incident light in the PD layer 71. There are a plurality of types of color filters 73 that transmit light in a wavelength region corresponding to, for example, red (R), green (G), and blue (B). Three types of color filters 73, for example, corresponding to red (R), green (G), and blue (B), are arranged so as to form the Bayer arrangement illustrated in FIG.
Although the Bayer array will be described as an example in the present embodiment, the color filter 73 may have an array other than the Bayer array. In the Bayer arrangement, photodiode PDs provided with color filters 73 that transmit light in different wavelength regions are adjacent to each other, whereas in arrangements other than the Bayer arrangement, color filters that transmit light in the same wavelength region are adjacent. Photodiode PDs provided with 73 may be adjacent.

カラーフィルタ73における入射光の入射側(z軸マイナス側)には、複数のカラーフィルタ73の各々に対応する複数のマイクロレンズ74が設けられる。マイクロレンズ74は、対応するフォトダイオードPDに向けて入射光を集光する。マイクロレンズ74を通過した入射光は、カラーフィルタ73により一部の波長領域のみが透過され、フォトダイオードPDに入射する。フォトダイオードPDは、入射光を光電変換して電荷を生成する。 A plurality of microlenses 74 corresponding to each of the plurality of color filters 73 are provided on the incident side (z-axis minus side) of the incident light in the color filter 73. The microlens 74 collects incident light toward the corresponding photodiode PD. The incident light that has passed through the microlens 74 is transmitted by the color filter 73 only in a part of the wavelength region and is incident on the photodiode PD. The photodiode PD photoelectrically converts the incident light to generate an electric charge.

配線層72の表面(z軸プラス側)には複数の接合パッド75が配置される。第2半導体基板80の、配線層72に対向する面(z軸マイナス側)には、複数の接合パッド75に対向する複数の接合パッド76が配置される。複数の接合パッド75と複数の接合パッド76とは互いに接合されている。複数の接合パッド75と複数の接合パッド76とを介して、第1半導体基板70と第2半導体基板80とが電気的に接続される。
接合パッド75および複数の接合パッド76の数は、それぞれ上述したブロックの数と等しくすることができる。すなわち、一つのブロックに対応して一組の接合パッド75、接合パッド76が設けられる。以上のように構成することにより、ブロックごとの信号線の長さを略等しく構成できるので、配線のインピーダンスがブロック間でばらつくことを抑えるというメリットがある。
A plurality of joining pads 75 are arranged on the surface (z-axis plus side) of the wiring layer 72. A plurality of bonding pads 76 facing the plurality of bonding pads 75 are arranged on the surface (z-axis minus side) of the second semiconductor substrate 80 facing the wiring layer 72. The plurality of joining pads 75 and the plurality of joining pads 76 are joined to each other. The first semiconductor substrate 70 and the second semiconductor substrate 80 are electrically connected via the plurality of bonding pads 75 and the plurality of bonding pads 76.
The number of the joining pads 75 and the plurality of joining pads 76 can be equal to the number of blocks described above, respectively. That is, a set of joining pads 75 and 76 is provided corresponding to one block. With the above configuration, the lengths of the signal lines for each block can be configured to be substantially equal, so that there is an advantage that the impedance of the wiring can be suppressed from fluctuating between the blocks.

本実施の形態では、撮像素子101の1つの画素部30が、第1半導体基板70に設けられた第1画素部30xと、第2半導体基板80に設けられた第2画素部30yとによって構成される。第1画素部30xには、マイクロレンズ74、カラーフィルタ73、フォトダイオードPDの他に、後に詳述するトランジスタや、画素部30間を接続する配線61から配線64等が含まれる。第2画素部30yには、上記出力部204等の回路が含まれる。 In the present embodiment, one pixel portion 30 of the image sensor 101 is composed of a first pixel portion 30x provided on the first semiconductor substrate 70 and a second pixel portion 30y provided on the second semiconductor substrate 80. Will be done. In addition to the microlens 74, the color filter 73, and the photodiode PD, the first pixel unit 30x includes a transistor to be described in detail later, wiring 61 to wiring 64 connecting the pixel units 30, and the like. The second pixel unit 30y includes a circuit such as the output unit 204.

<ブロックの説明>
図5は、撮像素子101のブロックの構成を説明する回路図である。一つのブロックは、複数(例えばN個)の第1画素部30x−1〜30x−Nを含む。一つの第1画素部30xは、フォトダイオードPDと、4つのトランジスタ(転送トランジスタTx、リセットトランジスタRST、増幅トランジスタSF、選択トランジスタSEL)と、FD領域とを有する。第1画素部30xの各部は、図5に示すように接続されている。図5において符号VDDは、電源電圧を示す。
<Explanation of blocks>
FIG. 5 is a circuit diagram illustrating a block configuration of the image sensor 101. One block includes a plurality of (for example, N) first pixel units 30x-1 to 30x-N. One first pixel unit 30x has a photodiode PD, four transistors (transfer transistor Tx, reset transistor RST, amplification transistor SF, selection transistor SEL), and an FD region. Each part of the first pixel part 30x is connected as shown in FIG. In FIG. 5, reference numeral VDD indicates a power supply voltage.

転送トランジスタTxは、フォトダイオードPDで生成された電荷をFD領域へ転送する。転送トランジスタTxは、制御信号φTxがHighレベルになるとオンして電荷を転送し、制御信号φTxがLowレベルになるとオフする。 The transfer transistor Tx transfers the electric charge generated by the photodiode PD to the FD region. The transfer transistor Tx turns on when the control signal φTx reaches the High level to transfer charges, and turns off when the control signal φTx reaches the Low level.

FD領域は、転送された電荷を電圧に変換する。増幅トランジスタSFは、ソースフォロワ回路を形成し、FD領域の電位に応じた信号を増幅する。リセットトランジスタRSTは、FD領域やフォトダイオードPDの電荷をリセットする。リセットトランジスタRSTは、制御信号φRSTがHighレベルになるとオンし、制御信号φRSTがLowレベルになるとオフする。 The FD region converts the transferred charge into a voltage. The amplification transistor SF forms a source follower circuit and amplifies a signal corresponding to the potential in the FD region. The reset transistor RST resets the electric charge in the FD region and the photodiode PD. The reset transistor RST turns on when the control signal φRST reaches the High level, and turns off when the control signal φRST reaches the Low level.

選択トランジスタSELは、増幅トランジスタSFで増幅された信号を、ブロック信号線60へ出力する。ブロック信号線60は、ブロック内の第1画素部30x−1〜30x−Nを相互に接続する。ブロック信号線60は、そのブロックに対応する信号線210と接続されている。選択トランジスタSELは、制御信号φSELがHighレベルになるとオンして信号を出力し、制御信号φSELがLowレベルになるとオフする。 The selection transistor SEL outputs the signal amplified by the amplification transistor SF to the block signal line 60. The block signal line 60 connects the first pixel units 30x-1 to 30x-N in the block to each other. The block signal line 60 is connected to the signal line 210 corresponding to the block. The selection transistor SEL is turned on when the control signal φSEL reaches the High level to output a signal, and turns off when the control signal φSEL reaches the Low level.

ブロック内の第1画素部30x−1〜30x−Nの選択トランジスタSELには、それぞれ独立した制御信号φSEL−1〜φSEL−Nが供給される。このため、例えば、制御部205によってHighレベルの制御信号φSEL−1〜φSEL−Nが順番に供給される場合には、選択トランジスタSEL−1〜SEL−Nが、順番にオンしてブロック信号線60を介して信号線210へ信号を出力する。 Independent control signals φSEL-1 to φSEL-N are supplied to the selection transistors SEL of the first pixel portions 30x-1 to 30x-N in the block. Therefore, for example, when the high level control signals φSEL-1 to φSEL-N are sequentially supplied by the control unit 205, the selection transistors SEL-1 to SEL-N are turned on in order to block the signal line. A signal is output to the signal line 210 via 60.

また、制御部205によってHighレベルの制御信号φSEL−1〜φSEL−Nが一斉に供給される場合には、選択トランジスタSEL−1〜SEL−Nが、一斉にオンしてブロック信号線60を介して信号線210へ信号を出力する。選択トランジスタSEL−1〜SEL−Nが一斉に信号を出力する場合、信号線210において第1画素部30x−1〜30x−Nから出力された信号が加算されるので、ブロック内の第1画素部30x−1〜30x−Nによるビニングを行うことができる。
なお、選択トランジスタSEL−1〜SEL−Nのうち任意の組み合わせによりブロック信号線60を介して信号線210へ信号を出力させてもよい。この場合は、信号線210において第1画素部30x−1〜30x−Nのうちの一部から出力された信号が加算されるので、ブロック内の第1画素部30x−1〜30x−Nの任意の組み合わせによるビニングを行うことができる。
Further, when the high level control signals φSEL-1 to φSEL-N are supplied all at once by the control unit 205, the selection transistors SEL-1 to SEL-N are turned on all at once via the block signal line 60. Outputs a signal to the signal line 210. When the selection transistors SEL-1 to SEL-N output signals all at once, the signals output from the first pixel units 30x-1 to 30x-N are added to the signal line 210, so that the first pixel in the block Binning can be performed by the portions 30x-1 to 30x-N.
A signal may be output to the signal line 210 via the block signal line 60 by any combination of the selection transistors SEL-1 to SEL-N. In this case, since the signal output from a part of the first pixel units 30x-1 to 30x-N is added to the signal line 210, the signals of the first pixel units 30x-1 to 30x-N in the block are added. Binning can be performed in any combination.

以上の構成により、ブロック内の第1画素部30x−1〜30x−Nのいずれからも、個別に信号を読出したり、第1画素部30x−1〜30x−Nのうち少なくとも2つの間でビニングを行ったりすることができる。 With the above configuration, signals can be individually read from any of the first pixel units 30x-1 to 30x-N in the block, and binning is performed between at least two of the first pixel units 30x-1 to 30x-N. Can be done.

本実施の形態では、同色の複数の画素によって一つのブロックを構成する。すなわち、上述したカラーフィルタ73を透過する光の波長域が同じ画素部30を組み合わせて一つのブロックとする。図6は、ブロックを説明する模式図である。赤(R)に対応する波長領域の光を透過するカラーフィルタ73を有する画素部30(R画素と称する)を中心に実線で囲む範囲において、そのR画素およびそのR画素を囲む8つのR画素からなる9つのR画素によってR色ブロック301を構成する。また、青(B)に対応する波長領域の光を透過するカラーフィルタ73を有する画素部30(B画素と称する)を中心に破線で囲む範囲において、そのB画素およびそのB画素を囲む8つのB画素からなる9つのB画素によってB色ブロック302を構成する。 In the present embodiment, one block is composed of a plurality of pixels of the same color. That is, the pixel portions 30 having the same wavelength range of the light transmitted through the color filter 73 described above are combined into one block. FIG. 6 is a schematic diagram illustrating a block. In the range surrounded by a solid line around the pixel portion 30 (referred to as R pixel) having the color filter 73 that transmits light in the wavelength region corresponding to red (R), the R pixel and eight R pixels surrounding the R pixel. The R color block 301 is composed of nine R pixels. Further, in a range surrounded by a broken line around a pixel portion 30 (referred to as a B pixel) having a color filter 73 that transmits light in a wavelength region corresponding to blue (B), the B pixel and eight surrounding the B pixel. The B color block 302 is composed of nine B pixels composed of B pixels.

さらに、GR列上に位置して緑(G)に対応する波長領域の光を透過するカラーフィルタ73を有する画素部30(G画素と称する)を中心に一点鎖線で囲む範囲において、そのG画素およびそのG画素を囲む8つのG画素からなる9つのG画素によって第1のG色ブロック303を構成する。さらにまた、GB列上に位置して緑(G)に対応する波長領域の光を透過するカラーフィルタ73を有する画素部30(G画素と称する)を中心に二点鎖線で囲む範囲において、そのG画素およびそのG画素を中心に囲む8つのG画素からなる9つのG画素によって第2のG色ブロック304を構成する。 Further, the G pixel is located in a range surrounded by a one-point chain line around a pixel portion 30 (referred to as G pixel) having a color filter 73 located on the GR column and transmitting light in a wavelength region corresponding to green (G). The first G color block 303 is composed of nine G pixels including the eight G pixels surrounding the G pixel and the eight G pixels. Furthermore, in a range surrounded by a two-point chain line around a pixel portion 30 (referred to as a G pixel) having a color filter 73 located on the GB row and transmitting light in a wavelength region corresponding to green (G). The second G color block 304 is composed of nine G pixels including the G pixel and eight G pixels surrounding the G pixel.

図6によると、R色ブロック301と、第1のG色ブロック303とは、互いにブロックの上下部分が重なり合う。また、B色ブロック302と、第1のG色ブロック303とは、互いにブロックの左右部分が重なり合う。 According to FIG. 6, the upper and lower portions of the R color block 301 and the first G color block 303 overlap each other. Further, the left and right portions of the B color block 302 and the first G color block 303 overlap each other.

さらに、B色ブロック302と、第2のG色ブロック304とは、互いにブロックの上下部分が重なり合う。さらにまた、R色ブロック301と、第2のG色ブロック304とは、互いにブロックの左右部分が重なり合う。 Further, the B color block 302 and the second G color block 304 overlap each other in the upper and lower portions of the blocks. Furthermore, the left and right portions of the R color block 301 and the second G color block 304 overlap each other.

一方、図5の回路図を参照して説明すると、同色のブロック内のN個の画素部30は、それぞれが配線層72(図3)においてそのブロックに対応するブロック信号線60と接続される。このため、同色のブロック内のN個の画素部30の選択トランジスタSELの出力端子同士が接続されることになる。当然ながら、他色のブロックのブロック信号線60とは接続されない。上述したように、同色のブロック内でブロック信号線60と接続する配線は、配線層72における配線61から配線64によって形成される。
本実施の形態では、画素エリア201(図2)において空間的に重なり合う他色のブロックとの間で、ブロック内の配線が接触しないように、ブロックの色によって配線層72の異なる層で配線する。
なお、第1のG色ブロック303と第2のG色ブロック304とは、便宜上異なる色として扱うものとする。また、「空間的に重なり合う」とは、図6において異なる色のブロックとの間で上下部分または左右部分が重なり合う関係をいう。
On the other hand, to explain with reference to the circuit diagram of FIG. 5, each of the N pixel portions 30 in the block of the same color is connected to the block signal line 60 corresponding to the block in the wiring layer 72 (FIG. 3). .. Therefore, the output terminals of the selection transistors SEL of the N pixel units 30 in the block of the same color are connected to each other. As a matter of course, it is not connected to the block signal line 60 of the block of another color. As described above, the wiring connected to the block signal line 60 in the block of the same color is formed from the wiring 61 to the wiring 64 in the wiring layer 72.
In the present embodiment, wiring is performed in different layers of the wiring layer 72 depending on the color of the block so that the wiring in the block does not come into contact with the blocks of other colors that spatially overlap in the pixel area 201 (FIG. 2). ..
The first G color block 303 and the second G color block 304 are treated as different colors for convenience. Further, "spatial overlap" means a relationship in which upper and lower parts or left and right parts overlap with blocks of different colors in FIG.

図7(a)〜図7(d)は、各色の配線を説明する模式図である。図7(a)は、R色ブロック301のR画素の選択トランジスタSELの出力同士を接続するブロック信号線60の配線61を例示する図である。配線61は、網掛けで示される。図7(b)は、B色ブロック302のB画素の選択トランジスタSELの出力同士を接続するブロック信号線60の配線62を例示する図である。配線62は、縦縞で示される。 7 (a) to 7 (d) are schematic views illustrating wiring of each color. FIG. 7A is a diagram illustrating the wiring 61 of the block signal line 60 connecting the outputs of the selection transistors SEL of the R pixels of the R color block 301 to each other. The wiring 61 is shaded. FIG. 7B is a diagram illustrating wiring 62 of the block signal line 60 connecting the outputs of the B pixel selection transistors SEL of the B color block 302 to each other. The wiring 62 is indicated by vertical stripes.

図7(c)は、第1のG色ブロック303のG画素の選択トランジスタSELの出力同士を接続するブロック信号線60の配線63を例示する図である。配線63は、ドットで示される。図7(d)は、第2のG色ブロック304のG画素の選択トランジスタSELの出力同士を接続するブロック信号線60の配線64を例示する図である。配線64は、横縞で示される。 FIG. 7C is a diagram illustrating wiring 63 of the block signal line 60 connecting the outputs of the selection transistors SEL of the G pixel of the first G color block 303 to each other. The wiring 63 is indicated by dots. FIG. 7D is a diagram illustrating the wiring 64 of the block signal line 60 that connects the outputs of the selection transistors SEL of the G pixels of the second G color block 304. The wiring 64 is indicated by horizontal stripes.

配線61〜配線64は、配線層72において異なる層に形成される。このように、配線層72において色別に異なる配線61〜64を形成し、各配線61〜64によって各色のブロック内の画素部30を配線接続したので、画素エリア201においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部30のみを適切に接続することができる。なお、図7の配線は、「日」字状である。
図7(a)〜図7(d)に示されるように、配線61〜64は、各色のブロック301〜304の中心に位置する画素部30に対して点対称である。また、配線61〜64は、各色のブロック301〜304の中心に位置する画素部30を通る水平方向(行方向)または垂直方向(列方向)の直線に対して線対称である。
The wirings 61 to 64 are formed in different layers in the wiring layer 72. In this way, the wiring layers 72 form different wirings 61 to 64 for each color, and the pixel portions 30 in the blocks of each color are connected by wiring by the wirings 61 to 64. Therefore, the blocks in the pixel area 201 are connected to the blocks of other colors. In the case of spatial overlap, only the pixel portions 30 in the blocks of the same color can be appropriately connected in each block. The wiring in FIG. 7 has a "day" shape.
As shown in FIGS. 7 (a) to 7 (d), the wirings 61 to 64 are point-symmetric with respect to the pixel portion 30 located at the center of the blocks 301 to 304 of each color. Further, the wirings 61 to 64 are line-symmetric with respect to a straight line in the horizontal direction (row direction) or the vertical direction (column direction) passing through the pixel portion 30 located at the center of the blocks 301 to 304 of each color.

以上説明したブロック301〜304において、各色のブロック301〜304におけるN個の画素部30の重心を色重心と呼ぶ。本実施の形態では、各色のブロック301〜304を構成する9つの画素部30の中心に位置する画素部30の位置が、そのブロック301〜304の色重心となる。図6および図7において、本例の色重心に相当する画素部30をそれぞれ異なる態様で表示した。すなわち、R色ブロック301の色重心を網掛けで示し、B色ブロック302の色重心を縦縞で示し、第1のG色ブロック303の色重心をドットで示し、第2のG色ブロック304の色重心を横縞で示した。図6において各ブロック301〜304の色重心に注目すると、ベイヤー配列であることがわかる。このことは、各色のブロック301〜304内の第1画素部30x−1〜30x−Nによるビニングを行った場合に、ビニング後の信号がベイヤー配列を保つことを意味する。本実施の形態によれば、各色のブロック301〜304の色重心は等間隔に配置され、色重心に偏りが生じていない。 In the blocks 301 to 304 described above, the centroids of the N pixel portions 30 in the blocks 301 to 304 of each color are referred to as color centroids. In the present embodiment, the position of the pixel unit 30 located at the center of the nine pixel units 30 constituting the blocks 301 to 304 of each color is the color center of gravity of the blocks 301 to 304. In FIGS. 6 and 7, the pixel portion 30 corresponding to the color center of gravity of this example is displayed in a different manner. That is, the color center of gravity of the R color block 301 is shaded, the color center of gravity of the B color block 302 is indicated by vertical stripes, the color center of gravity of the first G color block 303 is indicated by dots, and the color center of gravity of the second G color block 304 is indicated by dots. The color center of gravity is indicated by horizontal stripes. Focusing on the color center of gravity of each block 301 to 304 in FIG. 6, it can be seen that the array is Bayer. This means that when binning is performed by the first pixel portions 30x-1 to 30x-N in the blocks 301 to 304 of each color, the signals after binning maintain the Bayer arrangement. According to the present embodiment, the color centers of gravity of the blocks 301 to 304 of each color are arranged at equal intervals, and the color centers of gravity are not biased.

各色のブロック301〜304において接合パッド75が設けられる位置は、N個の画素部30の近傍に設けることが好ましいが、必ずしも色重心の位置に設ける必要はない。 The positions where the bonding pads 75 are provided in the blocks 301 to 304 of each color are preferably provided in the vicinity of the N pixel portions 30, but are not necessarily provided at the positions of the color centers of gravity.

上述した実施の形態によれば、次の作用効果が得られる。
(1)撮像素子101は、光を光電変換する複数の画素30が行方向(x軸方向)および列方向(y軸)に配置された画素エリア201と、画素エリア201が共通の波長域の光を光電変換する複数の画素30に小分けされた複数のブロック301〜304と、複数のブロック301〜304にそれぞれ設けられた複数の信号線210と、複数のブロック301〜304にそれぞれ設けられ、ブロック301〜304毎の複数の画素30を相互に接続するブロック信号線60とを備える。
各ブロック301〜304が共通の波長域の光を光電変換する複数の画素30で構成されるので、各ブロック301〜304内の信号を加算するだけで同色の信号ビニングを簡単に行うことができる。例えば、ブロック内に異なる波長域の光を光電変換する画素が混在する従来技術に比べて、同色の信号ビニング処理が圧倒的に簡単になる。
また、信号線210をブロック301〜304毎に設けたので、色毎の信号を並行して出力させることができる。例えば、ブロック内に異なる波長域の光を光電変換する画素が混在する場合において色毎の信号を時分割で出力させる場合と比較して、短時間で出力させることができる。
According to the above-described embodiment, the following effects can be obtained.
(1) In the image sensor 101, the pixel area 201 in which a plurality of pixels 30 for photoelectric conversion of light are arranged in the row direction (x-axis direction) and the column direction (y-axis) and the pixel area 201 have a common wavelength range. A plurality of blocks 301 to 304 subdivided into a plurality of pixels 30 for photoelectric conversion of light, a plurality of signal lines 210 provided in each of the plurality of blocks 301 to 304, and a plurality of blocks 301 to 304, respectively. A block signal line 60 for connecting a plurality of pixels 30 for each block 301 to 304 is provided.
Since each block 301 to 304 is composed of a plurality of pixels 30 that photoelectrically convert light in a common wavelength range, signal binning of the same color can be easily performed simply by adding the signals in each block 301 to 304. .. For example, the signal binning process of the same color becomes overwhelmingly simpler than the conventional technique in which pixels for photoelectric conversion of light in different wavelength ranges are mixed in the block.
Further, since the signal lines 210 are provided for each block 301 to 304, signals for each color can be output in parallel. For example, when pixels that photoelectrically convert light in different wavelength ranges coexist in the block, the signal for each color can be output in a short time as compared with the case where the signal is output in a time division manner.

(2)撮像素子101において、ブロック信号線60は、ブロック301〜304に対応する信号線210と接続され、ブロック301〜304内の複数の画素30はそれぞれ、画素30の増幅トランジスタSFの出力端子とブロック信号線60との間を接続または切断する選択トランジスタSELを備える。このように構成したので、ブロック301〜304内の全画素30の信号を信号線210へ出力したり、各ブロックにおいて任意の画素30の信号のみを信号線210へ出力したりすることができる。 (2) In the image sensor 101, the block signal line 60 is connected to the signal line 210 corresponding to the blocks 301 to 304, and each of the plurality of pixels 30 in the blocks 301 to 304 is an output terminal of the amplification transistor SF of the pixel 30. It is provided with a selection transistor SEL that connects or disconnects between the block signal line 60 and the block signal line 60. With this configuration, it is possible to output the signals of all the pixels 30 in the blocks 301 to 304 to the signal line 210, or to output only the signals of any pixel 30 in each block to the signal line 210.

(3)撮像素子101において、画素エリア201は異なる波長域の光を光電変換する複数の画素30が行方向および列方向に繰り返し配置される。そして、ブロック301〜304は、画素エリア201において例えば、図6の赤(R)に対応する波長領域の光を光電変換する画素部30(注目画素とする)から2ピクセルの範囲内(5ピクセル×5ピクセル)で注目画素と同じ波長域の光を光電変換する画素30により構成されるようにした。このように構成したので、例えば、図6の赤(R)に対応する波長領域の光を光電変換する画素部30(注目画素とする)を中心に、そのR画素およびそのR画素の近傍に位置するR画素を用いてR色ブロック301を構成することができる。B色ブロック302、第1のG色ブロック303および第2のG色ブロック304についても同様である。 (3) In the image sensor 101, in the pixel area 201, a plurality of pixels 30 that photoelectrically convert light in different wavelength regions are repeatedly arranged in the row direction and the column direction. Then, the blocks 301 to 304 are within a range of 2 pixels (5 pixels) from the pixel portion 30 (referred to as a pixel of interest) that photoelectrically converts light in the wavelength region corresponding to red (R) in FIG. 6, for example, in the pixel area 201. It is composed of pixels 30 that photoelectrically convert light in the same wavelength range as the pixel of interest at (x5 pixels). Since it is configured in this way, for example, the R pixel and the vicinity of the R pixel are centered on the pixel portion 30 (referred to as a pixel of interest) that photoelectrically converts light in the wavelength region corresponding to red (R) in FIG. The R color block 301 can be configured by using the located R pixels. The same applies to the B color block 302, the first G color block 303, and the second G color block 304.

(4)撮像素子101において、ブロック301〜304は画素エリア201において、例えば、図6の赤(R)に対応する波長領域の光を光電変換する画素部30(注目画素とする)を中心に、そのR画素およびそのR画素を囲む8つのR画素からなる9つのR画素によってR色ブロック301を構成する。B色ブロック302、第1のG色ブロック303および第2のG色ブロック304についても同様である。
このように構成したので、R画素、G画素、B画素がベイヤー配列されている場合はブロック301〜304の色重心もベイヤー配列を保つこととなるので、ビニングの有無にかかわらず、ベイヤー配列を前提とした画像処理エンジンをそのまま用いることができる。
(4) In the image sensor 101, the blocks 301 to 304 are centered in the pixel area 201, for example, the pixel portion 30 (referred to as a pixel of interest) that photoelectrically converts light in the wavelength region corresponding to red (R) in FIG. The R color block 301 is composed of nine R pixels including the R pixel and eight R pixels surrounding the R pixel. The same applies to the B color block 302, the first G color block 303, and the second G color block 304.
With this configuration, when the R pixels, G pixels, and B pixels are Bayer-arranged, the color center of gravity of blocks 301 to 304 also keeps the Bayer arrangement. Therefore, the Bayer arrangement can be arranged regardless of the presence or absence of binning. The assumed image processing engine can be used as it is.

(5)撮像素子101において、複数のブロック301〜304は、画素エリア201において空間的に重なり合うようにした。ブロックが空間的に重ならない場合に比べて、ブロックの重心の密度を高くすることができる。 (5) In the image sensor 101, the plurality of blocks 301 to 304 are spatially overlapped in the pixel area 201. The density of the center of gravity of the blocks can be increased as compared with the case where the blocks do not overlap spatially.

(6)撮像素子101は、ブロック信号線60を接続する配線層72を備える。そして、複数のブロック301〜304のうち、例えば赤(R)の波長域の光を光電変換する複数の画素30を有するR色ブロック301のブロック信号線60は、配線層72の第1の層の配線61(図7(a))により接続され、青(B)の波長域の光を光電変換する複数の画素30を有するB色ブロック302のブロック信号線60は、配線層72の第2の層の配線62(図7(b))により接続される。また、緑(G)の波長域の光を光電変換する複数の画素30を有する第1のG色ブロック303のブロック信号線60は、配線層72の第3の層の配線63(図7(c))により接続され、緑(G)の波長域の光を光電変換する複数の画素30を有する第2のG色ブロック304のブロック信号線60は、配線層72の第4の層の配線64(図7(d))により接続される。
このように構成したので、各ブロック301〜304におけるブロック信号線60が、空間的に重なり合う他色のブロックのブロック信号線60と接触しないように適切に接続することができる。
(6) The image pickup device 101 includes a wiring layer 72 for connecting the block signal line 60. Then, among the plurality of blocks 301 to 304, the block signal line 60 of the R color block 301 having the plurality of pixels 30 that photoelectrically convert light in the wavelength region of red (R), for example, is the first layer of the wiring layer 72. The block signal line 60 of the B color block 302, which is connected by the wiring 61 (FIG. 7A) and has a plurality of pixels 30 that photoelectrically convert light in the wavelength region of blue (B), is the second wiring layer 72. Layers are connected by wiring 62 (FIG. 7 (b)). Further, the block signal line 60 of the first G color block 303 having a plurality of pixels 30 that photoelectrically convert light in the green (G) wavelength region is the wiring 63 of the third layer of the wiring layer 72 (FIG. 7 (FIG. 7). The block signal line 60 of the second G color block 304, which is connected by c)) and has a plurality of pixels 30 that photoelectrically convert light in the green (G) wavelength region, is the wiring of the fourth layer of the wiring layer 72. It is connected by 64 (FIG. 7 (d)).
With this configuration, the block signal lines 60 in each of the blocks 301 to 304 can be appropriately connected so as not to come into contact with the block signal lines 60 of blocks of other colors that overlap spatially.

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
(変形例1)
変形例1では、画素エリア201においてブロック内の配線が、空間的に重なり合う他色のブロック内の配線と接触しないように配線を分け、配線層の1層に2色分の配線を行う。なお、上記実施の形態と同様に、G色の第1ブロックとG色の第2ブロックとは、便宜上異なる色として扱うものとする。
The following modifications are also within the scope of the present invention, and one or more of the modifications can be combined with the above-described embodiment.
(Modification example 1)
In the first modification, the wiring in the block is divided so that the wiring in the block does not come into contact with the wiring in the blocks of other colors that overlap spatially in the pixel area 201, and wiring for two colors is performed in one layer of the wiring layer. As in the above embodiment, the first block of G color and the second block of G color are treated as different colors for convenience.

図8(a)、図8(b)は、変形例1による各色の配線を説明する模式図である。変形例1では、例えば図8(a)に例示するように、R色ブロックのR画素を接続する配線61−1と、B色ブロックのB画素を接続する配線61−2とを同じ層に形成する。配線61−1は、網掛けで示される。配線61−2は、縦縞で示される。
さらに、図8(b)に例示するように、G色の第1ブロックのG画素を接続する配線62−1と、G色の第2ブロックのG画素を接続する配線62−2とを同じ層に形成する。
配線62−1は、ドットで示される。配線62−2は、横縞で示される。
配線61−1および61−2と、配線62−1および62−2とは、配線層72において異なる層に形成される。
8 (a) and 8 (b) are schematic views illustrating wiring of each color according to the first modification. In the first modification, for example, as illustrated in FIG. 8A, the wiring 61-1 connecting the R pixels of the R color block and the wiring 61-2 connecting the B pixels of the B color block are in the same layer. Form. Wiring 61-1 is shaded. Wiring 61-2 is indicated by vertical stripes.
Further, as illustrated in FIG. 8B, the wiring 62-1 connecting the G pixels of the first block of G color and the wiring 62-2 connecting the G pixels of the second block of G color are the same. Form in layers.
Wiring 62-1 is indicated by dots. Wiring 62-2 is indicated by horizontal stripes.
Wiring 61-1 and 61-2 and wiring 62-1 and 62-2 are formed in different layers in the wiring layer 72.

このように配線することにより、上記実施の形態の配線(図7)に比べて、ブロック内の画素部30を配線接続するために配線層72に形成する層数を4から2へ減らし、コストを抑えることができる。
また、このように配線層72に形成する層数を減らしても、画素エリア201においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部30のみを適切に接続することができる。
図8(a)、図8(b)に示されるように、配線61−1、2〜62−1、2は、各色のブロック301〜304の中心に位置する画素部30に対して点対称である。また、配線61−1、2〜62−1、2は、各色のブロック301〜304の中心に位置する画素部30を通る水平方向(行方向)または垂直方向(列方向)の直線に対して線対称である。
By wiring in this way, the number of layers formed in the wiring layer 72 for wiring connection of the pixel portion 30 in the block is reduced from 4 to 2, and the cost is reduced, as compared with the wiring of the above embodiment (FIG. 7). Can be suppressed.
Further, even if the number of layers formed in the wiring layer 72 is reduced in this way, when the blocks spatially overlap with the blocks of other colors in the pixel area 201, only the pixel portion 30 in the blocks of the same color is appropriate in each block. Can be connected to.
As shown in FIGS. 8 (a) and 8 (b), the wirings 61-1, 2 to 62-1 and 2 are point-symmetric with respect to the pixel portion 30 located at the center of the blocks 301 to 304 of each color. Is. Further, the wirings 61-1, 2 to 62-1, and 2 are for straight lines in the horizontal direction (row direction) or the vertical direction (column direction) passing through the pixel portion 30 located at the center of the blocks 301 to 304 of each color. It is line symmetric.

上述した変形例1によれば、以下の作用効果が得られる。すなわち、撮像素子101は、ブロック信号線60を接続する配線層72を備える。そして、複数のブロック301〜304のうち、例えば赤(R)の波長域の光を光電変換する複数の画素30を有するR色ブロック301のブロック信号線60と、青(B)の波長域の光を光電変換する複数の画素30を有するB色ブロック302のブロック信号線60とを、それぞれ、配線層72の同じ層の配線61−1、配線61−2により接続する(図8(a))。このように配線することにより、ブロック301、302においてブロック信号線60を配線接続するために配線層72を2層分使用する場合に比べて、使用層数を2から1へ減らし、コストを抑えることができる。 According to the above-mentioned modification 1, the following effects can be obtained. That is, the image sensor 101 includes a wiring layer 72 for connecting the block signal line 60. Then, among the plurality of blocks 301 to 304, for example, the block signal line 60 of the R color block 301 having the plurality of pixels 30 for photoelectric conversion of light in the red (R) wavelength region and the blue (B) wavelength region. The block signal line 60 of the B color block 302 having a plurality of pixels 30 for photoelectric conversion of light is connected by wiring 61-1 and wiring 61-2 of the same layer of the wiring layer 72, respectively (FIG. 8A). ). By wiring in this way, the number of layers used can be reduced from 2 to 1 and the cost can be suppressed as compared with the case where two wiring layers 72 are used to connect the block signal lines 60 by wiring in the blocks 301 and 302. be able to.

また、緑(G)の波長域の光を光電変換する複数の画素30を有する第1のG色ブロック303のブロック信号線60と、緑(G)の波長域の光を光電変換する複数の画素30を有する第2のG色ブロック304のブロック信号線60とを、それぞれ、配線層72の同じ層の配線62−1、配線62−2により接続する(図8(b))。このように配線することにより、ブロック303、304においてブロック信号線60を配線接続するために配線層72を2層分使用する場合に比べて、使用層数を2から1へ減らし、コストを抑えることができる。 Further, the block signal line 60 of the first G color block 303 having a plurality of pixels 30 for photoelectric conversion of light in the green (G) wavelength region, and a plurality of light in the green (G) wavelength region by photoelectric conversion. The block signal line 60 of the second G color block 304 having the pixel 30 is connected by the wiring 62-1 and the wiring 62-2 of the same layer of the wiring layer 72, respectively (FIG. 8B). By wiring in this way, the number of layers used can be reduced from 2 to 1 and the cost can be suppressed as compared with the case where two wiring layers 72 are used for wiring and connecting the block signal lines 60 in the blocks 303 and 304. be able to.

さらに、配線層72を使用する層数を減らすことは、層間を接続するためのviaの数を減らすことにもつながるので、配線のインピーダンスのばらつきを抑えるというメリットを得ることもできる。なお、図8の配線は、「王」字状である。 Further, reducing the number of layers using the wiring layer 72 also leads to a reduction in the number of vias for connecting the layers, so that it is possible to obtain an advantage of suppressing variation in the impedance of the wiring. The wiring in FIG. 8 has a "king" shape.

(変形例2)
変形例2では、画素エリア201においてブロック内の配線が、空間的に重なり合う他色のブロック間の配線と接触しないように配線を分け、配線層の1層に4色分の配線を行う。なお、上記実施の形態や変形例1と同様に、G色の第1ブロックとG色の第2ブロックとは、便宜上異なる色として扱うものとする。
(Modification 2)
In the second modification, the wiring in the block is divided so that the wiring in the block does not come into contact with the wiring between blocks of other colors that are spatially overlapped in the pixel area 201, and wiring for four colors is performed in one layer of the wiring layer. As in the above embodiment and the first modification, the first block of the G color and the second block of the G color are treated as different colors for convenience.

図9は、変形例2による各色の配線を説明する模式図である。変形例2では、ブロックの中心に位置する画素部30を起点に、渦巻き状に画素部30間をつないで配線する。例えば、R色ブロック301の中心に位置するR画素から、上方向に2画素ピッチ離れたR画素まで配線61−1でつなぎ、さらに右方向に2画素ピッチ離れたR画素まで配線61−1つなぐ。続いて、上記R色ブロック301の中心に位置するR画素から、右方向に2画素ピッチ離れたR画素まで配線61−1でつなぎ、さらに下方向に2画素ピッチ離れたR画素まで配線61−1でつなぐ。 FIG. 9 is a schematic diagram illustrating wiring of each color according to the second modification. In the second modification, starting from the pixel portion 30 located at the center of the block, the pixel portions 30 are connected and wired in a spiral shape. For example, the R pixel located at the center of the R color block 301 is connected by wiring 61-1 from the R pixel located at the center of the R color block 301 to the R pixel separated by 2 pixel pitches in the upward direction, and further connected to the R pixel separated by 2 pixel pitches in the right direction by wiring 61-1. .. Subsequently, the R pixel located at the center of the R color block 301 is connected by wiring 61-1 from the R pixel located at the center of the R color block 301 to the R pixel having a pitch of 2 pixels to the right, and further to the R pixel having a pitch of 2 pixels to the downward. Connect with 1.

同様に、上記R色ブロック301の中心に位置するR画素から、下方向に2画素ピッチ離れたR画素まで配線61−1でつなぎ、さらに左方向に2画素ピッチ離れたR画素まで配線61−1でつなぐ。さらに続けて、上記R色ブロック301の中心に位置するR画素から、左方向に2画素ピッチ離れたR画素まで配線61−1でつなぎ、さらに上方向に2画素ピッチ離れたR画素まで配線61−1でつなぐ。R色ブロック内の配線61−1は、網掛けで示される。 Similarly, the R pixel located at the center of the R color block 301 is connected by wiring 61-1 from the R pixel located at the center of the R color block 301 to the R pixel having a pitch of 2 pixels downward, and further to the R pixel having a pitch of 2 pixels to the left. Connect with 1. Further, the R pixel located at the center of the R color block 301 is connected by wiring 61-1 from the R pixel located at the center of the R color block 301 to the R pixel separated by 2 pixel pitches to the left, and further wired to the R pixel separated by 2 pixel pitches upward. Connect with -1. Wiring 61-1 in the R color block is shaded.

第1のG色ブロック303、第2のG色ブロック304、およびB色ブロック302についても、同様に、各ブロックの中心に位置する画素部30を起点に、同色の画素部30間をつないで配線する。図9において、B色ブロック内の配線61−2は、縦縞で示される。また、第1のG色ブロック内の配線61−3は、ドットで示される。さらに、第2のG色ブロック内の配線61−4は、横縞で示される。各色の配線61−1〜61−4は、配線層72の同一層に形成される。図9に示されるように、配線61−1〜61−4は、各色のブロックの中心に位置する画素部30に対して点対称である。 Similarly, for the first G color block 303, the second G color block 304, and the B color block 302, the pixel portions 30 of the same color are connected from the pixel portion 30 located at the center of each block. Wire. In FIG. 9, the wiring 61-2 in the B color block is indicated by vertical stripes. Further, the wiring 61-3 in the first G color block is indicated by a dot. Further, the wirings 61-4 in the second G color block are indicated by horizontal stripes. The wirings 61-1 to 61-4 of each color are formed in the same layer of the wiring layer 72. As shown in FIG. 9, the wirings 61-1 to 61-4 are point-symmetric with respect to the pixel portion 30 located at the center of the block of each color.

このように配線することにより、上記変形例1に比べて、ブロック内の画素部30を配線接続するために配線層72に形成する層数を2から1へ減らし、コストを抑えることができる。
また、このように配線層72に形成する層数を減らしても、画素エリア201においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部30のみを適切に接続することができる。
By wiring in this way, the number of layers formed in the wiring layer 72 for wiring connection of the pixel portion 30 in the block can be reduced from 2 to 1, and the cost can be suppressed as compared with the above-mentioned modification 1.
Further, even if the number of layers formed in the wiring layer 72 is reduced in this way, when the blocks spatially overlap with the blocks of other colors in the pixel area 201, only the pixel portion 30 in the blocks of the same color is appropriate in each block. Can be connected to.

上述した変形例2によれば、以下の作用効果が得られる。すなわち、撮像素子101のブロック信号線60は、画素エリア201において、配線61−1により、R色ブロック301の注目画素(例えばR画素)と、注目画素から行方向へ2画素ピッチ離れた第1画素(R画素)と、第1画素(R画素)から列方向へ2画素ピッチ離れた第2画素(R画素)とを相互に接続するとともに、注目画素(R画素)と、注目画素(R画素)から列方向へ2画素ピッチ離れた第3画素(R画素)と、第3画素(R画素)から行方向へ2画素ピッチ離れた第4画素(R画素)とを相互に接続する。このような接続を行って、R色ブロック301において注目画素および注目画素を囲むR画素を相互に接続する。 According to the above-mentioned modification 2, the following effects can be obtained. That is, the block signal line 60 of the image pickup element 101 is the first pixel area 201, which is separated from the attention pixel (for example, R pixel) of the R color block 301 by two pixel pitches in the row direction by the wiring 61-1. A pixel (R pixel) and a second pixel (R pixel) separated by two pixel pitches in the column direction from the first pixel (R pixel) are connected to each other, and a noteworthy pixel (R pixel) and a noteworthy pixel (R pixel) are connected. The third pixel (R pixel), which is two pixel pitches away from the pixel) in the column direction, and the fourth pixel (R pixel), which is two pixel pitches apart from the third pixel (R pixel) in the row direction, are connected to each other. By making such a connection, the pixel of interest and the R pixel surrounding the pixel of interest are connected to each other in the R color block 301.

B色ブロック302、第1のG色ブロック303、および第2のG色ブロック304についても同様に接続する。すなわち、B色ブロック302は配線61−2により接続し、第1のG色ブロック303は配線61−3により接続し、第2のG色ブロック304は配線61−4により接続する。このように構成したので、ブロック信号線60を配線接続するために配線層72を1層分使用するだけでよくなり、変形例1の場合に比べて、さらにコストを抑えることができる。
また、層間を接続するためのviaの数を減らすことにもつながるので、配線のインピーダンスのばらつきを抑えるというメリットを得ることもできる。
The B color block 302, the first G color block 303, and the second G color block 304 are also connected in the same manner. That is, the B color block 302 is connected by the wiring 61-2, the first G color block 303 is connected by the wiring 61-3, and the second G color block 304 is connected by the wiring 61-4. With this configuration, it is only necessary to use one wiring layer 72 for wiring and connecting the block signal line 60, and the cost can be further reduced as compared with the case of the first modification.
In addition, since the number of vias for connecting the layers can be reduced, it is possible to obtain the merit of suppressing the variation in the impedance of the wiring.

(変形例3)
変形例1および変形例2では、ブロック301〜304は、画素エリア201において注目画素から2ピクセルの範囲内(ブロックのサイズは行方向5ピクセル×列方向5ピクセル)で、注目画素と同じ波長域の光を光電変換する画素30により構成したが、ブロックのサイズをさらに拡げてもよい。
(Modification 3)
In the first modification and the second modification, the blocks 301 to 304 are in the range of 2 pixels from the pixel of interest in the pixel area 201 (the size of the block is 5 pixels in the row direction x 5 pixels in the column direction) and have the same wavelength range as the pixel of interest. Although it is composed of pixels 30 that photoelectrically convert the light of the above, the size of the block may be further increased.

図10は、変形例3による各色の配線を説明する模式図である。図10において、例えば、赤(R)に対応する波長領域の光を光電変換する画素部30(注目画素とする)を中心に、そのR画素およびそのR画素を囲む24個のR画素からなる25個のR画素によってR色ブロック301を構成する。すなわち、画素エリア201において注目画素から4ピクセルの範囲内(ブロックのサイズは行方向9ピクセル×列方向9ピクセル)で、注目画素と同じ波長域の光を光電変換する画素30により構成する。このように、ブロックサイズを大きくする場合でも、ブロックの中心に位置する画素部30を起点に、渦巻き状に画素部30間をつないで配線することができる。図10に示されるように、配線61−1〜61−4は、各色のブロックの中心に位置する画素部30に対して点対称である。 FIG. 10 is a schematic diagram illustrating wiring of each color according to the modified example 3. In FIG. 10, for example, the pixel unit 30 (referred to as a pixel of interest) that photoelectrically converts light in the wavelength region corresponding to red (R) is centered on the R pixel and 24 R pixels surrounding the R pixel. The R color block 301 is composed of 25 R pixels. That is, the pixel area 201 is composed of pixels 30 that photoelectrically convert light in the same wavelength range as the pixel of interest within a range of 4 pixels from the pixel of interest (the size of the block is 9 pixels in the row direction x 9 pixels in the column direction). In this way, even when the block size is increased, wiring can be performed by connecting the pixel portions 30 in a spiral shape starting from the pixel portion 30 located at the center of the block. As shown in FIG. 10, the wirings 61-1 to 61-4 are point-symmetric with respect to the pixel portion 30 located at the center of the block of each color.

(変形例4)
ブロックのサイズをさらに大型にする場合は、配線層72を1層分使用するだけではブロック内の画素部30を相互に接続することが困難になる。このような場合には、配線層72を2層分使用してもよい。例えば、図10に例示したような行方向9ピクセル×列方向9ピクセルの小ブロックを、行方向に3個、列方向に3個の計9個を組み合わせて大ブロックを構成するものとする。この場合は、各小ブロックにおける画素部30を接続する配線(ローカル配線と称する)のために配線層72を1層分使用する。そして、9個の小ブロックの中心に位置する9個の画素部30を接続する配線(グローバル配線と称する)のために配線層72の他の層を使用する。グローバル配線は、ローカル配線と同様に、大ブロックの中心に位置する画素部30を起点に、渦巻き状に小ブロックの中心に位置する画素部30間をつないで配線する。
(Modification example 4)
When the size of the block is further increased, it becomes difficult to connect the pixel portions 30 in the block to each other only by using one wiring layer 72. In such a case, the wiring layer 72 may be used for two layers. For example, a small block of 9 pixels in the row direction × 9 pixels in the column direction as illustrated in FIG. 10 is combined with three in the row direction and three in the column direction to form a large block. In this case, one wiring layer 72 is used for the wiring (referred to as local wiring) connecting the pixel portions 30 in each small block. Then, another layer of the wiring layer 72 is used for the wiring (referred to as global wiring) connecting the nine pixel portions 30 located at the center of the nine small blocks. Similar to the local wiring, the global wiring starts from the pixel portion 30 located at the center of the large block and connects the pixel portions 30 located at the center of the small block in a spiral shape.

変形例4によれば、ブロックのサイズの大型化にともなって、ブロック信号線60の配線のレイアウトが複雑化してしまう場合でも、ローカル配線とグローバル配線とで配線層72の異なる層を使用することで、配線層72における使用層数を抑えつつ、適切にブロック内の画素部30を接続することができる。 According to the fourth modification, even if the wiring layout of the block signal line 60 becomes complicated due to the increase in the size of the block, different layers of the wiring layer 72 are used for the local wiring and the global wiring. Therefore, the pixel portion 30 in the block can be appropriately connected while suppressing the number of layers used in the wiring layer 72.

以上の説明では、撮像素子101をデジタルカメラに搭載する例を説明したが、撮像素子101は、デジタルカメラ以外にもスマートフォンやタブレット端末、ウェアラブル端末等の電子機器に搭載してもよい。 In the above description, an example in which the image sensor 101 is mounted on a digital camera has been described, but the image sensor 101 may be mounted on an electronic device such as a smartphone, a tablet terminal, or a wearable terminal in addition to the digital camera.

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
例えば、各色のブロックの中心に位置する画素部30に対して点対称な配線の形状として、上記「日」字状や「王」字状、渦巻き状の配線を例示したが、「N」字状や「Z」字状や「H」字状に配線してもよい。また、各色のブロックの中心に位置する画素部30に対して線対称な配線の形状として、上記「日」字状や「王」字状の配線を例示したが、「H」字状に配線してもよい。
Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other aspects conceivable within the scope of the technical idea of the present invention are also included within the scope of the present invention.
For example, as the shape of the wiring point-symmetrical to the pixel portion 30 located at the center of the block of each color, the above-mentioned "day" -shaped, "king" -shaped, and spiral-shaped wiring are illustrated, but the "N" shape is illustrated. The wiring may be in a shape, a "Z" shape, or an "H" shape. Further, as the shape of the wiring line-symmetrical with respect to the pixel portion 30 located at the center of the block of each color, the above-mentioned "day" -shaped or "king" -shaped wiring is illustrated, but the wiring is "H" -shaped. You may.

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願2017年第192212号(2017年9月29日出願)
The disclosure content of the next priority basic application is incorporated here as a quotation.
Japanese Patent Application No. 192212, 2017 (filed on September 29, 2017)

30…画素部
30x−1〜30x−N…第1画素部
60…ブロック信号線
61〜64…配線
71…PD層
72…配線層
73…カラーフィルタ
100…カメラボディ
101…撮像素子
102…ボディ制御部
201…画素エリア
204…出力部
205…制御部
210…信号線
301〜304…ブロック
PD…フォトダイオード
SEL…選択トランジスタ
SF…増幅トランジスタ
Tx…転送トランジスタ
30 ... Pixel unit 30x-1 to 30x-N ... First pixel unit 60 ... Block signal line 61-64 ... Wiring 71 ... PD layer 72 ... Wiring layer 73 ... Color filter 100 ... Camera body 101 ... Image sensor 102 ... Body control Unit 201 ... Pixel area 204 ... Output unit 205 ... Control unit 210 ... Signal line 301-304 ... Block PD ... Photodiode SEL ... Selective transistor SF ... Amplification transistor Tx ... Transfer transistor

Claims (15)

第1波長域の光を透過する第1透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第1光電変換部と、
第2波長域の光を透過する第2透過部を透過した光を光電変換して電荷を生成し、前記第1方向および前記第2方向に配置される複数の第2光電変換部と、
点対称または線対称な配線を有し、複数の前記第1光電変換部で生成された電荷に基づく信号が出力される第1信号線と、
点対称または線対称な配線を有し、複数の前記第2光電変換部で生成された電荷に基づく信号が出力される第2信号線と、
を備える撮像素子。
A plurality of first photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the first transmission unit that transmits light in the first wavelength region to generate an electric charge.
A plurality of second photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the second transmission unit that transmits light in the second wavelength region to generate an electric charge.
A first signal line having point-symmetrical or line-symmetrical wiring and outputting a signal based on the charges generated by the plurality of first photoelectric conversion units, and
A second signal line having point-symmetrical or line-symmetrical wiring and outputting a signal based on the charges generated by the plurality of second photoelectric conversion units, and
An image sensor comprising.
請求項1に記載の撮像素子において、
前記第1信号線と前記第2信号線とが配置される配線層を備える撮像素子。
In the image pickup device according to claim 1,
An image pickup device including a wiring layer in which the first signal line and the second signal line are arranged.
第1波長域の光を透過する第1透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第1光電変換部と、
第2波長域の光を透過する第2透過部を透過した光を光電変換して電荷を生成し、前記第1方向および前記第2方向に配置される複数の第2光電変換部と、
複数の前記第1光電変換部で生成された電荷に基づく信号が出力される第1信号線と、
複数の前記第2光電変換部で生成された電荷に基づく信号が出力される第2信号線と、
前記第1信号線と前記第2信号線とが配置される配線層と、
を備える撮像素子。
A plurality of first photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the first transmission unit that transmits light in the first wavelength region to generate an electric charge.
A plurality of second photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the second transmission unit that transmits light in the second wavelength region to generate an electric charge.
A first signal line to which a signal based on the electric charge generated by the plurality of first photoelectric conversion units is output, and
A second signal line that outputs a signal based on the electric charges generated by the plurality of second photoelectric conversion units, and
A wiring layer in which the first signal line and the second signal line are arranged, and
An image sensor comprising.
請求項3に記載の撮像素子において、
前記第1信号線と前記第2信号線とは、点対称または線対称な配線を有する撮像素子。
In the image pickup device according to claim 3,
The first signal line and the second signal line are image pickup devices having point-symmetrical or line-symmetrical wiring.
請求項2から4のいずれか一項に記載の撮像素子において、
複数の前記配線層を備え、
前記第1信号線と前記第2信号線とは、複数の前記配線層のうち第1配線層に配置される撮像素子。
In the image pickup device according to any one of claims 2 to 4.
With a plurality of the wiring layers,
The first signal line and the second signal line are image pickup devices arranged in the first wiring layer among the plurality of wiring layers.
請求項5に記載の撮像素子において、
前記第1信号線は、前記第1配線層において、前記第2信号線が設けられていない領域に配置される撮像素子。
In the image pickup device according to claim 5,
The first signal line is an image pickup device arranged in a region where the second signal line is not provided in the first wiring layer.
請求項1から6いずれか一項に記載の撮像素子において、
前記第1信号線は、複数の前記第1光電変換部で生成された電荷に基づく信号を加算した信号が出力され、
前記第2信号線は、複数の前記第2光電変換部で生成された電荷に基づく信号を加算した信号が出力される撮像素子。
In the image pickup device according to any one of claims 1 to 6.
As the first signal line, a signal obtained by adding signals based on charges generated by the plurality of first photoelectric conversion units is output.
The second signal line is an image pickup device that outputs a signal obtained by adding signals based on charges generated by a plurality of the second photoelectric conversion units.
請求項1から7いずれか一項に記載の撮像素子において、
複数の前記第1光電変換部をそれぞれ有する複数の第1画素群と、
複数の前記第2光電変換部をそれぞれ有する複数の第2画素群と、を備え、
複数の前記第1画素群のそれぞれの重心と、複数の前記第2画素群のそれぞれの重心とは等間隔に配置される撮像素子。
In the image pickup device according to any one of claims 1 to 7.
A plurality of first pixel groups each having a plurality of the first photoelectric conversion units, and
A plurality of second pixel groups each having a plurality of the second photoelectric conversion units are provided.
An image pickup device in which the center of gravity of each of the plurality of first pixel groups and the center of gravity of each of the plurality of second pixel groups are arranged at equal intervals.
請求項1から8のいずれか一項に記載の撮像素子において、
複数の前記第1光電変換部と複数の前記第2光電変換部と前記第1信号線と前記第2信号線とを有する第1基板と、
前記第1信号線により出力された信号を処理する第1処理部と、前記第2信号線により出力された信号を処理する第2処理部とを有し、前記第1基板と積層される第2基板を備える撮像素子。
In the image pickup device according to any one of claims 1 to 8.
A first substrate having a plurality of the first photoelectric conversion units, a plurality of the second photoelectric conversion units, the first signal line, and the second signal line.
A first processing unit that processes a signal output by the first signal line and a second processing unit that processes a signal output by the second signal line, and is laminated with the first substrate. An image sensor including two substrates.
請求項1から8のいずれか一項に記載の撮像素子において、
複数の前記第1光電変換部と複数の前記第2光電変換部とを有する第1基板と、
複数の配線層と、前記第1信号線により出力された信号を処理する第1処理部と、前記第2信号線により出力された信号を処理する第2処理部とを有し、前記第1基板と積層される第2基板と、
を備える撮像素子。
In the image pickup device according to any one of claims 1 to 8.
A first substrate having a plurality of the first photoelectric conversion units and a plurality of the second photoelectric conversion units,
It has a plurality of wiring layers, a first processing unit that processes a signal output by the first signal line, and a second processing unit that processes a signal output by the second signal line. The second substrate laminated with the substrate and
An image sensor comprising.
請求項9または10に記載の撮像素子において、
前記第1信号線を含み、前記第1光電変換部と前記第1処理部とを接続する第1接続線と、
前記第2信号線を含み、前記第2光電変換部と前記第2処理部とを接続する第2接続線と、を備え、
前記第1接続線の長さと前記第2接続線の長さとは略同じである撮像素子。
In the image pickup device according to claim 9 or 10.
A first connection line including the first signal line and connecting the first photoelectric conversion unit and the first processing unit, and
A second connection line including the second signal line and connecting the second photoelectric conversion unit and the second processing unit is provided.
An image sensor in which the length of the first connecting line and the length of the second connecting line are substantially the same.
請求項1から11のいずれか1項に記載の撮像素子において、
第3波長域の光を透過する第3透過部を透過した光を光電変換して電荷を生成し、第1方向および第2方向に配置される複数の第3光電変換部と、
複数の前記第3光電変換部で生成された電荷に基づく信号を出力し、前記第1信号線と前記第2信号線とが配置される配線層に配置される第3信号線と、
を備える撮像素子。
In the image pickup device according to any one of claims 1 to 11.
A plurality of third photoelectric conversion units arranged in the first direction and the second direction by photoelectric conversion of the light transmitted through the third transmission unit that transmits light in the third wavelength region to generate an electric charge.
A third signal line that outputs a signal based on the electric charge generated by the plurality of third photoelectric conversion units and is arranged in a wiring layer in which the first signal line and the second signal line are arranged, and
An image sensor comprising.
請求項12に記載の撮像素子において、
前記第3信号線は、点対称または線対称な配線を有する撮像素子。
In the image pickup device according to claim 12,
The third signal line is an image sensor having point-symmetrical or line-symmetrical wiring.
請求項12または13に記載の撮像素子において、
前記第1光電変換部と前記第2光電変換部と前記第3光電変換部はベイヤー配列に基づいて配置される撮像素子。
In the image pickup device according to claim 12 or 13.
The first photoelectric conversion unit, the second photoelectric conversion unit, and the third photoelectric conversion unit are image pickup devices arranged based on a Bayer arrangement.
請求項1から14のいずれか一項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、
を備える撮像装置。
The image sensor according to any one of claims 1 to 14.
A generator that generates image data based on the signal output from the image sensor,
An imaging device comprising.
JP2019545189A 2017-09-29 2018-09-28 Image sensor and image sensor Active JP6921375B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021120993A JP7478120B2 (en) 2017-09-29 2021-07-21 Imaging device and electronic device
JP2023097773A JP2023120293A (en) 2017-09-29 2023-06-14 Imaging element and imaging device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017192212 2017-09-29
JP2017192212 2017-09-29
PCT/JP2018/036535 WO2019066056A1 (en) 2017-09-29 2018-09-28 Imaging element and imaging device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021120993A Division JP7478120B2 (en) 2017-09-29 2021-07-21 Imaging device and electronic device

Publications (2)

Publication Number Publication Date
JPWO2019066056A1 true JPWO2019066056A1 (en) 2020-11-05
JP6921375B2 JP6921375B2 (en) 2021-08-18

Family

ID=65903351

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019545189A Active JP6921375B2 (en) 2017-09-29 2018-09-28 Image sensor and image sensor
JP2021120993A Active JP7478120B2 (en) 2017-09-29 2021-07-21 Imaging device and electronic device
JP2023097773A Pending JP2023120293A (en) 2017-09-29 2023-06-14 Imaging element and imaging device

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021120993A Active JP7478120B2 (en) 2017-09-29 2021-07-21 Imaging device and electronic device
JP2023097773A Pending JP2023120293A (en) 2017-09-29 2023-06-14 Imaging element and imaging device

Country Status (2)

Country Link
JP (3) JP6921375B2 (en)
WO (1) WO2019066056A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013150304A (en) * 2011-12-22 2013-08-01 Fujifilm Corp Radiographic image detector, radiographic imaging apparatus, radiographic imaging system
JP2014022824A (en) * 2012-07-13 2014-02-03 Canon Inc Image pickup device, image pickup system, and drive method therefor
JP2016513942A (en) * 2013-03-15 2016-05-16 ラムバス・インコーポレーテッド Conditional reset image sensor to monitor threshold
JP2016139988A (en) * 2015-01-28 2016-08-04 株式会社東芝 Solid-state image pickup device
WO2017119477A1 (en) * 2016-01-08 2017-07-13 株式会社ニコン Imaging element and imaging device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887976A (en) * 1981-11-20 1983-05-25 Hitachi Ltd Solid-state image pickup element
JP2003189316A (en) * 2001-12-19 2003-07-04 Minolta Co Ltd Imaging sensor
JP2008227253A (en) * 2007-03-14 2008-09-25 Fujifilm Corp Back irradiation type solid-state image pickup element
JP4881987B2 (en) * 2009-10-06 2012-02-22 キヤノン株式会社 Solid-state imaging device and imaging device
JP6053505B2 (en) * 2012-01-18 2016-12-27 キヤノン株式会社 Solid-state imaging device
JP6701706B2 (en) * 2015-12-09 2020-05-27 株式会社ニコン Electronic devices and programs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013150304A (en) * 2011-12-22 2013-08-01 Fujifilm Corp Radiographic image detector, radiographic imaging apparatus, radiographic imaging system
JP2014022824A (en) * 2012-07-13 2014-02-03 Canon Inc Image pickup device, image pickup system, and drive method therefor
JP2016513942A (en) * 2013-03-15 2016-05-16 ラムバス・インコーポレーテッド Conditional reset image sensor to monitor threshold
JP2016139988A (en) * 2015-01-28 2016-08-04 株式会社東芝 Solid-state image pickup device
WO2017119477A1 (en) * 2016-01-08 2017-07-13 株式会社ニコン Imaging element and imaging device

Also Published As

Publication number Publication date
JP6921375B2 (en) 2021-08-18
JP2023120293A (en) 2023-08-29
JP2021184613A (en) 2021-12-02
JP7478120B2 (en) 2024-05-02
WO2019066056A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
JP6977756B2 (en) Image sensor and image sensor
US8842205B2 (en) Solid-state imaging device and camera system
US20130092820A1 (en) Solid-state imaging device and imaging device
JP5953087B2 (en) Solid-state imaging device, imaging device, and manufacturing method of solid-state imaging device
US9748178B2 (en) Semiconductor device, solid-state imaging device, and imaging device
CN111479066B (en) Image pickup element and image pickup apparatus
JP6413233B2 (en) Imaging device and imaging device
JP2022171700A (en) Image pickup device and imaging apparatus
JPWO2018198802A1 (en) Solid-state imaging device and imaging device
JPWO2018062558A1 (en) Image sensor, focus detection device, and electronic camera
JP6921375B2 (en) Image sensor and image sensor
WO2020203798A1 (en) Image pickup element and image pickup device
JPWO2018062559A1 (en) Imaging device, focus detection device, and imaging device
JP6680310B2 (en) Imaging device
WO2017060948A1 (en) Solid-state image pickup device and image pickup device
US10341597B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2020102879A (en) Imaging device
WO2023027011A1 (en) Imaging element and imaging device
JP7384210B2 (en) Image sensor and imaging device
JP7070528B2 (en) Image pickup device and image sensor
WO2022210917A1 (en) Imaging element and imaging device
WO2022080467A1 (en) Imaging element and imaging device
JP7230946B2 (en) Imaging element and imaging device
JP6767306B2 (en) Imaging device
JP2022095477A (en) Imaging element, manufacturing method thereof, and imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210326

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210705

R150 Certificate of patent or registration of utility model

Ref document number: 6921375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812