JP7070528B2 - Image pickup device and image sensor - Google Patents
Image pickup device and image sensor Download PDFInfo
- Publication number
- JP7070528B2 JP7070528B2 JP2019197908A JP2019197908A JP7070528B2 JP 7070528 B2 JP7070528 B2 JP 7070528B2 JP 2019197908 A JP2019197908 A JP 2019197908A JP 2019197908 A JP2019197908 A JP 2019197908A JP 7070528 B2 JP7070528 B2 JP 7070528B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion units
- image pickup
- order
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、撮像素子および撮像装置に関する。 The present invention relates to an image pickup device and an image pickup apparatus.
裏面照射型撮像チップと信号処理チップが、複数画素をまとめたセル単位ごとにマイクロバンプを介して接続された撮像ユニットが知られている。
[先行技術文献]
[特許文献]
[特許文献1]特開2006-49361号公報
An image pickup unit in which a back-illuminated image pickup chip and a signal processing chip are connected via microbumps for each cell in which a plurality of pixels are put together is known.
[Prior Art Document]
[Patent Document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2006-49361
上記撮像ユニットにあって、電荷の蓄積時間の制御および画素信号の読み出しの制御はセルごとに行われている。しかしながら、高解像度の要求に伴ってセルに含まれる画素の数を多くした場合には、セル内では行ごとに画素を制御するいわゆるローリングシャッタ方式となるので、動体を撮像したときの歪がセル単位で現れるという課題がある。 In the image pickup unit, control of charge accumulation time and control of pixel signal readout are performed for each cell. However, when the number of pixels included in the cell is increased due to the demand for high resolution, the so-called rolling shutter method is used in which the pixels are controlled row by row in the cell, so that the distortion when an image of a moving object is imaged is the cell. There is a problem that it appears in units.
本発明の第1の態様においては、撮像装置であって、第1領域において配置され、光を電荷に変換する複数の第1光電変換部と、前記第1領域から行方向側の第2領域において配置され、光を電荷に変換する複数の第2光電変換部と、を有する撮像素子と、前記複数の第1光電変換部においてそれぞれ電荷が転送される順序と、前記複数の第2光電変換部においてそれぞれ電荷が転送される順序と、が異なる順序となるように制御する制御部と、を備える。 In the first aspect of the present invention, the image pickup device is a plurality of first photoelectric conversion units arranged in the first region and converting light into electric charges, and a second region on the row direction side from the first region. An image sensor having a plurality of second photoelectric conversion units arranged in the above and converting light into electric charges, an order in which charges are transferred in the plurality of first photoelectric conversion units, and the plurality of second photoelectric conversion units. Each unit includes a control unit that controls the order in which charges are transferred and the order in which the charges are transferred.
本発明の第2の態様においては、撮像素子であって、第1領域において配置され、光を電荷に変換する複数の第1光電変換部と、前記第1領域から行方向側の第2領域において配置され、光を電荷に変換する複数の第2光電変換部と、を備え、前記複数の第1光電変換部においてそれぞれ電荷が転送される順序は、前記複数の第2光電変換部においてそれぞれ電荷が転送される順序とは異なる。 In the second aspect of the present invention, the image pickup device is a plurality of first photoelectric conversion units arranged in the first region and converting light into electric charges, and a second region on the row direction side from the first region. A plurality of second photoelectric conversion units, which are arranged in the above and convert light into charges, are provided, and the order in which charges are transferred in the plurality of first photoelectric conversion units is different in the plurality of second photoelectric conversion units. The order in which the charges are transferred is different.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the necessary features of the present invention. A subcombination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention to which the claims are made. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.
図1は、本実施形態に係る裏面照射型の撮像素子100の断面図である。撮像素子100は、入射光に対応した画素信号を出力する撮像チップと113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111およびメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。
FIG. 1 is a cross-sectional view of a back-illuminated
なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面右方向をX軸プラス方向、Z軸およびX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。
As shown in the figure, the incident light is mainly incident in the Z-axis plus direction indicated by the white arrow. In the present embodiment, in the
撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層は、配線層108の裏面側に配されている。PD層106は、二次元的に配された複数のPD(フォトダイオード)104、および、PD104に対応して設けられたトランジスタ105を有する。PD104は光電変換素子の一例である。
An example of the
PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD104およびトランジスタ105の組が一つの画素を形成する。
A
カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD104へ向けて入射光を集光する。
A
配線層108は、PD層106からの画素信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子および能動素子が設けられてもよい。
The
配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされて、撮像チップ113と信号処理チップ111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
A plurality of
同様に、信号処理チップ111およびメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理チップ111とメモリチップ112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
Similarly, a plurality of
なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用しても良い。また、バンプ109は、例えば後述する一つの出力配線に対して一つ程度設ければ良い。したがって、バンプ109の大きさは、PD104のピッチよりも大きくても良い。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けても良い。
The bonding between the
信号処理チップ111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、撮像チップ113の周辺領域、メモリチップ112にも設けられて良い。
The
図2は、撮像チップ113の画素配列と単位グループ131を説明する図である。特に、撮像チップ113を裏面側から観察した様子を示す。画素領域には2000万個以上もの画素がマトリックス状に配列されている。図2の例においては、隣接する4画素×4画素の16画素が一つのグループを形成する。図の格子線は、隣接する画素がグループ化されて単位グループ131を形成する概念を示す。いいかえると、複数の単位グループ131が二次元的に配列されることにより、画素領域が形成される。
FIG. 2 is a diagram illustrating a pixel arrangement of the
画素領域の部分拡大図に示すように、単位グループ131は、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素から成るいわゆるベイヤー配列を、上下左右に4つ内包する。緑色画素Gb、Grは、カラーフィルタ102として緑色フィルタを有し、入射光のうち緑色波長帯の光を受光する。同様に、青色画素Bは、カラーフィルタ102として青色フィルタを有し、青色波長帯の光を受光し、赤色画素Rは、カラーフィルタ102として赤色フィルタを有し、赤色波長帯の光を受光する。
As shown in the partially enlarged view of the pixel region, the
図3は、画素150の等価回路図を示す。上記複数の画素150の各々は、上記PD104、転送トランジスタ152、リセットトランジスタ154、増幅トランジスタ156および選択トランジスタ158を有する。これらのトランジスタの少なくとも一部は図1のトランジスタ105に対応する。さらに、画素150には、リセットトランジスタ154のオン信号が供給されるリセット配線300、転送トランジスタ152のオン信号が供給される転送配線302、電源Vddから電力の供給を受ける電源配線304、選択トランジスタ158のオン信号が供給される選択配線306、および、画素信号を出力する出力配線308が配される。
FIG. 3 shows an equivalent circuit diagram of the
転送トランジスタ152のソース、ゲート、ドレインはそれぞれ、PD104の一端、転送配線302、増幅トランジスタ156のゲートに接続される。リセットトランジスタ154のドレインは電源配線304に接続され、ソースは増幅トランジスタ156のゲートに接続される。転送トランジスタ152のドレインとリセットトランジスタ154のソース間は、いわゆるフローティングディフュージョンFDを形成する。
The source, gate, and drain of the
増幅トランジスタ156のドレインは電源配線304に接続され、ソースは選択トランジスタ158のドレインに接続される。選択トランジスタ158のゲートは選択配線306に接続され、ソースは出力配線308に接続されている。負荷電流源309は、出力配線308に電流を供給する。すなわち、選択トランジスタ158に対する出力配線308は、ソースフォロアにより形成される。なお、負荷電流源309は、撮像チップ113側に設けても良いし、信号処理チップ111側に設けても良い。
The drain of the
ここで、電荷の蓄積開始から蓄積終了後の画素出力までの流れを説明する。リセット配線300を通じてリセットパルスがリセットトランジスタ154に印加され、同時に転送配線302を通じて転送パルスが転送トランジスタ152に印加されると、PD104およびフローティングディフュージョンFDの電位はリセットされる。
Here, the flow from the start of charge accumulation to the pixel output after the end of accumulation will be described. When a reset pulse is applied to the
PD104は、転送パルスの印加が解除されると、受光する入射光に応じた電荷を蓄積する。その後、リセットパルスが印加されていない状態で再び転送パルスが印加されると、蓄積された電荷はフローティングディフュージョンFDへ転送され、フローティングディフュージョンFDの電位は、リセット電位から電荷蓄積後の信号電位になる。そして、選択配線306を通じて選択パルスが選択トランジスタ158に印加されると、フローティングディフュージョンFDの信号電位の変動が、増幅トランジスタ156および選択トランジスタ158を介して出力配線308に伝わる。これにより、リセット電位と信号電位とに対応する画素信号は、単位画素から出力配線308に出力される。
When the application of the transfer pulse is released, the
図4は、単位グループ133における上記画素150の接続関係を示す回路図である。なお、図面を見やすくする目的で各トランジスタの参照番号を省略したが、図4の各画素の各トランジスタは、図3の画素150における対応する位置に配された各トランジスタと同じ構成および機能を有する。
FIG. 4 is a circuit diagram showing the connection relationship of the
図4の単位グループ133は、隣接する3画素×3画素の9画素により形成される。なお、単位グループ133に含まれる画素の数はこれに限られない。単位グループ133の二次元的な位置を画素A等で示し、当該画素A等を制御する順序を(1)等で示す。
The
単位グループ133に含まれる画素のリセットトランジスタは画素ごとに個別にオンオフされる。図4に示す例において、画素Aのリセットトランジスタをオンオフするリセット配線300が設けられており、画素Bのリセットトランジスタをオンオフするリセット配線310が、上記リセット配線300とは別個に設けられている。同様に画素Cのリセットトランジスタをオンオフするリセット配線320が、上記リセット配線300、310とは別個に設けられている。他の画素DからIに対しても、それぞれのリセットトランジスタをオンオフする専用線路が配されている。
The pixel reset transistors included in the
単位グループ133に含まれる画素の転送トランジスタも画素ごとに個別にオンオフされる。図4に示す例において、画素Aの転送トランジスタをオンオフする転送配線302、画素Bの転送トランジスタをオンオフする転送配線312、画素Cの転送トランジスタをオンオフする転送配線322が、別個に設けられている。他の画素DからIに対しても、それぞれの転送トランジスタを選択する専用線路が配されている。
The transfer transistors of the pixels included in the
単位グループ133に含まれる画素の選択トランジスタも画素ごとに個別にオンオフされる。図4に示す例において、画素Aの選択トランジスタをオンオフする選択配線306、画素Bの選択トランジスタをオンオフする選択配線316、画素Cの選択トランジスタをオンオフする選択配線326が、別個に設けられている。他の画素DからIに対しても、それぞれの選択トランジスタを選択する専用線路が配されている。
The pixel selection transistors included in the
なお、電源配線304は、単位グループ133に含まる各画素AからIで共通に接続されている。同様に、出力配線308は、単位グループ133に含まる各画素AからIで共通に接続されている。さらに、電源配線304は複数の単位グループ間で共通に接続されるが、出力配線308は単位グループごとに設けられる。
The
単位グループ133のリセットトランジスタおよび転送トランジスタを個別にオンオフすることにより、単位グループ133に含まれる各画素AからIに対して独立して、電荷の蓄積開始時間、蓄積終了時間、転送タイミングを含む電荷蓄積を制御することができる。また、単位グループ133の選択トランジスタを個別にオンオフすることにより、各画素AからIの画素信号を共通の出力配線308を介して出力することができる。
By turning on / off the reset transistor and the transfer transistor of the
ここで単位グループ133に含まれる各画素AからIについて、行および列に対して規則的な順序で電荷蓄積を制御する、いわゆるローリングシャッタ方式がある。ローリングシャッタ方式では行ごとに画素を選択してから列を指定するので、図4の例において「ABCDEFGHI」の順序で画素信号が出力される。しかし、ローリングシャッタ方式では動体を撮像した場合に、単位グループ133内の画素について当該動体が斜めに歪んだ画像が生成される。
Here, there is a so-called rolling shutter method in which charge accumulation is controlled in a regular order for rows and columns for each pixel A to I included in the
これに対し、本実施形態は、上記ローリングシャッタ方式とは異なる順序として、互いに隣接する少なくとも2つの画素が連続して選択されない順序で画素信号が出力される。図4に示す例において、「AICGFDHBE」の順序で画素信号が出力される。これにより動体を撮像した場合の歪を分散させて画像上で目立たなくすることができる。 On the other hand, in the present embodiment, pixel signals are output in an order different from the rolling shutter method, in which at least two pixels adjacent to each other are not continuously selected. In the example shown in FIG. 4, pixel signals are output in the order of "AICGFDHBE". As a result, it is possible to disperse the distortion when the moving object is imaged and make it inconspicuous on the image.
図5は、本実施形態に係る撮像装置500の構成を示すブロック図である。撮像装置500は、撮影光学系としての撮影レンズ520を備え、撮影レンズ520は、光軸OAに沿って入射する被写体光束を撮像素子100へ導く。撮影レンズ520は、撮像装置500に対して着脱できる交換式レンズであっても構わない。撮像装置500は、撮像素子100、システム制御部501、駆動部502、測光部503、ワークメモリ504、記録部505、および表示部506を主に備える。
FIG. 5 is a block diagram showing the configuration of the
撮影レンズ520は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図5では瞳近傍に配置された仮想的な1枚のレンズで代表して表している。駆動部502は、システム制御部501からの指示に従って撮像素子100のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。この意味において駆動部502は、撮像素子100に対して電荷蓄積を実行させて画素信号を出力させる撮像素子制御部の機能を担うと言える。駆動部502は、撮像素子100と組み合わされて撮像ユニットを形成する。駆動部502を形成する制御回路は、チップ化されて、撮像素子100に積層されても良い。
The photographing
撮像素子100は、画素信号をシステム制御部501の画像処理部511へ引き渡す。画像処理部511は、ワークメモリ504をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部505に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部506に表示される。
The
測光部503は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部503は、例えば100万画素程度のAEセンサを含む。システム制御部501の演算部512は、測光部503の出力を受けてシーンの領域ごとの輝度を算出する。演算部512は、算出した輝度分布に従ってシャッタ速度、絞り値、ISO感度を決定する。なお、上記AEセンサに用いられる画素を撮像素子100内に設けてもよく、この場合には当該撮像素子100とは別個の測光部503を設けなくてもよい。
The
上記駆動部502は、順序設定部514と順序テーブル516とを有する。順序設定部514は、システム制御部501から撮像素子100の撮像の指示を受けた場合に、順序テーブル516を参照して、単位グループ133に含まれる各画素A等を制御する順序を設定する。
The
図6は順序テーブル516の一例である。順序テーブル516は、画素を制御する順序に対応付けて画素の位置を識別する情報が格納されている。図6の例においては、図4の単位グループ133に対応して画素の位置を識別する情報AからIが順序に対応付けて格納されている。
FIG. 6 is an example of the sequence table 516. The order table 516 stores information for identifying the position of the pixel in association with the order in which the pixel is controlled. In the example of FIG. 6, the information A to I for identifying the pixel positions is stored in order corresponding to the
当該順序は、単位グループ内の互いに隣接する少なくとも2つの画素が選択されない順序を含む。例えば、順序1において、画素A、画素I、画素Cの順序を含む。画素Aは単位グループ133において1行1列目に配されており、画素Iは3行3列目に配されており、画素Cは1行3列目に配されている。よって、画素Aの次に画素Bも画素Dも選択されていない。また、画素A、画素I、画素Cの順序は、少なくとも行を行き来する順序となっている。さらに当該順序は、同一の行または列が連続的に並ばない方が好ましい。
The order includes an order in which at least two adjacent pixels in a unit group are not selected. For example, in
なお、順序1において画素Aの次に画素Iが制御されるが、いずれの画素もいずれかの順番では制御される。このように、順序テーブル516の順序はいわゆる間引き読出しとは異なるが、間引き読み出しの場合に適用してもよい。この場合に例えば、画素の半分を読み出す間引きの場合に、1番目から5番目までの画素を制御してこれらから画素信号を読み出してもよい。
In
図7は、撮像素子100の機能的構成を示すブロック図である。アナログのマルチプレクサ411は、上記順序設定部514が順序テーブル516を参照して決定した順序で単位グループ133の各画素AからIを順番に選択して、それぞれの画素信号を出力配線308へ出力させる。
FIG. 7 is a block diagram showing a functional configuration of the
マルチプレクサ411を介して出力された画素信号は、出力配線308を介して、相関二重サンプリング(CDS)・アナログ/デジタル(A/D)変換を行う信号処理回路412により、CDSおよびA/D変換が行われる。A/D変換によりデジタル化された画素信号は、出力配線330を介してデマルチプレクサ413に引き渡され、それぞれの画素に対応する画素メモリ414に格納される。この場合に、画素メモリ414は画素の二次元的な配列の位置に対応付けられている。
The pixel signal output via the
図7に示す例において、図6の順序テーブル516の順序1に従って、マルチプレクサ411は、単位グループ133の画素A等の電荷蓄積を制御し、画素信号を出力させる。例えばマルチプレクサ411は、1番目に画素Aの画素信号を出力させ、2番目に画素Iの画素信号を出力させる。デマルチプレクサ413は、A/D変換された画素Aの画素信号をメモリAに格納し、次にA/D変換された画素Iの画素信号をメモリIに格納する。
In the example shown in FIG. 7, according to the
マルチプレクサ411は、撮像チップ113に形成される。信号処理回路412は、信号処理チップ111に形成される。デマルチプレクサ413および画素メモリ414は、メモリチップ112に形成される。
The
単位グループ133に対応して出力配線308、330が設けられている。撮像素子100は撮像チップ113、信号処理チップ111およびメモリチップ112を積層しているので、これらの配線をバンプ109を用いたチップ間の電気的接続とすることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。
演算回路415は、画素メモリ414に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路415は、信号処理チップ111に設けられても良いし、メモリチップ112に設けられても良い。なお、図では1グループ分の接続を示すが、実際にはこれらがグループごとに存在して、並列で動作する。ただし、演算回路415はグループごとに存在しなくても良く、例えば、一つの演算回路415がそれぞれのグループに対応する画素メモリ414の値を順に参照しながらシーケンシャルに処理しても良い。
The
図8は、複数の単位グループ133、135の電荷蓄積の制御の順序を示す概念図である。単位グループ133と単位グループ135とで、対応する位置の画素の少なくとも一部について電荷蓄積の制御の順序が異なる。
FIG. 8 is a conceptual diagram showing the order of control of charge accumulation of a plurality of
図8に示す例において、単位グループ133の制御の順序は、図6の順序テーブル516の順序1に従って「AICGFDHBE」である。一方、単位グループ135の制御の順序は、順序テーブル516の順序2に従って「IAGCDFBHIE」である。単位グループ133の画素Aは1番目に制御されるのに対し、単位グループ133の画素Aは2番目に制御される。
In the example shown in FIG. 8, the order of control of the
図8に示す実施形態によれば、複数の単位グループ133、135で、対応する位置の画素の少なくとも一部について電荷蓄積の制御の順序が異なる。よって、動体を撮像した場合の歪をより分散させて画像上で目立たなくすることができる。
According to the embodiment shown in FIG. 8, in the plurality of
図9は、他の画素170の等価回路を示す。図9において図3の画素150と同じ構成については同じ参照番号を付して説明を省略する。なお、出力配線308には図3の例と同様に、負荷電流源が接続されるが図示を省略した。
FIG. 9 shows an equivalent circuit of another
画素170は、転送配線302と転送トランジスタ152のゲートとの間に行選択トランジスタ171および列選択トランジスタ172が設けられている。行選択トランジスタ171のゲートは行選択配線391に接続されており、列選択トランジスタ172のゲートは列選択配線392に接続されている。当該行選択配線391には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線392には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。
The
上記構成によれば、行選択配線391と列選択配線392とにオン信号が付加された場合に当該配線で特定される画素170の転送トランジスタ152をオンにすることができる。これにより、画素単位で転送トランジスタのオンオフを制御することができる。
According to the above configuration, when an on signal is added to the
さらに、画素170には、画素150の一個の選択トランジスタ158に代えて、行選択トランジスタ174および列選択トランジスタ175が設けられている。行選択トランジスタ174のゲートは行選択配線394に接続されており、列選択トランジスタ175のゲートは列選択配線395に接続されている。当該行選択配線394には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線395には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。
Further, the
上記構成によれば、行選択配線394と列選択配線395とにオン信号が付加された場合に当該配線で特定される画素170の画素信号を出力配線308に出力することができる。これにより、画素150のように選択トランジスタ158と一対一に対応した選択配線306よりも、配線数を減らすことができる。
According to the above configuration, when an on signal is added to the
画素170には、画素150の一個のリセットトランジスタ154に代えて、行選択トランジスタ176および列選択トランジスタ177が設けられている。行選択トランジスタ176のゲートは行選択配線396に接続されており、列選択トランジスタ177のゲートは列選択配線397に接続されている。当該行選択配線396には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線397には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。
The
上記構成によれば、行選択配線396と列選択配線397とにオン信号が付加された場合に当該配線で特定される画素170のリセットを実行することができる。これにより、画素単位でリセットを制御することができる。
According to the above configuration, when an on signal is added to the
なお、転送トランジスタ152に対する行選択配線391および列選択配線392と、リセットのための行選択配線396および列選択配線397と、出力配線308に対する行選択配線394および列選択配線395とは組で用いられなくてよい。いずれかに対して画素150の構成を用いてよい。また、転送と出力を同時に行うことがない場合には、行選択配線391、394を一本にして転送と出力とで共通に用いるとともに、列選択配線392、395も一本にして転送と出力とで共通に用いてもよい。
The
上記実施形態にはいずれも、電源配線304は単位グループ133で共通である。これに加えて、電源配線304は複数の単位グループ131間で共通であってもよい。
In all of the above embodiments, the
図10は、他の駆動部522を有する撮像装置500の構成を示すブロック図である。図10の撮像装置500において図5の撮像装置500と同じ構成については同じ参照番号を付して説明を省略する。
FIG. 10 is a block diagram showing a configuration of an
駆動部522は、図5の駆動部502の順序テーブル516に代えて、乱数発生部518を有する。乱数発生部518は、システム制御部501からの指示により疑似乱数を発生させる。順序設定部514は、乱数発生部518により発生した疑似乱数に基づいて単位グループ133に含まれる各画素A等を制御する順序を設定する。
The
疑似乱数が示す数値と画素の二次元的な位置とを予め対応付けておくことにより、順序設定部514は、乱数発生部518により発生した疑似乱数で示される画素を制御する。これにより、疑似乱数を用いて、単位グループのそれぞれに含まれる互いに隣接する少なくとも2つの画素が連続して選択されない順序で各画素が制御される。
By associating the numerical value indicated by the pseudo-random number with the two-dimensional position of the pixel in advance, the
これに代えて、またはこれに加えて、順序設定部514は、図6に示した順序テーブル516において複数の順序のいずれを用いるかを、乱数発生部518により発生した疑似乱数を用いて決定してもよい。
Alternatively or additionally, the
以上、本実施形態によれば、単位グループ内において互いに隣接する少なくとも2つの画素が連続して選択されない順序で画素信号が出力されるので、動体を撮像した場合の歪を分散させて画像上で目立たなくすることができる。 As described above, according to the present embodiment, since the pixel signals are output in the order in which at least two pixels adjacent to each other in the unit group are not continuously selected, the distortion when the moving object is imaged is dispersed and displayed on the image. It can be made inconspicuous.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that the form with such changes or improvements may be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operation, procedure, step, and step in the apparatus, system, program, and method shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.
100 撮像素子、101 マイクロレンズ、102 カラーフィルタ、103 パッシベーション膜、104 PD、105 トランジスタ、106 PD層、107 配線、108 配線層、109 バンプ、110 TSV、111 信号処理チップ、112 メモリチップ、113 撮像チップ、131 単位グループ、133 単位グループ、135 単位グループ、150 画素、152 転送トランジスタ、154 リセットトランジスタ、156 増幅トランジスタ、158 選択トランジスタ、170 画素、171 行選択トランジスタ、172 列選択トランジスタ、174 行選択トランジスタ、175 列選択トランジスタ、176 行選択トランジスタ、177 列選択トランジスタ、300 リセット配線、302 転送配線、304 電源配線、306 選択配線、308 出力配線、309 負荷電流源、310 リセット配線、312 転送配線、316 選択配線、320 リセット配線、322 転送配線、326 選択配線、330 出力配線、391 行選択配線、392 列選択配線、394 行選択配線、395 列選択配線、396 行選択配線、397 列選択配線、411 マルチプレクサ、412 信号処理回路、413 デマルチプレクサ、414 画素メモリ、415 演算回路、500 撮像装置、520 撮影レンズ、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、511 画像処理部、512 演算部、514 順序設定部、516 順序テーブル、518 乱数発生部、522 駆動部 100 Imaging element, 101 Microlens, 102 Color filter, 103 Passion film, 104 PD, 105 Transistor, 106 PD layer, 107 wiring, 108 wiring layer, 109 bump, 110 TSV, 111 signal processing chip, 112 memory chip, 113 imaging Chip, 131 unit group, 133 unit group, 135 unit group, 150 pixels, 152 transfer transistor, 154 reset transistor, 156 amplification transistor, 158 selection transistor, 170 pixels, 171 row selection transistor, 172 column selection transistor, 174 row selection transistor , 175-column selection transistor, 176-row selection transistor, 177-column selection transistor, 300 reset wiring, 302 transfer wiring, 304 power supply wiring, 306 selection wiring, 308 output wiring, 309 load current source, 310 reset wiring, 312 transfer wiring, 316. Selective wiring, 320 reset wiring, 322 transfer wiring, 326 selective wiring, 330 output wiring, 391 row selective wiring, 392 column selective wiring, 394 row selective wiring, 395 column selective wiring, 396 row selective wiring, 397 column selective wiring, 411 Multiplexer, 412 signal processing circuit, 413 demultiplexer, 414 pixel memory, 415 arithmetic circuit, 500 image pickup device, 520 shooting lens, 501 system control unit, 502 drive unit, 503 photometric unit, 504 work memory, 505 recording unit, 506 display. 511 Image processing unit, 512 calculation unit, 514 order setting unit, 516 order table, 518 random number generator unit, 522 drive unit
Claims (30)
前記複数の光電変換部のうち、前記画素領域の第1領域に配置される複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち、前記画素領域の第2領域に配置される複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、
前記第2領域は、前記画素領域において前記第1領域から前記行方向側の位置に配置される撮像装置。 An image sensor having a pixel region in which a plurality of photoelectric conversion units that convert light into electric charges are arranged side by side in the row direction and the column direction, respectively .
Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of first photoelectric conversion units arranged in the first region of the pixel region are transferred from the plurality of first photoelectric conversion units, respectively. Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of second photoelectric conversion units arranged in the second region of the pixel region are transferred from the plurality of second photoelectric conversion units is the order. It is equipped with a control unit that controls the order so that it is in a different order.
The second region is an image pickup apparatus arranged at a position on the row direction side from the first region in the pixel region .
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units, and the second of the plurality of photoelectric conversion units. A control unit that controls the charges converted by the photoelectric conversion units so that the charges are transferred from the plurality of second photoelectric conversion units in a different order from each other is provided.
前記複数の第1光電変換部は、行方向にそれぞれ並んで配置され、The plurality of first photoelectric conversion units are arranged side by side in the row direction.
前記制御部は、前記複数の第1光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する撮像装置。The control unit controls the imaging so that the charges converted by the two photoelectric conversion units arranged next to each other in the row direction are not transferred in a continuous order among the plurality of first photoelectric conversion units. Device.
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units, and the second of the plurality of photoelectric conversion units. A control unit that controls the charges converted by the photoelectric conversion units so that the charges are transferred from the plurality of second photoelectric conversion units in a different order from each other is provided.
前記複数の第1光電変換部は、列方向にそれぞれ並んで配置され、The plurality of first photoelectric conversion units are arranged side by side in the column direction, respectively.
前記制御部は、前記複数の第1光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する撮像装置。The control unit controls the imaging so that the charges converted by the two photoelectric conversion units arranged next to each other in the column direction are not transferred in a continuous order among the plurality of first photoelectric conversion units. Device.
前記第2信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有する請求項12に記載の撮像装置。 The first signal processing circuit has a circuit for converting an analog signal into a digital signal.
The imaging device according to claim 12 , wherein the second signal processing circuit includes a circuit for converting an analog signal into a digital signal.
前記複数の光電変換部のうち、前記画素領域の第1領域に配置される複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち、前記画素領域の第2領域に配置される複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記第2領域は、前記画素領域において前記第1領域から前記行方向側の位置に配置される撮像素子。 An image sensor having a pixel region in which a plurality of photoelectric conversion units that convert light into electric charges are arranged side by side in the row direction and the column direction, respectively .
Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of first photoelectric conversion units arranged in the first region of the pixel region are transferred from the plurality of first photoelectric conversion units is the order. Of the plurality of photoelectric conversion units, what is the order in which the charges converted by the plurality of second photoelectric conversion units arranged in the second region of the pixel region are transferred from the plurality of second photoelectric conversion units. Different,
The second region is an image pickup device arranged at a position on the row direction side from the first region in the pixel region .
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記複数の第1光電変換部は、行方向にそれぞれ並んで配置され、
前記複数の第1光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない撮像素子。 An image sensor equipped with a plurality of photoelectric conversion units that convert light into electric charges.
The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units is the order in which the charges are transferred from the plurality of second photoelectric conversion units. The order in which the electric charges converted by the photoelectric conversion units are transferred from the plurality of second photoelectric conversion units is different.
The plurality of first photoelectric conversion units are arranged side by side in the row direction.
Of the plurality of first photoelectric conversion units, the two photoelectric conversion units arranged side by side in the row direction are image pickup devices in which the converted charges are not transferred in a continuous order.
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記複数の第1光電変換部は、列方向にそれぞれ並んで配置され、
前記複数の第1光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない撮像素子。 An image sensor equipped with a plurality of photoelectric conversion units that convert light into electric charges.
The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units is the order in which the charges are transferred from the plurality of second photoelectric conversion units. The order in which the electric charges converted by the photoelectric conversion units are transferred from the plurality of second photoelectric conversion units is different.
The plurality of first photoelectric conversion units are arranged side by side in the column direction, respectively.
Of the plurality of first photoelectric conversion units, the two photoelectric conversion units arranged side by side in the column direction are image pickup devices in which the converted charges are not transferred in a continuous order.
前記信号処理部は、第2半導体チップに配置される請求項23または請求項24に記載の撮像素子。 The plurality of photoelectric conversion units are arranged on the first semiconductor chip, and the plurality of photoelectric conversion units are arranged on the first semiconductor chip.
The image pickup device according to claim 23 or 24 , wherein the signal processing unit is arranged on the second semiconductor chip.
前記第2光電変換部から転送された電荷に基づく信号に信号処理を行う第2信号処理回路と、
を備える請求項16から請求項22のいずれか一項に記載の撮像素子。 A first signal processing circuit that performs signal processing on a signal based on the charge transferred from the first photoelectric conversion unit, and
A second signal processing circuit that performs signal processing on the signal based on the charge transferred from the second photoelectric conversion unit, and
The image pickup device according to any one of claims 16 to 22 .
前記第2信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有する請求項27に記載の撮像素子。 The first signal processing circuit has a circuit for converting an analog signal into a digital signal.
The image pickup element according to claim 27 , wherein the second signal processing circuit includes a circuit for converting an analog signal into a digital signal.
前記第1信号処理回路および前記第2信号処理回路は、第2半導体チップに配置される請求項27または請求項28に記載の撮像素子。 The plurality of photoelectric conversion units are arranged on the first semiconductor chip, and the plurality of photoelectric conversion units are arranged on the first semiconductor chip.
The image pickup element according to claim 27 or 28 , wherein the first signal processing circuit and the second signal processing circuit are arranged on a second semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019197908A JP7070528B2 (en) | 2019-10-30 | 2019-10-30 | Image pickup device and image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019197908A JP7070528B2 (en) | 2019-10-30 | 2019-10-30 | Image pickup device and image sensor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017091487A Division JP6767306B2 (en) | 2017-05-01 | 2017-05-01 | Imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020025327A JP2020025327A (en) | 2020-02-13 |
JP7070528B2 true JP7070528B2 (en) | 2022-05-18 |
Family
ID=69619527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019197908A Active JP7070528B2 (en) | 2019-10-30 | 2019-10-30 | Image pickup device and image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7070528B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000184282A (en) | 1998-12-15 | 2000-06-30 | Canon Inc | Image pickup device, drive method for the image pickup device, image processing method, information recording medium and image processing system |
JP2006217108A (en) | 2005-02-02 | 2006-08-17 | Sanyo Electric Co Ltd | Electronic camera |
WO2006129762A1 (en) | 2005-06-02 | 2006-12-07 | Sony Corporation | Semiconductor image sensor module and method for manufacturing same |
JP2010098516A (en) | 2008-10-16 | 2010-04-30 | Sony Corp | Imaging element and control method thereof, and camera |
-
2019
- 2019-10-30 JP JP2019197908A patent/JP7070528B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000184282A (en) | 1998-12-15 | 2000-06-30 | Canon Inc | Image pickup device, drive method for the image pickup device, image processing method, information recording medium and image processing system |
JP2006217108A (en) | 2005-02-02 | 2006-08-17 | Sanyo Electric Co Ltd | Electronic camera |
WO2006129762A1 (en) | 2005-06-02 | 2006-12-07 | Sony Corporation | Semiconductor image sensor module and method for manufacturing same |
JP2010098516A (en) | 2008-10-16 | 2010-04-30 | Sony Corp | Imaging element and control method thereof, and camera |
Also Published As
Publication number | Publication date |
---|---|
JP2020025327A (en) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7359166B2 (en) | Image sensor and electronic equipment | |
JP6977756B2 (en) | Image sensor and image sensor | |
JP6119117B2 (en) | Electronics | |
JP6136103B2 (en) | Imaging device, imaging device, and readout method. | |
JP7070528B2 (en) | Image pickup device and image sensor | |
JP6767306B2 (en) | Imaging device | |
JP2020102879A (en) | Imaging device | |
JP6916418B2 (en) | Imaging device | |
JP6998693B2 (en) | Image sensor and image sensor | |
JP2020115696A (en) | Imaging element and imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7070528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |