JP7070528B2 - Image pickup device and image sensor - Google Patents

Image pickup device and image sensor Download PDF

Info

Publication number
JP7070528B2
JP7070528B2 JP2019197908A JP2019197908A JP7070528B2 JP 7070528 B2 JP7070528 B2 JP 7070528B2 JP 2019197908 A JP2019197908 A JP 2019197908A JP 2019197908 A JP2019197908 A JP 2019197908A JP 7070528 B2 JP7070528 B2 JP 7070528B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion units
image pickup
order
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019197908A
Other languages
Japanese (ja)
Other versions
JP2020025327A (en
Inventor
史郎 綱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2019197908A priority Critical patent/JP7070528B2/en
Publication of JP2020025327A publication Critical patent/JP2020025327A/en
Application granted granted Critical
Publication of JP7070528B2 publication Critical patent/JP7070528B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像素子および撮像装置に関する。 The present invention relates to an image pickup device and an image pickup apparatus.

裏面照射型撮像チップと信号処理チップが、複数画素をまとめたセル単位ごとにマイクロバンプを介して接続された撮像ユニットが知られている。
[先行技術文献]
[特許文献]
[特許文献1]特開2006-49361号公報
An image pickup unit in which a back-illuminated image pickup chip and a signal processing chip are connected via microbumps for each cell in which a plurality of pixels are put together is known.
[Prior Art Document]
[Patent Document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2006-49361

上記撮像ユニットにあって、電荷の蓄積時間の制御および画素信号の読み出しの制御はセルごとに行われている。しかしながら、高解像度の要求に伴ってセルに含まれる画素の数を多くした場合には、セル内では行ごとに画素を制御するいわゆるローリングシャッタ方式となるので、動体を撮像したときの歪がセル単位で現れるという課題がある。 In the image pickup unit, control of charge accumulation time and control of pixel signal readout are performed for each cell. However, when the number of pixels included in the cell is increased due to the demand for high resolution, the so-called rolling shutter method is used in which the pixels are controlled row by row in the cell, so that the distortion when an image of a moving object is imaged is the cell. There is a problem that it appears in units.

本発明の第1の態様においては、撮像装置であって、第1領域において配置され、光を電荷に変換する複数の第1光電変換部と、前記第1領域から行方向側の第2領域において配置され、光を電荷に変換する複数の第2光電変換部と、を有する撮像素子と、前記複数の第1光電変換部においてそれぞれ電荷が転送される順序と、前記複数の第2光電変換部においてそれぞれ電荷が転送される順序と、が異なる順序となるように制御する制御部と、を備える。 In the first aspect of the present invention, the image pickup device is a plurality of first photoelectric conversion units arranged in the first region and converting light into electric charges, and a second region on the row direction side from the first region. An image sensor having a plurality of second photoelectric conversion units arranged in the above and converting light into electric charges, an order in which charges are transferred in the plurality of first photoelectric conversion units, and the plurality of second photoelectric conversion units. Each unit includes a control unit that controls the order in which charges are transferred and the order in which the charges are transferred.

本発明の第2の態様においては、撮像素子であって、第1領域において配置され、光を電荷に変換する複数の第1光電変換部と、前記第1領域から行方向側の第2領域において配置され、光を電荷に変換する複数の第2光電変換部と、を備え、前記複数の第1光電変換部においてそれぞれ電荷が転送される順序は、前記複数の第2光電変換部においてそれぞれ電荷が転送される順序とは異なる。 In the second aspect of the present invention, the image pickup device is a plurality of first photoelectric conversion units arranged in the first region and converting light into electric charges, and a second region on the row direction side from the first region. A plurality of second photoelectric conversion units, which are arranged in the above and convert light into charges, are provided, and the order in which charges are transferred in the plurality of first photoelectric conversion units is different in the plurality of second photoelectric conversion units. The order in which the charges are transferred is different.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the necessary features of the present invention. A subcombination of these feature groups can also be an invention.

本実施形態に係る裏面照射型の撮像素子の断面図である。It is sectional drawing of the back-illuminated type image sensor which concerns on this embodiment. 撮像チップの画素配列と単位グループを説明する図である。It is a figure explaining the pixel arrangement and the unit group of an image pickup chip. 画素の等価回路図を示す。The equivalent circuit diagram of a pixel is shown. 単位グループにおける上記画素の接続関係を示す回路図である。It is a circuit diagram which shows the connection relation of the said pixel in a unit group. 本実施形態に係る撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the image pickup apparatus which concerns on this embodiment. 順序テーブルの一例である。This is an example of a sequence table. 撮像素子の機能的構成を示すブロック図である。It is a block diagram which shows the functional structure of an image pickup device. 複数の単位グループの電荷蓄積の制御の順序を示す概念図である。It is a conceptual diagram which shows the order of control of charge accumulation of a plurality of unit groups. 他の画素の等価回路を示す。The equivalent circuit of other pixels is shown. 他の駆動部を有する撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the image pickup apparatus which has another drive part.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention to which the claims are made. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.

図1は、本実施形態に係る裏面照射型の撮像素子100の断面図である。撮像素子100は、入射光に対応した画素信号を出力する撮像チップと113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111およびメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。 FIG. 1 is a cross-sectional view of a back-illuminated image sensor 100 according to the present embodiment. The image pickup device 100 includes an image pickup chip and 113 that output a pixel signal corresponding to incident light, a signal processing chip 111 that processes the pixel signal, and a memory chip 112 that stores the pixel signal. The image pickup chip 113, the signal processing chip 111, and the memory chip 112 are laminated and electrically connected to each other by a conductive bump 109 such as Cu.

なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面右方向をX軸プラス方向、Z軸およびX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。 As shown in the figure, the incident light is mainly incident in the Z-axis plus direction indicated by the white arrow. In the present embodiment, in the image pickup chip 113, the surface on the side where the incident light is incident is referred to as a back surface. Further, as shown in the coordinate axes, the right direction of the paper surface orthogonal to the Z axis is defined as the X-axis plus direction, and the Z-axis and the front direction of the paper surface orthogonal to the X-axis are defined as the Y-axis plus direction. In some of the subsequent figures, the coordinate axes are displayed so that the orientation of each figure can be understood with reference to the coordinate axes of FIG.

撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層は、配線層108の裏面側に配されている。PD層106は、二次元的に配された複数のPD(フォトダイオード)104、および、PD104に対応して設けられたトランジスタ105を有する。PD104は光電変換素子の一例である。 An example of the image pickup chip 113 is a back-illuminated MOS image sensor. The PD layer is arranged on the back surface side of the wiring layer 108. The PD layer 106 has a plurality of PDs (photodiodes) 104 arranged two-dimensionally, and a transistor 105 provided corresponding to the PD 104. PD104 is an example of a photoelectric conversion element.

PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD104およびトランジスタ105の組が一つの画素を形成する。 A color filter 102 is provided on the incident side of the incident light in the PD layer 106 via the passivation film 103. The color filter 102 has a plurality of types that transmit different wavelength regions from each other, and has a specific arrangement corresponding to each of the PD 104. The arrangement of the color filters 102 will be described later. A set of a color filter 102, a PD 104, and a transistor 105 forms one pixel.

カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD104へ向けて入射光を集光する。 A microlens 101 is provided on the incident side of the incident light in the color filter 102 corresponding to each pixel. The microlens 101 collects incident light toward the corresponding PD 104.

配線層108は、PD層106からの画素信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子および能動素子が設けられてもよい。 The wiring layer 108 has a wiring 107 that transmits a pixel signal from the PD layer 106 to the signal processing chip 111. The wiring 107 may have multiple layers, and may be provided with passive elements and active elements.

配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされて、撮像チップ113と信号処理チップ111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。 A plurality of bumps 109 are arranged on the surface of the wiring layer 108. The plurality of bumps 109 are aligned with the plurality of bumps 109 provided on the facing surfaces of the signal processing chip 111, and the image pickup chip 113 and the signal processing chip 111 are aligned by being pressurized or the like. The bumps 109 are joined together and electrically connected.

同様に、信号処理チップ111およびメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理チップ111とメモリチップ112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。 Similarly, a plurality of bumps 109 are arranged on the surfaces of the signal processing chip 111 and the memory chip 112 facing each other. These bumps 109 are aligned with each other, and the signal processing chip 111 and the memory chip 112 are pressurized, so that the aligned bumps 109 are joined to each other and electrically connected.

なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用しても良い。また、バンプ109は、例えば後述する一つの出力配線に対して一つ程度設ければ良い。したがって、バンプ109の大きさは、PD104のピッチよりも大きくても良い。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けても良い。 The bonding between the bumps 109 is not limited to Cu bump bonding by solid phase diffusion, but micro bump bonding by solder melting may be adopted. Further, for example, about one bump 109 may be provided for one output wiring described later. Therefore, the size of the bump 109 may be larger than the pitch of the PD 104. Further, in the peripheral region other than the pixel region in which the pixels are arranged, a bump larger than the bump 109 corresponding to the pixel region may be provided together.

信号処理チップ111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、撮像チップ113の周辺領域、メモリチップ112にも設けられて良い。 The signal processing chip 111 has TSVs (Through Silicon Vias) 110 that connect circuits provided on the front and back surfaces to each other. The TSV 110 is preferably provided in the peripheral region. Further, the TSV 110 may also be provided in the peripheral area of the image pickup chip 113 and the memory chip 112.

図2は、撮像チップ113の画素配列と単位グループ131を説明する図である。特に、撮像チップ113を裏面側から観察した様子を示す。画素領域には2000万個以上もの画素がマトリックス状に配列されている。図2の例においては、隣接する4画素×4画素の16画素が一つのグループを形成する。図の格子線は、隣接する画素がグループ化されて単位グループ131を形成する概念を示す。いいかえると、複数の単位グループ131が二次元的に配列されることにより、画素領域が形成される。 FIG. 2 is a diagram illustrating a pixel arrangement of the image pickup chip 113 and a unit group 131. In particular, the state in which the image pickup chip 113 is observed from the back surface side is shown. More than 20 million pixels are arranged in a matrix in the pixel area. In the example of FIG. 2, 16 pixels of adjacent 4 pixels × 4 pixels form one group. The grid lines in the figure show the concept that adjacent pixels are grouped to form a unit group 131. In other words, a pixel region is formed by arranging a plurality of unit groups 131 two-dimensionally.

画素領域の部分拡大図に示すように、単位グループ131は、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素から成るいわゆるベイヤー配列を、上下左右に4つ内包する。緑色画素Gb、Grは、カラーフィルタ102として緑色フィルタを有し、入射光のうち緑色波長帯の光を受光する。同様に、青色画素Bは、カラーフィルタ102として青色フィルタを有し、青色波長帯の光を受光し、赤色画素Rは、カラーフィルタ102として赤色フィルタを有し、赤色波長帯の光を受光する。 As shown in the partially enlarged view of the pixel region, the unit group 131 includes four so-called Bayer arrays including four pixels of green pixels Gb, Gr, blue pixels B, and red pixels R in the vertical and horizontal directions. The green pixels Gb and Gr have a green filter as a color filter 102, and receive light in the green wavelength band among the incident light. Similarly, the blue pixel B has a blue filter as a color filter 102 and receives light in the blue wavelength band, and the red pixel R has a red filter as the color filter 102 and receives light in the red wavelength band. ..

図3は、画素150の等価回路図を示す。上記複数の画素150の各々は、上記PD104、転送トランジスタ152、リセットトランジスタ154、増幅トランジスタ156および選択トランジスタ158を有する。これらのトランジスタの少なくとも一部は図1のトランジスタ105に対応する。さらに、画素150には、リセットトランジスタ154のオン信号が供給されるリセット配線300、転送トランジスタ152のオン信号が供給される転送配線302、電源Vddから電力の供給を受ける電源配線304、選択トランジスタ158のオン信号が供給される選択配線306、および、画素信号を出力する出力配線308が配される。 FIG. 3 shows an equivalent circuit diagram of the pixel 150. Each of the plurality of pixels 150 has the PD 104, the transfer transistor 152, the reset transistor 154, the amplification transistor 156, and the selection transistor 158. At least some of these transistors correspond to the transistor 105 in FIG. Further, the pixel 150 includes a reset wiring 300 to which an on signal of the reset transistor 154 is supplied, a transfer wiring 302 to which an on signal of the transfer transistor 152 is supplied, a power supply wiring 304 to receive power from the power supply Vdd, and a selection transistor 158. The selection wiring 306 to which the ON signal of the above is supplied and the output wiring 308 to output the pixel signal are arranged.

転送トランジスタ152のソース、ゲート、ドレインはそれぞれ、PD104の一端、転送配線302、増幅トランジスタ156のゲートに接続される。リセットトランジスタ154のドレインは電源配線304に接続され、ソースは増幅トランジスタ156のゲートに接続される。転送トランジスタ152のドレインとリセットトランジスタ154のソース間は、いわゆるフローティングディフュージョンFDを形成する。 The source, gate, and drain of the transfer transistor 152 are connected to one end of the PD 104, the transfer wiring 302, and the gate of the amplification transistor 156, respectively. The drain of the reset transistor 154 is connected to the power supply wiring 304 and the source is connected to the gate of the amplification transistor 156. A so-called floating diffusion FD is formed between the drain of the transfer transistor 152 and the source of the reset transistor 154.

増幅トランジスタ156のドレインは電源配線304に接続され、ソースは選択トランジスタ158のドレインに接続される。選択トランジスタ158のゲートは選択配線306に接続され、ソースは出力配線308に接続されている。負荷電流源309は、出力配線308に電流を供給する。すなわち、選択トランジスタ158に対する出力配線308は、ソースフォロアにより形成される。なお、負荷電流源309は、撮像チップ113側に設けても良いし、信号処理チップ111側に設けても良い。 The drain of the amplification transistor 156 is connected to the power supply wiring 304 and the source is connected to the drain of the selection transistor 158. The gate of the selection transistor 158 is connected to the selection wiring 306 and the source is connected to the output wiring 308. The load current source 309 supplies current to the output wiring 308. That is, the output wiring 308 for the selection transistor 158 is formed by the source follower. The load current source 309 may be provided on the image pickup chip 113 side or the signal processing chip 111 side.

ここで、電荷の蓄積開始から蓄積終了後の画素出力までの流れを説明する。リセット配線300を通じてリセットパルスがリセットトランジスタ154に印加され、同時に転送配線302を通じて転送パルスが転送トランジスタ152に印加されると、PD104およびフローティングディフュージョンFDの電位はリセットされる。 Here, the flow from the start of charge accumulation to the pixel output after the end of accumulation will be described. When a reset pulse is applied to the reset transistor 154 through the reset wiring 300 and at the same time a transfer pulse is applied to the transfer transistor 152 through the transfer wiring 302, the potentials of the PD 104 and the floating diffusion FD are reset.

PD104は、転送パルスの印加が解除されると、受光する入射光に応じた電荷を蓄積する。その後、リセットパルスが印加されていない状態で再び転送パルスが印加されると、蓄積された電荷はフローティングディフュージョンFDへ転送され、フローティングディフュージョンFDの電位は、リセット電位から電荷蓄積後の信号電位になる。そして、選択配線306を通じて選択パルスが選択トランジスタ158に印加されると、フローティングディフュージョンFDの信号電位の変動が、増幅トランジスタ156および選択トランジスタ158を介して出力配線308に伝わる。これにより、リセット電位と信号電位とに対応する画素信号は、単位画素から出力配線308に出力される。 When the application of the transfer pulse is released, the PD 104 accumulates an electric charge corresponding to the incident light received. After that, when the transfer pulse is applied again without the reset pulse being applied, the accumulated charge is transferred to the floating diffusion FD, and the potential of the floating diffusion FD changes from the reset potential to the signal potential after charge accumulation. .. Then, when the selection pulse is applied to the selection transistor 158 through the selection wiring 306, the fluctuation of the signal potential of the floating diffusion FD is transmitted to the output wiring 308 via the amplification transistor 156 and the selection transistor 158. As a result, the pixel signal corresponding to the reset potential and the signal potential is output from the unit pixel to the output wiring 308.

図4は、単位グループ133における上記画素150の接続関係を示す回路図である。なお、図面を見やすくする目的で各トランジスタの参照番号を省略したが、図4の各画素の各トランジスタは、図3の画素150における対応する位置に配された各トランジスタと同じ構成および機能を有する。 FIG. 4 is a circuit diagram showing the connection relationship of the pixels 150 in the unit group 133. Although the reference numbers of the respective transistors are omitted for the purpose of making the drawings easier to see, each transistor of each pixel in FIG. 4 has the same configuration and function as each transistor arranged at the corresponding position in the pixel 150 of FIG. ..

図4の単位グループ133は、隣接する3画素×3画素の9画素により形成される。なお、単位グループ133に含まれる画素の数はこれに限られない。単位グループ133の二次元的な位置を画素A等で示し、当該画素A等を制御する順序を(1)等で示す。 The unit group 133 of FIG. 4 is formed by 9 pixels of adjacent 3 pixels × 3 pixels. The number of pixels included in the unit group 133 is not limited to this. The two-dimensional position of the unit group 133 is indicated by pixel A or the like, and the order in which the pixel A or the like is controlled is indicated by (1) or the like.

単位グループ133に含まれる画素のリセットトランジスタは画素ごとに個別にオンオフされる。図4に示す例において、画素Aのリセットトランジスタをオンオフするリセット配線300が設けられており、画素Bのリセットトランジスタをオンオフするリセット配線310が、上記リセット配線300とは別個に設けられている。同様に画素Cのリセットトランジスタをオンオフするリセット配線320が、上記リセット配線300、310とは別個に設けられている。他の画素DからIに対しても、それぞれのリセットトランジスタをオンオフする専用線路が配されている。 The pixel reset transistors included in the unit group 133 are individually turned on and off for each pixel. In the example shown in FIG. 4, a reset wiring 300 for turning on / off the reset transistor of the pixel A is provided, and a reset wiring 310 for turning on / off the reset transistor of the pixel B is provided separately from the reset wiring 300. Similarly, the reset wiring 320 for turning on and off the reset transistor of the pixel C is provided separately from the reset wirings 300 and 310. Dedicated lines for turning on and off each reset transistor are also arranged for the other pixels D to I.

単位グループ133に含まれる画素の転送トランジスタも画素ごとに個別にオンオフされる。図4に示す例において、画素Aの転送トランジスタをオンオフする転送配線302、画素Bの転送トランジスタをオンオフする転送配線312、画素Cの転送トランジスタをオンオフする転送配線322が、別個に設けられている。他の画素DからIに対しても、それぞれの転送トランジスタを選択する専用線路が配されている。 The transfer transistors of the pixels included in the unit group 133 are also turned on and off individually for each pixel. In the example shown in FIG. 4, the transfer wiring 302 for turning on / off the transfer transistor of pixel A, the transfer wiring 312 for turning on / off the transfer transistor of pixel B, and the transfer wiring 322 for turning on / off the transfer transistor of pixel C are separately provided. .. A dedicated line for selecting each transfer transistor is also arranged for the other pixels D to I.

単位グループ133に含まれる画素の選択トランジスタも画素ごとに個別にオンオフされる。図4に示す例において、画素Aの選択トランジスタをオンオフする選択配線306、画素Bの選択トランジスタをオンオフする選択配線316、画素Cの選択トランジスタをオンオフする選択配線326が、別個に設けられている。他の画素DからIに対しても、それぞれの選択トランジスタを選択する専用線路が配されている。 The pixel selection transistors included in the unit group 133 are also turned on and off individually for each pixel. In the example shown in FIG. 4, the selection wiring 306 for turning on / off the selection transistor of pixel A, the selection wiring 316 for turning on / off the selection transistor of pixel B, and the selection wiring 326 for turning on / off the selection transistor of pixel C are separately provided. .. A dedicated line for selecting each selection transistor is also arranged for the other pixels D to I.

なお、電源配線304は、単位グループ133に含まる各画素AからIで共通に接続されている。同様に、出力配線308は、単位グループ133に含まる各画素AからIで共通に接続されている。さらに、電源配線304は複数の単位グループ間で共通に接続されるが、出力配線308は単位グループごとに設けられる。 The power supply wiring 304 is commonly connected by pixels A to I included in the unit group 133. Similarly, the output wiring 308 is commonly connected by pixels A to I included in the unit group 133. Further, the power supply wiring 304 is commonly connected among the plurality of unit groups, but the output wiring 308 is provided for each unit group.

単位グループ133のリセットトランジスタおよび転送トランジスタを個別にオンオフすることにより、単位グループ133に含まれる各画素AからIに対して独立して、電荷の蓄積開始時間、蓄積終了時間、転送タイミングを含む電荷蓄積を制御することができる。また、単位グループ133の選択トランジスタを個別にオンオフすることにより、各画素AからIの画素信号を共通の出力配線308を介して出力することができる。 By turning on / off the reset transistor and the transfer transistor of the unit group 133 individually, the charge including the charge accumulation start time, the accumulation end time, and the transfer timing is independently for each pixel A to I included in the unit group 133. Accumulation can be controlled. Further, by turning on and off the selection transistors of the unit group 133 individually, the pixel signals of the pixels A to I can be output via the common output wiring 308.

ここで単位グループ133に含まれる各画素AからIについて、行および列に対して規則的な順序で電荷蓄積を制御する、いわゆるローリングシャッタ方式がある。ローリングシャッタ方式では行ごとに画素を選択してから列を指定するので、図4の例において「ABCDEFGHI」の順序で画素信号が出力される。しかし、ローリングシャッタ方式では動体を撮像した場合に、単位グループ133内の画素について当該動体が斜めに歪んだ画像が生成される。 Here, there is a so-called rolling shutter method in which charge accumulation is controlled in a regular order for rows and columns for each pixel A to I included in the unit group 133. In the rolling shutter method, since the pixels are selected for each row and then the columns are specified, the pixel signals are output in the order of "ABCDEFGHI" in the example of FIG. However, in the rolling shutter method, when a moving object is imaged, an image in which the moving object is obliquely distorted is generated for the pixels in the unit group 133.

これに対し、本実施形態は、上記ローリングシャッタ方式とは異なる順序として、互いに隣接する少なくとも2つの画素が連続して選択されない順序で画素信号が出力される。図4に示す例において、「AICGFDHBE」の順序で画素信号が出力される。これにより動体を撮像した場合の歪を分散させて画像上で目立たなくすることができる。 On the other hand, in the present embodiment, pixel signals are output in an order different from the rolling shutter method, in which at least two pixels adjacent to each other are not continuously selected. In the example shown in FIG. 4, pixel signals are output in the order of "AICGFDHBE". As a result, it is possible to disperse the distortion when the moving object is imaged and make it inconspicuous on the image.

図5は、本実施形態に係る撮像装置500の構成を示すブロック図である。撮像装置500は、撮影光学系としての撮影レンズ520を備え、撮影レンズ520は、光軸OAに沿って入射する被写体光束を撮像素子100へ導く。撮影レンズ520は、撮像装置500に対して着脱できる交換式レンズであっても構わない。撮像装置500は、撮像素子100、システム制御部501、駆動部502、測光部503、ワークメモリ504、記録部505、および表示部506を主に備える。 FIG. 5 is a block diagram showing the configuration of the image pickup apparatus 500 according to the present embodiment. The image pickup device 500 includes a photographing lens 520 as a photographing optical system, and the photographing lens 520 guides a subject light flux incident along the optical axis OA to the image pickup element 100. The photographing lens 520 may be an interchangeable lens that can be attached to and detached from the image pickup apparatus 500. The image pickup device 500 mainly includes an image pickup element 100, a system control unit 501, a drive unit 502, a photometric unit 503, a work memory 504, a recording unit 505, and a display unit 506.

撮影レンズ520は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図5では瞳近傍に配置された仮想的な1枚のレンズで代表して表している。駆動部502は、システム制御部501からの指示に従って撮像素子100のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。この意味において駆動部502は、撮像素子100に対して電荷蓄積を実行させて画素信号を出力させる撮像素子制御部の機能を担うと言える。駆動部502は、撮像素子100と組み合わされて撮像ユニットを形成する。駆動部502を形成する制御回路は、チップ化されて、撮像素子100に積層されても良い。 The photographing lens 520 is composed of a plurality of optical lens groups, and forms a subject light flux from the scene in the vicinity of the focal plane thereof. In addition, in FIG. 5, it is represented by one virtual lens arranged in the vicinity of the pupil. The drive unit 502 is a control circuit that executes charge accumulation control such as timing control and region control of the image pickup device 100 according to instructions from the system control unit 501. In this sense, it can be said that the drive unit 502 has a function of an image sensor control unit that causes the image sensor 100 to accumulate charges and output a pixel signal. The drive unit 502 is combined with the image pickup device 100 to form an image pickup unit. The control circuit forming the drive unit 502 may be chipped and laminated on the image pickup device 100.

撮像素子100は、画素信号をシステム制御部501の画像処理部511へ引き渡す。画像処理部511は、ワークメモリ504をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部505に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部506に表示される。 The image sensor 100 passes the pixel signal to the image processing unit 511 of the system control unit 501. The image processing unit 511 performs various image processing using the work memory 504 as a workspace to generate image data. For example, when generating image data in JPEG file format, a compression process is executed after performing a white balance process, a gamma process, or the like. The generated image data is recorded in the recording unit 505, converted into a display signal, and displayed on the display unit 506 for a preset time.

測光部503は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部503は、例えば100万画素程度のAEセンサを含む。システム制御部501の演算部512は、測光部503の出力を受けてシーンの領域ごとの輝度を算出する。演算部512は、算出した輝度分布に従ってシャッタ速度、絞り値、ISO感度を決定する。なお、上記AEセンサに用いられる画素を撮像素子100内に設けてもよく、この場合には当該撮像素子100とは別個の測光部503を設けなくてもよい。 The photometric unit 503 detects the luminance distribution of the scene prior to a series of shooting sequences that generate image data. The photometric unit 503 includes, for example, an AE sensor having about 1 million pixels. The calculation unit 512 of the system control unit 501 receives the output of the photometric unit 503 and calculates the brightness for each area of the scene. The calculation unit 512 determines the shutter speed, the aperture value, and the ISO sensitivity according to the calculated luminance distribution. The pixels used in the AE sensor may be provided in the image sensor 100, and in this case, the photometric unit 503 separate from the image sensor 100 may not be provided.

上記駆動部502は、順序設定部514と順序テーブル516とを有する。順序設定部514は、システム制御部501から撮像素子100の撮像の指示を受けた場合に、順序テーブル516を参照して、単位グループ133に含まれる各画素A等を制御する順序を設定する。 The drive unit 502 has an order setting unit 514 and an order table 516. When the order setting unit 514 receives an instruction for imaging of the image pickup device 100 from the system control unit 501, the order setting unit 514 sets an order for controlling each pixel A or the like included in the unit group 133 with reference to the order table 516.

図6は順序テーブル516の一例である。順序テーブル516は、画素を制御する順序に対応付けて画素の位置を識別する情報が格納されている。図6の例においては、図4の単位グループ133に対応して画素の位置を識別する情報AからIが順序に対応付けて格納されている。 FIG. 6 is an example of the sequence table 516. The order table 516 stores information for identifying the position of the pixel in association with the order in which the pixel is controlled. In the example of FIG. 6, the information A to I for identifying the pixel positions is stored in order corresponding to the unit group 133 of FIG.

当該順序は、単位グループ内の互いに隣接する少なくとも2つの画素が選択されない順序を含む。例えば、順序1において、画素A、画素I、画素Cの順序を含む。画素Aは単位グループ133において1行1列目に配されており、画素Iは3行3列目に配されており、画素Cは1行3列目に配されている。よって、画素Aの次に画素Bも画素Dも選択されていない。また、画素A、画素I、画素Cの順序は、少なくとも行を行き来する順序となっている。さらに当該順序は、同一の行または列が連続的に並ばない方が好ましい。 The order includes an order in which at least two adjacent pixels in a unit group are not selected. For example, in order 1, the order of pixel A, pixel I, and pixel C is included. Pixels A are arranged in the 1st row and 1st column in the unit group 133, pixel I is arranged in the 3rd row and 3rd column, and pixel C is arranged in the 1st row and 3rd column. Therefore, neither pixel B nor pixel D is selected next to pixel A. Further, the order of the pixel A, the pixel I, and the pixel C is at least the order of going back and forth between the rows. Further, it is preferable that the same row or column is not continuously arranged in the order.

なお、順序1において画素Aの次に画素Iが制御されるが、いずれの画素もいずれかの順番では制御される。このように、順序テーブル516の順序はいわゆる間引き読出しとは異なるが、間引き読み出しの場合に適用してもよい。この場合に例えば、画素の半分を読み出す間引きの場合に、1番目から5番目までの画素を制御してこれらから画素信号を読み出してもよい。 In order 1, pixel I is controlled next to pixel A, but any pixel is controlled in any order. As described above, the order of the order table 516 is different from the so-called thinning-out reading, but it may be applied in the case of thinning-out reading. In this case, for example, in the case of thinning out to read out half of the pixels, the first to fifth pixels may be controlled and the pixel signal may be read from them.

図7は、撮像素子100の機能的構成を示すブロック図である。アナログのマルチプレクサ411は、上記順序設定部514が順序テーブル516を参照して決定した順序で単位グループ133の各画素AからIを順番に選択して、それぞれの画素信号を出力配線308へ出力させる。 FIG. 7 is a block diagram showing a functional configuration of the image pickup device 100. The analog multiplexer 411 sequentially selects pixels A to I of the unit group 133 in the order determined by the order setting unit 514 with reference to the order table 516, and outputs each pixel signal to the output wiring 308. ..

マルチプレクサ411を介して出力された画素信号は、出力配線308を介して、相関二重サンプリング(CDS)・アナログ/デジタル(A/D)変換を行う信号処理回路412により、CDSおよびA/D変換が行われる。A/D変換によりデジタル化された画素信号は、出力配線330を介してデマルチプレクサ413に引き渡され、それぞれの画素に対応する画素メモリ414に格納される。この場合に、画素メモリ414は画素の二次元的な配列の位置に対応付けられている。 The pixel signal output via the multiplexer 411 is converted to CDS and A / D by a signal processing circuit 412 that performs correlated double sampling (CDS) analog / digital (A / D) conversion via the output wiring 308. Is done. The pixel signal digitized by the A / D conversion is passed to the demultiplexer 413 via the output wiring 330 and stored in the pixel memory 414 corresponding to each pixel. In this case, the pixel memory 414 is associated with the position of the two-dimensional array of pixels.

図7に示す例において、図6の順序テーブル516の順序1に従って、マルチプレクサ411は、単位グループ133の画素A等の電荷蓄積を制御し、画素信号を出力させる。例えばマルチプレクサ411は、1番目に画素Aの画素信号を出力させ、2番目に画素Iの画素信号を出力させる。デマルチプレクサ413は、A/D変換された画素Aの画素信号をメモリAに格納し、次にA/D変換された画素Iの画素信号をメモリIに格納する。 In the example shown in FIG. 7, according to the order 1 of the order table 516 of FIG. 6, the multiplexer 411 controls the charge accumulation of the pixel A and the like of the unit group 133 and outputs the pixel signal. For example, the multiplexer 411 outputs the pixel signal of the pixel A first and outputs the pixel signal of the pixel I second. The demultiplexer 413 stores the pixel signal of the A / D-converted pixel A in the memory A, and then stores the pixel signal of the A / D-converted pixel I in the memory I.

マルチプレクサ411は、撮像チップ113に形成される。信号処理回路412は、信号処理チップ111に形成される。デマルチプレクサ413および画素メモリ414は、メモリチップ112に形成される。 The multiplexer 411 is formed on the image pickup chip 113. The signal processing circuit 412 is formed on the signal processing chip 111. The demultiplexer 413 and the pixel memory 414 are formed on the memory chip 112.

単位グループ133に対応して出力配線308、330が設けられている。撮像素子100は撮像チップ113、信号処理チップ111およびメモリチップ112を積層しているので、これらの配線をバンプ109を用いたチップ間の電気的接続とすることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。 Output wirings 308 and 330 are provided corresponding to the unit group 133. Since the image pickup element 100 has an image pickup chip 113, a signal processing chip 111, and a memory chip 112 stacked on top of each other, by making these wirings electrical connections between the chips using bumps 109, each chip can be made larger in the plane direction. Wiring can be routed without doing anything.

演算回路415は、画素メモリ414に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路415は、信号処理チップ111に設けられても良いし、メモリチップ112に設けられても良い。なお、図では1グループ分の接続を示すが、実際にはこれらがグループごとに存在して、並列で動作する。ただし、演算回路415はグループごとに存在しなくても良く、例えば、一つの演算回路415がそれぞれのグループに対応する画素メモリ414の値を順に参照しながらシーケンシャルに処理しても良い。 The arithmetic circuit 415 processes the pixel signal stored in the pixel memory 414 and hands it over to the image processing unit in the subsequent stage. The arithmetic circuit 415 may be provided on the signal processing chip 111 or the memory chip 112. In the figure, connections for one group are shown, but in reality, these exist for each group and operate in parallel. However, the arithmetic circuit 415 does not have to exist for each group, and for example, one arithmetic circuit 415 may sequentially refer to the value of the pixel memory 414 corresponding to each group for processing.

図8は、複数の単位グループ133、135の電荷蓄積の制御の順序を示す概念図である。単位グループ133と単位グループ135とで、対応する位置の画素の少なくとも一部について電荷蓄積の制御の順序が異なる。 FIG. 8 is a conceptual diagram showing the order of control of charge accumulation of a plurality of unit groups 133 and 135. The order of control of charge accumulation is different between the unit group 133 and the unit group 135 for at least a part of the pixels at the corresponding positions.

図8に示す例において、単位グループ133の制御の順序は、図6の順序テーブル516の順序1に従って「AICGFDHBE」である。一方、単位グループ135の制御の順序は、順序テーブル516の順序2に従って「IAGCDFBHIE」である。単位グループ133の画素Aは1番目に制御されるのに対し、単位グループ133の画素Aは2番目に制御される。 In the example shown in FIG. 8, the order of control of the unit group 133 is "AICGFDHBE" according to the order 1 of the order table 516 of FIG. On the other hand, the order of control of the unit group 135 is "IAGCDFBHIE" according to the order 2 of the order table 516. The pixel A of the unit group 133 is controlled first, while the pixel A of the unit group 133 is controlled second.

図8に示す実施形態によれば、複数の単位グループ133、135で、対応する位置の画素の少なくとも一部について電荷蓄積の制御の順序が異なる。よって、動体を撮像した場合の歪をより分散させて画像上で目立たなくすることができる。 According to the embodiment shown in FIG. 8, in the plurality of unit groups 133 and 135, the order of control of charge accumulation is different for at least a part of the pixels at the corresponding positions. Therefore, it is possible to disperse the distortion when the moving object is imaged and make it inconspicuous on the image.

図9は、他の画素170の等価回路を示す。図9において図3の画素150と同じ構成については同じ参照番号を付して説明を省略する。なお、出力配線308には図3の例と同様に、負荷電流源が接続されるが図示を省略した。 FIG. 9 shows an equivalent circuit of another pixel 170. In FIG. 9, the same reference number as that of the pixel 150 in FIG. 3 is assigned and the description thereof will be omitted. A load current source is connected to the output wiring 308 as in the example of FIG. 3, but the illustration is omitted.

画素170は、転送配線302と転送トランジスタ152のゲートとの間に行選択トランジスタ171および列選択トランジスタ172が設けられている。行選択トランジスタ171のゲートは行選択配線391に接続されており、列選択トランジスタ172のゲートは列選択配線392に接続されている。当該行選択配線391には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線392には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。 The pixel 170 is provided with a row selection transistor 171 and a column selection transistor 172 between the transfer wiring 302 and the gate of the transfer transistor 152. The gate of the row selection transistor 171 is connected to the row selection wiring 391, and the gate of the column selection transistor 172 is connected to the column selection wiring 392. In the row selection wiring 391, for example, the gates of the row selection transistors of a plurality of pixels arranged in the row direction are commonly arranged with the pixel 170 in at least the unit group 133. Similarly, the column selection wiring 392 is commonly arranged with, for example, at least the gates of the pixel 170 in the unit group 133 and the column selection transistors of a plurality of pixels arranged in the column direction.

上記構成によれば、行選択配線391と列選択配線392とにオン信号が付加された場合に当該配線で特定される画素170の転送トランジスタ152をオンにすることができる。これにより、画素単位で転送トランジスタのオンオフを制御することができる。 According to the above configuration, when an on signal is added to the row selection wiring 391 and the column selection wiring 392, the transfer transistor 152 of the pixel 170 specified by the wiring can be turned on. This makes it possible to control the on / off of the transfer transistor on a pixel-by-pixel basis.

さらに、画素170には、画素150の一個の選択トランジスタ158に代えて、行選択トランジスタ174および列選択トランジスタ175が設けられている。行選択トランジスタ174のゲートは行選択配線394に接続されており、列選択トランジスタ175のゲートは列選択配線395に接続されている。当該行選択配線394には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線395には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。 Further, the pixel 170 is provided with a row selection transistor 174 and a column selection transistor 175 instead of one selection transistor 158 of the pixel 150. The gate of the row selection transistor 174 is connected to the row selection wiring 394, and the gate of the column selection transistor 175 is connected to the column selection wiring 395. In the row selection wiring 394, for example, the gates of the row selection transistors of a plurality of pixels arranged in the row direction are commonly arranged with the pixel 170 in at least the unit group 133. Similarly, in the column selection wiring 395, for example, the gates of the column selection transistors of a plurality of pixels arranged in the column direction with the pixels 170 in at least the unit group 133 are commonly arranged.

上記構成によれば、行選択配線394と列選択配線395とにオン信号が付加された場合に当該配線で特定される画素170の画素信号を出力配線308に出力することができる。これにより、画素150のように選択トランジスタ158と一対一に対応した選択配線306よりも、配線数を減らすことができる。 According to the above configuration, when an on signal is added to the row selection wiring 394 and the column selection wiring 395, the pixel signal of the pixel 170 specified by the wiring can be output to the output wiring 308. As a result, the number of wirings can be reduced as compared with the selection wiring 306 having a one-to-one correspondence with the selection transistor 158 such as the pixel 150.

画素170には、画素150の一個のリセットトランジスタ154に代えて、行選択トランジスタ176および列選択トランジスタ177が設けられている。行選択トランジスタ176のゲートは行選択配線396に接続されており、列選択トランジスタ177のゲートは列選択配線397に接続されている。当該行選択配線396には例えば少なくとも単位グループ133内における当該画素170と行方向に並んだ複数の画素の行選択トランジスタのゲートが共通に配されている。同様に、当該列選択配線397には例えば少なくとも単位グループ133内における当該画素170と列方向に並んだ複数の画素の列選択トランジスタのゲートが共通に配されている。 The pixel 170 is provided with a row selection transistor 176 and a column selection transistor 177 in place of the reset transistor 154 of the pixel 150. The gate of the row selection transistor 176 is connected to the row selection wiring 396, and the gate of the column selection transistor 177 is connected to the column selection wiring 397. In the row selection wiring 396, for example, the gates of the row selection transistors of a plurality of pixels arranged in the row direction are commonly arranged with the pixel 170 in at least the unit group 133. Similarly, in the column selection wiring 397, for example, the gate of the column selection transistor of a plurality of pixels arranged in the column direction is commonly arranged with the pixel 170 in at least the unit group 133.

上記構成によれば、行選択配線396と列選択配線397とにオン信号が付加された場合に当該配線で特定される画素170のリセットを実行することができる。これにより、画素単位でリセットを制御することができる。 According to the above configuration, when an on signal is added to the row selection wiring 396 and the column selection wiring 397, the pixel 170 specified by the wiring can be reset. This makes it possible to control the reset on a pixel-by-pixel basis.

なお、転送トランジスタ152に対する行選択配線391および列選択配線392と、リセットのための行選択配線396および列選択配線397と、出力配線308に対する行選択配線394および列選択配線395とは組で用いられなくてよい。いずれかに対して画素150の構成を用いてよい。また、転送と出力を同時に行うことがない場合には、行選択配線391、394を一本にして転送と出力とで共通に用いるとともに、列選択配線392、395も一本にして転送と出力とで共通に用いてもよい。 The row selection wiring 391 and column selection wiring 392 for the transfer transistor 152, the row selection wiring 396 and column selection wiring 397 for resetting, and the row selection wiring 394 and column selection wiring 395 for the output wiring 308 are used in combination. You don't have to. The configuration of the pixel 150 may be used for any of them. If transfer and output are not performed at the same time, the row selection wiring 391 and 394 are used in common for transfer and output, and the column selection wiring 392 and 395 are also used as one for transfer and output. It may be used in common with.

上記実施形態にはいずれも、電源配線304は単位グループ133で共通である。これに加えて、電源配線304は複数の単位グループ131間で共通であってもよい。 In all of the above embodiments, the power supply wiring 304 is common to the unit group 133. In addition to this, the power supply wiring 304 may be common among the plurality of unit groups 131.

図10は、他の駆動部522を有する撮像装置500の構成を示すブロック図である。図10の撮像装置500において図5の撮像装置500と同じ構成については同じ参照番号を付して説明を省略する。 FIG. 10 is a block diagram showing a configuration of an image pickup apparatus 500 having another drive unit 522. The same reference number as that of the image pickup apparatus 500 of FIG. 5 in the image pickup apparatus 500 of FIG. 10 will be assigned and the description thereof will be omitted.

駆動部522は、図5の駆動部502の順序テーブル516に代えて、乱数発生部518を有する。乱数発生部518は、システム制御部501からの指示により疑似乱数を発生させる。順序設定部514は、乱数発生部518により発生した疑似乱数に基づいて単位グループ133に含まれる各画素A等を制御する順序を設定する。 The drive unit 522 has a random number generation unit 518 instead of the order table 516 of the drive unit 502 in FIG. The random number generation unit 518 generates a pseudo-random number according to an instruction from the system control unit 501. The order setting unit 514 sets an order for controlling each pixel A or the like included in the unit group 133 based on the pseudo-random number generated by the random number generation unit 518.

疑似乱数が示す数値と画素の二次元的な位置とを予め対応付けておくことにより、順序設定部514は、乱数発生部518により発生した疑似乱数で示される画素を制御する。これにより、疑似乱数を用いて、単位グループのそれぞれに含まれる互いに隣接する少なくとも2つの画素が連続して選択されない順序で各画素が制御される。 By associating the numerical value indicated by the pseudo-random number with the two-dimensional position of the pixel in advance, the order setting unit 514 controls the pixel indicated by the pseudo-random number generated by the random number generation unit 518. As a result, each pixel is controlled in an order in which at least two adjacent pixels included in each of the unit groups are not continuously selected by using a pseudo-random number.

これに代えて、またはこれに加えて、順序設定部514は、図6に示した順序テーブル516において複数の順序のいずれを用いるかを、乱数発生部518により発生した疑似乱数を用いて決定してもよい。 Alternatively or additionally, the sequence setting unit 514 determines which of the plurality of sequences to use in the sequence table 516 shown in FIG. 6 using the pseudo-random numbers generated by the random number generator 518. You may.

以上、本実施形態によれば、単位グループ内において互いに隣接する少なくとも2つの画素が連続して選択されない順序で画素信号が出力されるので、動体を撮像した場合の歪を分散させて画像上で目立たなくすることができる。 As described above, according to the present embodiment, since the pixel signals are output in the order in which at least two pixels adjacent to each other in the unit group are not continuously selected, the distortion when the moving object is imaged is dispersed and displayed on the image. It can be made inconspicuous.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that the form with such changes or improvements may be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operation, procedure, step, and step in the apparatus, system, program, and method shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.

100 撮像素子、101 マイクロレンズ、102 カラーフィルタ、103 パッシベーション膜、104 PD、105 トランジスタ、106 PD層、107 配線、108 配線層、109 バンプ、110 TSV、111 信号処理チップ、112 メモリチップ、113 撮像チップ、131 単位グループ、133 単位グループ、135 単位グループ、150 画素、152 転送トランジスタ、154 リセットトランジスタ、156 増幅トランジスタ、158 選択トランジスタ、170 画素、171 行選択トランジスタ、172 列選択トランジスタ、174 行選択トランジスタ、175 列選択トランジスタ、176 行選択トランジスタ、177 列選択トランジスタ、300 リセット配線、302 転送配線、304 電源配線、306 選択配線、308 出力配線、309 負荷電流源、310 リセット配線、312 転送配線、316 選択配線、320 リセット配線、322 転送配線、326 選択配線、330 出力配線、391 行選択配線、392 列選択配線、394 行選択配線、395 列選択配線、396 行選択配線、397 列選択配線、411 マルチプレクサ、412 信号処理回路、413 デマルチプレクサ、414 画素メモリ、415 演算回路、500 撮像装置、520 撮影レンズ、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、511 画像処理部、512 演算部、514 順序設定部、516 順序テーブル、518 乱数発生部、522 駆動部 100 Imaging element, 101 Microlens, 102 Color filter, 103 Passion film, 104 PD, 105 Transistor, 106 PD layer, 107 wiring, 108 wiring layer, 109 bump, 110 TSV, 111 signal processing chip, 112 memory chip, 113 imaging Chip, 131 unit group, 133 unit group, 135 unit group, 150 pixels, 152 transfer transistor, 154 reset transistor, 156 amplification transistor, 158 selection transistor, 170 pixels, 171 row selection transistor, 172 column selection transistor, 174 row selection transistor , 175-column selection transistor, 176-row selection transistor, 177-column selection transistor, 300 reset wiring, 302 transfer wiring, 304 power supply wiring, 306 selection wiring, 308 output wiring, 309 load current source, 310 reset wiring, 312 transfer wiring, 316. Selective wiring, 320 reset wiring, 322 transfer wiring, 326 selective wiring, 330 output wiring, 391 row selective wiring, 392 column selective wiring, 394 row selective wiring, 395 column selective wiring, 396 row selective wiring, 397 column selective wiring, 411 Multiplexer, 412 signal processing circuit, 413 demultiplexer, 414 pixel memory, 415 arithmetic circuit, 500 image pickup device, 520 shooting lens, 501 system control unit, 502 drive unit, 503 photometric unit, 504 work memory, 505 recording unit, 506 display. 511 Image processing unit, 512 calculation unit, 514 order setting unit, 516 order table, 518 random number generator unit, 522 drive unit

Claims (30)

光を電荷に変換する複数の光電変換部が行方向と列方向とにおいてそれぞれ並んで配置される画素領域を有する撮像素子と、
前記複数の光電変換部のうち、前記画素領域の第1領域に配置される複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち、前記画素領域の第2領域に配置される複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、
前記第2領域は、前記画素領域において前記第1領域から前記行方向側の位置に配置される撮像装置。
An image sensor having a pixel region in which a plurality of photoelectric conversion units that convert light into electric charges are arranged side by side in the row direction and the column direction, respectively .
Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of first photoelectric conversion units arranged in the first region of the pixel region are transferred from the plurality of first photoelectric conversion units, respectively. Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of second photoelectric conversion units arranged in the second region of the pixel region are transferred from the plurality of second photoelectric conversion units is the order. It is equipped with a control unit that controls the order so that it is in a different order.
The second region is an image pickup apparatus arranged at a position on the row direction side from the first region in the pixel region .
光を電荷に変換する複数の光電変換部が配置される撮像素子と、An image sensor in which multiple photoelectric conversion units that convert light into electric charges are arranged,
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units, and the second of the plurality of photoelectric conversion units. A control unit that controls the charges converted by the photoelectric conversion units so that the charges are transferred from the plurality of second photoelectric conversion units in a different order from each other is provided.
前記複数の第1光電変換部は、行方向にそれぞれ並んで配置され、The plurality of first photoelectric conversion units are arranged side by side in the row direction.
前記制御部は、前記複数の第1光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する撮像装置。The control unit controls the imaging so that the charges converted by the two photoelectric conversion units arranged next to each other in the row direction are not transferred in a continuous order among the plurality of first photoelectric conversion units. Device.
前記複数の第2光電変換部は、前記行方向にそれぞれ並んで配置される請求項2に記載の撮像装置。The image pickup apparatus according to claim 2, wherein the plurality of second photoelectric conversion units are arranged side by side in the row direction. 前記制御部は、前記複数の第2光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する請求項3に記載の撮像装置。The control unit controls the charges converted by the two photoelectric conversion units arranged next to each other in the row direction so as not to be transferred in a continuous order among the plurality of second photoelectric conversion units. Item 3. The imaging device according to item 3. 光を電荷に変換する複数の光電変換部が配置される撮像素子と、An image sensor in which multiple photoelectric conversion units that convert light into electric charges are arranged,
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序と、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とが異なる順序となるように制御する制御部と、を備え、The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units, and the second of the plurality of photoelectric conversion units. A control unit that controls the charges converted by the photoelectric conversion units so that the charges are transferred from the plurality of second photoelectric conversion units in a different order from each other is provided.
前記複数の第1光電変換部は、列方向にそれぞれ並んで配置され、The plurality of first photoelectric conversion units are arranged side by side in the column direction, respectively.
前記制御部は、前記複数の第1光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する撮像装置。The control unit controls the imaging so that the charges converted by the two photoelectric conversion units arranged next to each other in the column direction are not transferred in a continuous order among the plurality of first photoelectric conversion units. Device.
前記複数の第2光電変換部は、前記列方向にそれぞれ並んで配置される請求項5に記載の撮像装置。The image pickup apparatus according to claim 5, wherein the plurality of second photoelectric conversion units are arranged side by side in the column direction. 前記制御部は、前記複数の第2光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部でそれぞれ変換された電荷が連続する順序により転送されないように制御する請求項6に記載の撮像装置。The control unit controls the charges converted by the two photoelectric conversion units arranged next to each other in the column direction so as not to be transferred in a continuous order among the plurality of second photoelectric conversion units. Item 6. The image pickup apparatus according to Item 6. 前記撮像素子は、前記第1光電変換部から転送された電荷に基づく信号と、前記第2光電変換部から転送された電荷に基づく信号とに信号処理を行う信号処理部を有する請求項1から請求項7のいずれか一項に記載の撮像装置。 From claim 1, the image pickup element includes a signal processing unit that performs signal processing on a signal based on the charge transferred from the first photoelectric conversion unit and a signal based on the charge transferred from the second photoelectric conversion unit. The imaging device according to any one of claim 7 . 前記信号処理部は、アナログ信号をデジタル信号に変換するための回路を有する請求項8に記載の撮像装置。 The image pickup apparatus according to claim 8 , wherein the signal processing unit includes a circuit for converting an analog signal into a digital signal. 前記撮像素子は、前記複数の光電変換部が配置される第1半導体チップと、前記信号処理部が配置される第2半導体チップと、を有する請求項8または請求項9に記載の撮像装置。 The image pickup device according to claim 8 or 9 , wherein the image pickup device includes a first semiconductor chip in which the plurality of photoelectric conversion units are arranged and a second semiconductor chip in which the signal processing unit is arranged. 前記第1半導体チップは、前記第2半導体チップにより積層される請求項10に記載の撮像装置。 The image pickup apparatus according to claim 10 , wherein the first semiconductor chip is laminated by the second semiconductor chip. 前記撮像素子は、前記第1光電変換部から転送された電荷に基づく信号に信号処理を行う第1信号処理回路と、前記第2光電変換部から転送された電荷に基づく信号に信号処理を行う第2信号処理回路とを有する請求項1から請求項7のいずれか一項に記載の撮像装置。 The image pickup element performs signal processing on a first signal processing circuit that performs signal processing on a signal based on the charge transferred from the first photoelectric conversion unit and a signal based on the charge transferred from the second photoelectric conversion unit. The image pickup apparatus according to any one of claims 1 to 7, further comprising a second signal processing circuit. 前記第1信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有し、
前記第2信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有する請求項12に記載の撮像装置。
The first signal processing circuit has a circuit for converting an analog signal into a digital signal.
The imaging device according to claim 12 , wherein the second signal processing circuit includes a circuit for converting an analog signal into a digital signal.
前記撮像素子は、前記複数の光電変換部が配置される第1半導体チップと、前記第1信号処理回路と前記第2信号処理回路とが配置される第2半導体チップと、を有する請求項12または請求項13に記載の撮像装置。 12. The image pickup element has a first semiconductor chip in which the plurality of photoelectric conversion units are arranged, and a second semiconductor chip in which the first signal processing circuit and the second signal processing circuit are arranged. Alternatively, the imaging device according to claim 13 . 前記第1半導体チップは、前記第2半導体チップにより積層される請求項14に記載の撮像装置。 The image pickup apparatus according to claim 14 , wherein the first semiconductor chip is laminated by the second semiconductor chip. 光を電荷に変換する複数の光電変換部が行方向と列方向とにそれぞれ並んで配置される画素領域を備える撮像素子であって、
前記複数の光電変換部のうち、前記画素領域の第1領域に配置される複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち、前記画素領域の第2領域に配置される複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記第2領域は、前記画素領域において前記第1領域から前記行方向側の位置に配置される撮像素子。
An image sensor having a pixel region in which a plurality of photoelectric conversion units that convert light into electric charges are arranged side by side in the row direction and the column direction, respectively .
Among the plurality of photoelectric conversion units, the order in which the charges converted by the plurality of first photoelectric conversion units arranged in the first region of the pixel region are transferred from the plurality of first photoelectric conversion units is the order. Of the plurality of photoelectric conversion units, what is the order in which the charges converted by the plurality of second photoelectric conversion units arranged in the second region of the pixel region are transferred from the plurality of second photoelectric conversion units. Different,
The second region is an image pickup device arranged at a position on the row direction side from the first region in the pixel region .
光を電荷に変換する複数の光電変換部を備える撮像素子であって、
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記複数の第1光電変換部は、行方向にそれぞれ並んで配置され、
前記複数の第1光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない撮像素子。
An image sensor equipped with a plurality of photoelectric conversion units that convert light into electric charges.
The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units is the order in which the charges are transferred from the plurality of second photoelectric conversion units. The order in which the electric charges converted by the photoelectric conversion units are transferred from the plurality of second photoelectric conversion units is different.
The plurality of first photoelectric conversion units are arranged side by side in the row direction.
Of the plurality of first photoelectric conversion units, the two photoelectric conversion units arranged side by side in the row direction are image pickup devices in which the converted charges are not transferred in a continuous order.
前記複数の第2光電変換部は、前記行方向にそれぞれ並んで配置される請求項17に記載の撮像素子。 The image pickup device according to claim 17 , wherein the plurality of second photoelectric conversion units are arranged side by side in the row direction. 前記複数の第2光電変換部のうち、前記行方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない請求項18に記載の撮像素子。 The image pickup device according to claim 18 , wherein among the plurality of second photoelectric conversion units, the two photoelectric conversion units arranged next to each other in the row direction do not transfer the converted charges in a continuous order. 光を電荷に変換する複数の光電変換部を備える撮像素子であって、
前記複数の光電変換部のうち複数の第1光電変換部でそれぞれ変換された電荷が前記複数の第1光電変換部からそれぞれ転送される順序は、前記複数の光電変換部のうち複数の第2光電変換部でそれぞれ変換された電荷が前記複数の第2光電変換部からそれぞれ転送される順序とは異なり、
前記複数の第1光電変換部は、列方向にそれぞれ並んで配置され、
前記複数の第1光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない撮像素子。
An image sensor equipped with a plurality of photoelectric conversion units that convert light into electric charges.
The order in which the charges converted by the plurality of first photoelectric conversion units among the plurality of photoelectric conversion units are transferred from the plurality of first photoelectric conversion units is the order in which the charges are transferred from the plurality of second photoelectric conversion units. The order in which the electric charges converted by the photoelectric conversion units are transferred from the plurality of second photoelectric conversion units is different.
The plurality of first photoelectric conversion units are arranged side by side in the column direction, respectively.
Of the plurality of first photoelectric conversion units, the two photoelectric conversion units arranged side by side in the column direction are image pickup devices in which the converted charges are not transferred in a continuous order.
前記複数の第2光電変換部は、前記列方向にそれぞれ並んで配置される請求項20に記載の撮像素子。 The image pickup device according to claim 20 , wherein the plurality of second photoelectric conversion units are arranged side by side in the column direction. 前記複数の第2光電変換部のうち、前記列方向において隣に並んで配置される2つの光電変換部は、それぞれ変換された電荷が連続する順序により転送されない請求項21に記載の撮像素子。 The image pickup device according to claim 21 , wherein of the plurality of second photoelectric conversion units, the two photoelectric conversion units arranged next to each other in the column direction do not transfer the converted charges in a continuous order. 前記第1光電変換部から転送された電荷に基づく信号と、前記第2光電変換部から転送された電荷に基づく信号とに信号処理を行う信号処理部を備える請求項16から請求項22のいずれか一項に記載の撮像素子。 6 . The image pickup device according to item 1 . 前記信号処理部は、アナログ信号をデジタル信号に変換するための回路を有する請求項23に記載の撮像素子。 23. The image pickup device according to claim 23 , wherein the signal processing unit has a circuit for converting an analog signal into a digital signal. 前記複数の光電変換部は、第1半導体チップに配置され、
前記信号処理部は、第2半導体チップに配置される請求項23または請求項24に記載の撮像素子。
The plurality of photoelectric conversion units are arranged on the first semiconductor chip, and the plurality of photoelectric conversion units are arranged on the first semiconductor chip.
The image pickup device according to claim 23 or 24 , wherein the signal processing unit is arranged on the second semiconductor chip.
前記第1半導体チップは、前記第2半導体チップにより積層される請求項25に記載の撮像素子。 The image pickup device according to claim 25 , wherein the first semiconductor chip is laminated by the second semiconductor chip. 前記第1光電変換部から転送された電荷に基づく信号に信号処理を行う第1信号処理回路と、
前記第2光電変換部から転送された電荷に基づく信号に信号処理を行う第2信号処理回路と、
を備える請求項16から請求項22のいずれか一項に記載の撮像素子。
A first signal processing circuit that performs signal processing on a signal based on the charge transferred from the first photoelectric conversion unit, and
A second signal processing circuit that performs signal processing on the signal based on the charge transferred from the second photoelectric conversion unit, and
The image pickup device according to any one of claims 16 to 22 .
前記第1信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有し、
前記第2信号処理回路は、アナログ信号をデジタル信号に変換するための回路を有する請求項27に記載の撮像素子。
The first signal processing circuit has a circuit for converting an analog signal into a digital signal.
The image pickup element according to claim 27 , wherein the second signal processing circuit includes a circuit for converting an analog signal into a digital signal.
前記複数の光電変換部は、第1半導体チップに配置され、
前記第1信号処理回路および前記第2信号処理回路は、第2半導体チップに配置される請求項27または請求項28に記載の撮像素子。
The plurality of photoelectric conversion units are arranged on the first semiconductor chip, and the plurality of photoelectric conversion units are arranged on the first semiconductor chip.
The image pickup element according to claim 27 or 28 , wherein the first signal processing circuit and the second signal processing circuit are arranged on a second semiconductor chip.
前記第1半導体チップは、前記第2半導体チップにより積層される請求項29に記載の撮像素子。 The image pickup device according to claim 29 , wherein the first semiconductor chip is laminated by the second semiconductor chip.
JP2019197908A 2019-10-30 2019-10-30 Image pickup device and image sensor Active JP7070528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019197908A JP7070528B2 (en) 2019-10-30 2019-10-30 Image pickup device and image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019197908A JP7070528B2 (en) 2019-10-30 2019-10-30 Image pickup device and image sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017091487A Division JP6767306B2 (en) 2017-05-01 2017-05-01 Imaging device

Publications (2)

Publication Number Publication Date
JP2020025327A JP2020025327A (en) 2020-02-13
JP7070528B2 true JP7070528B2 (en) 2022-05-18

Family

ID=69619527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197908A Active JP7070528B2 (en) 2019-10-30 2019-10-30 Image pickup device and image sensor

Country Status (1)

Country Link
JP (1) JP7070528B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000184282A (en) 1998-12-15 2000-06-30 Canon Inc Image pickup device, drive method for the image pickup device, image processing method, information recording medium and image processing system
JP2006217108A (en) 2005-02-02 2006-08-17 Sanyo Electric Co Ltd Electronic camera
WO2006129762A1 (en) 2005-06-02 2006-12-07 Sony Corporation Semiconductor image sensor module and method for manufacturing same
JP2010098516A (en) 2008-10-16 2010-04-30 Sony Corp Imaging element and control method thereof, and camera

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000184282A (en) 1998-12-15 2000-06-30 Canon Inc Image pickup device, drive method for the image pickup device, image processing method, information recording medium and image processing system
JP2006217108A (en) 2005-02-02 2006-08-17 Sanyo Electric Co Ltd Electronic camera
WO2006129762A1 (en) 2005-06-02 2006-12-07 Sony Corporation Semiconductor image sensor module and method for manufacturing same
JP2010098516A (en) 2008-10-16 2010-04-30 Sony Corp Imaging element and control method thereof, and camera

Also Published As

Publication number Publication date
JP2020025327A (en) 2020-02-13

Similar Documents

Publication Publication Date Title
JP7359166B2 (en) Image sensor and electronic equipment
JP6977756B2 (en) Image sensor and image sensor
JP6119117B2 (en) Electronics
JP6136103B2 (en) Imaging device, imaging device, and readout method.
JP7070528B2 (en) Image pickup device and image sensor
JP6767306B2 (en) Imaging device
JP2020102879A (en) Imaging device
JP6916418B2 (en) Imaging device
JP6998693B2 (en) Image sensor and image sensor
JP2020115696A (en) Imaging element and imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R150 Certificate of patent or registration of utility model

Ref document number: 7070528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150