JPWO2018173263A1 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JPWO2018173263A1 JPWO2018173263A1 JP2018508254A JP2018508254A JPWO2018173263A1 JP WO2018173263 A1 JPWO2018173263 A1 JP WO2018173263A1 JP 2018508254 A JP2018508254 A JP 2018508254A JP 2018508254 A JP2018508254 A JP 2018508254A JP WO2018173263 A1 JPWO2018173263 A1 JP WO2018173263A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ground
- signal
- frame ground
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/066—Heatsink mounted on the surface of the PCB
Abstract
回路基板(100)は、外部インターフェースコネクタ(40)が実装される第1のフレームグラウンド(12FG)と、第1のシグナルグラウンド(12SG)と、第1のフレームグラウンド(12FG)と第1のシグナルグラウンド(12SG)との間を高周波接続する接続部材(13)とを備えた第1の回路基板(10)と、第2のフレームグラウンド(22FG)と、第2のシグナルグラウンド(22SG)と、第2のフレームグラウンド(22FG)と第2のシグナルグラウンド(22SG)間を高周波接続する接続部材(23)が配置された第2の回路基板(20)とを備える。第1のシグナルグラウンドと(12SG)と第2のシグナルグラウンド(22SG)とは電気的に接続される。第1のフレームグラウンド(12FG)と第2のフレームグラウンド(22FG)とは電気的に接続される。The circuit board (100) includes a first frame ground (12FG) on which the external interface connector (40) is mounted, a first signal ground (12SG), a first frame ground (12FG), and a first signal. A first circuit board (10) having a connection member (13) for high-frequency connection with the ground (12SG), a second frame ground (22FG), a second signal ground (22SG), And a second circuit board (20) on which a connection member (23) for high-frequency connection between the second frame ground (22FG) and the second signal ground (22SG) is disposed. The first signal ground (12SG) and the second signal ground (22SG) are electrically connected. The first frame ground (12FG) and the second frame ground (22FG) are electrically connected.
Description
本発明は、回路基板に係り、特に、回路基板のノイズ対策に関するものである。 The present invention relates to a circuit board, and more particularly to noise countermeasures for a circuit board.
近年、電子機器の小型化、高密度実装化、更には低電圧化が進み、プリント回路基板における耐ノイズ性を確保することが困難となってきている。実装制約、対策コスト制約を満足させつつ、要求仕様通りのノイズ耐性を開発手戻りなく確保することが求められている。 In recent years, electronic devices have been reduced in size, high-density mounting, and further low voltage, and it has become difficult to ensure noise resistance in a printed circuit board. There is a need to ensure that the noise tolerance as per the required specifications is met without reworking while satisfying the implementation constraints and countermeasure cost constraints.
一般的にノイズ耐量向上のためには、異なる電位のパターン間を高周波接続させることで高周波の電位変動を低減させることが知られているが、電位変動を低減させる箇所が限定的であることが多く、基板全体での異なる電位パターン間の電位変動を十分に抑制するのは困難であった。 In general, it is known to reduce high-frequency potential fluctuations by connecting high-frequency patterns between different potentials in order to improve noise immunity, but there are limited places where potential fluctuations are reduced. In many cases, it is difficult to sufficiently suppress potential fluctuations between different potential patterns on the entire substrate.
例えば、特許文献1に記載された回路基板ではコネクタ周辺部のシグナルグラウンド、およびフレームグラウンド間の電位変動を抑制させるために、コネクタ直近に補助基板を設け、補助基板上にコンデンサを配置している。 For example, in the circuit board described in Patent Document 1, an auxiliary board is provided in the immediate vicinity of the connector and a capacitor is disposed on the auxiliary board in order to suppress potential fluctuations between the signal ground and the frame ground at the periphery of the connector. .
しかしながら、コネクタから離れた箇所のシグナルグラウンドではフレームグラウンドとの電位変動が少なからず発生し、機器の誤動作を誘発させるという課題があった。さらにフレームグラウンドとシグナルグラウンドとの高周波結合が必要な箇所については、回路基板のパターンレイアウト、デバイスの配置状態、配線の引き回し等で異なる場合がある。このため、フレームグラウンドをコネクタ位置に限定するのではなく、状況に応じた対策が求められている。 However, in the signal ground at a location away from the connector, the potential fluctuation with the frame ground is not a little occurring, and there is a problem of causing malfunction of the device. Further, the location where high-frequency coupling between the frame ground and the signal ground is required may differ depending on the circuit board pattern layout, device arrangement state, wiring routing, and the like. For this reason, the frame ground is not limited to the connector position, but a countermeasure corresponding to the situation is required.
本発明は、上記に鑑みてなされたもので、目標ノイズ耐量を満足し得るノイズ耐量を確保することができる回路基板を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a circuit board capable of ensuring a noise tolerance capable of satisfying a target noise tolerance.
上述した課題を解決し、目的を達成するために、本発明に係る回路基板は、外部インターフェースコネクタが実装される第1のフレームグラウンドと、第1のフレームグラウンドとの間に第1の絶縁領域を介して配置される第1のシグナルグラウンドと、第1のフレームグラウンドと第1のシグナルグラウンドとの間の第1の絶縁領域上を跨いで配置され、両者を高周波接続する第1の機能素子とを備えた第1の回路基板と、第2のフレームグラウンドと、第2のフレームグラウンドとの間に第2の絶縁領域を介して配置される第2のシグナルグラウンドと、第2のフレームグラウンドと第2のシグナルグラウンドとの間の第2の絶縁領域上を跨いで配置され、両者を高周波接続する第2の機能素子とを備えた第2の回路基板とを備える。第1のシグナルグラウンドと第2のシグナルグラウンドとは電気的に接続される。第1のフレームグラウンドと第2のフレームグラウンドとは電気的に接続される。 In order to solve the above-described problems and achieve the object, a circuit board according to the present invention includes a first insulating region between a first frame ground on which an external interface connector is mounted and a first frame ground. A first functional element disposed across the first insulating region between the first signal ground and the first frame ground and the first signal ground, the first functional element being connected to each other at high frequency A second circuit ground, a second frame ground, a second signal ground disposed between the second frame ground, the second frame ground, and the second frame ground. And a second circuit board that includes a second functional element that is disposed across the second insulating region between the first signal ground and the second signal ground and that connects both of them at high frequency. The first signal ground and the second signal ground are electrically connected. The first frame ground and the second frame ground are electrically connected.
本発明に係る回路基板によれば、目標ノイズ耐量を満足させることのできる高ノイズ耐量を確保することができる。 According to the circuit board of the present invention, it is possible to ensure a high noise tolerance that can satisfy the target noise tolerance.
以下に、本発明の実施の形態にかかる回路基板を図面に基づいて詳細に説明する。なお、これらの実施の形態により、この発明が限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため各層あるいは各部材の縮尺が現実と異なる場合があり、各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある一方、断面図であっても、図面を見易くするためにハッチングを付さない場合がある。 Below, the circuit board concerning an embodiment of the invention is explained in detail based on a drawing. It should be noted that the present invention is not limited to these embodiments, and can be appropriately changed without departing from the gist thereof. In the drawings shown below, the scale of each layer or each member may be different from the actual for easy understanding, and the same applies to the drawings. Further, even a plan view may be hatched to make the drawing easy to see, while a cross-sectional view may not be hatched to make the drawing easy to see.
実施の形態1.
図1は、実施の形態1における回路基板を模式的に示す上面図、図2は図1のII−II断面図、図3は、実施の形態1における回路基板を説明するために絶縁性基材を除き主要部のみを示した回路基板を模式的に示す上面図、図4は図3のIV−IV断面図である。実施の形態1の回路基板100は、主基板である第1の回路基板10に対し、フレームグラウンド同士が接続された第2の回路基板20を相対向して配したことを特徴とする。第1の回路基板10は、表層部を構成する第1層基材11aと下層部を構成する第2層基材11bとからなる2層構造の多層配線基板で構成される。表層部を構成する第1層基材11aに形成された銅箔からなる配線層12のうち、最表層の第1配線が、第1の回路基板10の周縁部で2辺にわたり配設された第1のフレームグラウンド12FGと、第1のシグナルグラウンド12SGと、主回路部12Mとを有する。ここで主回路部12Mは、中間層配線で構成され、図2ではスルーホールもパッドも図示されていないが、スルーホールで最表層のパッドと接続することで制御用回路である制御用IC15などの部品が接続される。この部品と接続されるパッドは、第1のシグナルグラウンド12SGの部分の一部にパターン形成されても良い。第1のフレームグラウンド12FGには、外部インターフェースコネクタ40が搭載される。フレームグラウンドは安定グラウンドに対して直流(DC:Direct Current)的に接続されるグラウンドとする。安定グラウンドとは、建屋のグラウンド、制御盤の筐体グラウンド等を指す。一方、シグナルグラウンドはフレームグラウンドとはDC的には絶縁されており、回路基板の通信信号のリファレンスとなるグラウンドとする。第2の回路基板20は、図2に示すように、ガラスエポキシなどの誘電体からなる基材21上に第2配線部22が形成されて構成される。図2では第1の回路基板10に近接する基材21の下面に第1のシグナルグラウンドが面で形成されているが、第1の回路基板10に実装される部品との高周波結合を緩和するために基材21を跨った基材21の上面にシグナルグラウンドを形成してもよい。また、多層基板であれば内層にシグナルグラウンドを形成してもよい。対向層がシグナルグラウンドであればフレームグラウンドの場合に比べて外来ノイズの第1の回路基板10へ与える影響を低減することができる。図3以降の図では、第1層基材11aおよび第2層基材11bは、図示を省略し、主要な配線部のみを示している。また、基材21についても、図3以降の図では、一部を除いて図示を省略し、主要な配線部のみを示している。Embodiment 1 FIG.
1 is a top view schematically showing the circuit board in the first embodiment, FIG. 2 is a sectional view taken along the line II-II in FIG. 1, and FIG. 3 is an insulating substrate for explaining the circuit board in the first embodiment. FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. The
第1の回路基板10では、図5に示すように、第1の回路基板10上のフレームグラウンドである第1のフレームグラウンド12FGに、外部インターフェースコネクタ40がパッド等の導電性接続部との接圧または、はんだにより接続される。
In the
第2の回路基板20は、図6および図7に示すように、第1の回路基板10と対向配置され、第1の回路基板10上に搭載された外部インターフェースコネクタ40を収納可能な開口部24を有する。図6は図4の、VIで示す側から見た平面図であり、図7は、図4における、VIIで示す側から見た平面図である。また図4は図6の、IV−IV断面に相当する。
As shown in FIGS. 6 and 7, the
第1の回路基板10内のシグナルグラウンドである第1のシグナルグラウンド12SGと第1のフレームグラウンド12FGとの間にはDC的に絶縁するための第1のスリット12Sが設けられている。外来ノイズによる電位変動を抑制するために第1のフレームグラウンド12FGと第1のシグナルグラウンド12SGとの間を高周波的に接続するために接続部材13が第1のスリット12S上を跨るように配置される。接続部材13を構成する機能素子としてはチップキャパシタなどの容量性素子が配置されることが一般的で、容量を選択することで想定されるノイズに対応した高周波特性を有したキャパシタが選択される。実施の形態1の回路基板によれば、ノイズに対応して特定の周波数で低インピーダンスとなる高周波特性を有したキャパシタを選択することで高周波ノイズによる信号線とシグナルグラウンドの電位変動を抑制することができる。
Between the first signal ground 12SG, which is the signal ground in the
また図5に示すように第1の回路基板10上の第1のシグナルグラウンド12SG上には制御用IC(Integrated Circuit)15、通信信号線17が配置されている。実施の形態1では、制御用IC15およびノイズ対策部品16は通信信号線17と接続されており、高周波ノイズの伝搬を抑制しIC側への影響を低減する目的で配置される。具体的には高周波トランスやコモンモードチョーク、線間、対地間コンデンサ等が挙げられる。図5ではノイズ対策部品16が外部インターフェースコネクタ40とIC15の間に配置されているが、ノイズ対策部品16が外部インターフェースコネクタ40あるいはIC15に内蔵される構成であってもよく、耐ノイズ性に余裕があれば配置しなくてもよい。外部インターフェースコネクタ40の下は第1のフレームグラウンド12FGとなっており、第1のスリット12Sを介して全面が第1のシグナルグラウンド12SGとなっている。制御用IC15およびノイズ対策部品16の配置箇所、配線種および引き回しはこれに限らない。主回路部12Mは第1の回路基板10の内層の配線層12に形成されているが、第1のシグナルグラウンド12SGを配線層12の部分で切欠きを形成し、主回路部の配線パターンを第1のシグナルグラウンド12SGおよび第1のフレームグラウンド12FGと同層で形成しても良い。
As shown in FIG. 5, a control IC (Integrated Circuit) 15 and a
また図6および図7に示すように、第2の回路基板20上にも第2のフレームグラウンド22FGと、シグナルグラウンドに相当する第2のシグナルグラウンド22SGとを備えている。第2のフレームグラウンド22FGと第2のシグナルグラウンド22SGとの間には第2のスリット22Sが設けられている。第2のフレームグラウンド22FGは第2の回路基板20の外周部に配置されており、中央部には第2のシグナルグラウンド22SGが配置される構成となっている。対向する第1の回路基板10に配置される主回路を構成する制御用IC15、ノイズ対策部品16の上面に第2のシグナルグラウンド22SGが配置される。実施の形態1では、図6および図7に示すように、フレームグラウンドは両面に形成されている。しかしながら、フレームグラウンドはノイズ経路となるため第2のフレームグラウンド22FGは図4におけるVIで示す側の片側面に配置し、VIIで示す側の面はシグナルグラウンドおよび、絶縁領域とすることが望ましい。積極的にノイズのリターン経路としてフレームグラウンドを活用する場合はVII側にフレームグラウンドを配置してもよい。
As shown in FIGS. 6 and 7, the
外来ノイズによる電位変動を抑制するために第2のフレームグラウンド22FGと第2のシグナルグラウンド22SG間を高周波的に接続する接続部材23が第2のスリット22S上を跨ぐように配置される。接続部材23を構成する機能素子としてはチップキャパシタなどの容量性素子が配置されることが一般的で、想定されるノイズに対応した高周波特性を有したキャパシタが選択される。
In order to suppress potential fluctuations due to external noise, a
第2のフレームグラウンド22FGには第1の回路基板10上に配置されている外部インターフェースコネクタ40を収納することが可能な開口部24を有している。開口部の形状はこれに限らない。
The second frame ground 22FG has an
開口部24の周囲には外部インターフェースコネクタ40の側面と圧接により接触させるためのグラウンド接続部材14Gを配置している。グラウンド接続部材14Gと第2のフレームグラウンド22FGとの接続ははんだ接続あるいは導電性粘着剤、金属構造物による押し当てなどで導電性を確保できればよい。グラウンド接続部材14Gは外部インターフェースコネクタ40と電気的に接続するための部材であるため、ガスケット、圧接バネ、ネジ止めによる金属サポートなど、電気的に接続可能な部材であればよい。第2の回路基板20は、安定グラウンドと接続するための外部接地用接続部材50を第2のフレームグラウンド22FG上に配設している。外部接地用接続部材50は第1のフレームグラウンド12FGに配置されてもよい。
Around the
開口部24を有することで第1の回路基板10上に第2の回路基板20を対向配置する際に外部インターフェースコネクタ40などの高さ制限を受けることなく第1の回路基板10と第2の回路基板20との基板間距離が調整可能となる。これにより回路基板100の幅方向つまり回路基板面に対して垂直方向の長さを拡張することなく、第2の回路基板20を配置可能である。また、図4に示すように第1の回路基板10と第2の回路基板20とは対向し、第1のシグナルグラウンド12SGと第2のシグナルグラウンド22SGが導電性接続部材14を介して電気的に接続される。第1のフレームグラウンド12FGと第2のフレームグラウンド22FGがグラウンド接続部材14Gを介して電気的に接続される。グラウンド接続部材14Gは多点すなわち複数の点に配置される。
By having the
なお、第1のフレームグラウンド12FGと第1のシグナルグラウンド12SGとを高周波接続するための接続部材13としては、チップキャパシタ等の容量性素子の他、インダクタンス素子あるいは、容量性素子とインダクタンス素子との組み合わせ部品など高周波接続可能な素子を用いることができる。第2のフレームグラウンド22FGと第2のシグナルグラウンド22SGとを高周波接続するための接続部材23についても、キャパシタ等の容量性素子の他、インダクタンス素子あるいは、容量性素子とインダクタンス素子との組み合わせ部品など高周波接続可能な素子を用いることができる。
The
なお、実施の形態1では、第1の回路基板10上に形成される接続部材13は、一箇所に1個のみ配置されているが、同一箇所に複数の接続部材を隣接配置してもよい。容量が異なるキャパシタを隣接配置することで広帯域において電位変動を抑制させることが可能になる。また、配置箇所についても実施の形態1に示された構成に限定されるものではない。
In the first embodiment, only one
また、第2の回路基板20上に形成される接続部材23についても、同様で、一箇所に1個のみ配置されているが、同一箇所に複数の接続部材を隣接配置してもよい。第2の回路基板20側についても容量が異なるキャパシタを隣接配置することで広帯域において電位変動を抑制させることが可能になる。また配置箇所についても実施の形態1に示された構成に限定されるものではない。
Similarly, only one
また、グラウンド接続部材14Gは多点に配置されるが、配置箇所、個数は図示したものに限定されることなく、適宜変更可能である。グラウンド接続部材14Gの他の一例を図8に示す。図8は、グラウンド接続部材14Gおよびその周辺の要部断面図であり、バネ形状のグラウンド接続部材14Gで第1のフレームグラウンド12FG上の導電性接続部である第1の信号配線接続用コネクタ18に接触し、押し当てる構成としている。
Moreover, although the
かかる構成とすることで第1の回路基板10と第2の回路基板20間の間隙を保持することができる。その際には第1の回路基板10と第2の回路基板20間に絶縁スペーサ19で互いの回路基板間の間隙を確保してもよい。バネ形状の導電性部材を用いた保持構造とするとネジ止めなどの工数削減ができる。
With this configuration, the gap between the
なお、図8では基材を省略しているが、シグナルグラウンドの形成された配線層に接続するスルーホールを形成し、基材の背面側に接続部材23を形成した例を示している。一方、接続部材23を基材上に形成された配線層からなる第2のシグナルグラウンド22SGおよび第2のフレームグラウンド22FG上に形成しても良い。
In addition, although the base material is abbreviate | omitted in FIG. 8, the example which formed the through hole connected to the wiring layer in which the signal ground was formed, and formed the
イミュニティ試験では配線引き回し、個々のデバイスの耐量、磁気結合し易い部品配置、デバイスの密集度など様々な要因で耐量が不足し、所望の特性を得ることができない場合がある。 In the immunity test, there are cases where the tolerance is insufficient due to various factors such as the wiring route, the tolerance of individual devices, the arrangement of components that are easily magnetically coupled, and the density of devices, and the desired characteristics may not be obtained.
イミュニティ試験とは、装置の電磁妨害に対する耐性を評価するために、装置が受けることが想定される電磁妨害をシミュレートするとともにその電磁妨害に被試験装置を曝し、その挙動を観察することによって行なわれる。IEC(International Electrotechnical Commission)で標準化されている主なイミュニティ試験は、以下の通りである:
1)静電気放電
人体あるいはその他の帯電した物体から装置への直接あるいは装置の周辺で発生する静電気放電をシミュレートする。
基本的に、装置の使用に際して人の手が接近する可能性がある全ての箇所が評価の対象となり、導電性の部分に対しては接触放電試験が、非導電性の部分に対しては気中放電試験が適用される。装置の周辺で発生した静電気放電の影響は、装置の周辺のグラウンドプレーンあるいは垂直結合板への放電によって評価される。
2)放射無線周波電磁界
無線送信器からの干渉をシミュレートする。
試験は、所定の周波数範囲、典型的には、80MHzから1000MHzであったが、1GHz以上の周波数の利用の増加に応じてより高い周波数までの試験が求められるようになっている範囲で掃引される、振幅変調された高周波電磁界を放射することによって行なわれる。
3)電気的ファーストトランジェント
誘導性負荷のスイッチングあるいはリレーのチャタリングなどに伴う電力線あるいは信号線上のパルス性の高周波妨害をシミュレートする。装置への電源あるいはその他のケーブルが評価の対象となる。妨害信号は、それが適用可能であれば結合および減結合ネットワークを用いて、あるいは容量性結合クランプを用いて注入される。
4)サージ
雷あるいは電力のスイッチングなどに伴う電力線あるいは長距離信号線上の比較的低周波で高エネルギーの妨害をシミュレートする。装置への電源、その他のケーブルが評価の対象となる。サージは、結合および減結合ネットワークを用いて注入される。
5)伝導性無線周波妨害
電源あるいはその他のケーブルに対する無線送信器からの干渉をシミュレートする。
基本的には無線信号による干渉の評価を目的としているものの、試験は所定の周波数範囲、典型的に0.15MHzから80MHzの範囲で掃引される振幅変調された高周波信号を結合および減結合ネットワークあるいは結合クランプなどを用いてケーブルに注入することによって行なわれる。
6)電源周波数磁界
周辺の大型変圧器あるいは電力ケーブルなどからの50MHzから60MHzの磁界をシミュレートする。磁界の影響を受けにくいと判断できる装置は、試験の対象から除外される場合がある。試験は、低周波交流電流の流された誘導コイルの内側に装置を置くことによって行なわれる。
7)電圧ディップ、及び瞬時停電
電源電圧の一時的な低下あるいは停電の影響をシミュレートする。試験は、装置に供給する電源を、一定の時間、一定の割合で低下させることによって行なわれる。通常、短時間の電圧ディップに対しては装置が動作を継続するが、長時間の電圧ディップに対しては電源電圧が正常な範囲に復帰した後に装置が正常な動作を再開することが要求される。An immunity test is performed by simulating the electromagnetic interference that a device is expected to receive, exposing the device under test to the electromagnetic interference, and observing its behavior in order to evaluate the resistance of the device to electromagnetic interference. It is. The main immunity tests standardized by IEC (International Electrotechnical Commission) are as follows:
1) Electrostatic discharge Simulates the electrostatic discharge that occurs directly from the human body or other charged objects to the device or around the device.
Basically, all points where human hands may approach when using the device are subject to evaluation, contact discharge tests are conducted for conductive parts, and non-conductive parts are taken care of. Medium discharge test applies. The influence of electrostatic discharge generated around the device is evaluated by discharge to a ground plane or a vertical coupling plate around the device.
2) Radiated radio frequency electromagnetic field Simulate interference from a radio transmitter.
The test was swept over a predetermined frequency range, typically 80 MHz to 1000 MHz, but in a range where testing up to higher frequencies is required as usage of frequencies above 1 GHz is increased. By radiating an amplitude-modulated high frequency electromagnetic field.
3) Electrical fast transient Simulates pulsed high-frequency interference on the power line or signal line due to inductive load switching or relay chattering. The power supply or other cable to the device is subject to evaluation. The jamming signal is injected using a coupling and decoupling network if applicable, or using a capacitive coupling clamp.
4) Surge Simulates high-energy interference at relatively low frequencies on power lines or long-distance signal lines due to lightning or power switching. The power supply to the device and other cables are subject to evaluation. Surge is injected using a coupling and decoupling network.
5) Conductive radio frequency interference Simulate interference from radio transmitters on power supply or other cables.
Although primarily intended for the assessment of interference from radio signals, the test combines an amplitude-modulated radio frequency signal that is swept in a predetermined frequency range, typically between 0.15 MHz and 80 MHz, or a decoupling network or This is done by injecting the cable using a coupling clamp or the like.
6) Power frequency magnetic field Simulate a magnetic field of 50 to 60 MHz from a large transformer or power cable around. Devices that can be determined to be less susceptible to magnetic fields may be excluded from testing. The test is carried out by placing the device inside an induction coil that is energized with low frequency alternating current.
7) Voltage dip and instantaneous power failure Simulate the effects of a temporary drop in power supply voltage or a power failure. The test is performed by reducing the power supplied to the device at a constant rate for a fixed time. Normally, the device continues to operate for a short time voltage dip, but for a long time voltage dip, the device is required to resume normal operation after the power supply voltage returns to the normal range. The
実施の形態1の回路基板によれば、第2の回路基板として、主回路を構成する第1の回路基板のレイアウトに応じて、第2の回路基板の第2のシグナルグラウンドおよび第2のフレームグラウンドのレイアウトを自在に行うことができるため、基板中心部をはじめ、いかなる位置においても、シグナルグラウンドあるいはフレームグラウンドを配することができる。従っていかなる種類の高周波ノイズにも対応可能であり、上記のイミュニティ試験の所望の項目で正常であると判断される高いノイズ耐量を有する回路基板を得ることができる。 According to the circuit board of the first embodiment, as the second circuit board, the second signal ground and the second frame of the second circuit board according to the layout of the first circuit board constituting the main circuit. Since the layout of the ground can be freely performed, the signal ground or the frame ground can be arranged at any position including the center of the substrate. Therefore, it is possible to obtain a circuit board that can cope with any type of high-frequency noise and has a high noise tolerance that is determined to be normal in the desired item of the immunity test.
回路基板における電位変動については、解析等で事前にある程度把握することは可能であるが実基板での微調整は少なからず必要となることがある。しかしながら、キャパシタの追加などの微調整であっても新たに基板を作成することになると回路基板の高周波特性に影響を与えるだけでなく、スケジュール遅延、工数増加が生じる。このような手戻りを回避するために第1の回路基板10の回路特性および回路基板の設置環境に応じて、第2のシグナルグラウンドおよび第2のフレームグラウンドのレイアウトのなされた第2の回路基板20を用いることで、作業性よくノイズ耐量を確保することができる。
The potential fluctuation in the circuit board can be grasped to some extent beforehand by analysis or the like, but fine adjustment on the actual board may be necessary. However, even if a fine adjustment such as addition of a capacitor is made, if a new board is created, not only will the high frequency characteristics of the circuit board be affected, but schedule delays and man-hours will increase. In order to avoid such rework, the second circuit board having the layout of the second signal ground and the second frame ground according to the circuit characteristics of the
特に、第1の回路基板上の制御用ICを搭載する主回路が第1の回路基板の中央部に配されている場合に、別の回路基板からなるフレームグラウンドおよびシグナルグラウンドを設けない場合は、第1の回路基板外周部にフレームグラウンドを配置し、絶縁領域を介してシグナルグラウンド領域を形成する必要がある。これに対し、実施の形態1の構成によれば第2の回路基板上に第2のフレームグラウンドおよび第2のシグナルグラウンドを設けているため、主回路のレイアウトの自由度が大きく、信号線の最適配線、その他のノイズ対策を施すことができ、さらなる耐ノイズ性能向上をはかることができる。なお、第1の回路基板の第1のシグナルグラウンド12SGは、第2の回路基板の第2のシグナルグラウンド22SGよりも大きく突出して形成しているが、この形状に限定されることなく第1のシグナルグラウンド12SGの対向する位置全体に第2のシグナルグラウンド22SGを設けるなど適宜変更可能であることはいうまでもない。一方、フレームグラウンドとシグナルグラウンドを共通化させて1つのグラウンドとした手法、すなわちフレームグラウンドを信号の基準グラウンドとする手法もあるが、ICの許容DC電圧には制限があるため、信頼性が求められる回路基板においてはフレームグラウンドとシグナルグラウンドとを分離することが望ましい。 In particular, when the main circuit on which the control IC on the first circuit board is mounted is arranged at the center of the first circuit board, the frame ground and the signal ground made of another circuit board are not provided. It is necessary to arrange a frame ground on the outer periphery of the first circuit board and form a signal ground region through the insulating region. On the other hand, according to the configuration of the first embodiment, since the second frame ground and the second signal ground are provided on the second circuit board, the flexibility of the layout of the main circuit is large, and the signal line Optimum wiring and other noise countermeasures can be taken, and noise resistance performance can be further improved. Note that the first signal ground 12SG of the first circuit board is formed so as to protrude larger than the second signal ground 22SG of the second circuit board. However, the first signal ground 12SG is not limited to this shape. Needless to say, the second signal ground 22SG can be appropriately changed over the entire position where the signal ground 12SG faces. On the other hand, there is also a technique in which the frame ground and the signal ground are used as a single ground, that is, a technique in which the frame ground is used as a signal reference ground. However, since the allowable DC voltage of the IC is limited, reliability is required. In a circuit board to be manufactured, it is desirable to separate the frame ground and the signal ground.
また第1の回路基板10および第2の回路基板20上にはグラウンド接続部材14Gを配置するための予備の導電性接続部を複数箇所で設けておいてもよい。このような事前対策を講じておくことで大幅な対策手戻りを生じることなくノイズ耐量を確保することができる。
Further, spare conductive connection portions for arranging the
また外部インターフェースコネクタ40に印加された外来ノイズは、外部インターフェースコネクタ40と同電位のフレームグラウンドに最も伝搬し易い。第2の回路基板20に配置された第2のフレームグラウンド22FGにも外来ノイズは伝搬するが、第2のフレームグラウンド22FGは外周部に配置されているため、第1のシグナルグラウンド12SGからは遠く、制御用IC15、ノイズ対策部品16上には外来のノイズが伝搬しにくい構成となっている。従って、ノイズ耐性が低い制御用IC15に、磁気結合してノイズ伝搬経路となりうるノイズ対策部品16への影響が少なく、耐量を向上させることができる。
Further, the external noise applied to the
さらには制御用IC15、ノイズ対策部品16上には第2のシグナルグラウンド22SGが配置されていることで、シールドの役割を果たす。これにより外部インターフェースコネクタ40からの伝導ノイズだけでなく、第1の回路基板10への放射磁界ノイズ耐性を向上させることができ、板金などのシールド対策部品の追加設置が不要となる。なお、フレームグラウンドでもシールドの役割を果たすことができるので、第2のフレームグラウンド22FGを制御用IC15、ノイズ対策部品16上に配置してもよい。
Furthermore, the second signal ground 22SG is arranged on the
実施の形態1の回路基板によれば、外来ノイズ印加の影響によってフレームグラウンドとシグナルラウンドとの間の高周波での電位差発生を抑制することでシグナルグラウンドと通信信号線間の電位差を安定化させ、ノイズによる誤動作を抑制させることができる。 According to the circuit board of the first embodiment, the potential difference between the signal ground and the communication signal line is stabilized by suppressing the occurrence of a potential difference at a high frequency between the frame ground and the signal round due to the influence of external noise application, Malfunctions due to noise can be suppressed.
実施の形態1の回路基板によれば、第1のフレームグラウンドと第2のフレームグラウンドとは、外部インターフェースコネクタで電気的に接続されているため、外部インターフェースコネクタからのノイズは、同電位である第1のフレームグラウンドと第2のフレームグラウンドから効率よく伝搬し、第1の回路基板上の第1のシグナルグラウンドに伝搬するのが抑制される。 According to the circuit board of the first embodiment, since the first frame ground and the second frame ground are electrically connected by the external interface connector, the noise from the external interface connector has the same potential. Propagation efficiently from the first frame ground and the second frame ground, and propagation to the first signal ground on the first circuit board are suppressed.
実施の形態1の回路基板によれば、第1のフレームグラウンドと第2のフレームグラウンドとは、基板間接続部材で電気的に接続されているため、接続位置を自由にレイアウトすることができノイズ対策上有効な経路、部品実装の制約を回避した経路を構築することができる。 According to the circuit board of the first embodiment, since the first frame ground and the second frame ground are electrically connected by the inter-substrate connection member, the connection position can be freely laid out and the noise It is possible to construct a route that is effective as a countermeasure and a route that avoids restrictions on component mounting.
実施の形態2.
図9は、実施の形態2における回路基板を模式的に示す上面図、図10は図9のX−X断面図であり、絶縁性基材を除き主要部のみを示した回路基板を模式的に示すものである。図11および図12は、実施の形態2の第2の回路基板の図10におけるXI側およびXII側の面を示す図である。実施の形態2の回路基板は、実施の形態1と比較して第2の回路基板20上の第2のフレームグラウンド22FGがほぼ全面に配置されており、接続部材23、導電性接続部材14が配置される箇所にのみ第2のシグナルグラウンド22SGが島状に配置されている構成である。Embodiment 2. FIG.
FIG. 9 is a top view schematically showing the circuit board according to the second embodiment, and FIG. 10 is a cross-sectional view taken along the line XX of FIG. 9, schematically showing the circuit board showing only the main part except for the insulating base material. It is shown in 11 and 12 are views showing the surfaces on the XI side and the XII side in FIG. 10 of the second circuit board of the second embodiment. In the circuit board according to the second embodiment, the second frame ground 22FG on the
第2のフレームグラウンド22FG内に四角環状の絶縁領域つまり第2の絶縁領域である第2のスリット22Sを介して四角形の第2のシグナルグラウンド22SGが形成されている。第2のシグナルグラウンド22SGは等間隔で複数個配列されている。他は実施の形態1の回路基板と同様であるため、ここでは詳細な説明を省略するが、同一部位には同一符号を付した。接続部材23、導電性接続部材14の設置箇所は図示した箇所に限定されるものではない。また、第2のシグナルグラウンドおよび絶縁領域は図9に記載される形状に限定されるものではない。
A square second signal ground 22SG is formed in the second frame ground 22FG via a square slit insulating region, that is, a
また、図11および図12に、図10における第2の回路基板のXI側およびXII側の面を示すように第2のフレームグラウンド22FGは第2の回路基板20のXII側の面つまり、第1の回路基板10と反対側の面に配置されていることが望ましく、図11のように第1の回路基板10に対向する面は導体部ではなく誘電体基板からなる基材21となっている。つまり、第1の回路基板10の配線層に搭載される制御用IC15等の電子部品および回路部に対向する、第2の回路基板20の面には、配線層はなく、誘電体基板からなる基材21が露呈している。XII側の面つまり、第1の回路基板10と反対側の面に第2のフレームグラウンド22FG等の導体層が存在するため第1の回路基板10とは基材21を介するため遠く、第1の回路基板10と第2の回路基板20の距離が近接している場合でも絶縁距離を確保することができる。また、第2の回路基板20の導電性部から第1の回路基板10への静電気放電も抑制できる。
11 and 12, the second frame ground 22FG is the surface on the XII side of the
また第2の回路基板は、基板間接続部材が配置される箇所に選択的に島状の第2のシグナルグラウンドが形成されており、島状の第2のシグナルグラウンドは、第2の絶縁領域を介して第2のフレームグラウンドで囲まれている。 In the second circuit board, an island-shaped second signal ground is selectively formed at a position where the inter-substrate connecting member is disposed, and the island-shaped second signal ground is a second insulating region. Is surrounded by a second frame ground.
従って、上記構成とすることで高周波ノイズ印加時において機器動作に影響を及ぼす通信信号線とシグナルグラウンド間の電位差を安定化することができる。 Therefore, with the above configuration, the potential difference between the communication signal line and the signal ground that affects the operation of the device when high-frequency noise is applied can be stabilized.
実施の形態3.
図13は、実施の形態3の回路基板の断面図である。図14および図15は、実施の形態3の第2の回路基板の図13におけるXIV側およびXV側の面を示す図、図16は、第1の回路基板を示す平面図である。Embodiment 3 FIG.
FIG. 13 is a cross-sectional view of the circuit board according to the third embodiment. FIGS. 14 and 15 are views showing the XIV side and XV side surfaces in FIG. 13 of the second circuit board of the third embodiment, and FIG. 16 is a plan view showing the first circuit board.
実施の形態3の回路基板100は、実施の形態1と比較して第2の回路基板20に配置された外部インターフェースコネクタ40の内側に配線される通信信号線26は外部インターフェースコネクタ40に隣接配置される第2の信号配線接続用コネクタ28に接続され、基板間接続部材である基板間接続配線24Gを介して第1の回路基板10に配置される第1の信号配線接続用コネクタ18に接続される。基板間接続部材である基板間接続配線24Gを設けることで、接続位置を自由にレイアウトすることができ、フレームグラウンドからのノイズ伝搬と信号配線からのノイズ伝搬を切り分けることが可能で、対策の尤度が増す。第1の回路基板10上には第1の信号配線接続用コネクタ18に接続されるフレームグラウンドは配置されていない。
In the
実施の形態3では、外部インターフェースコネクタ40は、第2の回路基板20上に配置され、第1の回路基板10上の外部インターフェースコネクタ40に隣接した箇所に第1の信号配線接続用コネクタ18を備えており、第2の回路基板20上にも第2の信号配線接続用コネクタ28を備え、第1および第2の信号配線接続用コネクタ18,28間は基板間接続配線24Gで接続される。他は実施の形態1の回路基板と同様であるため、ここでは詳細な説明を省略するが、同一部位には同一符号を付した。
In the third embodiment, the
実施の形態3の回路基板の構成とすることで外部インターフェースコネクタ40からの各デバイスへのノイズによる煽りを低減することができる。また、第2の回路基板20は誘電体基板からなる基材21上に形成された配線層からなる第2のシグナルグラウンド22SGおよび第2のフレームグラウンド22FGが形成されている。第1の回路基板10上には第1の信号配線接続用コネクタ18に接続されるフレームグラウンドは配置されていないため、シグナルグラウンドとの絶縁距離をとるためのスリットが不要となることにより実装部品の集約配置による主回路基板サイズの小型化が可能となる。
By adopting the configuration of the circuit board according to the third embodiment, it is possible to reduce the distortion caused by noise from the
外部インターフェースコネクタは、第2の回路基板上に配置されている。第1の回路基板上の外部インターフェースコネクタに隣接した箇所に第1の信号配線接続用コネクタを備え、第2の回路基板は、第2の信号配線接続用コネクタを備える。第1の信号配線接続用コネクタと第2の信号配線接続用コネクタとは、基板間接続配線で接続されている。従って上述したように実装部品の集約配置による主回路基板サイズの小型化が可能となる。 The external interface connector is disposed on the second circuit board. A first signal wiring connection connector is provided at a location adjacent to the external interface connector on the first circuit board, and the second circuit board is provided with a second signal wiring connection connector. The first signal line connecting connector and the second signal line connecting connector are connected by an inter-board connection line. Accordingly, as described above, the size of the main circuit board can be reduced by the collective arrangement of the mounted components.
なお、実施の形態3の回路基板の構成では、第1の回路基板10上にフレームグラウンドを形成しない例について説明したが、実施の形態1の変形例として、主基板を構成する第1の回路基板10には、シグナルグラウンドおよびフレームグラウンドを形成し、対向して配置される第2の回路基板20上にはシグナルグラウンドのみを形成してもよい。つまり図13に示した実施の形態3の回路基板100において第1の回路基板10と第2の回路基板20とを置き換え、実施の形態1と比較して第2の回路基板20に配置された外部インターフェースコネクタ40の内側に配線される通信信号線26は外部インターフェースコネクタ40に隣接配置される第2の信号配線接続用コネクタ28に接続され、基板間接続配線24Gを介して第1の回路基板10に配置される第1の信号配線接続用コネクタ18に接続される点は実施の形態3と同様であるが、第2の回路基板20上には第2の信号配線接続用コネクタ28に接続されるフレームグラウンドは配置されていない構成とすることも可能である。
In the configuration of the circuit board according to the third embodiment, the example in which the frame ground is not formed on the
変形例の構成では、外部インターフェースコネクタ40からの各デバイスへのノイズによる直接的な煽りを低減することができる。また、第2の回路基板20は誘電体基板からなる基材21上に形成された配線層からなる第2のシグナルグラウンド22SGが形成されている。第2の回路基板20上には第2の信号配線接続用コネクタ28に接続されるフレームグラウンドは配置されていないため、実装部品の集約配置による主回路基板サイズの小型化が可能となる。
In the configuration of the modified example, direct hitting due to noise from the
実施の形態4.
図17は、実施の形態4の回路基板を模式的に示す断面図である。実施の形態1と比較して第1の回路基板10に対して第2の回路基板20及び第3の回路基板30が上下から挟み込むように配置されている構成となっており、それぞれのシグナルグラウンドおよびフレームグラウンド間を接続している。Embodiment 4 FIG.
FIG. 17 is a cross-sectional view schematically showing a circuit board according to the fourth embodiment. Compared to the first embodiment, the
つまり第1の回路基板10は、実施の形態1の第1の回路基板10と同様、第1のシグナルグラウンド12SGと第1のフレームグラウンド12FGとを有する。第1のシグナルグラウンド12SGと第1のフレームグラウンド12FG間を高周波的に接続するための接続部材13が配置されている。
That is, the
第2の回路基板20は、実施の形態1の第2の回路基板20と同様、誘電体基板で構成された基材21上に第2のシグナルグラウンド22SGと第2のフレームグラウンド22FGとを有する。第2のシグナルグラウンド22SGと第2のフレームグラウンド22FG間を高周波的に接続するための接続部材23が配置されている。
Similar to the
第3の回路基板30は、第3のシグナルグラウンド32SGと第3のフレームグラウンド32FGとを有する。第3のシグナルグラウンド32SGと第3のフレームグラウンド32FGとの間を高周波的に接続するための接続部材33が配置されている。
The
そして第1から第3のシグナルグラウンド12SG,22SG,32SGは、導電性接続部材14を介して接続されている。第1から第3のフレームグラウンド12FG,22FG,32FGも、導電性接続部材14を介して接続されている。そして、制御用IC15は第3の回路基板30に搭載され、ノイズ対策部品16は第1の回路基板10の第1のシグナルグラウンド12SGに接続されている。他は実施の形態3の回路基板と同様であるため、ここでは詳細な説明を省略するが、同一部位には同一符号を付した。
The first to third signal grounds 12SG, 22SG, 32SG are connected via the
実施の形態4の回路基板の構成とすることで、シグナルグラウンドおよびフレームグラウンド間の高周波接続を強固にしさらにシールド性能も向上できる。導電性接続部材および接続部材の設置箇所および個数はこれに限らない。 With the configuration of the circuit board according to the fourth embodiment, the high-frequency connection between the signal ground and the frame ground can be strengthened, and the shielding performance can be improved. The installation location and the number of conductive connection members and connection members are not limited thereto.
実施の形態5.
図18は、実施の形態5に係る回路基板を模式的に示す断面図である。実施の形態1と比較して第2の回路基板20に代えて、第2の回路基板20a、第3の回路基板30Sが外部インターフェースコネクタ40のコネクタ挿入部裏側に第1の回路基板10を挟むように配置されている。第3の回路基板30Sは第3のフレームグラウンド32FGおよび第3のシグナルグラウンド32SGを備えており、両グラウンド間に第3の絶縁領域としての図示しないスリットを備え、第3の絶縁領域上を跨るように第3のシグナルグラウンド32SGと第3のフレームグラウンド32FG間を高周波的に接続するための図示しない接続部材が配置されている。第3の回路基板30Sは、第1の回路基板10に対して垂直に設置されており、第2の回路基板20aに比べて設置方向が異なるのみで基板構造は同様であるのでここでは説明を省略する。第3のシグナルグラウンド32SGおよび第3のフレームグラウンド32FGは接続部材によって各々のグラウンドと接続される。他は実施の形態3の回路基板と同様であるため、ここでは詳細な説明を省略するが、同一部位には同一符号を付した。Embodiment 5. FIG.
FIG. 18 is a cross-sectional view schematically showing a circuit board according to the fifth embodiment. As compared with the first embodiment, instead of the
実施の形態5の回路基板の構成とすることで、外部インターフェースコネクタ40に外来ノイズが印加された際に外部インターフェースコネクタ40本体から発せられる輻射ノイズを第3の回路基板のグラウンド部で遮断し、第1の回路基板の主回路へのノイズの伝搬を低減することができる。さらに第1および第2の回路基板ともグラウンドで接続されることでよりグラウンド電位を安定化することができ、耐ノイズ性能を向上させることができる。
With the configuration of the circuit board of the fifth embodiment, when external noise is applied to the
実施の形態6.
図19は、実施の形態6に係る回路基板を模式的に示す断面図である。実施の形態5と比較して第3の回路基板30Sに代えて、実施の形態5における第3の回路基板30Tに対して外部インターフェースコネクタ40が挿入可能な開口部を有しており、開口部に外部インターフェースコネクタ40が嵌合配置される。第3の回路基板30Tは第3のフレームグラウンド32FGおよび第3のシグナルグラウンド32SGを備えており、両グラウンド間に第3の絶縁領域として第3のスリット32Sを備え、第3の絶縁領域上を跨るように第3のシグナルグラウンドと第3のフレームグラウンド間を高周波的に接続するための接続部材33が配置されている。第3の回路基板30Tは、第1の回路基板10に対して垂直に設置されており、第2の回路基板20に比べて設置方向が異なるのみで基板構造は同様であるのでここでは説明を省略する。第3のシグナルグラウンド32SGおよび第3のフレームグラウンド32FGは図示しない接続部材によって第1および第2の回路基板10,20の各々のグラウンドと接続される。また、第3のフレームグラウンド32FGと外部インターフェースコネクタ40を接続部材33によって電気的に接続させることで、より電位安定化をはかることが可能となる。他は実施の形態3の回路基板と同様であるため、ここでは詳細な説明を省略するが、同一部位には同一符号を付した。Embodiment 6 FIG.
FIG. 19 is a cross-sectional view schematically showing a circuit board according to the sixth embodiment. Compared to the fifth embodiment, instead of the
実施の形態6の回路基板の構成とすることで外部インターフェースコネクタ40に外来ノイズが印加された際に外部インターフェースコネクタ40本体から発せられる輻射ノイズを第3の回路基板30のグラウンド部で低減することができる。これにより外部インターフェースコネクタ40直近で輻射ノイズを遮るため、主基板である第1の回路基板10内の制御用部品へのノイズの煽りを低減することができる。さらに第1、第2の回路基板ともグラウンドで接続されることでよりグラウンド電位を安定化することができ、耐ノイズ性能を向上させることができる。
By adopting the configuration of the circuit board of the sixth embodiment, radiation noise emitted from the
また、実施の形態5および6における第3の回路基板30S,30Tを両方設置することによって更なるノイズ耐量の向上をはかることができる。さらにまた、第3の回路基板30S,30Tによって外部インターフェースコネクタ40の4方を囲むとともに第2の回路基板によって、第1の回路基板10と平行な面を囲むことでより確実にノイズ耐性を向上することができる。
Further, by installing both the
なお、実施の形態5および6において、第3のフレームグラウンド32FGは接続部材33を介して外部インターフェースコネクタ40と接続され、第3のフレームグラウンド32FGおよび第3のシグナルグラウンド32SGは第1および第2のフレームグラウンドおよび第1および第2のシグナルグラウンドのいずれかに接続されていればよい。
In the fifth and sixth embodiments, the third frame ground 32FG is connected to the
実施の形態7.
図20は、実施の形態7に係る回路基板を模式的に示す断面図である。図21は、実施の形態7にかかる回路基板の上面図である。第1の回路基板10上の制御用IC15などの発熱体からの発熱量が大きい場合には、高熱伝導率な構造物を発熱体に接触させて冷却を図る場合がある。Embodiment 7 FIG.
FIG. 20 is a cross-sectional view schematically showing a circuit board according to the seventh embodiment. FIG. 21 is a top view of the circuit board according to the seventh embodiment. When the amount of heat generated from a heating element such as the
本実施の形態7では、放熱用に設けられた放熱フィン33FGを第1の回路基板10に対向させて設けている。放熱フィン33FGは金属製の構造体であり、外部接地用接続部材50が安定グラウンドに対して接続されているため、放熱フィン33FGの電位はフレームグラウンド電位である。回路基板10に外部接地用接続部材50は図示されていないが、外部接地用部材50が回路基板10に配置されていてもよい。放熱フィン33FGと制御用IC15との間には、放熱シート15aが挟み込まれている。すなわち、発熱体である制御用IC15は、放熱シート15aを介して放熱フィン33FGに熱的に接続されている。制御用IC15で発生した熱は、放熱シート15aを介して放熱フィン33FGに伝わって、放熱フィン33FGから周囲に放熱される。
In the seventh embodiment, the heat dissipating fins 33FG provided for heat dissipation are provided so as to face the
本実施の形態7では、放熱フィン33FGに形成された凹み71に第2の回路基板20が嵌め込まれている。放熱フィン33FGの凹み71の底面には第1の回路基板10に向けて貫通する貫通孔72が形成されている。第2の回路基板20が有する第2のシグナルグラウンド22SGは、貫通孔72を通して第1の回路基板10側に露出する。第1の回路基板10側に露出した第2のシグナルグラウンド22SGは、貫通孔72を通過する導電性接続部材14を介して第1のシグナルグラウンド12SGと電気的に接続されている。
In the seventh embodiment, the
放熱フィン33FGは、凹み71の底面部分で接続部材23Xを介して第2のフレームグラウンド22FGと電気的に接続されている。また、放熱フィン33FGは、外部インターフェースコネクタ40と電気的に接続されている。したがって、第2の回路基板20が有する第2のフレームグラウンド22FGは、放熱フィン33FGを介して外部インターフェース40と電気的に接続される。
The radiating fin 33FG is electrically connected to the second frame ground 22FG via the
図22は、実施の形態7の変形例を示す断面図である。図23は、実施の形態7の変形例を示す上面図である。図22および図23に示すように、放熱フィン33FGに第2の回路基板20を嵌め込まずに、貫通孔72を塞ぐように第2の回路基板20を放熱フィン33FG上に載置してもよい。または、放熱フィン33FGの回路基板1側の面に第2の回路基板20を配置してもよい。図20および図21に示すように第2の回路基板20を凹み71に嵌め込んだほうが、回路基板100の厚さを抑えることができる。一方、図22および図23に示すように第2の回路基板20を放熱フィン33FG上に載置したほうが、放熱フィン33FGの形状を単純化でき、放熱フィン33FGと第2のフレームグラウンド22FGとを電気的に接続させる作業も容易になるため製造費用を抑えることができる。なお、第2のフレームグラウンドはプリントパターン以外の金属構造物全般を対象とし、実施の形態7で例示した放熱フィン構造に限られない。
FIG. 22 is a cross-sectional view showing a modification of the seventh embodiment. FIG. 23 is a top view showing a modification of the seventh embodiment. As shown in FIGS. 22 and 23, the
実施の形態7の構成とすることで、第2のフレームグラウンドを有する構造物がプリント基板でない場合においても基板上の電位安定化を図ることが可能となる。プリント基板のような薄膜パターンのノイズ伝搬に比べ金属構造物ではインピーダンスが低くなるため、より接続部材23によるノイズ対策効果が顕著となる。また、回路基板が放熱フィンを必須とする構成の場合に、新たに第2の回路基板を配置することなく、最小の基板構成でノイズ対策を行うことが可能となる。なお、放熱フィン33FGに設ける凹み71および貫通孔72は、複数箇所に設けられていてもよい。
With the configuration of the seventh embodiment, the potential on the substrate can be stabilized even when the structure having the second frame ground is not a printed circuit board. Compared to noise propagation of a thin film pattern such as a printed circuit board, the impedance of a metal structure is lower, so that the noise countermeasure effect by the connecting
実施の形態8.
図24は、実施の形態8に係る回路基板を模式的に示す断面図である。本実施の形態8では、導電性接続部材14の配置について説明する。制御用IC15のうち第1の回路基板10の内周側となる端部の位置をX1とし、第1の回路基板10のうち外部インターフェースコネクタ40が設けられた側の外周端部の位置をX2とした場合に、導電性接続部材14が配置される位置Xを以下の範囲内とする。
X1<X<(X1+X2)/2 (1)Embodiment 8 FIG.
FIG. 24 is a cross-sectional view schematically showing a circuit board according to the eighth embodiment. In the eighth embodiment, the arrangement of the
X1 <X <(X1 + X2) / 2 (1)
上記数式(1)の関係を満たす位置に導電性接続部材14を配置することで、基板外周部から伝搬するノイズがノイズ耐性の弱い制御用IC15に伝搬する途中経路で導電性接続部材14を介して第2の回路基板20の第2のフレームグラウンド22FGへ積極的に伝搬させることができ、シグナルグラウンドとフレームグラウンド間の高周波電位変動を抑制できる。したがって、機器のノイズ耐性を向上させることが可能となる。
By disposing the
なお、実施の形態1から8において、絶縁性領域を跨いで接続される機能素子については、接地箇所、配置数ともこれに限らない。また、シグナルグラウンドパターンおよびフレームグラウンドパターンについても形状、配置箇所はこれに限らない。また、絶縁性領域を跨いで接続される機能素子として、チップキャパシタからなる容量性素子を用いたが、他の高周波素子を介して高周波接続することで、シグナルグラウンドとフレームグラウンド間の安定した電位を得ることができ、耐ノイズ性能の向上を図ることができればこれに限られない。また容量性素子としては、チップキャパシタに限定されることなく、回路上にパターン形成した集積回路を用いてもよい。 In the first to eighth embodiments, the functional elements connected across the insulating region are not limited to this in terms of the number of grounding locations and the number of arrangements. Further, the signal ground pattern and the frame ground pattern are not limited to this shape and arrangement location. In addition, a capacitive element made of a chip capacitor was used as a functional element connected across the insulating region, but a stable potential between the signal ground and the frame ground can be obtained by connecting the high frequency via another high frequency element. However, the present invention is not limited to this as long as noise resistance performance can be improved. The capacitive element is not limited to a chip capacitor, and an integrated circuit patterned on the circuit may be used.
また、接続部材を構成する機能素子は、例えばキャパシタ、インダクタ、レジスタ、ノイズフィルタ、ジャンパ配線などから選択すればよい。 In addition, the functional element constituting the connection member may be selected from, for example, a capacitor, an inductor, a resistor, a noise filter, a jumper wiring, and the like.
なお、実施の形態1から8の回路基板においては、第1の回路基板を2層の誘電体層を含む、3層構造の回路基板を用いたが、実際のプリント基板では、片面基板、多層基板いずれでもよく、本実施の形態においても3層に限ったものではない。また第2の回路基板についても同様、片面基板、多層基板いずれでも良いことはいうまでもない。 In the circuit boards of the first to eighth embodiments, the first circuit board is a three-layer circuit board including two dielectric layers. However, in an actual printed board, a single-sided board, a multilayer board is used. Any substrate may be used, and the present embodiment is not limited to three layers. Needless to say, the second circuit board may be either a single-sided board or a multilayer board.
各層間におけるビアホールについては、ビアホールの数、箇所に関して図面に記載したものに限らず、適宜変更可能である。 The via holes between the layers are not limited to those described in the drawings with respect to the number and locations of the via holes, and can be changed as appropriate.
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態およびその変形は、発明の範囲に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope of the invention, and also included in the invention described in the claims and the equivalents thereof.
10 第1の回路基板、11a 第1層基材、11b 第2層基材、12FG 第1のフレームグラウンド、12SG 第1のシグナルグラウンド、12S 第1のスリット、13 接続部材、14 導電性接続部材、15 制御用IC、15a 放熱シート、16 ノイズ対策部品、17 通信信号線、18 第1の信号配線接続用コネクタ、19 絶縁スペーサ、20 第2の回路基板、21 基材、22FG 第2のフレームグラウンド、22SG 第2のシグナルグラウンド、22S 第2のスリット、23,23X 接続部材、28 第2の信号配線接続用コネクタ、30,30S,30T 第3の回路基板、32FG 第3のフレームグラウンド、32SG 第3のシグナルグラウンド、32S 第3のスリット、33 接続部材、33FG 放熱フィン、40 外部インターフェースコネクタ、71 凹み、72 貫通孔、100 回路基板。
DESCRIPTION OF
Claims (11)
第2のフレームグラウンドと、前記第2のフレームグラウンドとの間に第2の絶縁領域を介して配置される第2のシグナルグラウンドと、前記第2のフレームグラウンドと前記第2のシグナルグラウンドとの間の前記第2の絶縁領域上を跨いで配置され、両者を高周波接続する第2の機能素子とを備えた第2の回路基板とを備え、
前記第1のフレームグラウンドと前記第2のフレームグラウンドとは、電気的に接続され、
前記第1のシグナルグラウンドと前記第2のシグナルグラウンドとは、電気的に接続されたことを特徴とする回路基板。A first frame ground on which an external interface connector is mounted; a first signal ground disposed between the first frame ground and a first insulating region; the first frame ground; A first circuit board comprising: a first functional element disposed across the first insulating region between the first signal ground and a first functional element for high-frequency connection between the two;
A second signal ground disposed between the second frame ground and the second frame ground via a second insulating region; the second frame ground; and the second signal ground. A second circuit board provided with a second functional element that is disposed across the second insulating region in between and a high-frequency connection between the two,
The first frame ground and the second frame ground are electrically connected,
The circuit board, wherein the first signal ground and the second signal ground are electrically connected.
前記第1の回路基板上の前記外部インターフェースコネクタに隣接した箇所に第1の信号配線接続用コネクタを備え、
前記第2の回路基板は、第2の信号配線接続用コネクタを備え、
前記第1の信号配線接続用コネクタと前記第2の信号配線接続用コネクタとは、基板間接続配線で接続されたことを特徴とする請求項1に記載の回路基板。The external interface connector is disposed on the second circuit board;
A first signal line connecting connector at a location adjacent to the external interface connector on the first circuit board;
The second circuit board includes a second signal wiring connector;
2. The circuit board according to claim 1, wherein the first signal wiring connection connector and the second signal wiring connection connector are connected by an inter-board connection wiring.
前記第3の回路基板は、前記外部インターフェースコネクタのコネクタ挿入方向に対向して配置されており、
前記第3のフレームグラウンドは接続部材を介して外部インターフェースコネクタと接続され、第3のフレームグラウンドは前記第1または第2のフレームグラウンドに接続され、第3のシグナルグラウンドは前記第1または第2のシグナルグラウンドに接続されることを特徴とする請求項1から3のいずれか1項に記載の回路基板。A third signal ground disposed between the third frame ground and the third frame ground via a third insulating region; and between the third frame ground and the third signal ground. A third circuit board on which a third functional element for high frequency connection is disposed,
The third circuit board is disposed to face the connector insertion direction of the external interface connector,
The third frame ground is connected to an external interface connector via a connection member, the third frame ground is connected to the first or second frame ground, and a third signal ground is the first or second frame ground. The circuit board according to any one of claims 1 to 3, wherein the circuit board is connected to a signal ground.
前記発熱体に熱的に接続されて前記第1の回路基板と対向する放熱フィンと、をさらに備え、
前記第2の回路基板は前記放熱フィン上に配置され、
前記第2のフレームグラウンドと前記放熱フィンとが電気的に接続されたことを特徴とする請求項1に記載の回路基板。A heating element mounted on the first circuit board;
A heat dissipating fin that is thermally connected to the heating element and faces the first circuit board;
The second circuit board is disposed on the radiation fin;
The circuit board according to claim 1, wherein the second frame ground and the heat radiation fin are electrically connected.
前記凹みの底面には前記第1の回路基板に向けて貫通する貫通孔が形成され、
前記第2のシグナルグラウンドは、前記貫通孔を通して前記第1の回路基板側に露出することを特徴とする請求項8に記載の回路基板。The heating element is formed with a recess into which the second circuit board is fitted,
A through-hole penetrating toward the first circuit board is formed in the bottom surface of the recess,
The circuit board according to claim 8, wherein the second signal ground is exposed to the first circuit board through the through hole.
前記第2の回路基板は前記貫通孔を塞ぐように前記放熱フィン上に載置され、
前記第2のシグナルグラウンドは、前記貫通孔を通して前記第1の回路基板側に露出することを特徴とする請求項8に記載の回路基板。A through-hole penetrating toward the first circuit board is formed in the radiating fin,
The second circuit board is placed on the radiating fin so as to close the through hole,
The circuit board according to claim 8, wherein the second signal ground is exposed to the first circuit board through the through hole.
前記第1のシグナルグラウンドと前記第2のシグナルグラウンドとを電気的に接続させる導電性接続部材と、をさらに備え、
前記制御用回路のうち前記第1の回路基板の内周側となる端部の位置をX1とし、前記第1の回路基板のうち前記外部インターフェースコネクタが設けられた側の端部の位置をX2とした場合に、前記導電性接続部材が配置される位置Xは、
X1<X<(X1+X2)/2の関係を満足することを特徴とする請求項1に記載の回路基板。A control circuit mounted on the first circuit board;
A conductive connecting member for electrically connecting the first signal ground and the second signal ground;
The position of the end of the control circuit on the inner peripheral side of the first circuit board is X1, and the position of the end of the first circuit board on the side where the external interface connector is provided is X2. In this case, the position X where the conductive connecting member is arranged is
2. The circuit board according to claim 1, wherein a relationship of X1 <X <(X1 + X2) / 2 is satisfied.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/012056 WO2018173263A1 (en) | 2017-03-24 | 2017-03-24 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6391885B1 JP6391885B1 (en) | 2018-09-19 |
JPWO2018173263A1 true JPWO2018173263A1 (en) | 2019-03-28 |
Family
ID=63579890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018508254A Active JP6391885B1 (en) | 2017-03-24 | 2017-03-24 | Circuit board |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6391885B1 (en) |
KR (1) | KR101999509B1 (en) |
CN (1) | CN109565927A (en) |
WO (1) | WO2018173263A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114709A (en) * | 2019-03-29 | 2020-10-07 | 엘지전자 주식회사 | Substrate structure and method the same |
JP7268544B2 (en) * | 2019-08-30 | 2023-05-08 | 富士通株式会社 | Electric chips and optical modules |
WO2021131599A1 (en) * | 2019-12-27 | 2021-07-01 | 日立Astemo株式会社 | Electronic control device |
CN115023905A (en) * | 2020-03-19 | 2022-09-06 | 索尼互动娱乐股份有限公司 | Communication device |
DE112020006584B4 (en) * | 2020-03-25 | 2024-01-04 | Mitsubishi Electric Corporation | Circuit board and electronic device |
WO2022215176A1 (en) * | 2021-04-06 | 2022-10-13 | 三菱電機株式会社 | Printed circuit board |
CN115580983B (en) * | 2022-09-30 | 2023-08-29 | 荣耀终端有限公司 | Circuit board assembly and electronic equipment |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230255B1 (en) | 1990-07-06 | 2001-05-08 | Advanced Micro Devices, Inc. | Communications processor for voice band telecommunications |
JP3294785B2 (en) * | 1997-09-01 | 2002-06-24 | シャープ株式会社 | Heat dissipation structure of circuit element |
JP2003283072A (en) * | 2002-03-20 | 2003-10-03 | Canon Inc | Printed wiring board unit |
JP5437558B2 (en) * | 2006-11-16 | 2014-03-12 | 三菱電機株式会社 | Electromagnetic noise countermeasure structure for printed circuit boards |
JP2010267728A (en) * | 2009-05-13 | 2010-11-25 | Renesas Electronics Corp | Semiconductor package, lead frame, and method of manufacturing the semiconductor package |
JP6076174B2 (en) * | 2013-03-29 | 2017-02-08 | 本田技研工業株式会社 | Control device with high noise resistance |
JP6422395B2 (en) * | 2015-05-18 | 2018-11-14 | 三菱電機株式会社 | Circuit board |
-
2017
- 2017-03-24 WO PCT/JP2017/012056 patent/WO2018173263A1/en active Application Filing
- 2017-03-24 KR KR1020197003463A patent/KR101999509B1/en active IP Right Grant
- 2017-03-24 JP JP2018508254A patent/JP6391885B1/en active Active
- 2017-03-24 CN CN201780048945.2A patent/CN109565927A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN109565927A (en) | 2019-04-02 |
WO2018173263A1 (en) | 2018-09-27 |
KR101999509B1 (en) | 2019-07-11 |
JP6391885B1 (en) | 2018-09-19 |
KR20190018535A (en) | 2019-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6391885B1 (en) | Circuit board | |
KR101007288B1 (en) | Printed circuit board and electro application | |
US9793042B2 (en) | Printed circuit board having a layer structure | |
EP0663142B1 (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
US8873246B2 (en) | Electronic device, wiring board, and method of shielding noise | |
JPWO2016203842A1 (en) | Electronic device and antenna element | |
JP2000286587A (en) | Electromagnetic shield structure at connector part with external cable | |
US20080084679A1 (en) | Printed Circuit Boards for Countering Signal Distortion | |
KR101092590B1 (en) | printed circuit board having electromagnetic bandgap structure | |
WO2012039120A2 (en) | Printed circuit board | |
JP6843312B1 (en) | Circuit boards and electronic devices | |
JP4910335B2 (en) | Printed wiring board and semiconductor integrated circuit device | |
JP2013012528A (en) | Printed board | |
WO2010116993A1 (en) | Structure having integrated circuit mounted therein | |
CN107347228B (en) | High-frequency noise-handling circuit board | |
CN113711160B (en) | Electronic device | |
JP2002261410A (en) | Printed wiring board and electronic equipment | |
JP2005294511A (en) | Electronic circuit unit having connector terminal and circuit board | |
JP6452921B1 (en) | connector | |
JP2008263360A (en) | High-frequency substrate device | |
JP4161323B2 (en) | Printed wiring board | |
JP7395057B2 (en) | printed circuit board | |
JP6343871B2 (en) | Component mounting multilayer wiring board | |
US11239813B2 (en) | Resonant circuit element and circuit module | |
JP2005294502A (en) | Electronic circuit unit having connector terminal and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180215 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6391885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |