JPWO2018096642A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018096642A1
JPWO2018096642A1 JP2017523553A JP2017523553A JPWO2018096642A1 JP WO2018096642 A1 JPWO2018096642 A1 JP WO2018096642A1 JP 2017523553 A JP2017523553 A JP 2017523553A JP 2017523553 A JP2017523553 A JP 2017523553A JP WO2018096642 A1 JPWO2018096642 A1 JP WO2018096642A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
layer
manufacturing
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017523553A
Other languages
English (en)
Other versions
JP6295378B1 (ja
Inventor
小笠原　淳
淳 小笠原
史浩 本間
史浩 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6295378B1 publication Critical patent/JP6295378B1/ja
Publication of JPWO2018096642A1 publication Critical patent/JPWO2018096642A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体装置の製造方法は、ｐｎ接合が露出する露出面のうちｎ型半導体層が露出した第１露出領域を疎水性処理する前処理工程と、第１露出領域にｎ型の不純物を供給する不純物供給工程と、第１露出領域にレーザ光を照射することで、ｎ型の不純物をｎ型半導体層に導入してチャネルストッパを形成するチャネルストッパ形成工程と、ガラス組成物を用いて露出面を覆うようにガラス層を形成するガラス層形成工程と、を含む。

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
半導体装置を高耐圧化するためのチャネルストッパの形成に関し、予め第１導電型の不純物を供給しておいた状態の溝の底面にレーザ光を照射することで第１導電型の不純物を第１半導体層の内部に導入させる製造方法が知られている（特許文献１参照）。特許文献１の製造方法では、レーザ光を走査することでチャネルストッパを形成することが可能となるため、マスク形成工程が不要となる。
特開２００７−３１１６５５号公報
ところで、近年では、半導体装置に対して、より高い温度環境であっても正常動作を確保できるようにしたいという市場要求が高まっている。すなわち、より信頼性の高い半導体装置が必要とされている。
本発明は、このような問題に鑑みてなされたものであり、高信頼性の半導体装置を提供することができる半導体装置の製造方法及び半導体装置を提供することにある。
本発明の一態様に係る半導体装置の製造方法は、第１導電型の第１半導体層と前記第１導電型とは反対の第２導電型の第２半導体層との接合部で形成されるｐｎ接合が露出する露出面を有する半導体基体を準備する半導体基体準備工程と、前記露出面のうち前記第１半導体層が露出した第１露出領域を疎水性処理する前処理工程と、前記第１露出領域に第１導電型の不純物を供給する不純物供給工程と、前記第１露出領域にレーザ光を照射することで、前記第１導電型の不純物を前記第１半導体層に導入してチャネルストッパを形成するチャネルストッパ形成工程と、ガラス組成物を用いて前記露出面を覆うようにガラス層を形成するガラス層形成工程と、を含む。
また、本発明の一態様に係る半導体装置は、前記半導体装置の製造方法によって製造され、前記露出面を有する半導体素子と、前記半導体素子の前記第１露出領域に形成された前記チャネルストッパと、前記半導体素子の前記露出面を覆うように形成された前記ガラス層と、を備える。
本発明によれば、疎水性処理により、チャネルストッパ形成工程において、レーザ光の照射により第１半導体層に導入される第１導電型の不純物の濃度を上昇させることができる。その結果、より高い温度環境であっても、逆バイアス電圧印加時の空乏層の広がりを抑制することができるので、リーク電流の発生を抑えることができる。したがって、半導体装置を正常に動作させることができる。すなわち、高信頼性の半導体装置を提供することができる。
第一の実施形態に係る半導体装置の構成を示す断面図である。 第一の実施形態に係る半導体装置の製造方法の説明図である。 第一の実施形態に係る半導体装置の製造方法の説明図である。 第一の実施形態に係る半導体基体分断工程の説明図である。 第二の実施形態に係る半導体装置の製造方法の説明図である。 第二の実施形態に係る半導体装置の製造方法の説明図である。 チャネルストッパ形成工程後における、露出面からの深さ方向と不純物濃度との関係を示す図である。 酸化膜形成工程前後における、露出面からの深さ方向と不純物濃度との関係を示す図である。
［第一の実施形態］
以下、図１から図４を参照して、本発明の第一の実施形態について説明する。
（半導体装置の構成）
本実施形態に係る半導体装置は、チャネルストッパが設けられたメサ型の半導体装置である。以下、図１を参照して、本実施形態に係る半導体装置の構成について説明する。
図１に示すように、本実施形態に係る半導体装置１００は、ｎ−型（第１導電型）の第１半導体層１１０、及び、第１半導体層１１０の一方の主面の側に配置されるｐ＋型（第２導電型）の第２半導体層１１２を有する半導体素子１００ｃと、チャネルストッパ１２４と、ガラス層１２８と、を備える。
半導体素子１００ｃは加えて、第１半導体層１１０の他方の主面の側に配置されるｎ＋型（第１導電型）の第３半導体層１１４を備える。半導体装置１００は加えて、酸化膜１２６と、第２半導体層１１２の表面に形成されたアノード電極１３０と、第３半導体層１１４の表面に形成されたカソード電極１３２と、を備える。
半導体素子１００ｃは、第１半導体層１１０と第２半導体層１１２との接合部で形成されるｐｎ接合が露出する露出面１１１を有する。チャネルストッパ１２４は、露出面１１１のうち第１半導体層１１０が露出した第１露出領域１１１ａに形成されている。酸化膜１２６は、露出面１１１を覆うように形成されている。ガラス層１２８は、酸化膜１２６を覆うように形成されている。
図２及び図３に示すように、本実施形態に係る半導体装置の製造方法は、以下の工程を順番に含む。以下、各工程を順次説明する。
（半導体積層構造作製工程）
半導体積層構造作製工程は、図２（ａ）に示すように、ｎ−型（第１導電型）の第１半導体層１１０と、第１半導体層１１０の一方の主面の側に配置されるｐ＋型（第２導電型）の第２半導体層１１２と、第１半導体層１１０の他方の主面の側に配置されるｎ＋型（第１導電型）の第３半導体層１１４とを備える半導体積層構造１００ａを作製する工程である。
半導体積層構造作製工程においては、まず、ｎ−型シリコン基板（ｎ−型の第１半導体層）１１０の一方の主面からのｐ型不純物の拡散によりｐ＋型の第２半導体層１１２を形成する。また、ｎ−型シリコン基板１１０の他方の主面からのｎ型不純物の拡散によりｎ＋型の第３半導体層１１４を形成する。これにより、ｎ−型の第１半導体層１１０とｐ＋型の第２半導体層１１２との接合部で主面に平行なｐｎ接合が形成される半導体積層構造１００ａが作製される。その後、熱酸化により、ｐ＋型の第２半導体層１１２の表面に表面酸化膜１２０を形成する。また、熱酸化により、ｎ＋型の第３半導体層１１４の表面に表面酸化膜１２２を形成する。
第１半導体層１１０の不純物濃度は、例えば、２×１０１４ｃｍ−３である。第２半導体層１１２の不純物濃度は、例えば、２×１０１９ｃｍ−３である。第３半導体層１１４の不純物濃度は、例えば、２×１０１９ｃｍ−３である。第一の半導体層１１０の厚さは、例えば、１５０μｍである。第二の半導体層１１２の厚さは、例えば、６０μｍである。第三の半導体層１１４の厚さは、例えば、４０μｍである。
（半導体基体準備工程）
半導体基体準備工程は、図２（ａ）、（ｂ）に示すように、半導体積層構造１００ａにおける一方の主面の側から溝１１８を形成し、溝１１８の内面に、第１半導体層１１０と第２半導体層１１２との接合部で形成されるｐｎ接合が露出する露出面１１１を有する半導体基体１００ｂを準備する工程である。
溝１１８の形成は、例えば、エッチングによって行う。まず、第２半導体層１１２上の表面酸化膜１２０をエッチングする。さらに、第２半導体層１１２側から半導体積層構造１００ａのエッチングを行う。これにより、半導体積層構造１００ａの一方の主面からｐｎ接合を超える深さの溝１１８が形成される。このとき、溝１１８の内面に、露出面１１１が形成される。露出面１１１は、第１半導体層１１０が露出した第１露出領域１１１ａと、第２半導体層１１２が露出した第２露出領域１１１ｂと、からなる。エッチング液としては、例えば、フッ酸（ＨＦ）、硝酸（ＨＮＯ３）及び酢酸（ＣＨ３ＣＯＯＨ）の混合液（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：４：１）を用いる。
溝１１８の幅は、例えば、３００μｍであり、溝１１８の深さは、例えば、９０μｍである。
（前処理工程）
前処理工程は、露出面１１１のうち第１半導体層１１０が露出した第１露出領域１１１ａを疎水性処理する工程である。
疎水性処理は、例えば、第１露出領域１１１ａを疎水性処理溶液に浸漬することにより行う。疎水性処理溶液としては、例えば、フッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液を好ましく用いることができる。より好ましくは、ＨＦ：ＨＮＯ３＝１：２５である。第１露出領域１１１ａを浸漬する時間は、好ましくは、１〜３分である。第１露出領域１１１ａを浸漬する温度は、好ましくは、２０〜３０℃である。上記浸漬の後には、第１露出領域１１１ａを、例えば水で洗浄する。
（不純物供給工程）
不純物供給工程は、図２（ｃ）に示すように、第１露出領域１１１ａにｎ型の不純物１０を供給する工程である。
不純物供給工程は、例えば、第１露出領域１１１ａにｎ型（第１導電型）の不純物１０を含む液体を塗布して行う。ｎ型の不純物１０を含む液体としては、例えば、リン化合物（例えば、ピロリン酸）を有機溶媒（例えば、エタノール）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
第１露出領域１１１ａに供給するｎ型の不純物１０の量は、後述するチャネルストッパ形成工程において第１露出領域１１１ａに形成するチャネルストッパ１２４（図３（ａ）参照）の不純物濃度が最適な濃度（例えば、１×１０１９ｃｍ−３）となるように調整する。
（チャネルストッパ形成工程）
チャネルストッパ形成工程は、図３（ａ）に示すように、ｎ型（第１導電型）の不純物１０を第１半導体層１１０に導入してチャネルストッパ１２４を形成する工程である。
ｎ型の不純物１０の導入は、例えば、第１露出領域１１１ａにレーザ光を照射することで行う。レーザ光としては、例えば、波長５３２ｎｍのグリーンレーザを用いることができる。レーザ光は、例えば、パルス３０ｋＨｚでパルス発振させ、３００ｍｍ／秒の速さで、溝１１８に沿って走査する。この工程では、チャネルストッパ１２４が、所定の深さ（第１の深さ）まで形成される。
この工程においては、溝１１８に沿って延びるチャネルストッパ１２４を形成する。チャネルストッパ１２４は、１本だけでもよい。本実施形態では、２本のチャネルストッパ１２４，１２４が、溝１１８の幅方向において、互いに６０μｍだけ隔離して形成されている。
レーザ光の照射後には、残存するｎ型の不純物１０を除去する。不純物除去は、例えば、エッチングによって行う。エッチング液としては、例えば、半導体基体準備工程で用いたものと同じものを用いることができる。
（酸化膜形成工程）
酸化膜形成工程は、図３（ｂ）に示すように、チャネルストッパ形成工程の後、かつ、後述するガラス層形成工程の前に、露出面１１１を覆うように酸化膜１２６を形成する工程である。
酸化膜１２６の形成は、例えば、ドライ酸素を用いた熱酸化法によって行う。これにより、溝１１８の内面に、シリコン酸化膜が形成される。
酸化膜１２６の形成は、例えば、半導体基体１００ｂを拡散炉に入れた後、酸素ガスを流しながら処理することにより行う。処理温度は、９００℃以上であることが好ましい。処理時間は、処理温度９００℃において、好ましくは９０分である。
酸化膜１２６の厚さは、５ｎｍ〜６０ｎｍ、好ましくは５０ｎｍとする。酸化膜１２６の厚さが５ｎｍ未満であると、逆方向電流低減の効果が得られなくなる場合があり、好ましくない。他方、酸化膜１２６の厚さが６０ｎｍを超えると、後述するガラス層形成工程で、電気泳動法によりガラス層１２８を形成することができなくなる場合があり、好ましくない。
（ガラス層形成工程）
ガラス層形成工程は、図３（ｃ）に示すように、ガラス組成物を用いて露出面１１１を覆うように、パッシベーション用のガラス層１２８を形成する工程である。
ガラス層形成工程においては、まず、電気泳動法により、溝１１８の内面及びその近傍の半導体基体１００ｂ表面に、ガラス組成物を堆積する。そして、堆積したガラス組成物を焼成する。これにより、ガラス層１２８が形成される。その結果、溝１１８の内面における露出面１１１は、酸化膜１２６を介して、ガラス層１２８により覆われた状態となる。
ガラス組成物の焼成温度は、例えば９００℃とする。また、ガラス組成物の焼成時間は、焼成温度９００℃において、例えば１５〜３０分とする。
ガラス組成物としては、例えば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、を実質的に含有しないガラス組成物を用いることができる。
ガラス組成物としては、ＳｉＯ２の含有量が４９．５ｍｏｌ％〜６４．３ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が３．７ｍｏｌ％〜１４．８ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が８．４ｍｏｌ％〜１７．９ｍｏｌ％の範囲内にあり、ＺｎＯの含有量が３．９ｍｏｌ％〜１４．２ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．４ｍｏｌ％〜１２．９ｍｏｌ％の範囲内にあるものを好適に用いることができる。
なお、この場合において、ある特定成分を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。また、ある特定元素を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。また、ある特定元素を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
ＳｉＯ２の含有量を４９．５ｍｏｌ％〜６４．３ｍｏｌ％の範囲内としたのは、以下の理由による。ＳｉＯ２の含有量が４９．５ｍｏｌ％未満である場合には、ガラス層１２８の耐薬品性が低下する、又は、ガラス層１２８の絶縁性が低下するおそれがある。ＳｉＯ２の含有量が６４．３ｍｏｌ％を超える場合には、ガラス組成物の焼成温度が高くなるおそれがある。
Ａｌ２Ｏ３の含有量を３．７ｍｏｌ％〜１４．８ｍｏｌ％の範囲内としたのは、以下の理由による。Ａｌ２Ｏ３の含有量が３．７ｍｏｌ％未満である場合には、ガラス層１２８の耐薬品性が低下する、又は、ガラス層１２８の絶縁性が低下するおそれがある。Ａｌ２Ｏ３の含有量が１４．８ｍｏｌ％を超える場合には、ガラス組成物の焼成温度が高くなるおそれがある。
Ｂ２Ｏ３の含有量を８．４ｍｏｌ％〜１７．９ｍｏｌ％の範囲内としたのは、以下の理由による。Ｂ２Ｏ３の含有量が８．４ｍｏｌ％未満である場合には、ガラス組成物の焼成温度が高くなるおそれがある。Ｂ２Ｏ３の含有量が１７．９ｍｏｌ％を超える場合には、ガラス組成物を焼成する際にＢ（ボロン）が半導体基体１００ｂに拡散して絶縁性が低下するおそれがある。
ＺｎＯの含有量を３．９ｍｏｌ％〜１４．２ｍｏｌ％の範囲内としたのは、以下の理由による。ＺｎＯの含有量が３．９ｍｏｌ％未満である場合には、ガラス組成物の焼成温度が高くなるおそれがある。ＺｎＯの含有量が１４．２ｍｏｌ％を超える場合には、ガラス層１２８の耐薬品性が低下する、又は、ガラス層１２８の絶縁性が低下するおそれがある。
また、アルカリ土類金属の酸化物の含有量を７．４ｍｏｌ％〜１２．９ｍｏｌ％の範囲内としたのは、以下の理由による。アルカリ土類金属の酸化物の含有量が７．４ｍｏｌ％未満である場合には、ガラス組成物の焼成温度が高くなるおそれがある。アルカリ土類金属の酸化物の含有量が１２．９ｍｏｌ％を超える場合には、ガラス層１２８の耐薬品性が低下する、又は、ガラス層１２８の絶縁性が低下したりするおそれがある。
ガラス組成物としては、５０℃〜５５０℃の温度範囲における平均線膨張率が、３．３３×１０−６〜４．１３×１０−６の範囲内にあるものを用いることが好ましい。
本実施形態に係るガラス組成物は、例えば、以下のようにして製造することができる。まず、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ａｌ（ＯＨ）３、Ｈ３ＢＯ３、ＺｎＯ、ＣａＣＯ３、Ｍｇ（ＯＨ）２、ＢａＯ）を調合する。次に、原料を混合機でよく攪拌する。次に、攪拌した原料を、電気炉中で所定温度（例えば、１５５０℃）に上昇させた白金ルツボに入れ、所定時間（例えば、３０〜１２０分）溶融させる。次に、原料の融液を、水冷ロールに流し出す。これにより、薄片状のガラスフレークを得る。最後に、ガラスフレークを、ボールミルなどで所定の平均粒径となるまで粉砕する。これにより、粉末状のガラス組成物を得る。
（電極形成工程）
電極形成工程は、半導体基体１００ｂに、アノード電極１３０とカソード電極１３２（図４（ｂ）参照）とを形成する工程である。
電極形成工程においては、まず、ガラス層１２８の表面を覆うように、フォトレジストを形成する。次に、半導体基体１００ｂの一方の主面の、アノード電極１３０が形成される部位以外を、フォトレジストによりマスクする。次に、表面酸化膜１２０のエッチングを行う。これにより、半導体基体１００ｂの一方の主面の、アノード電極１３０が形成される部位において、表面酸化膜１２０が除去される。また、半導体基体１００ｂの他方の主面において、表面酸化膜１２２が除去される。次に、半導体基体１００ｂにめっき処理を行う。これにより、半導体基体１００ｂの一方の主面の、表面酸化膜１２０を除去した部位に、アノード電極１３０が形成される。また、半導体基体１００ｂの他方の主面において、カソード電極１３２が形成される。
（半導体基体切断工程）
半導体基体切断工程は、図４に示すように、半導体基体１００ｂを切断してチップ化し、半導体装置１００を製造する工程である。図４（ｂ）は、図４（ａ）のＡ−Ａ断面である。
半導体基体切断工程では、図４（ａ）、（ｂ）に示すように、例えば、ダイシングソーを用いて、溝１１８の幅方向の中央を通るダイシングラインＤＬに沿って、半導体基体１００ｂを切断する。これにより、図４（ｃ）に示すように、半導体基体１００ｂがチップ化され、メサ型のｐｎダイオードである半導体装置１００が製造される。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、前処理工程において疎水性処理を行うことにより、チャネルストッパ形成工程においてレーザ光の照射により第１半導体層１１０に導入される第１導電型の不純物１０の濃度を上昇させることができる。この点について、図７を参照して説明する。
図７における実施例は、以下の処理を行った場合の結果である。まず、本実施形態の前処理工程において、フッ酸と硝酸の混合液（ＨＦ：ＨＮＯ３＝１：２５）を用いて疎水性処理を行った。次に、不純物供給工程において、ピロリン酸をエタノールに溶解させた液体をディッピング法により塗布した。次に、チャネルストッパ形成工程において、波長５３２ｎｍのグリーンレーザを、パルス３０ｋＨｚでパルスを発振させて照射した。
比較例は、本実施形態の前処理工程において、疎水性処理を行わずに、実施例と同じ条件で不純物供給工程及びチャネルストッパ形成工程を行った結果である。
実施例では、比較例と比べて、露出面１１１からの深さ（位置）に拘らず、不純物１０の濃度が高くなる。例えば、露出面１１１近傍における不純物１０の濃度のピークは、比較例では約１０１９／ｃｍ３個であるが、実施例では、約１０２０／ｃｍ３個である。したがって、チャネルストッパの濃度を上げるためには、前処理工程において疎水性処理を行うことが有効である。
上記のように、不純物１０の濃度を上昇できることで、より高い温度環境であっても、逆バイアス電圧印加時の空乏層の広がりを抑制することができるので、リーク電流の発生を抑えることができる。したがって、半導体装置１００を正常に動作させることができる。すなわち、高信頼性の半導体装置１００を提供することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層形成工程において、露出面１１１を覆うように形成されたガラス組成物からなる層を焼成することによりガラス層１２８を形成する。これにより、露出面１１１のうち第１露出領域１１１ａに導入された第１導電型の不純物１０を、焼成において加えられる熱によって、第１半導体層１１０中で拡散させることができる。これにより、逆バイアス電圧印加時の空乏層の広がりをより抑制することができる。その結果、リーク電流の発生をより抑えることができる。したがって、より高信頼性の半導体装置１００を提供することができる。
また、本実施形態に係る半導体装置の製造方法によれば、チャネルストッパ形成工程の後、かつ、ガラス層形成工程の前に、酸化膜形成工程において、露出面１１１を覆うように酸化膜１２６が形成される。これにより、露出面１１１のうち第１露出領域１１１ａに導入された第１導電型の不純物１０を、酸化膜１２６の形成において加えられる熱によって、第１半導体層１１０中で拡散させることができる。この点について、図８を参照して説明する。
図８に示すように、酸化膜形成工程後は、酸化膜形成工程前と比べて、露出面１１１からより深い位置まで、不純物１０が熱拡散する。これにより、露出面１１１近傍における不純物１０の濃度のピークの高さは、酸化膜形成工程を経て低くなり、他方、ピークの幅は、露出面１１１からより深い位置まで広がる。すなわち、酸化膜形成工程では、チャネルストッパ１２４の領域が、チャネルストッパ形成工程後における第１の深さよりも深い第２の深さまで拡大する。
これにより、逆バイアス電圧印加時の空乏層の広がりを抑制することができる。その結果、リーク電流の発生を抑えることができる。したがって、より高信頼性の半導体装置１００を提供することができる。
また、本実施形態の半導体装置の製造方法によれば、レーザのパワーを上げることなく不純物をより深くまで導入することができる。これにより、レーザの照射に基づく表面欠陥の生成を抑制することができる。したがって、製造後の半導体装置１００において、リーク電流の発生を抑制できる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層１２８の原料となるガラス組成物は、環境負荷物質であるＰｂ、Ａｓ及びＳｂを実質的に含有しない。これにより、環境負荷を軽減することができる。さらに、ガラス層１２８は、鉛含有ガラスよりも誘電率の低い鉛フリーガラスからなる。これにより、半導体装置１００を樹脂でモールドして樹脂封止型半導体装置としたものに、高温環境下で逆バイアス電圧を印加しても、モールド樹脂とガラス層１２８との界面及びガラス層１２８と第一の半導体層１１０との界面に高密度のイオンが誘起されることが抑制される。その結果、従来の鉛含有ガラスを用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層１２８の原料となるガラス組成物は、Ｌｉと、Ｎａと、Ｋと、を実質的に含有しない。これにより、ガラス組成物中にＢ（ボロン）が含まれていたとしても、ガラス組成物の焼成中にガラス層１２８からシリコン中にＢ（ボロン）が拡散することがなくなる。これにより、高信頼性の半導体装置１００を提供することができる。
さらに、本実施形態に係る半導体装置の製造方法によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層１２８を形成するようにしたことから、比較的低い温度でガラス組成物の焼成を行うことが可能となる。これにより、ガラス組成物の焼成過程でガラス組成物が結晶化を起こし難くなる。その結果、逆方向リーク電流の低い半導体装置１００を安定して製造することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス組成物は、ＳｉＯ２の含有量が４９．５ｍｏｌ％〜６４．３ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が３．７ｍｏｌ％〜１４．８ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が８．４ｍｏｌ％〜１７．９ｍｏｌ％の範囲内にあり、ＺｎＯの含有量が３．９ｍｏｌ％〜１４．２ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．４ｍｏｌ％〜１２．９ｍｏｌ％の範囲内にある。これにより、ガラス組成物の焼成温度が高くなることや、ガラス層１２８の耐薬品性が低下したり、ガラス層１２８の絶縁性が低下したりすることを、抑制することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス組成物の５０℃〜５５０℃の温度範囲における平均線膨張率が、３．３３×１０−６〜４．０８×１０−６の範囲内にある。これにより、ガラス組成物がシリコンの線膨張率と近い線膨張率を有するため、製造工程中における半導体基体１００ｂの反りを防ぐことができる。
また、本実施形態に係る半導体装置の製造方法によれば、露出面１１１は、第２半導体層１１２をメサ状に分離して第１半導体層１１０に達するように形成された溝１１８の内面である。これにより、メサ型の半導体装置１００における溝１１８の底面にチャネルストッパ１２４を設けることが可能となる。その結果、ｐｎ接合の空乏層が高電圧で広がった場合でも当該空乏層はチャネルストッパ１２４で終端してチップ分断面に露出することがなくなる。したがって、メサ型の半導体装置１００を高耐圧化することができる。
また、本実施形態に係る半導体装置の製造方法によれば、前処理工程の疎水性処理において、フッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液を用いる。これにより、通常の半導体プロセスで汎用的に用いられる薬品を用いて、疎水性処理を行うことができる。
［第二の実施形態］
以下、本発明の第二の実施形態について説明する。本実施形態に係る半導体装置は、チャネルストッパが設けられたプレーナ型の半導体装置である。以下、図６（ｄ）を参照して、本実施形態に係る半導体装置の構成について説明する。
図６（ｄ）に示すように、本実施形態に係る半導体装置２００は、ｎ−型（第１導電型）の第１半導体層２１０、及び、第１半導体層２１０の一方の主面の側に配置されるｐ＋型（第２導電型）の第２半導体層２１２を有する半導体素子２００ｃと、チャネルストッパ２２４と、ガラス層２２８と、を備える。
半導体素子２００ｃは加えて、第１半導体層２１０の他方の主面の側に配置されるｎ＋型（第１導電型）の第３半導体層２１４を備える。半導体装置２００は加えて、酸化膜２２６と、第２半導体層２１２の表面に形成されたアノード電極２３０と、第３半導体層２１４の表面に形成されたカソード電極２３２と、を備える。
半導体素子２００ｃは、第１半導体層２１０と第２半導体層１１２との接合部で形成されるｐｎ接合が露出する露出面２１１を有する。チャネルストッパ２２４は、露出面２１１のうち第１半導体層２１０が露出した第１露出領域２１１ａに形成されている。酸化膜２２６は、露出面２１１を覆うように形成されている。ガラス層２２８は、酸化膜２２６を覆うように形成されている。
図５及び図６に示すように、本実施形態に係る半導体装置の製造方法は、以下の工程を順番に含む。以下、各工程を順次説明する。
（半導体基体準備工程）
半導体積層構造作製工程は、図５（ａ）〜（ｃ）に示すように、ｎ−型（第１導電型）の第１半導体層２１０と、第１半導体層２１０の一方の主面の側に配置されるｐ＋型（第２導電型）の第２半導体層２１２と、第１半導体層１１０の他方の主面の側に配置されるｎ＋型（第１導電型）の第３半導体層２１４とを備える半導体積層構造２００ａを作製する工程である。
半導体基体準備工程においては、例えば、まず、図５（ａ）に示すように、ｎ＋型半導体基板２１４上に、ｎ−型エピタキシャル層２１０を積層する。次に、図５（ｂ）に示すように、マスクＭ１を形成した後、マスクＭ１を介してｎ−型エピタキシャル層２１０の表面における所定領域に、イオン注入法によりｐ型不純物（例えば、Ｂ（ボロン）イオン）を導入する。マスクＭ１は、半導体基体２００ａの一方の主面の一部が開口するよう設ける。次に、熱拡散することにより、ｐ＋型拡散層２１２を形成する。次に、マスクＭ１を除去する。これにより、半導体基体２００ａが準備される。このとき、半導体基体２００ａの一方の主面に、露出面２１１が形成される。露出面２１１は、第１半導体層２１０が露出した第１露出領域２１１ａと、第２半導体層２１２が露出した第２露出領域２１１ｂと、からなる。
（前処理工程）
前処理工程は、露出面２１１のうち第１半導体層２１０が露出した第１露出領域２１１ａを疎水性処理する工程である。
疎水性処理は、例えば、第１露出領域２１１ａを疎水性処理溶液に浸漬することにより行う。疎水性処理溶液としては、第一の実施形態と同様に、フッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液を好ましく用いることができる。
（不純物供給工程）
不純物供給工程は、図５（ｃ）に示すように、第１露出領域２１１ａにｎ型の不純物２０を供給する工程である。
不純物供給工程は、例えば、第１露出領域２１１ａにｎ型（第１導電型）の不純物２０を含む液体を塗布して行う。ｎ型の不純物２０を含む液体としては、第一の実施形態と同様に、リン化合物を有機溶媒に溶解させた液体などを好ましく用いることができる。塗布の方法としては、第一の実施形態と同様に、ディッピング法、スピナー法、スプレー法などの公知の方法を用いることができる。
（チャネルストッパ形成工程）
チャネルストッパ形成工程は、図５（ｄ）に示すように、ｎ型（第１導電型）の不純物２０を第１半導体層２１０に導入してチャネルストッパ２２４を形成する工程である。
ｎ型の不純物１０の導入は、第一の実施形態と同様に、第１露出領域２１１ａの所定領域にレーザ光を照射することで行う。
（酸化膜形成工程）
酸化膜形成工程は、図５（ｅ）に示すように、チャネルストッパ形成工程の後、かつ、後述するガラス層形成工程の前に、露出面２１１を覆うように酸化膜２２６を形成する工程である。
酸化膜形成は、例えば、第一の実施形態と同様に、ドライ酸素を用いた熱酸化法によって行う。これにより、半導体基体２００ａの一方の主面に、酸化膜２２６が形成される。このとき、半導体基体２００ａの他方の主面にも、表面酸化膜２２２が形成される。
（ガラス層形成工程）
ガラス層形成工程は、図６（ａ）に示すように、ガラス組成物を用いて露出面２１１を覆うように、パッシベーション用のガラス層２２８を形成する工程である。
ガラス層形成工程においては、第一の実施形態と同様に、電気泳動法により半導体基体２００ａの一方の主面側にガラス組成物を堆積する。そして、堆積したガラス組成物を焼成する。その結果、露出面２１１は、表面酸化膜２２６を介して、ガラス層２２８により覆われた状態となる。
ガラス組成物としては、第一の実施形態と同様の組成のものを、好ましく用いることができる。ガラス組成物としては、第一の実施形態と同様の線膨張率のものを、好ましく用いることができる。
（エッチング工程）
エッチング工程は、図６（ｂ）、（ｃ）に示すように、半導体基体２００ａの一方の主面の所定領域に、酸化膜２２６及びガラス層２２８を形成する工程である。
エッチング工程においては、例えば、半導体基体２００ａの一方の主面側に、第１露出領域２１１ａと第２露出領域２１１ｂの境界を覆うようにマスクＭ２を形成する。次に、ガラス層２２８及び酸化膜２２６のエッチングを行う。これにより、所定領域のみに酸化膜２２６及びガラス層２２８を形成することができる。このとき、半導体基体２００ａの他方の主面で、酸化膜２２２が除去される。
（電極形成工程）
電極形成工程は、図６（ｄ）に示すように、半導体基体２００ａに、アノード電極２３０とカソード電極２３２とを形成する工程である。
電極形成工程においては、マスクＭ２を除去した後、半導体基体２００ａの一方の主面のうちガラス層２２８で囲まれた領域に、アノード電極２３０を形成する。また、半導体基体２００ａの裏面に、カソード電極２３２を形成する。
（半導体基体切断工程）
半導体基体切断工程は、第一の実施形態と同様に、ダイシングソー等を用いて、半導体基体２００ａを切断してチップ化する。工程である。これにより、図６（ｄ）に示すように、半導体基体２００ａがチップ化され、プレーナ型のｐｎダイオードである半導体装置２００が製造される。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、第一の実施形態と同様の効果を奏する。すなわち、前処理工程において疎水性処理を行うことにより、チャネルストッパ形成工程においてレーザ光の照射により第１半導体層２１０に導入される第１導電型の不純物２０の濃度を上昇させることができる。その結果、より高い温度環境であっても、逆バイアス電圧印加時の空乏層の広がりを抑制することができるので、リーク電流の発生を抑えることができる。したがって、半導体装置を正常に動作させることができる。すなわち、高信頼性の半導体装置２００を提供することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層形成工程において、露出面２１１を覆うように形成されたガラス組成物からなる層を焼成することによりガラス層２２８を形成する。このため、露出面２１１のうち第１露出領域２１１ａに導入された第１導電型の不純物２０を、焼成において加えられる熱によって、第１半導体層２１０中で拡散させることができる。これにより、逆バイアス電圧印加時の空乏層の広がりをより抑制することができる。その結果、リーク電流の発生をより抑えることができ、より高信頼性の半導体装置２００を提供することができる。
また、本実施形態に係る半導体装置の製造方法によれば、チャネルストッパ形成工程の後、かつ、ガラス層形成工程の前に、酸化膜形成工程において、露出面２１１を覆うように酸化膜２２６が形成される。これにより、露出面２１１のうち第１露出領域２１１ａに導入された第１導電型の不純物２０を、酸化膜２２６の形成において加えられる熱によって、第１半導体層２１０中で拡散させることができる。これにより、逆バイアス電圧印加時の空乏層の広がりをより抑制することができるので、リーク電流の発生をより抑えることができる。したがって、より高信頼性の半導体装置２００を提供することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層２２８の原料となるガラス組成物は、環境負荷物質であるＰｂ、Ａｓ及びＳｂを実質的に含有しない。これにより、環境負荷を軽減することができる。さらに、ガラス層２２８は、鉛含有ガラスよりも誘電率の低い鉛フリーガラスからなる。これにより、半導体装置２００を樹脂でモールドして樹脂封止型半導体装置としたものに、高温環境下で逆バイアス電圧を印加しても、モールド樹脂とガラス層２２８との界面及びガラス層２２８と第一の半導体層２１０との界面に高密度のイオンが誘起されることが抑制される。その結果、従来の鉛含有ガラスを用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス層２２８の原料となるガラス組成物は、Ｌｉと、Ｎａと、Ｋと、を実質的に含有しない。これにより、ガラス組成物中にＢ（ボロン）が含まれていたとしても、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することがなくなる。これにより、高信頼性の半導体装置２００を提供することができる。
さらに、本実施形態に係る半導体装置の製造方法によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層２２８を形成するようにしたことから、比較的低い温度でガラス組成物の焼成を行うことが可能となる。これにより、ガラス組成物の焼成過程でガラス組成物が結晶化を起こし難くなる。その結果、逆方向リーク電流の低い半導体装置２００を安定して製造することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス組成物は、ＳｉＯ２の含有量が４９．５ｍｏｌ％〜６４．３ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が３．７ｍｏｌ％〜１４．８ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が８．４ｍｏｌ％〜１７．９ｍｏｌ％の範囲内にあり、ＺｎＯの含有量が３．９ｍｏｌ％〜１４．２ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．４ｍｏｌ％〜１２．９ｍｏｌ％の範囲内にある。これにより、ガラス組成物の焼成温度が高くなることや、ガラス層２２８の耐薬品性が低下したり、ガラス層２２８の絶縁性が低下したりすることを、抑制することができる。
また、本実施形態に係る半導体装置の製造方法によれば、ガラス組成物の５０℃〜５５０℃の温度範囲における平均線膨張率が、３．３３×１０−６〜４．０８×１０−６の範囲内にある。これにより、ガラス組成物がシリコンの線膨張率と近い線膨張率を有するため、製造工程中における半導体基体２００ａの反りを防ぐことができる。
また、本実施形態に係る半導体装置の製造方法によれば、前処理工程の疎水性処理において、フッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液を用いる。これにより、通常の半導体プロセスで汎用的に用いられる薬品を用いて、疎水性処理を行うことができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明はかかる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
本発明の半導体装置の製造方法においては、酸化膜形成工程を実施しなくともよい。
本発明の半導体装置の製造方法は、少なくとも、半導体基体準備工程、前処理工程、不純物供給工程、チャネルストッパ形成工程、及びガラス膜形成工程を含んでいればよい。
本発明の半導体装置は、少なくとも、半導体素子と、チャネルストッパと、ガラス層と、を備えていればよい。
上記実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、本発明はこれに限定されるものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
上記実施形態においては、レーザとして、グレーンレーザを用いているが、本発明はこれに限定されるものではない。レーザとしては、グリーンレーザ以外の可視光レーザや近赤外光レーザ（例えば、Ｎｄ-ＹＡＧレーザ。）をも好ましく用いることができる。
上記実施形態においては、ｎ型の不純物を含有する液体として、ピロリン酸を有機溶媒に溶解させた液体を用いたが、本発明はこれに限定されるものではない。例えば、ピロリン酸以外のリン化合物や砒素化合物を各種の有機溶媒に溶解させた液体を用いることもできる。
上記実施形態においては、半導体装置としてｐｎダイオードを例によって本発明を説明したが、本発明はこれに限定されるものではない。例えば、ｐｎダイオード以外のダイオード（例えば、ｐｉｎダイオード、ショットキダイオードなど。）、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなど。）、サイリスタ、トライアックその他の電力用半導体装置に本発明を適用することができる。
１０、２０…ｎ型（第１導電型）の不純物、１００…半導体装置、１００ａ…半導体積層構造、１００ｂ、２００ａ…半導体基体、１００ｃ…半導体素子、１１０、２１０…第１半導体層、１１１、２１１…露出面、１１１ａ、２１１ａ…第１露出領域、１１１ｂ、２１１ｂ…第２露出領域、１１２、２１２…第２半導体層、１１４、２１４…第３半導体層、１２０、１２２、２２２…表面酸化膜、１２４、２２４…チャネルストッパ、１２６、２２６…酸化膜、１２８、２２８…ガラス層、１３０、２３０…アノード電極、１３２、２３２…カソード電極
本発明の一態様に係る半導体装置の製造方法は、第１導電型の第１半導体層と前記第１導電型とは反対の第２導電型の第２半導体層との接合部で形成されるｐｎ接合が露出する露出面を有する半導体基体を準備する半導体基体準備工程と、前記露出面のうち前記第１半導体層が露出した第１露出領域を疎水性処理溶液に浸漬することにより疎水性処理する前処理工程と、前記第１露出領域に第１導電型の不純物を供給する不純物供給工程と、前記第１露出領域にレーザ光を照射することで、前記第１導電型の不純物を前記第１半導体層に導入してチャネルストッパを形成するチャネルストッパ形成工程と、ガラス組成物を用いて前記露出面を覆うようにガラス層を形成するガラス層形成工程と、を含む。
本発明は、半導体装置の製造方法に関する。
本発明は、このような問題に鑑みてなされたものであり、高信頼性の半導体装置を提供することができる半導体装置の製造方法を提供することにある。

Claims (11)

  1. 第１導電型の第１半導体層と前記第１導電型とは反対の第２導電型の第２半導体層との接合部で形成されるｐｎ接合が露出する露出面を有する半導体基体を準備する半導体基体準備工程と、
    前記露出面のうち前記第１半導体層が露出した第１露出領域を疎水性処理する前処理工程と、
    前記第１露出領域に第１導電型の不純物を供給する不純物供給工程と、
    前記第１露出領域にレーザ光を照射することで、前記第１導電型の不純物を前記第１半導体層に導入してチャネルストッパを形成するチャネルストッパ形成工程と、
    ガラス組成物を用いて前記露出面を覆うようにガラス層を形成するガラス層形成工程と、
    を含む半導体装置の製造方法。
  2. 前記ガラス層形成工程では、前記露出面を覆うように前記ガラス組成物からなる層を形成した後、前記ガラス組成物からなる層を焼成することにより前記ガラス層を形成する
    請求項１に記載の半導体装置の製造方法。
  3. 前記チャネルストッパ形成工程の後、かつ、前記ガラス層形成工程の前に、前記露出面を覆うように酸化膜を形成する酸化膜形成工程
    を含む請求項１又は２に記載の半導体装置の製造方法。
  4. 前記ガラス組成物はＰｂを実質的に含有しない
    請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記ガラス組成物は、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、を実質的に含有しない
    請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、を実質的に含有しない
    請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  7. 前記ガラス組成物は、
    ＳｉＯ２の含有量が４９．５ｍｏｌ％〜６４．３ｍｏｌの範囲内にあり、
    Ａｌ２Ｏ３の含有量が３．７ｍｏｌ％〜１４．８ｍｏｌ％の範囲内にあり、
    Ｂ２Ｏ３の含有量が８．４ｍｏｌ％〜１７．９ｍｏｌ％の範囲内にあり、
    ＺｎＯの含有量が３．９ｍｏｌ％〜１４．２ｍｏｌ％の範囲内にあり、
    アルカリ土類金属の酸化物の含有量が７．４ｍｏｌ％〜１２．９ｍｏｌ％％の範囲内にある
    請求項６に記載の半導体装置の製造方法。
  8. 前記ガラス組成物の５０℃〜５５０℃の温度範囲における平均線膨張率が、３．３３×１０−６〜４．０８×１０−６の範囲内にある
    請求項１から７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記露出面は、前記第２半導体層をメサ状に分離して前記第１半導体層に達するように形成された溝の内面である
    請求項１から８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記疎水性処理において、ＨＦとＨＮＯ３との混合液を用いる
    請求項１から９のいずれか１項に記載の半導体装置の製造方法。
  11. 請求項１から１０のいずれか１項に記載の半導体装置の製造方法によって製造された半導体装置であって、
    前記露出面を有する半導体素子と、
    前記半導体素子の前記第１露出領域に形成された前記チャネルストッパと、
    前記半導体素子の前記露出面を覆うように形成された前記ガラス層と、を備える
    半導体装置。
JP2017523553A 2016-11-25 2016-11-25 半導体装置の製造方法 Active JP6295378B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/084913 WO2018096642A1 (ja) 2016-11-25 2016-11-25 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP6295378B1 JP6295378B1 (ja) 2018-03-14
JPWO2018096642A1 true JPWO2018096642A1 (ja) 2018-11-22

Family

ID=61628711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523553A Active JP6295378B1 (ja) 2016-11-25 2016-11-25 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10707302B2 (ja)
EP (1) EP3349239B1 (ja)
JP (1) JP6295378B1 (ja)
CN (1) CN108604550B (ja)
TW (1) TWI652740B (ja)
WO (1) WO2018096642A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204716A (zh) * 2018-06-11 2021-01-08 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN109755209A (zh) * 2019-01-11 2019-05-14 常州星海电子股份有限公司 一种高可靠光阻玻璃钝化芯片及其加工方法
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法
CN115241060A (zh) * 2022-06-30 2022-10-25 常州银河电器有限公司 一种新型高压玻璃保护芯片制程工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133569A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Semiconductor device
JPS5773956A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Glass coated semiconductor device
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JPH1012897A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
JP4901300B2 (ja) 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
JP2008072049A (ja) * 2006-09-15 2008-03-27 Sumco Corp 貼り合わせウェーハの製造方法
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
JP5350757B2 (ja) * 2008-11-14 2013-11-27 新電元工業株式会社 メサ型ツェナーダイオード及びその製造方法
CN102157585B (zh) * 2011-02-28 2013-01-23 中山大学 一种均匀浅发射极太阳电池的制备方法
FR2982134B1 (fr) * 2011-11-07 2013-11-15 Renault Sas Support de tablette tactile
JP5340511B1 (ja) * 2012-05-08 2013-11-13 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN108604550B (zh) 2021-08-31
JP6295378B1 (ja) 2018-03-14
TW201834076A (zh) 2018-09-16
TWI652740B (zh) 2019-03-01
EP3349239A1 (en) 2018-07-18
US20200083321A1 (en) 2020-03-12
EP3349239A4 (en) 2019-06-12
CN108604550A (zh) 2018-09-28
US10707302B2 (en) 2020-07-07
WO2018096642A1 (ja) 2018-05-31
EP3349239B1 (en) 2020-04-08

Similar Documents

Publication Publication Date Title
JP6295378B1 (ja) 半導体装置の製造方法
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9570408B2 (en) Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP6251846B1 (ja) 半導体装置の製造方法
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JPWO2018193554A1 (ja) 半導体装置の製造方法
JP2010212316A (ja) メサ型半導体装置の製造方法及びメサ型半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6295378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150