JPWO2017086218A1 - カメラ制御装置およびテレビジョンカメラ - Google Patents

カメラ制御装置およびテレビジョンカメラ Download PDF

Info

Publication number
JPWO2017086218A1
JPWO2017086218A1 JP2017551834A JP2017551834A JPWO2017086218A1 JP WO2017086218 A1 JPWO2017086218 A1 JP WO2017086218A1 JP 2017551834 A JP2017551834 A JP 2017551834A JP 2017551834 A JP2017551834 A JP 2017551834A JP WO2017086218 A1 JPWO2017086218 A1 JP WO2017086218A1
Authority
JP
Japan
Prior art keywords
unit
video signal
converter
frames
camera control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017551834A
Other languages
English (en)
Inventor
昭宏 加藤
昭宏 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2017086218A1 publication Critical patent/JPWO2017086218A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Television Systems (AREA)

Abstract

本発明の目的は、毎秒60コマで動作するデュアルグリーン方式テレビジョンカメラの映像信号から、毎秒24コマの4K映像信号と毎秒24コマのHD映像信号を同時に生成することである。本発明のカメラ制御装置は、シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、24Pコンバータ部は毎秒24コマのHD映像信号を出力し、画素補間部は24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力することを特徴とする。

Description

本発明は、カメラ制御装置およびテレビジョンカメラに関するものである。
近年、従来のHD(High Definition、水平1920x垂直1080)の4倍の画素数(水平3840x垂直2160)の4Kテレビジョンカメラが注目を浴びている。その用途はフレーム周波数60p(progressive)で撮影するスポーツ中継等だけでなく、24pで撮影する映画やドラマ等多岐に渡るが、4Kカメラはまだまだ高価なこともあり、60pと24pのカメラを別々に購入するのではなく、一台のカメラで切り替えて使用できることが望ましい。
従来、60pと24pを同じシステムで切り替えて運用させる場合、テレビジョンカメラの撮像素子を60pと24pを切り替えることから、テレビジョンカメラおよびカメラ制御装置にそれらの走査モードに対応する回路を全て持たせる必要があった。
先行技術文献としては、例えば、特許文献1に、毎秒60フレームのフレームレートで動作するカメラを用いつつ、毎秒24フレームの映像信号を得ることが可能なカメラシステムの発明が開示されている。
特開2013−165313号公報
カメラシステムに毎秒24コマおよび毎秒60コマの回路を持たせた場合は、回路規模が膨大になってしまい、コストアップや消費電力の増加につながる。また、撮像素子が一部のCMOS(Complementary Metal Oxide Semiconductor)等の場合、画素の読出し時間のズレにより高速移動被写体が歪むローリングシャッター効果が、毎秒コマ数が低くなると目立ちやすくなる。
本発明の目的は、毎秒60コマで動作するデュアルグリーン方式テレビジョンカメラの映像信号から、毎秒24コマの4K映像信号と毎秒24コマのHD映像信号を同時に生成することである。
本発明のカメラ制御装置は、シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、24Pコンバータ部は毎秒24コマのHD映像信号を出力し、画素補間部は24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力することを特徴とする。
また、本発明のカメラ制御装置は、上述のカメラ制御装置であって、さらにクロスコンバータ部を有し、クロスコンバータ部はバッファメモリ部の出力から毎秒60コマの720画素の映像信号を生成して出力することを特徴とする。
さらに、本発明のカメラ制御装置は、上述のカメラ制御装置であって、さらにPIコンバータ部とダウンコンバータ部を有し、PIコンバータ部はバッファメモリ部の出力から毎秒60コマの飛越し走査の垂直1080画素の映像信号を生成して出力し、ダウンコンバータ部はPIコンバータ部の出力から毎秒60コマの飛越し走査の480画素の映像信号を生成して出力することを特徴とする。
本発明のテレビジョンカメラは、シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、前記24Pコンバータ部は、毎秒24コマのHD映像信号を出力し、前記画素補間部は、前記24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力するカメラ制御手段を備え、該カメラ制御手段は、60p映像の最初の所定数のフレーム分の後のフレームより所定のフレーム数毎にフレームを順次繰り返して抽出することで24p映像とするフレーム抽出手段を備えたことを特徴とする。
本発明のテレビジョンカメラは、シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、前記24Pコンバータ部は、毎秒24コマのHD映像信号を出力し、前記画素補間部は、前記24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力するカメラ制御手段を備え、60pフレームから2つの最初のフレーム、次の3つの最初のフレーム、次の2つの最初のフレーム、次の3つの最初のフレーム、・・・というように繰り返しの順次プルダウンしていくことで24p映像を出力するものである。
本発明によれば、毎秒60コマで動作するデュアルグリーン方式テレビジョンカメラの映像信号から、毎秒24コマの4K映像信号と毎秒24コマのHD映像信号を同時に生成することができ、毎秒60コマの4K映像信号との切り替え使用も可能である。
本発明の一実施例に係るカメラ制御装置を含むカメラシステムのブロック図である。 本発明の一実施例に係るカメラ制御装置のブロック図である。 本発明の一実施例に係るカメラ制御装置のフレーム単位のタイミングチャートである。 本発明の一実施例に係るカメラ制御装置のライン単位のタイミングチャートである。
以下、本発明の実施形態について図面を参照して詳細に説明する。
図1は本発明の一実施例に係るカメラ制御装置を含むカメラシステムのブロック図である。
図1のカメラシステムは、撮像装置100とカメラ制御装置(Camera Control Unit)200が光ファイバーケーブル300で接続されている。
なお、撮像装置100とカメラ制御装置200の接続は、光ファイバーケーブルに限定するものではない。
撮像装置100は、色分解光学系112、第1緑色(G1、Green1)撮像素子111G1、第2緑色(G2、Green2)撮像素子111G2、赤色(R、Red)撮像素子111R、青色(B、Blue)撮像素子111B、映像信号処理部113、撮像素子駆動部114、CPU(Central Processing Unit)部115で構成されている。
撮像装置100は、入射光102がレンズ101で結像され、色分解光学系112で4板用に色分解され、第1緑色(G1)撮像素子111G1と第2緑色(G2)撮像素子111G2と赤色(R)撮像素子111Rおよび青色(B)撮像素子111Bで光電変換され、映像信号処理部113で各種信号処理が施され、HD/60Px2(水平1920×垂直1080画素、60 Progressive、2出力)信号を出力する。
撮像装置100は、毎秒60コマで有効画素数:水平1920×垂直1080の撮像素子を赤・緑1・緑2・青の4個を用いて動作させ、得られた映像信号をパラレル−シリアル変換して、光ファイバーケーブル300を経てカメラ制御装置(CCU)200へ伝送する。
カメラ制御装置200は、HD/60Px2を入力して、4K/24p,HD/24p,HD/60p,720/60p,HD/60i(interlaceまたはinterlaced scan),480/60i信号を同時に出力する。
図2は本発明の一実施例に係るカメラ制御装置のブロック図である。
図2において、カメラ制御装置200は、S/P(シリアルパラレル変換部)部201、バッファメモリ部202、24Pコンバータ部203、フレームメモリ部204、画素補間部205、クロスコンバータ部206、PIコンバータ(Progressive-Interlace変換部)部207、ダウンコンバータ部208、P/S(パラレルシリアル変換部)部209−1〜209−6で構成されている。
なお、フレームメモリ204部は、例えば、DDR2(Double-Data-Rate2)のDRAM(Dynamic Random Access Memory)である。
カメラ制御装置200は、HD/60Px2を入力して、S/P部201で20ビットのパラレル映像信号に変換し、バッファメモリ部202に書き込む。
24Pコンバータ203部は、フレームメモリ部204を用いてフレーム単位で映像をバッファリングしながら、60pから24pに変換する。
図3は本発明の一実施例に係るカメラ制御装置のフレーム単位のタイミングチャートである。
フレームメモリ204部は、60p映像の全フレームを書き込み、読出し時は2フレーム遅れで、(5n)フレームと(5n+2)フレームを読み出す(nは正の整数)。
これは、60p映像より24p映像とするためのフレームの抽出を行うものであり、60pフレームから2つの最初のフレーム、次の3つの最初のフレーム、次の2つの最初のフレーム、次の3つの最初のフレーム、・・・というように順次プルダウンしていくことで24p映像となる。
ここで、図3の60p映像の最初の2フレーム分(すなわち0、1の2フレーム)は前述したプルダウンの際に安定させて余裕を持たせるためのバッファ的役割を担うものである。
図4は本発明の一実施例に係るカメラ制御装置のライン単位のタイミングチャートである。
フレームメモリ部204は、書き込み時は全ラインを1ライン毎に書き込む。60p読出し時は、1ライン毎に画面の上半分と下半分を交互に読み出す。また24p読出し時は、(5n)ラインで上半分の4K/24p信号、(5n+1)ラインで奇数ラインの2K/24p信号、(5n+2)ラインで下半分の4K/24p信号、(5n+3)ラインで偶数ラインの2K/24pを、各々読み出す。このように4K/60p読出しに必要な帯域と、4K/24pと2K/24pを同時に読み出すのに必要な帯域は同じであるため、60p読出しの5m(mは1以上の整数)番目では24p読出しを行わず、撮影目的に合わせて60p読出しと24p読出しを切り替えて使用することができる。
上述した図3の説明と併せて、60p映像から24p映像を抽出するフレーム読み出しをフレームメモリ部204で行うことで、24p用の専用のメモリを増加することなく、60p用メモリで24p映像出力に対応することができる。
次に、図2を用いて、24Pコンバータ部203以降の動作について説明する。
24Pコンバータ部203の出力4K/24p(または60p)の信号は、画素補間部205で、2Kの赤・緑1・緑2・青の信号から、水平・垂直2倍の4Kの赤・緑・青の信号を、周囲の画素から補間して生成する。その後、P/S部209−1でSDI(シリアル・デジタル・インターフェース)信号に変換し、4K/24p(毎秒24コマの4K映像信号)信号として出力する。
また、HD/24p(毎秒24コマのHD映像信号)は、24Pコンバータ部6203からP/S部209−2で直接パラレル信号からシリアル信号に変換して出力する。
さらに、24Pコンバータ部203の入力信号は、HD/60p(毎秒60コマのHD映像信号)の信号としても使用でき、クロスコンバータ部206やPIコンバータ部207やダウンコンバータ部208を用いることで、各々720/60p(毎秒60コマの垂直720画素の映像信号)、HD/60i(毎秒60コマの飛越し走査の垂直1080画素の映像信号)、480/60i(毎秒60コマの飛越し走査の垂直480画素の映像信号)の信号として出力する。
本発明の実施形態であるカメラ制御装置は、毎秒60コマで動作するデュアルグリーン方式テレビジョンカメラの映像信号から、毎秒24コマの4K映像信号と毎秒24コマのHD映像信号を同時に生成することができ、毎秒60コマの4K映像信号との切り替え使用も可能である。
以上、本発明の一実施形態について詳細に説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変更して実施することができる。
毎秒60コマで動作するデュアルグリーン方式テレビジョンカメラの映像信号から、毎秒24コマの4K映像信号と毎秒24コマのHD映像信号を同時に生成することによって、複数の映像フォーマットの映像信号を同時に使用する用途に適用できる。この出願は、2015年11月17日に出願された日本出願特願2015−224875を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。
100:撮像装置、101:レンズ、102:入射光、111G1:G1撮像素子、111G2:G2撮像素子、111R:R撮像素子、111B:B撮像素子、112:色分解光学系、113:映像信号処理部、114:撮像素子駆動部、115:CPU部、200:カメラ制御装置、201:S/P部、202:バッファメモリ部、203:24Pコンバータ部、204:フレームメモリ部、205:画素補間部、206:クロスコンバータ部、207:PIコンバータ部、208:ダウンコンバータ部、209−1〜209−6:P/S部、300:光ファイバーケーブル。

Claims (4)

  1. シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、
    前記24Pコンバータ部は、毎秒24コマのHD映像信号を出力し、
    前記画素補間部は、前記24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力することを特徴とするカメラ制御装置。
  2. 請求項1に記載のカメラ制御装置であって、
    さらにクロスコンバータ部を有し、
    前記クロスコンバータ部は、前記バッファメモリ部の出力から毎秒60コマの720画素の映像信号を生成して出力することを特徴とするカメラ制御装置。
  3. 請求項1に記載のカメラ制御装置であって、
    さらにPIコンバータ部とダウンコンバータ部を有し、
    前記PIコンバータ部は、前記バッファメモリ部の出力から毎秒60コマの飛越し走査の垂直1080画素の映像信号を生成して出力し、
    前記ダウンコンバータ部は、前記PIコンバータ部の出力から毎秒60コマの飛越し走査の480画素の映像信号を生成して出力することを特徴とするカメラ制御装置。
  4. テレビジョンカメラにおいて、シリアルパラレル変換部とバッファメモリ部と24Pコンバータ部と画素補間部とパラレルシリアル変換部を有し、
    前記24Pコンバータ部は、毎秒24コマのHD映像信号を出力し、
    前記画素補間部は、前記24Pコンバータ部の出力から毎秒24コマの4K映像信号を生成して出力するカメラ制御手段を備え、
    該カメラ制御手段は、60p映像の最初の所定数のフレーム分の後のフレームより所定のフレーム数毎にフレームを順次繰り返して抽出することで24p映像とするフレーム抽出手段を備えたことを特徴とするテレビジョンカメラ。
JP2017551834A 2015-11-17 2016-11-09 カメラ制御装置およびテレビジョンカメラ Pending JPWO2017086218A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015224875 2015-11-17
JP2015224875 2015-11-17
PCT/JP2016/083208 WO2017086218A1 (ja) 2015-11-17 2016-11-09 カメラ制御装置およびテレビジョンカメラ

Publications (1)

Publication Number Publication Date
JPWO2017086218A1 true JPWO2017086218A1 (ja) 2018-09-13

Family

ID=58718825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551834A Pending JPWO2017086218A1 (ja) 2015-11-17 2016-11-09 カメラ制御装置およびテレビジョンカメラ

Country Status (2)

Country Link
JP (1) JPWO2017086218A1 (ja)
WO (1) WO2017086218A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115955539B (zh) * 2023-03-15 2023-08-18 广州美凯信息技术股份有限公司 基于fpga的视频帧率动态转换方法、装置及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207485A (ja) * 1992-01-29 1993-08-13 Toshiba Corp 多板式カラー撮像装置
JP2001092429A (ja) * 1999-09-17 2001-04-06 Sony Corp フレームレート変換装置
JP2006140770A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp フレームレート変換装置およびフレームレート変換方法
JP2006165932A (ja) * 2004-12-07 2006-06-22 Hitachi Kokusai Electric Inc テレビジョンカメラ装置
JP2008099189A (ja) * 2006-10-16 2008-04-24 Sony Corp 信号処理装置及び信号処理方法
JP2009201100A (ja) * 2008-01-22 2009-09-03 Panasonic Corp 再生装置、再生方法
JP2012150221A (ja) * 2011-01-18 2012-08-09 Onkyo Corp 映像処理装置
JP2012256992A (ja) * 2011-06-08 2012-12-27 Hitachi Kokusai Electric Inc 映像処理装置
JP2013165313A (ja) * 2012-02-09 2013-08-22 Hitachi Kokusai Electric Inc カメラ制御装置
JP2014192847A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 映像監視システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207485A (ja) * 1992-01-29 1993-08-13 Toshiba Corp 多板式カラー撮像装置
JP2001092429A (ja) * 1999-09-17 2001-04-06 Sony Corp フレームレート変換装置
JP2006140770A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp フレームレート変換装置およびフレームレート変換方法
JP2006165932A (ja) * 2004-12-07 2006-06-22 Hitachi Kokusai Electric Inc テレビジョンカメラ装置
JP2008099189A (ja) * 2006-10-16 2008-04-24 Sony Corp 信号処理装置及び信号処理方法
JP2009201100A (ja) * 2008-01-22 2009-09-03 Panasonic Corp 再生装置、再生方法
JP2012150221A (ja) * 2011-01-18 2012-08-09 Onkyo Corp 映像処理装置
JP2012256992A (ja) * 2011-06-08 2012-12-27 Hitachi Kokusai Electric Inc 映像処理装置
JP2013165313A (ja) * 2012-02-09 2013-08-22 Hitachi Kokusai Electric Inc カメラ制御装置
JP2014192847A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 映像監視システム

Also Published As

Publication number Publication date
WO2017086218A1 (ja) 2017-05-26

Similar Documents

Publication Publication Date Title
JP4424088B2 (ja) 撮像装置
JP2011216948A (ja) カメラシステム、映像処理装置及びカメラ装置
US20110080503A1 (en) Image sensing apparatus
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
US20120133792A1 (en) Video signal capturing apparatus, signal processing and control apparatus, and video signal capturing, video signal processing, and transferring system and method
KR20150084638A (ko) 고체 촬상 장치 및 카메라 시스템
WO2009084223A1 (ja) 画像記録装置および画像再生装置
US10692902B2 (en) Image sensing device and image sensing method
US20150036033A1 (en) Solid-state imaging device
US8908060B2 (en) Imaging apparatus generating evaluation values at a high frame rate and having a live view function of displaying a video smoothly at a low frame rate
WO2017086218A1 (ja) カメラ制御装置およびテレビジョンカメラ
JP5748513B2 (ja) 撮像装置
JP5202277B2 (ja) 撮像装置
JPH07203318A (ja) 撮像装置
JP2013135409A (ja) 撮像装置
KR20120074278A (ko) 촬상 장치
JP2009038627A (ja) 撮像装置
JP7357734B2 (ja) 撮像装置及びその制御方法
US9077841B2 (en) Video processing apparatus and video processing method
JP2004015236A (ja) 撮像装置
JP6425314B2 (ja) 撮像方法および撮像装置
JP6437766B2 (ja) 撮像装置及び撮像方法
JP2008206030A (ja) 固体撮像装置
JP2010258655A (ja) 画像信号処理装置
JP2018067861A (ja) 画像送信装置、画像受信装置、画像送信方法及び画像送信プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191226