JPWO2016204170A1 - ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ - Google Patents

ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ Download PDF

Info

Publication number
JPWO2016204170A1
JPWO2016204170A1 JP2017525256A JP2017525256A JPWO2016204170A1 JP WO2016204170 A1 JPWO2016204170 A1 JP WO2016204170A1 JP 2017525256 A JP2017525256 A JP 2017525256A JP 2017525256 A JP2017525256 A JP 2017525256A JP WO2016204170 A1 JPWO2016204170 A1 JP WO2016204170A1
Authority
JP
Japan
Prior art keywords
wafer
wafer level
sealing frame
sealing
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017525256A
Other languages
English (en)
Other versions
JP6376524B2 (ja
Inventor
政和 福光
政和 福光
山田　修平
修平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016204170A1 publication Critical patent/JPWO2016204170A1/ja
Application granted granted Critical
Publication of JP6376524B2 publication Critical patent/JP6376524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)

Abstract

ダイシングの際に封止枠にかかるストレスを低減する。本発明に係るウエハレベルパッケージは、第１ウエハと、第１ウエハに対向して設けられた第２ウエハと、第１ウエハと第２ウエハとの間に設けられ、アレイ状に配置された複数の略矩形のチップと、所定の間隔で設けられ、複数の略矩形のチップそれぞれを囲んで当該チップを封止する、複数の封止枠と、複数のチップのうち、互いに角が対向するチップをそれぞれ封止する封止枠同士を連結する連結部と、を備える。

Description

本発明は、ウエハレベルパッケージ及びウエハレベルチップサイズパッケージに関する。
近年、ウエハの状態で、配線や保護膜、端子の形成を行い、その後ダイシング等によって個片化してパッケージを形成するウエハレベルチップサイズパッケージ技術が注目されてきている。ウエハレベルチップサイズパッケージでは、最終的にウエハを切断したチップの大きさがそのままパッケージの大きさになり、チップの小型化、軽量化を図ることができる。
例えば特許文献１には、基板ウエハに複数の電子装置を設け、貫通して延びる複数の導電性経路を含むカバーウエハを設け、複数の導電性経路が基板ウエハの複数の電子装置と整列するようにして、カバーウエハを基板ウエハと整列させ、接合する技術が開示されている。
特許第２８２０６０９号公報
特許文献１に開示されているような、従来のウエハレベルパッケージ技術では、ウエハ上に整列される電子装置同士は、隙間なく形成された半田接合部によって区画される。そのため、特許文献１に記載の技術で製造されたウエハレベルパッケージをチップサイズに切断する場合、半田接合部を分断する必要がある。従って、ダイシングの際に半田接合部にかかるストレスによって、封止不良が発生し易く、良品率低下や信頼性低下を生じ易い。
本発明はこのような事情に鑑みてなされたものであり、ダイシングの際に封止枠にかかるストレスを低減することを目的とする。
本発明の一側面に係るウエハレベルパッケージは、第１ウエハと、第１ウエハに対向して設けられた第２ウエハと、第１ウエハと第２ウエハとの間に設けられ、アレイ状に配置された複数の略矩形のチップと、所定の間隔で設けられ、複数の略矩形のチップそれぞれを囲んで当該チップを封止する、複数の封止枠と、複数のチップのうち、互いに角が対向するチップをそれぞれ封止する封止枠同士を連結する連結部と、を備える。
かかるウエハレベルパッケージによると、封止枠同士は離間して設けられるため、ダイシングによって封止枠にかかるストレスを、低減することができる。
また、封止枠は、矩形の形状であって、連結部は、封止枠の角部に接続することが好ましい。この場合、連結部の長さを長くすることができるため、ダイシングによって封止枠にかかるストレスを、より一層低減することが可能になる。
特に、封止枠の角部は、円弧状であることが好ましい。この好ましい態様では、ダイシングラインの幅に依存せずに、連結部の長さを調整することが可能になる。
また、連結部の幅は、前記封止枠の幅よりも細いことが好ましい。この好ましい態様では、ダイシングによって切断される連結部が細く形成されるので、ダイシングによって封止枠にかかるストレスを、より一層低減することが可能になる。
本発明の一側面に係るウエハレベルチップサイズパッケージは、上記のいずれかに記載のウエハレベルパッケージが有する連結部を、ダイシング工程によって切断して形成されたものである。
本発明によれば、ダイシングの際に封止枠にかかるストレスを低減することができる。
本発明の第１実施形態に係るウエハレベルパッケージの構造を概略的に示す分解斜視図である。 図１の領域Ｂを拡大した部分拡大図である。 図１のＡ−Ａ´線に沿った断面図である。 本発明の第１実施形態に係るウエハレベルパッケージを製造する際のプロセスフローである。 図２に対応し、本発明の第２実施形態に係るウエハレベルパッケージの封止枠及び連結部の構造を示す図である。
［第１の実施形態］
以下、添付の図面を参照して本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係るウエハレベルパッケージ１の構造を概略的に示す分解斜視図である。
（１．ウエハレベルパッケージ１の概略構成）
図１に示すように、このウエハレベルパッケージ１は、上側基板（第２ウエハの一例である。）１３と、下側基板（第１ウエハの一例である。）１４とを備えている。上側基板１３及び、下側基板１４は円形の形状をしている。また、上側基板１３及び、下側基板１４は、互いに対向するように設けられている。
下側基板１４上には複数の略矩形のデバイスＤが形成されている。デバイスＤは、例えば、ＭＥＭＳや電子回路等の半導体チップである。
デバイスＤは、下側基板１４の全面にアレイ状に配置されている。具体的には、デバイスＤが配置された各列は、互いに平行になるように下側基板１４に複数配置されている。同様に、デバイスＤが配置された各行は、互いに平行になるように下側基板１４に複数配置されている。
本実施形態では、各列又は各行に含まれるデバイスＤの数は一定ではない。具体的には、複数の行のうち、中心付近の行に含まれるデバイスＤの数は、外側の行に含まれるデバイスＤの数よりも多い。また、複数の列のうち、中心付近の列に含まれるデバイスＤの数は、外側の列に含まれるデバイスＤの数よりも多い。これによって、デバイスＤは、下側基板１４の端部まで配置される。なお、デバイスＤの配置はこれに限定されず、例えば、すべての行と列とに含まれるデバイスＤの数が一定となるような行列に配置されていてもよい。
複数のデバイスＤのそれぞれの周りには、封止枠Ｆが形成されている。また、下側基板１４には、封止枠Ｆ同士を連結する連結部Ｃが形成されている。
（２．封止枠Ｆ及び連結部Ｃの構造）
図２は、図１の領域Ｂを拡大した図である。図２を用いて、封止枠Ｆ及び連結部Ｃの構造の一例について説明する。以下の説明では、連結部Ｃ１、Ｃ２をまとめて「連結部Ｃ」とも呼び、封止枠Ｆ１〜Ｆ４をまとめて「封止枠Ｆ」とも呼び、さらにデバイスＤ１〜Ｄ４をまとめて「デバイスＤ」とも呼ぶ。
封止枠Ｆ１〜Ｆ４は、それぞれデバイスＤ１〜Ｄ４を囲むように設けられ、各デバイスを封止している。本実施形態において、封止枠Ｆ１〜Ｆ４は略矩形の形状をしている。
封止枠Ｆ１及びＦ３と、Ｆ２及びＦ４とは、所定の間隔ｄ１を隔てて設けられる。また、封止枠Ｆ１及びＦ２、とＦ３及びＦ４とは、所定の間隔ｄ２を隔てて設けられる。
間隔ｄ１、ｄ２は、ダイシング工程において、ダイシングブレードやレーザによって切断される領域をいう。間隔ｄ１、ｄ２は、少なくともダイシングに用いるブレードやレーザにより切断される幅（ダイシングライン）よりも大きいことが望ましい。
連結部Ｃ１は、間隔ｄ１及びｄ２の交点付近に設けられる。連結部Ｃ１は、隣接する複数のデバイスＤ１〜Ｄ４のうち、互いに角が対向するデバイスＤ１、Ｄ４を封止する、封止枠Ｆ１とＦ４とを連結する。連結部Ｃ１は、封止枠Ｆ１、Ｆ４を当該封止枠Ｆ１、Ｆ４それぞれの角部同士で連結することが望ましい。これによって、連結部Ｃ１の長さを長く形成することができる。これにより、ダイシング工程によって、連結部Ｃ１が切断される際に、封止枠Ｆ１、F４へとかかるストレスを低減することができる。
連結部Ｃ２は、間隔ｄ１及びｄ２の交点付近に設けられる。連結部Ｃ２は、隣接する複数のデバイスＤ１〜Ｄ４のうち、互いに角が対向するデバイスＤ２、Ｄ３を封止する、封止枠Ｆ２とＦ３とを連結する。連結部Ｃ２は、封止枠Ｆ２、Ｆ３を、当該封止枠Ｆ２、Ｆ３それぞれの角部同士で連結することが望ましい。これによって、連結部Ｃ２の長さを長く形成することができる。これにより、ダイシング工程によって、連結部Ｃ２が切断される際に、封止枠Ｆ２、Ｆ３へとかかるストレスを低減することができる。
また、連結部Ｃ１、Ｃ２は、間隔ｄ１、ｄ２の交点付近において交差する。連結部Ｃ１、Ｃ２は、交差する点において、一体に形成される。
このように、連結部Ｃによって封止枠Ｆ同士が連結されることで、上側基板１３及び下側基板１４の間の空間に薬液が侵入することを防ぐことができる。より具体的には、例えばウエット工程において、薬液が封止枠Ｆの隙間を経由して、上側基板１３及び下側基板１４の隙間に侵入し、残留してしまうことを防ぐことができる。これによって、残留した薬液が、他の工程で染み出たり、気化したりすることによる設備の汚染を防ぐことができる。また、熱処理工程において、残留した薬液が気化して膨張することで、誘発されるウエハ破損を防ぐことができる。
また、本実施形態に係る連結部Ｃが封止枠Ｆの角部同士を接続することによって、連結部Ｃの長さを長くすることができる。これにより、ダイシング工程によって、連結部Ｃが切断される際に、封止枠Ｆへとかかるストレスを低減することができる。さらに、連結部Ｃの幅は、封止枠Ｆの幅よりも細いことが望ましい。これによって、封止枠Ｆにかかるダイシングストレスをより低減させることができ、さらに、廃棄材料を削減することができるため、耐環境性を高めることができる。
さらに、例えば、封止枠Ｆと、上側基板１３及び下側基板１４との接合に金属接合が用いられる場合、加熱処理による線膨張差によって、封止枠Ｆの角部に強い熱応力が残留する。封止枠Ｆの角部に連結部Ｃを連結することによって、封止枠Ｆの角部にかかる残留応力が、連結部Ｃとの連結箇所へ分散されるため、熱応力による封止枠破壊を抑制することができる。
（３．積層構造）
図３は、図１のＡＡ´断面図の一部を示す図である。ＡＡ´断面はデバイスＤの対角線に沿ってウエハレベルパッケージ１を切断する断面である。図３に示すように、本実施形態に係るウエハレベルパッケージ１では、下側基板１４の上に、封止枠Ｆ及び連結部Ｃが接合され、さらに、封止枠Ｆ及び連結部Ｃの上に、上側基板１３が覆いかぶさって接合される。
上側基板１３、及び下側基板１４は、所定の厚みのシリコンウエハやガラス等から形成される。
封止枠Ｆは、例えばＡｕ（金）膜やＳｎ（錫）膜、Ａｌ（アルミニウム）膜、ＡｌＣｕ（アルミニウム銅）膜、Ｇｅ（ゲルマニウム）膜、樹脂等から形成される。封止枠Ｆは、上側基板１３と下側基板１４上に、上側基板１３と下側基板１４とを接合するために形成される。また、連結部Ｃは、封止枠Ｆと同一プロセスによって一体形成される。
封止枠Ｆ及び連結部Ｃと、上側基板１３及び下側基板１４との接合には、金属接合や共晶接合、直接接合等が用いられる。
下側基板１４と上側基板１３と封止枠Ｆとによって、デバイスＤが気密に封止されている。この空間は、例えば不活性ガス等の気体が充填されてもよいし、真空状態としてもよい。
（４．プロセスフロー）
図４は、本実施形態に係るウエハレベルパッケージ１を製造するためのプロセスフローの一例を示す図である。
図４（Ａ）は、図１の領域Ｂに対応する平面透視図である。図４（１Ｂ）〜（１Ｄ）は、図４（Ａ）のａ１−ｂ１断面からみたプロセスフローである。
図４（１Ｂ）に示すように、まず、上側基板１３に接合材ｆ３´及びｆ４´が形成される。また、下側基板１４に接合材ｆ３及びｆ４が形成される（図４（１Ｂ））。
次の工程で、接合材ｆ３−ｆ３´が接合されて、封止枠Ｆ３が形成される。また、接合材ｆ４−ｆ４´が接合されて、封止枠Ｆ４が形成される（図４（１Ｃ））。接合材ｆ３−ｆ３´及び接合材ｆ４−ｆ４´の接合には、例えば、共晶接合や直接接合が用いられる。接合材ｆ３−ｆ３´及び接合材ｆ４−ｆ４´が接合されることで、ウエハレベルパッケージ１が形成される。
次に、ダイシング工程において、ウエハレベルパッケージ１をダイシングすることで、ウエハレベルチップサイズパッケージが製造される。ダイシング工程では、ダイシングテープＴの上に、下側基板１４が載置される。ブレードやレーザによって、ダイシングラインＬに沿って、上側基板１３と下側基板１４とがダイシングされる（図４（１Ｄ））。
他方、連結部Ｃを含む断面から見たプロセスフローについて説明する。図４（２Ｂ）〜（２Ｄ）は、図４（Ａ）のａ２−ｂ２断面からみたプロセスフローである。
図４（２Ｂ）に示すように、まず、上側基板１３に接合材ｃ１´及びｃ２´が形成される。また、下側基板１４に接合材ｃ１及びｃ２が形成される（図４（２Ｂ））。
次の工程で、接合材ｃ１−ｃ１´が接合されて、連結部Ｃ１が形成される。また、接合材ｃ２−ｃ２´が接合されて、連結部Ｃ２が形成される（図４（２Ｃ））。接合材ｃ１−ｃ１´及び接合材ｃ２−ｃ２´の接合には、例えば、共晶接合や直接接合が用いられる。接合材ｃ１−ｃ１´及び接合材ｃ２−ｃ２´が接合されることで、ウエハレベルパッケージ１が形成される。
次に、ウエハレベルチップサイズパッケージを製造するダイシング工程において、ダイシングテープＴの上に、下側基板１４が載置される。ブレードやレーザによって、連結部Ｃ１及びＣ２を切断するように設けられるダイシングラインＬに沿って、上側基板１３と下側基板１４とがダイシングされる（図４（２Ｄ））。
このように、本実施形態に係るウエハレベルパッケージ１において、連結部Ｃは、角が対向するデバイスＤをそれぞれ封止する封止枠Ｆ同士の角同士を接続する。これによって、連結部Ｃの長さを長くすることができ、ダイシングによる、封止枠Ｆへのストレスを低減することができる。
［第２の実施形態］
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図５は、本実施形態に係る、ウエハレベルパッケージ１の封止枠Ｆ及び連結部Ｃの構造の一例を示す図である。以下に、本実施形態に係るウエハレベルパッケージ１の詳細構成のうち、第１の実施形態との差異点を中心に説明する。
図５に示すように、本実施形態では、封止枠ＦはＲ形状（円弧状の一例である。）の角部を有した略矩形の形状をしている。連結部Ｃ１は、封止枠Ｆ１とＦ４との角部を、当該角部同士が最も近づく点で連結する。同様に、連結部Ｃ２は、封止枠Ｆ２とＦ３との角部を、当該角部同士が最も近づく点で連結する。
このように、本実施形態に係る封止枠ＦがＲ形状の角部を有することによって、ダイシングラインの幅や、間隔ｄ１、ｄ２の幅によらずに、連結部Ｃの長さを調整することができる。これによって、ダイシングによって封止枠Ｆにかかるストレスを低減することができるのと同時に、下側基板１４上に、より多くのデバイスＤを形成することができる。
その他の構成、効果は第１の実施形態と同様である。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、既述の実施形態において、封止枠Ｆは略矩形の形状として説明したが、これに限定されず、多角形や円形、楕円形等であってもよい。
また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１ ウエハレベルパッケージ
１３ 上側基板
１４ 下側基板
Ｄ デバイス
Ｃ 連結部
Ｆ 封止枠

Claims (5)

  1. 第１ウエハと、
    前記第１ウエハに対向して設けられた第２ウエハと、
    前記第１ウエハと前記第２ウエハとの間に設けられ、アレイ状に配置された複数の略矩形のチップと、
    所定の間隔で設けられ、前記複数の略矩形のチップそれぞれを囲んで当該チップを封止する、複数の封止枠と、
    前記複数のチップのうち、互いに角が対向するチップをそれぞれ封止する封止枠同士を連結する連結部と、
    を備えるウエハレベルパッケージ。
  2. 前記封止枠は、矩形の形状であって、
    前記連結部は、前記封止枠の角部に接続すること
    を特徴とする請求項１に記載のウエハレベルパッケージ。
  3. 前記封止枠の角部は、円弧状であること
    を特徴とする、請求項２に記載のウエハレベルパッケージ。
  4. 前記連結部の幅は、前記封止枠の幅よりも細いことを特徴とする、請求項１〜３いずれか一項に記載のウエハレベルパッケージ。
  5. 請求項１〜４いずれか一項に記載されたウエハレベルパッケージが有する前記連結部を、ダイシング工程によって切断して形成された、ウエハレベルチップサイズパッケージ。
JP2017525256A 2015-06-19 2016-06-15 ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ Active JP6376524B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015124147 2015-06-19
JP2015124147 2015-06-19
PCT/JP2016/067752 WO2016204170A1 (ja) 2015-06-19 2016-06-15 ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ

Publications (2)

Publication Number Publication Date
JPWO2016204170A1 true JPWO2016204170A1 (ja) 2018-02-15
JP6376524B2 JP6376524B2 (ja) 2018-08-22

Family

ID=57545243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525256A Active JP6376524B2 (ja) 2015-06-19 2016-06-15 ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ

Country Status (5)

Country Link
US (1) US10497679B2 (ja)
JP (1) JP6376524B2 (ja)
CN (1) CN107735858A (ja)
SG (1) SG11201710533TA (ja)
WO (1) WO2016204170A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109095434B (zh) * 2018-07-09 2021-02-02 无锡韦尔半导体有限公司 传感器结构件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285853A (ja) * 2004-03-26 2005-10-13 Nec Electronics Corp 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2012169564A (ja) * 2011-02-16 2012-09-06 Omron Corp ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
WO2015159465A1 (ja) * 2014-04-14 2015-10-22 株式会社村田製作所 電子部品及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US8980696B2 (en) * 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
US9349710B2 (en) * 2013-10-07 2016-05-24 Xintec Inc. Chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285853A (ja) * 2004-03-26 2005-10-13 Nec Electronics Corp 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2012169564A (ja) * 2011-02-16 2012-09-06 Omron Corp ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
WO2015159465A1 (ja) * 2014-04-14 2015-10-22 株式会社村田製作所 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP6376524B2 (ja) 2018-08-22
WO2016204170A1 (ja) 2016-12-22
US20180096972A1 (en) 2018-04-05
SG11201710533TA (en) 2018-01-30
US10497679B2 (en) 2019-12-03
CN107735858A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US8673686B2 (en) Chip package structure and manufacturing method thereof
JP5567346B2 (ja) 積重ねパッケージ
US8058706B2 (en) Delamination resistant packaged die having support and shaped die having protruding lip on support
TW201642422A (zh) 覆晶封裝結構與晶片
US20090203171A1 (en) Semiconductor device fabricating method
JP5129438B2 (ja) 半導体装置
JP6376524B2 (ja) ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
US9997484B2 (en) Semiconductor device and manufacturing method of the same
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP6560496B2 (ja) 半導体装置
JP2010272734A (ja) 半導体装置及びその製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
KR102088920B1 (ko) 2층 패턴형 ｃｏｆ 패키지용 필름
JP2006173416A (ja) 半導体装置
JP6784511B2 (ja) 半導体装置ならびに半導体装置および実装基板を備えた実装構造
JP4976767B2 (ja) 積層形半導体装置
US20170170159A1 (en) System and method for improving dicing quality for bonded wafer pairs
JP2007042702A (ja) 半導体装置
JP2013183102A (ja) 半導体装置
WO2017199278A1 (ja) 半導体装置
JP2007294697A (ja) 半導体ウェハ
JP2005303185A (ja) 半導体装置
JPS6064459A (ja) 半導体装置
KR20080088318A (ko) 반도체 패키지용 리드프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180702

R150 Certificate of patent or registration of utility model

Ref document number: 6376524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180715