JPS6064459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6064459A JPS6064459A JP17129183A JP17129183A JPS6064459A JP S6064459 A JPS6064459 A JP S6064459A JP 17129183 A JP17129183 A JP 17129183A JP 17129183 A JP17129183 A JP 17129183A JP S6064459 A JPS6064459 A JP S6064459A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- chips
- chip
- laminated
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（／Ｉ）発明の技術分野
本発明は半導体装置に関し、特に装置基台上に複数個の
半導体チップを積層状に接着して柱状に形成された積層
半導体チッｆｋ有する半導体装置における積層半導体チ
ップの保強構造に関するものである。
半導体チップを積層状に接着して柱状に形成された積層
半導体チッｆｋ有する半導体装置における積層半導体チ
ップの保強構造に関するものである。
（ロ）技術の背景
例えば、レベルシフトダイオード、バリスタ、ツェナー
ダイオード等の半導体装置は、装置基台上に複数個の半
導体チップを４ｆｔ層状に接着して柱状に形成された積
ｊ−半導体チ、ｆを設けて所望の特性が得られるように
構成ぢれる場合が多い。この棟の積層半導体チップは、
；ｉ直方向に積層されたものと、逆方向に積層されたも
のとが一対になって並立して形成される場合が比較的多
い。゛また、この瑣層半４体チップの各チップ相互間に
はバンプと呼ばれる接着用電極材（展層と冗極の両方の
役目を兼有する材料）が介在配置＆ｇれ、通常は熱圧着
によって各チップが導通可ｆｉｔＥに接着される。
ダイオード等の半導体装置は、装置基台上に複数個の半
導体チップを４ｆｔ層状に接着して柱状に形成された積
ｊ−半導体チ、ｆを設けて所望の特性が得られるように
構成ぢれる場合が多い。この棟の積層半導体チップは、
；ｉ直方向に積層されたものと、逆方向に積層されたも
のとが一対になって並立して形成される場合が比較的多
い。゛また、この瑣層半４体チップの各チップ相互間に
はバンプと呼ばれる接着用電極材（展層と冗極の両方の
役目を兼有する材料）が介在配置＆ｇれ、通常は熱圧着
によって各チップが導通可ｆｉｔＥに接着される。
このバンプ用材料としては、Ａｕ （金）、Ａｇ（銀）
、はんだ等が使用されるが、特に高信頼性が要求される
半導体装置には、Ａｕ、Ａｇが使用される場合が多い。
、はんだ等が使用されるが、特に高信頼性が要求される
半導体装置には、Ａｕ、Ａｇが使用される場合が多い。
また、この積層半導体チップの段数（枚数）は必要に応
じて設定されるが（例えば、ツェナーダイオードのツェ
ナー電圧を順方向電圧で設定する等）、現状では２〜５
層程度に設定される場合が比較的多い。特に、バングと
してＡ、ｕ、 Ａｇ等の材料が使用された場合、各チッ
プ間の接着力が十分とはいえず、しかも段数が４層又は
５層（５段階）等の高層に形成された積層半導体チップ
は、製品検丘における落下試験の際や、又は半導体装置
が製品として組込まれた後に外部からの振動・衝′Ｓ等
を受けた場きに、各半導体チップが前記パン！の所から
剥離されて倒壊したシ、また最上層の半導体チップ上に
ワイヤｔ−ΔＣンティングする際にポンディング圧力に
よって倒壊される場合がある。従って、この種の半導体
装置においては、Ｕｔｔ−半導体チップが上記の如き落
下試験、振動、衝撃等に対して十分に保護され得る構造
のものであることが望ましい。
じて設定されるが（例えば、ツェナーダイオードのツェ
ナー電圧を順方向電圧で設定する等）、現状では２〜５
層程度に設定される場合が比較的多い。特に、バングと
してＡ、ｕ、 Ａｇ等の材料が使用された場合、各チッ
プ間の接着力が十分とはいえず、しかも段数が４層又は
５層（５段階）等の高層に形成された積層半導体チップ
は、製品検丘における落下試験の際や、又は半導体装置
が製品として組込まれた後に外部からの振動・衝′Ｓ等
を受けた場きに、各半導体チップが前記パン！の所から
剥離されて倒壊したシ、また最上層の半導体チップ上に
ワイヤｔ−ΔＣンティングする際にポンディング圧力に
よって倒壊される場合がある。従って、この種の半導体
装置においては、Ｕｔｔ−半導体チップが上記の如き落
下試験、振動、衝撃等に対して十分に保護され得る構造
のものであることが望ましい。
（・）従来技術と問題点
第１図と斗２図は従来の半導体装置を説明するための図
でめυ、覗３１図はこの種の半導体装置の一例として示
すバリスタのｌ１１１１面図、只２図は第１図に示すバ
リスタの等価回路図である。
でめυ、覗３１図はこの種の半導体装置の一例として示
すバリスタのｌ１１１１面図、只２図は第１図に示すバ
リスタの等価回路図である。
これらの図において、符号１０はバリスタ（半導体装置
）全体を示し、１１は装置の基台を示す。
）全体を示し、１１は装置の基台を示す。
基台１１は、通常はステムと呼ばれ、金属材料から平面
形状が円形に形成され、本体部１１＆と下部外周に突出
するフランジ部１１ｂとが一体状に形成されている。基
台１１上には、シリコン（Ｓｉ）チップから形成された
複数個のバリスタチップ（半導体チップ）１２をバング
１３を介して積層状に熱圧着等により接着して柱状に形
成された一対の積層パリスタチッｆ（積層半導体チップ
）１４と１５が配役形成されている。この場合、績階パ
リスタチッ７’１４と１５は、第２図に示す１４’、１
５’部分に相当するもので、・ぐリスタチツ７’１２が
それぞれ順方向と逆方向に積み重ねて形成され、かつ５
Ｎ（５段階）に形成されている。
形状が円形に形成され、本体部１１＆と下部外周に突出
するフランジ部１１ｂとが一体状に形成されている。基
台１１上には、シリコン（Ｓｉ）チップから形成された
複数個のバリスタチップ（半導体チップ）１２をバング
１３を介して積層状に熱圧着等により接着して柱状に形
成された一対の積層パリスタチッｆ（積層半導体チップ
）１４と１５が配役形成されている。この場合、績階パ
リスタチッ７’１４と１５は、第２図に示す１４’、１
５’部分に相当するもので、・ぐリスタチツ７’１２が
それぞれ順方向と逆方向に積み重ねて形成され、かつ５
Ｎ（５段階）に形成されている。
尚、バング１３は、前述したように、接着用′屯・凧材
であシ、Ａｕ、Ａｇ、はんだ等の材料から成り、接着と
逗極の両方の役割ｆｔ兼有するものである。
であシ、Ａｕ、Ａｇ、はんだ等の材料から成り、接着と
逗極の両方の役割ｆｔ兼有するものである。
積層バリスタチップ１４と１５の外側部に柱状リード端
子１６．１７が基台１１を上下方向に見通して配設され
ている。柱状リード端子１６．１７は基台１１と適宜な
絶縁材（図示なし）を介して絶縁されて基台１１に固定
されている。そして、柱状リード端子１６．１７は、基
台１１の上方に突出するポスト部１６ａ、１７ａが積層
バリスタチップ１４．１５とそれぞれポンディングワイ
ヤ１８を介して電気的に接続され、基台１１の下方に突
出する部分が外部す（１１端子として形成されている。
子１６．１７が基台１１を上下方向に見通して配設され
ている。柱状リード端子１６．１７は基台１１と適宜な
絶縁材（図示なし）を介して絶縁されて基台１１に固定
されている。そして、柱状リード端子１６．１７は、基
台１１の上方に突出するポスト部１６ａ、１７ａが積層
バリスタチップ１４．１５とそれぞれポンディングワイ
ヤ１８を介して電気的に接続され、基台１１の下方に突
出する部分が外部す（１１端子として形成されている。
この外部リード端子１６ｂ、１７ｂは、第２図のＰ、部
に相当する。また、基台１１の下面から下方に突出して
外部リード端子１９が基台１１の下面に植設されている
。この外部リード端子１９は、基台１１を介して積層バ
リスタチップ１４．１５の最下面とそれぞれ導通されて
おシ第２図の２２部に相当する。ポンディングワイヤ１
８は、Ａｕ、Ａｔ等の材料から細線又はりｚン状に形成
されたもので、第１図に示すように、積層バリスタチッ
プ１４，１５それぞれの最上面と一本体ポス）１６．１
７それぞれの上端面とに果僑状にデンディングされ、こ
れら相互間を電気的に接続している。そして、最終的に
は、第１図に一点鎖線で示すように、キャッジ２０が基
台１１のフランジｌｌｂ上に溶着される。
に相当する。また、基台１１の下面から下方に突出して
外部リード端子１９が基台１１の下面に植設されている
。この外部リード端子１９は、基台１１を介して積層バ
リスタチップ１４．１５の最下面とそれぞれ導通されて
おシ第２図の２２部に相当する。ポンディングワイヤ１
８は、Ａｕ、Ａｔ等の材料から細線又はりｚン状に形成
されたもので、第１図に示すように、積層バリスタチッ
プ１４，１５それぞれの最上面と一本体ポス）１６．１
７それぞれの上端面とに果僑状にデンディングされ、こ
れら相互間を電気的に接続している。そして、最終的に
は、第１図に一点鎖線で示すように、キャッジ２０が基
台１１のフランジｌｌｂ上に溶着される。
しかしながら、この従来のバリスタ（半導体装置）１０
は、積層バリスタチップ（Ｍ層半導体チップ）１４．１
５の保龜対策が何ら施されておらず、また、パンツ１３
の接着力（接着強度）が弱いため、ワイヤ１８の？ンデ
ィング時にがンディング圧力によりて倒壊される場合が
あり、また、ビンディングワイヤ１８は何ら補強的役割
を果すものではないため、組立後に訃ける落下試験、外
部からの機械的振動や衝撃に対して積層バリスタチップ
（積層半導体チップ）１４．１５が非常に倒壊され易い
という問題点がある。
は、積層バリスタチップ（Ｍ層半導体チップ）１４．１
５の保龜対策が何ら施されておらず、また、パンツ１３
の接着力（接着強度）が弱いため、ワイヤ１８の？ンデ
ィング時にがンディング圧力によりて倒壊される場合が
あり、また、ビンディングワイヤ１８は何ら補強的役割
を果すものではないため、組立後に訃ける落下試験、外
部からの機械的振動や衝撃に対して積層バリスタチップ
（積層半導体チップ）１４．１５が非常に倒壊され易い
という問題点がある。
に）発明の目的
本発明の目的は、上記従来技術の問題点に鑑み、積層半
導体チップの保瞠部材を設けることにより、簡易構造で
積層半導体チップの倒壊をきわめて良好に防止し得る半
導体装置′ｆｆ：提供することにある。
導体チップの保瞠部材を設けることにより、簡易構造で
積層半導体チップの倒壊をきわめて良好に防止し得る半
導体装置′ｆｆ：提供することにある。
（ホ）発明の構成
そして、この目的を達成するために、本発明に依れば、
基台上に複数個の半導体チップを積層状に接着して柱状
に形成された積層半導体チップを有する半導体装置にお
いて、前記基台上に絶縁材料から成る筒体状保護部材を
固設し、該筒体状保護部材に形成した柱状中空穴内に前
記積層半導体テラｆを収容することによって該積層半導
体チップの倒壊を防止するように構成したことを特徴と
する半導体装置が提供される。
基台上に複数個の半導体チップを積層状に接着して柱状
に形成された積層半導体チップを有する半導体装置にお
いて、前記基台上に絶縁材料から成る筒体状保護部材を
固設し、該筒体状保護部材に形成した柱状中空穴内に前
記積層半導体テラｆを収容することによって該積層半導
体チップの倒壊を防止するように構成したことを特徴と
する半導体装置が提供される。
（へ）発明の実施例
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第３図と第４図は本発明の詳細な説明するだめの図であ
シ、第３図はこの種の半導体装置の一例として示すバリ
スタ３０の側面図、第４図は第３図の筒体状保護部材３
１の単体斜視図である。
シ、第３図はこの種の半導体装置の一例として示すバリ
スタ３０の側面図、第４図は第３図の筒体状保護部材３
１の単体斜視図である。
尚、第３図において、前出の第１図（従来例）と同一部
品又は同一部分には同一符号が付されている。従って、
符号１１は装置の基台（ステム）、１１ａとｌｌｂはそ
れぞれ基台１１の本体部とフランジ部、１２はバリスタ
チ、ｆ（半導体チッ７’）、１３はパン７６（各チッフ
′１２相互の接着用電４＠月でＡｕ、 Ａｇｓはんだ等
の材料から成り、接着と電極の両方の役割を兼有するも
の）、１４．１５は積層バリスタチップ（積層半導体チ
ップ）、１６゜１７は柱状り−Ｐ端子、１６ｍ、１７ａ
は基台１１の上方に突出した柱状リード端子１６．．１
７のポスト部、１６ｂ、１７ｂは基台下方に突出した柱
状リード端子１６．１７の外部リード端子、１８はボン
ディングワイヤ、１９は外部リード端子、２０はキャッ
プをそれぞれ示している。そして、これらの各部分及び
各部品は洩５１図と全く同様に形成かつ構成されている
ため、ここではその説明を省略する。また、第３図に示
す本発明のバリスタ（半導体装１１）３０の等価回路は
前出の第２図に示す回路図と同様である。
品又は同一部分には同一符号が付されている。従って、
符号１１は装置の基台（ステム）、１１ａとｌｌｂはそ
れぞれ基台１１の本体部とフランジ部、１２はバリスタ
チ、ｆ（半導体チッ７’）、１３はパン７６（各チッフ
′１２相互の接着用電４＠月でＡｕ、 Ａｇｓはんだ等
の材料から成り、接着と電極の両方の役割を兼有するも
の）、１４．１５は積層バリスタチップ（積層半導体チ
ップ）、１６゜１７は柱状り−Ｐ端子、１６ｍ、１７ａ
は基台１１の上方に突出した柱状リード端子１６．．１
７のポスト部、１６ｂ、１７ｂは基台下方に突出した柱
状リード端子１６．１７の外部リード端子、１８はボン
ディングワイヤ、１９は外部リード端子、２０はキャッ
プをそれぞれ示している。そして、これらの各部分及び
各部品は洩５１図と全く同様に形成かつ構成されている
ため、ここではその説明を省略する。また、第３図に示
す本発明のバリスタ（半導体装１１）３０の等価回路は
前出の第２図に示す回路図と同様である。
さて、前出の第１図に示す従来のバリスタ（半導体装置
）１０に対して、第３図に示す本発明のバリスタ（半導
体装置）３０の主な相違は、基台１１上に、積層バリス
タチップ（′ｆｉ層半導体ｔヮグ）１４．１５′ｔ−保
護するための筒体状保護部材３１を固着して設けたこと
Ｋある。この保護部材３１は、絶縁材料、例えば、セラ
ミック、樹脂系材料等から、外形が第４図に示すように
直方体状のブロックに形成され、かつ上下方向に貫通す
る柱状中空穴３１ｍ、３１ｂが穿設されている。そして
、第３図に示すように、これら中空穴３１ａ。
）１０に対して、第３図に示す本発明のバリスタ（半導
体装置）３０の主な相違は、基台１１上に、積層バリス
タチップ（′ｆｉ層半導体ｔヮグ）１４．１５′ｔ−保
護するための筒体状保護部材３１を固着して設けたこと
Ｋある。この保護部材３１は、絶縁材料、例えば、セラ
ミック、樹脂系材料等から、外形が第４図に示すように
直方体状のブロックに形成され、かつ上下方向に貫通す
る柱状中空穴３１ｍ、３１ｂが穿設されている。そして
、第３図に示すように、これら中空穴３１ａ。
３１ｂ内にそれぞれ積層パリスタチッ７’ｌ ４ 。
１５が収容されている。中空穴３１ｍ、３１ｂの断面形
状はパリスタチッ７’１２の平面形状（この場合は長方
形に形成されている）に対応して長方形に形成されてい
る。そして、中空穴３１８゜３１ｂの横断面形状の大き
さは、その内周面が、第３図に示すように、バリスタチ
ップ１２の側方外周面と若干の望隙を介して隣接する程
度に設定するのが、バリスタチップ１２の組込み作業が
容易であるため好ましいが、バリスタチップ１２の側方
外周面に略接触する程度に設定してもよい。
状はパリスタチッ７’１２の平面形状（この場合は長方
形に形成されている）に対応して長方形に形成されてい
る。そして、中空穴３１８゜３１ｂの横断面形状の大き
さは、その内周面が、第３図に示すように、バリスタチ
ップ１２の側方外周面と若干の望隙を介して隣接する程
度に設定するのが、バリスタチップ１２の組込み作業が
容易であるため好ましいが、バリスタチップ１２の側方
外周面に略接触する程度に設定してもよい。
また、中空穴３１ｍ、３１ｂの扁さは、積層バリスタチ
ップ１４．１５の高さと略同等に設定されている。保護
部材３１の組付順序は、基台１１上の所定位置に予めＩ
！！ＬＩ設し、その後パリスタチッｔ１２全中空穴３１
ａ、３１ｂ内にｋＡみ復ねて組込む手順が一般的には好
ましい。この場合は各バリスタチップ１２の組込み時に
分ける相互間の位置合せが容易であるという利点がある
。しかし、必要に応じて、バリスタチップ１２を積層状
に配設後、保護部材３１を基台１１上に固設してもよい
、この場合は、逆に保護部材３１の位置合せが容易であ
るという利点がある。このように、本実施例は、積層バ
リスタチップ１４．１５金包ｔｄする面体状保護部材３
１ｔ−基台ｌｌ上に固庸して設けることによシ、前述し
たような落ド試験、外部からの機械的振動、衝撃等によ
って、Ｊ）’〔Ｉ曽パリスタチッ７’１４，１５力Ｅ
ｆ１１］壊されようとした場合でも中空穴３１ａ、３１
ｂの内周面にバリスタチップ１２が支持されて、積層バ
リスタチップの柱状体がわずかに傾斜する程度にとどめ
られて倒壊を防止することができる。このようにｕｔ
層バリスタチッ７’１４，１５の柱状体がわずかに傾斜
した程度では各パリスタチ、ゾ１２相仏間は剥離されず
未だ完全に接着状態にあシ、積層バリスタチップ１４．
１５の電気的機能には何ら差し支えなく、またワイヤ１
８の切断も防止されるので、半導体装置３０全体の電気
的機能は従前通シ正常に保たれる。従って、本実施例に
依れば、半導体装置の製品としての歩留シの向上、信頼
性の向上をもたらすることかできる。
ップ１４．１５の高さと略同等に設定されている。保護
部材３１の組付順序は、基台１１上の所定位置に予めＩ
！！ＬＩ設し、その後パリスタチッｔ１２全中空穴３１
ａ、３１ｂ内にｋＡみ復ねて組込む手順が一般的には好
ましい。この場合は各バリスタチップ１２の組込み時に
分ける相互間の位置合せが容易であるという利点がある
。しかし、必要に応じて、バリスタチップ１２を積層状
に配設後、保護部材３１を基台１１上に固設してもよい
、この場合は、逆に保護部材３１の位置合せが容易であ
るという利点がある。このように、本実施例は、積層バ
リスタチップ１４．１５金包ｔｄする面体状保護部材３
１ｔ−基台ｌｌ上に固庸して設けることによシ、前述し
たような落ド試験、外部からの機械的振動、衝撃等によ
って、Ｊ）’〔Ｉ曽パリスタチッ７’１４，１５力Ｅ
ｆ１１］壊されようとした場合でも中空穴３１ａ、３１
ｂの内周面にバリスタチップ１２が支持されて、積層バ
リスタチップの柱状体がわずかに傾斜する程度にとどめ
られて倒壊を防止することができる。このようにｕｔ
層バリスタチッ７’１４，１５の柱状体がわずかに傾斜
した程度では各パリスタチ、ゾ１２相仏間は剥離されず
未だ完全に接着状態にあシ、積層バリスタチップ１４．
１５の電気的機能には何ら差し支えなく、またワイヤ１
８の切断も防止されるので、半導体装置３０全体の電気
的機能は従前通シ正常に保たれる。従って、本実施例に
依れば、半導体装置の製品としての歩留シの向上、信頼
性の向上をもたらすることかできる。
（ト）発明の効果
以上、詳細に説明したように、本発明の半導体装置は、
積層半導体チップの側方外周を包囲して保護する筒体状
保頗部材を装置基台上に固着して設けることによシ、積
層半導体チップの積層組立の容易化、ワイヤポンディン
グ時における倒壊の防止、及び機械的振動−衝撃による
倒壊の防市を可能とし、製品としての歩留シの向上、信
頼性の向上を実現できるといった効果大なるものがある
。
積層半導体チップの側方外周を包囲して保護する筒体状
保頗部材を装置基台上に固着して設けることによシ、積
層半導体チップの積層組立の容易化、ワイヤポンディン
グ時における倒壊の防止、及び機械的振動−衝撃による
倒壊の防市を可能とし、製品としての歩留シの向上、信
頼性の向上を実現できるといった効果大なるものがある
。
第１図は従来のこの１ｍの半導体装置の一例として示す
バリスタ（１０）の側面図、第２図は第１図のバリスタ
の等価回路図、第３図は本発明に依るこの種の半導体装
置の一例として示す・々リスク（３０）の側面図、第４
図は第３図のｈ体状保詭部材（３１）の単体斜視図であ
る。 １１・・・装置の基台、１２・・・・々リスタチッグ（
半尋体チッｆ）、１３・・・ノ々ンゾ（従層用電極材）
、１４．１５・・・積層ノ々リスタチ、ゾ（積層半導体
チップ）、１６．１７・・・柱状リード端子、１８・・
・は？ンディングワイヤ、３（）・・・本勺＾明に依る
ツク１ノスタ（半導体装置）、３１・・・筒体状保護部
材、３１ａ。 ３１ｂ・・・保護部材（３１）に貫通して設けられた柱
状中空穴。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 ｎ＋ｉ 之 第１図 第２０ 第３［１ ２５４図
バリスタ（１０）の側面図、第２図は第１図のバリスタ
の等価回路図、第３図は本発明に依るこの種の半導体装
置の一例として示す・々リスク（３０）の側面図、第４
図は第３図のｈ体状保詭部材（３１）の単体斜視図であ
る。 １１・・・装置の基台、１２・・・・々リスタチッグ（
半尋体チッｆ）、１３・・・ノ々ンゾ（従層用電極材）
、１４．１５・・・積層ノ々リスタチ、ゾ（積層半導体
チップ）、１６．１７・・・柱状リード端子、１８・・
・は？ンディングワイヤ、３（）・・・本勺＾明に依る
ツク１ノスタ（半導体装置）、３１・・・筒体状保護部
材、３１ａ。 ３１ｂ・・・保護部材（３１）に貫通して設けられた柱
状中空穴。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 ｎ＋ｉ 之 第１図 第２０ 第３［１ ２５４図
Claims (1)
- １、基台上に複数個の半導体チップを積層状に接着して
柱状に形成された積層半導体チップを有する半導体装置
において、前記基台上に絶縁材料から成る筒体状保趙部
材を固設し、該筒体状保腰部材に形成した柱状中空穴内
に前記積層半導体チップを収容することによって該積層
半導体チップの倒壊を防止するように構成したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17129183A JPS6064459A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17129183A JPS6064459A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064459A true JPS6064459A (ja) | 1985-04-13 |
Family
ID=15920581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17129183A Pending JPS6064459A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064459A (ja) |
-
1983
- 1983-09-19 JP JP17129183A patent/JPS6064459A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193312B2 (en) | Castellation wafer level packaging of integrated circuit chips | |
| US8143082B2 (en) | Wafer bonding of micro-electro mechanical systems to active circuitry | |
| JP3507059B2 (ja) | 積層マルチチップパッケージ | |
| US5904497A (en) | Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly | |
| KR20020062857A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2002118192A (ja) | 半導体装置およびその製造方法 | |
| JP5129438B2 (ja) | 半導体装置 | |
| CN114284234B (zh) | 一种封装结构和用于封装结构的制作方法 | |
| US20030077876A1 (en) | Method of anodically bonding a multilayer device with a free mass | |
| US7198979B2 (en) | Method for manufacturing a stack arrangement of a memory module | |
| US20080290479A1 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
| JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPS6064459A (ja) | 半導体装置 | |
| JP4565728B2 (ja) | 中空気密パッケージ型の半導体装置 | |
| US20040043551A1 (en) | Method of making a microelectronic assembly | |
| JP3010164B2 (ja) | 大形のマルチチップモジュール用のセラミック製蓋 | |
| US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
| JP2006278975A (ja) | 半導体装置 | |
| US6281043B1 (en) | Fabrication of hybrid semiconductor devices | |
| JP6376524B2 (ja) | ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ | |
| KR100830347B1 (ko) | 디렉트 칩 어태치 패키지, 그 제조방법 및 스택트 디렉트칩 어태치 패키지 | |
| JP2007042702A (ja) | 半導体装置 | |
| JPS6064458A (ja) | 半導体装置 | |
| JP2003273287A (ja) | 半導体装置 |