JPS6064458A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6064458A JPS6064458A JP58171288A JP17128883A JPS6064458A JP S6064458 A JPS6064458 A JP S6064458A JP 58171288 A JP58171288 A JP 58171288A JP 17128883 A JP17128883 A JP 17128883A JP S6064458 A JPS6064458 A JP S6064458A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chips
- varistor
- plate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors; Arresters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は半導体装置に関し、特に装置基台上に複数個の
半導体チップを積層状に接着して柱状に形成された積層
半導体チッｆ５４−有する半導体装置における積層半導
体チ、ｆの保護構造に関するものである。
半導体チップを積層状に接着して柱状に形成された積層
半導体チッｆ５４−有する半導体装置における積層半導
体チ、ｆの保護構造に関するものである。
（−）技術の背景
例えば、レベルシフトダイオード、バリスタ、ツェナー
ダイオード等の半導体：４！置は、装置基台上に複ａ（
ｆｌｉｔの半導体チップを積層状に接着して柱状に形成
された積層半導体チップを設けて所望の特性が得られる
ように構成される場合が多い。この種の積層半導体チッ
プは、！畦方向に積層されたものと、逆方向に積層され
たものとが一対になって並立して形成される場合が比較
的多い。また、この積層半導体チップの各チップ相互間
には）々ングと呼ばれる＋ＺｊＮ用′成極材（接層と電
極の両方の役目を兼有する材料）が介在配置され、通常
は熱圧着によって各チップが導通ｘｉ工能に接着される
。
ダイオード等の半導体：４！置は、装置基台上に複ａ（
ｆｌｉｔの半導体チップを積層状に接着して柱状に形成
された積層半導体チップを設けて所望の特性が得られる
ように構成される場合が多い。この種の積層半導体チッ
プは、！畦方向に積層されたものと、逆方向に積層され
たものとが一対になって並立して形成される場合が比較
的多い。また、この積層半導体チップの各チップ相互間
には）々ングと呼ばれる＋ＺｊＮ用′成極材（接層と電
極の両方の役目を兼有する材料）が介在配置され、通常
は熱圧着によって各チップが導通ｘｉ工能に接着される
。
このパン！用材料としては、Ａｕ（金）、Ａｇ（銀）、
はんだ等が使用されるが、特に高＜ａ頼性が要求される
半導体装置には、ＡｕＳＡｇが使用される場合が多い。
はんだ等が使用されるが、特に高＜ａ頼性が要求される
半導体装置には、ＡｕＳＡｇが使用される場合が多い。
また、この積層半導体チップの段数（枚ａ）は必要に応
じて設定されるが（例えば、ツエナーダイオードのツェ
ナー電圧を順方向電圧で設定する等）、現状では２〜５
層程度に設定される場合が比較的多い。特に、バングと
してＡｕ、Ａｇ等の材料が使用された場合、各チップ間
の接着力が十分とはいえず、しかも段数が４層又は５１
藷（５段階）等の高層に形成された積層半導体チップは
、製品倹査における落下試験の際や、又は半導体装置が
製品として組込まれた後に外部からの振動・衝撃等を受
けた場合に、各半導体チップが前記バングの所から剥離
されて倒壊したシ、また最上層の半導体チップ上にワイ
ヤをボンティングする際に＋ｊｅ’ンディング圧力によ
って倒壊される場合がある。従って、この種の半導体装
置においては、積層半導体チップが上記の如き落下試験
、撮動、衝撃等に対して十分に保護され得る構造のもの
であることが望ましい。
じて設定されるが（例えば、ツエナーダイオードのツェ
ナー電圧を順方向電圧で設定する等）、現状では２〜５
層程度に設定される場合が比較的多い。特に、バングと
してＡｕ、Ａｇ等の材料が使用された場合、各チップ間
の接着力が十分とはいえず、しかも段数が４層又は５１
藷（５段階）等の高層に形成された積層半導体チップは
、製品倹査における落下試験の際や、又は半導体装置が
製品として組込まれた後に外部からの振動・衝撃等を受
けた場合に、各半導体チップが前記バングの所から剥離
されて倒壊したシ、また最上層の半導体チップ上にワイ
ヤをボンティングする際に＋ｊｅ’ンディング圧力によ
って倒壊される場合がある。従って、この種の半導体装
置においては、積層半導体チップが上記の如き落下試験
、撮動、衝撃等に対して十分に保護され得る構造のもの
であることが望ましい。
（ハ）従来技術と問題点
第１図と第２図は従来の半導体装置を説明するための図
でβす、第１図はこの種の半導体装置の一例として示す
バリスタの側面図、第２図は第１図に示すバリスタの等
価回路図である。
でβす、第１図はこの種の半導体装置の一例として示す
バリスタの側面図、第２図は第１図に示すバリスタの等
価回路図である。
これらの図において、符号１（）はバリスタ（半導体装
置）全体を示し、１１は装［促の基台を示す、。
置）全体を示し、１１は装［促の基台を示す、。
基台１１は、通常はステムと呼ばれ、金属材料から平面
形状が円形に形成され、本体部１１ａと下部外周に突出
するフランツ部１１ｂとが一体状に形成されている。清
白１１上には、シリコン（Ｓｔ）チップから形成された
複数個のバリスタチップ（半導体チップ）１２をバング
１３を介して積層状に熱圧着等によシ接着して柱状に形
成された一対の積層バリスタチップ １４と１５が配設形成されている。この場合、積層バリ
スタチップ１４と１５は、第２図に示す１４’ 、 １
５’部分に、相当するもので、・クリスタチッゾ１２が
それぞれ順方向と逆方向に績み東ねて形成され、かつ５
層（５段階）に形成されている。
形状が円形に形成され、本体部１１ａと下部外周に突出
するフランツ部１１ｂとが一体状に形成されている。清
白１１上には、シリコン（Ｓｔ）チップから形成された
複数個のバリスタチップ（半導体チップ）１２をバング
１３を介して積層状に熱圧着等によシ接着して柱状に形
成された一対の積層バリスタチップ １４と１５が配設形成されている。この場合、積層バリ
スタチップ１４と１５は、第２図に示す１４’ 、 １
５’部分に、相当するもので、・クリスタチッゾ１２が
それぞれ順方向と逆方向に績み東ねて形成され、かつ５
層（５段階）に形成されている。
尚、バンプ１３は、前述したように、接着用′低極材で
あシ、Ａｕ、Ａｇｑ はんだ等の材料から成シ、接着と
電極の両方の役Ｍ’を兼有するものである。
あシ、Ａｕ、Ａｇｑ はんだ等の材料から成シ、接着と
電極の両方の役Ｍ’を兼有するものである。
積層バリスタチップ１４と１５の外側部に柱状ＩＪ−Ｐ
端子１６．１７が基台１１を上下方向に貫通して配設さ
れている。柱状リード端子１６．１７は基台１１と適宜
な絶縁材（図示なし）を介して絶縁されて基台１１に固
定されている。そして、柱状リード端子１６．１７は、
基台１１の上方に突出するポス）部１６ａ、１７ｍが積
層バリスタチップ１４．１５とそれぞれビンディングワ
イヤ１８を介して１１Ｌ’Ａ的に接続され、基台１１の
下方に突出する部分が外部リード端子として形成されて
いる。この外部リード端子１６ｂ、１７ｂは、第２図の
２１部に相当する。また、基台１１の下面から下方に突
出して外部ＩＪ−Ｐ端子１９が基台１１の下面に植設さ
れている。この外部リード端子１９は、基台１１を介し
て積１−・々リスタチツゾ１４．１５の最下面とそれぞ
れ導通されており第２図の２２部に相当する。ざンディ
ングワイヤ１Ｂは、Ａｕ、Ａｔ等の材料から＋ｍ綴又は
リキン状に形成されたもので、第１図に示すように、積
層バリスタチップ１４．１５それぞれの最上面と導体ボ
ス）１６．１７それぞれの上端面とに架橋状ｌｃ＆ンデ
ィングされ、これら相互間を電気的に接続している。そ
して、最終的には、第１図に一点鎖線で示すように、キ
ャラｆ２０が基台１１のにランジｌｌｂ上に溶着される
。
端子１６．１７が基台１１を上下方向に貫通して配設さ
れている。柱状リード端子１６．１７は基台１１と適宜
な絶縁材（図示なし）を介して絶縁されて基台１１に固
定されている。そして、柱状リード端子１６．１７は、
基台１１の上方に突出するポス）部１６ａ、１７ｍが積
層バリスタチップ１４．１５とそれぞれビンディングワ
イヤ１８を介して１１Ｌ’Ａ的に接続され、基台１１の
下方に突出する部分が外部リード端子として形成されて
いる。この外部リード端子１６ｂ、１７ｂは、第２図の
２１部に相当する。また、基台１１の下面から下方に突
出して外部ＩＪ−Ｐ端子１９が基台１１の下面に植設さ
れている。この外部リード端子１９は、基台１１を介し
て積１−・々リスタチツゾ１４．１５の最下面とそれぞ
れ導通されており第２図の２２部に相当する。ざンディ
ングワイヤ１Ｂは、Ａｕ、Ａｔ等の材料から＋ｍ綴又は
リキン状に形成されたもので、第１図に示すように、積
層バリスタチップ１４．１５それぞれの最上面と導体ボ
ス）１６．１７それぞれの上端面とに架橋状ｌｃ＆ンデ
ィングされ、これら相互間を電気的に接続している。そ
して、最終的には、第１図に一点鎖線で示すように、キ
ャラｆ２０が基台１１のにランジｌｌｂ上に溶着される
。
しかしながら、この従来の・々リスク（半導体装［）ｘ
Ｏは、′ＩＡ層バリスタチップ（積層半導体チ、り１４
．１５の保賎対策が何ら施されておらず、また、バング
１３の接着力（接着強度）が弱イタメ、ワイヤ１８のボ
ンディング時にポンプ１イング圧力によって倒壊される
場合があシ、また、ボンディングワイヤ１８は何ら補強
的役割を果すものではないため、組立後における桁下試
験、外部からの機械的振動や衝撃に対して積層ノぐＩＪ
スタチ、ゾ（積層半導体チツ７’）１４．１５が非常に
倒壊され易いという問題点が心るＯ に）発明の目的 本発明の目的は、上記従来技術の問題点に鑑み、積層半
導体チップの保腹部材１ｃ設けることにより、簡易構造
で積層半導体チップの倒壊をきわめて良好に防止し得る
半導体装置全提供することにある。
Ｏは、′ＩＡ層バリスタチップ（積層半導体チ、り１４
．１５の保賎対策が何ら施されておらず、また、バング
１３の接着力（接着強度）が弱イタメ、ワイヤ１８のボ
ンディング時にポンプ１イング圧力によって倒壊される
場合があシ、また、ボンディングワイヤ１８は何ら補強
的役割を果すものではないため、組立後における桁下試
験、外部からの機械的振動や衝撃に対して積層ノぐＩＪ
スタチ、ゾ（積層半導体チツ７’）１４．１５が非常に
倒壊され易いという問題点が心るＯ に）発明の目的 本発明の目的は、上記従来技術の問題点に鑑み、積層半
導体チップの保腹部材１ｃ設けることにより、簡易構造
で積層半導体チップの倒壊をきわめて良好に防止し得る
半導体装置全提供することにある。
（ホ）発明の構成
そして、この目的を達成するために、本発明に依れば、
基台上に複数個の半導体チップを積層状に接着して柱状
に形成された積層半導体チップを有する半導体装置にお
いて、導体膜を備えた絶縁板、又は金属板から形成した
補強板を、前記積層半導体チップの最上部に押圧固着す
ると共に、前記基台を上下に貫通して配設された柱状リ
ード端子の前記基台上方に突出するポスト部の上端部に
結合させて配設することにより、前記補強板に前記積層
半導体チップの補強と導線、とじての役割を兼有せしめ
るように構成したことを特徴とする半導体装置が提供さ
れる。
基台上に複数個の半導体チップを積層状に接着して柱状
に形成された積層半導体チップを有する半導体装置にお
いて、導体膜を備えた絶縁板、又は金属板から形成した
補強板を、前記積層半導体チップの最上部に押圧固着す
ると共に、前記基台を上下に貫通して配設された柱状リ
ード端子の前記基台上方に突出するポスト部の上端部に
結合させて配設することにより、前記補強板に前記積層
半導体チップの補強と導線、とじての役割を兼有せしめ
るように構成したことを特徴とする半導体装置が提供さ
れる。
（へ）発明の実施例
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第３図から第６図は本発明の詳細な説明するだめの図で
ある。第３図はこの種の半導体装置の一例として示すバ
リスタ３０の側面図、第４図は第３図の補強板３１の単
体下面図である。尚、第３図において、前出のｇ１図（
従来例）と同一部品又は同一部分には同一符号が付され
ている。従って、符号１１は装置の基台（ステム）、ｌ
ｌａとｌｌｂはそれぞれ基台１１の本体部とフランジ部
、１２はパリスタチッゾ（半導体チップ）、１３はバｙ
ｆ（各チップ１２相互の接着用電極材でＡｕ、Ａｇ、は
んだ等の材料から或９、接着と電極の両方の役割を兼有
するもの）、１４゜１５はＭＮパＩＪ スタチッグ（積
層半導体チップ）、１６゜１７は柱状リード端子、１６
ａ、１７ｍは基台上方に突出するリード端子１６．１７
のボス）Ｎ、１６ｂ、１７ｂは基台下方に突出するリー
ド端子１６．１７の外部リード端子、１９は同じく外部
リード端子、２０はキャップをそれぞれ示している。そ
してこれらの各部品及び各部分ｔ、ｊ：ｍ１図と全く同
様に形成かつ構成されているので、ここではその説明を
省略する。また、第３図に示す本発明のバリスタ（半導
体装置）３００等価回路は前出の第２図に示す回路図と
同様である。
ある。第３図はこの種の半導体装置の一例として示すバ
リスタ３０の側面図、第４図は第３図の補強板３１の単
体下面図である。尚、第３図において、前出のｇ１図（
従来例）と同一部品又は同一部分には同一符号が付され
ている。従って、符号１１は装置の基台（ステム）、ｌ
ｌａとｌｌｂはそれぞれ基台１１の本体部とフランジ部
、１２はパリスタチッゾ（半導体チップ）、１３はバｙ
ｆ（各チップ１２相互の接着用電極材でＡｕ、Ａｇ、は
んだ等の材料から或９、接着と電極の両方の役割を兼有
するもの）、１４゜１５はＭＮパＩＪ スタチッグ（積
層半導体チップ）、１６゜１７は柱状リード端子、１６
ａ、１７ｍは基台上方に突出するリード端子１６．１７
のボス）Ｎ、１６ｂ、１７ｂは基台下方に突出するリー
ド端子１６．１７の外部リード端子、１９は同じく外部
リード端子、２０はキャップをそれぞれ示している。そ
してこれらの各部品及び各部分ｔ、ｊ：ｍ１図と全く同
様に形成かつ構成されているので、ここではその説明を
省略する。また、第３図に示す本発明のバリスタ（半導
体装置）３００等価回路は前出の第２図に示す回路図と
同様である。
さて、第３図において、本発明の７々リスク（半導体装
置）３０は、前出の第１図に示す従来のバリスタ（半導
体装置）１０におけるぎンディングワイヤ１８に代って
、補強板３１が配役固定されている点に特徴がある。補
強板３１は、第４図に示すように、剛性絶縁板（例えば
、樹脂系板材等）から平面形状が長方形に形成され、そ
の下面に長手方向に延びる導体膜３１ａ（図中、クロメ
ノ・。
置）３０は、前出の第１図に示す従来のバリスタ（半導
体装置）１０におけるぎンディングワイヤ１８に代って
、補強板３１が配役固定されている点に特徴がある。補
強板３１は、第４図に示すように、剛性絶縁板（例えば
、樹脂系板材等）から平面形状が長方形に形成され、そ
の下面に長手方向に延びる導体膜３１ａ（図中、クロメ
ノ・。
チップで示す）がメタライズされ、その両端部にそれぞ
れ挿通穴３１ｂ、３１ｃが貫通穿設されている。そして
、補強板３１は、第３図に示すように、その導体膜３１
ａが績ｌ−バリスタ、１４ 、１５の最上部に接触して
固着されると共に挿通穴３１ｂ。
れ挿通穴３１ｂ、３１ｃが貫通穿設されている。そして
、補強板３１は、第３図に示すように、その導体膜３１
ａが績ｌ−バリスタ、１４ 、１５の最上部に接触して
固着されると共に挿通穴３１ｂ。
３１ｅにそれぞれポスト部１６１１．１７ｂが貫通した
状態で配置され、かつ積層バリスタチップ１４．１５を
上方から適宜に押圧した状態で２スト部１６ａｌ１７＆
に固着されている。従って、補強板３１は基台１１とポ
スト部１６ａ、１７ｂと協同して一種の強固な枠組を形
成し、この枠組によって積層バリスタチップ１４．１５
の最下部と最上部が共に固定支持されている。これによ
シ、積層バリスタチップ１４．１５の倒壊をきわめて強
力に防止することができる。そして導体膜３１ｍは、第
１図（従来例）におけるワイヤ１８と同じ役割を果して
いる。すなわち、補強板３１はｇ層パリスタチッゾ１４
．１５の柱状体の補強材の役割と共に４線の役割全兼有
している。尚、この場合、補強板３１は金属板から形成
したものでもよい。このように、補強板３１を設けて構
成することによシ、本実施例は、ｔＪ述したような落下
試改、外部からの機械的振動・衝撃等によって発生する
積層バリスタチップ１４．１５の倒壊金はぼ完全に防止
することができ、さらには、＋Ｙ）ｂ ’ＩＸの技術と
設備を必要とするワイヤボンディング工程を不動とし、
組立作業の容易化ｔ−１することかできる。従って、本
実施例に依れば半導体装置の製品としての歩留シと信頼
性の向上をもたらすことができる。
状態で配置され、かつ積層バリスタチップ１４．１５を
上方から適宜に押圧した状態で２スト部１６ａｌ１７＆
に固着されている。従って、補強板３１は基台１１とポ
スト部１６ａ、１７ｂと協同して一種の強固な枠組を形
成し、この枠組によって積層バリスタチップ１４．１５
の最下部と最上部が共に固定支持されている。これによ
シ、積層バリスタチップ１４．１５の倒壊をきわめて強
力に防止することができる。そして導体膜３１ｍは、第
１図（従来例）におけるワイヤ１８と同じ役割を果して
いる。すなわち、補強板３１はｇ層パリスタチッゾ１４
．１５の柱状体の補強材の役割と共に４線の役割全兼有
している。尚、この場合、補強板３１は金属板から形成
したものでもよい。このように、補強板３１を設けて構
成することによシ、本実施例は、ｔＪ述したような落下
試改、外部からの機械的振動・衝撃等によって発生する
積層バリスタチップ１４．１５の倒壊金はぼ完全に防止
することができ、さらには、＋Ｙ）ｂ ’ＩＸの技術と
設備を必要とするワイヤボンディング工程を不動とし、
組立作業の容易化ｔ−１することかできる。従って、本
実施例に依れば半導体装置の製品としての歩留シと信頼
性の向上をもたらすことができる。
第５図は第４図の補強板３１の変形例である補強板４１
を示す図でるる。この補強板４１は、１・４示のように
、前出の補強板３１ （第４図）の導体膜３１ａの中央
部を削除して形成したもので、両側部に導体膜４１ｍ、
４１ｂ（図中、クロスハツチングで示す）をそれぞれ設
けて形成されている。
を示す図でるる。この補強板４１は、１・４示のように
、前出の補強板３１ （第４図）の導体膜３１ａの中央
部を削除して形成したもので、両側部に導体膜４１ｍ、
４１ｂ（図中、クロスハツチングで示す）をそれぞれ設
けて形成されている。
そしてこの導体膜４１ａ、４１ｂが積層バリスタチッ７
’ｌ ４ 、１５ （第３１’ｌの最上部にそれぞれ固
着される。従って、この補強板４１を使用して形成され
た半導体装置は、４３図における積層バリスタチップ１
４．１５の最上部同士の電気的接続が削除されることに
なシ、その等価回路は第６図に示す回路図の如くになる
。尚、この場合の半導体装置も第３図に示す実施例と同
様な作用、効果がある。
’ｌ ４ 、１５ （第３１’ｌの最上部にそれぞれ固
着される。従って、この補強板４１を使用して形成され
た半導体装置は、４３図における積層バリスタチップ１
４．１５の最上部同士の電気的接続が削除されることに
なシ、その等価回路は第６図に示す回路図の如くになる
。尚、この場合の半導体装置も第３図に示す実施例と同
様な作用、効果がある。
このように、本実施例は補強板３１の導体膜３１＆の一
部を変更するのみで、簡単に別の回路、すなわち別の機
能を有する半導体装置を形成することができるという利
点もある。
部を変更するのみで、簡単に別の回路、すなわち別の機
能を有する半導体装置を形成することができるという利
点もある。
（ト）発明の効果
以上、詳細に説明したように、本発明の半導体装置は、
従来の半導体装置における？ンディングワイヤに代って
、補強材と４ｍの役割を兼有する補強板を用いて構成す
ることｋより、′Ｊｄｉ層半導体チ、プチッ壊の防止、
高度の技術と設備を必要とするワイヤボンディング工程
の削除、及び組立の容易化を可能とし、製品としての歩
留シの向上、信頼性の向上を実現できるといった効果大
なるものがある。
従来の半導体装置における？ンディングワイヤに代って
、補強材と４ｍの役割を兼有する補強板を用いて構成す
ることｋより、′Ｊｄｉ層半導体チ、プチッ壊の防止、
高度の技術と設備を必要とするワイヤボンディング工程
の削除、及び組立の容易化を可能とし、製品としての歩
留シの向上、信頼性の向上を実現できるといった効果大
なるものがある。
第１図は従来のこの種の半導体装置の一例として示すバ
リスタ（１０）の側面図、小２図は第１図のバリスタの
等価回路図、第３図は本発明に依るこの種の半纏体−＃
装置の一例としてボすバリスタ（３０）の側面図、第４
図は４３図の補強板（３１）の単体下面図、第５図は第
４図の補強板（３１）の変形例である補強板（４１）を
ボす図、ｌ！６１％Ｊは第５図の補強板（４１）を用い
て構成した場合の半導体装置の等価回路図でめる。 １１・・−装置の基台、１２・・・パリスタチッｆ（半
導体チ、ｆ）、１３・・・バング（接層用電極材）、１
４．１５・・・積層バリスタチップ（積層半導体チップ
）、１６．１７・・・柱状リード端子、１６ｍ。 １６ｂ・・・リード端子１６．１７のポスト部、３０・
・・本発明に依るバリスタ（半導体装置）、３１゜４１
−・・補強板、３１ ａ 、 ４１ ａ 、 ４ ｌ
ｂ−・メタライズされた４体膜、３ ｌ ｂ 、 ３１
ｅ 、 ４１ ｃ 、４１ｄ・・・挿通穴。 特許出願人 富士通株式会社 特許出願代理人 弁理士 官 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 １イ５１０ ３０ 第３図 第４図
リスタ（１０）の側面図、小２図は第１図のバリスタの
等価回路図、第３図は本発明に依るこの種の半纏体−＃
装置の一例としてボすバリスタ（３０）の側面図、第４
図は４３図の補強板（３１）の単体下面図、第５図は第
４図の補強板（３１）の変形例である補強板（４１）を
ボす図、ｌ！６１％Ｊは第５図の補強板（４１）を用い
て構成した場合の半導体装置の等価回路図でめる。 １１・・−装置の基台、１２・・・パリスタチッｆ（半
導体チ、ｆ）、１３・・・バング（接層用電極材）、１
４．１５・・・積層バリスタチップ（積層半導体チップ
）、１６．１７・・・柱状リード端子、１６ｍ。 １６ｂ・・・リード端子１６．１７のポスト部、３０・
・・本発明に依るバリスタ（半導体装置）、３１゜４１
−・・補強板、３１ ａ 、 ４１ ａ 、 ４ ｌ
ｂ−・メタライズされた４体膜、３ ｌ ｂ 、 ３１
ｅ 、 ４１ ｃ 、４１ｄ・・・挿通穴。 特許出願人 富士通株式会社 特許出願代理人 弁理士 官 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 １イ５１０ ３０ 第３図 第４図
Claims (1)
- １、基台上に複数個の半導体チップを積層状に接着して
柱状に形成された積層半導体チップを有する半導体装置
において、導体膜を備えた絶縁板、又は金属板から形成
した補強板を、前記積層半導体チップの最上部に押圧固
着すると共に、前記基台を上下に貫通して配設された柱
状リード端子の前記基台上方に突出するポスト部の上端
部に結合させて配設することによシ、前記補強板に前記
積層半導体チップの補強と導線としての役割を兼有せし
めるように構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171288A JPS6064458A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171288A JPS6064458A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064458A true JPS6064458A (ja) | 1985-04-13 |
Family
ID=15920531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171288A Pending JPS6064458A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063671A1 (de) * | 2000-02-26 | 2001-08-30 | Robert Bosch Gmbh | Stromrichter und sein herstellverfahren |
-
1983
- 1983-09-19 JP JP58171288A patent/JPS6064458A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063671A1 (de) * | 2000-02-26 | 2001-08-30 | Robert Bosch Gmbh | Stromrichter und sein herstellverfahren |
| JP2003525007A (ja) * | 2000-02-26 | 2003-08-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電力変換器およびその製造方法 |
| US6774476B2 (en) | 2000-02-26 | 2004-08-10 | Robert Bosch Gmbh | Power converter and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP4618941B2 (ja) | 半導体装置 | |
| US7495319B2 (en) | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same | |
| US6232650B1 (en) | Semiconductor device having a chip mounted on a flexible substrate with separated insulation layers to prevent short-circuiting | |
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| JP6125486B2 (ja) | 小型ｓｍｄダイオードパッケージおよびその製造プロセス | |
| US8749114B2 (en) | Acoustic wave device | |
| US20070096265A1 (en) | Multiple die integrated circuit package | |
| US4028722A (en) | Contact bonded packaged integrated circuit | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH06216266A (ja) | 電子装置パッケージ・アセンブリー | |
| CN101656248A (zh) | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 | |
| JP3418373B2 (ja) | 弾性表面波装置及びその製造方法 | |
| CN206022356U (zh) | 集成电路封装体与所使用的封装基板 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JPS6064458A (ja) | 半導体装置 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| US10219380B2 (en) | Electronic device module and manufacturing method thereof | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| US7969019B2 (en) | Module with stacked semiconductor devices | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| JPS6064459A (ja) | 半導体装置 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |