JPWO2016132583A1 - 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置 - Google Patents

薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置 Download PDF

Info

Publication number
JPWO2016132583A1
JPWO2016132583A1 JP2017500273A JP2017500273A JPWO2016132583A1 JP WO2016132583 A1 JPWO2016132583 A1 JP WO2016132583A1 JP 2017500273 A JP2017500273 A JP 2017500273A JP 2017500273 A JP2017500273 A JP 2017500273A JP WO2016132583 A1 JPWO2016132583 A1 JP WO2016132583A1
Authority
JP
Japan
Prior art keywords
substrate
functional film
etching
plasma
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017500273A
Other languages
English (en)
Inventor
福田 和浩
和浩 福田
伸明 高橋
伸明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Publication of JPWO2016132583A1 publication Critical patent/JPWO2016132583A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

パーティクルの発生を抑制し、歩留りを向上させて、高精細なパターン状の機能膜を有する薄膜電子デバイスを製造する製造方法、エッチング装置および製造装置を提供する。基板(12)上に機能膜を形成する機能膜形成工程と、基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング工程とを有し、エッチング工程において、基板上の機能膜と機能膜に対向して配置されるプラズマ発生用電極(18、27)との間にパターン形成用マスク(17、26)を設け、プラズマ発生用電極に高周波電圧を印加して、プラズマを発生させ、基板の、プラズマ発生用電極とは反対側に配置されるバイアス電極(20、29)に、バイアス電圧を印加し、パターン形成用マスクを通過したプラズマによって基板上の機能膜をエッチングすることを特徴とする薄膜電子デバイスの製造方法である。また、そのためのエッチング装置と製造装置(1)である。

Description

本発明は、薄膜電子デバイスの製造方法とそのためのエッチング装置と薄膜電子デバイスの製造装置に関する。
近年、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と記載する。)、有機薄膜太陽電池、液晶ディスプレイ素子等の種々の薄膜電子デバイスが開発されている。これらの薄膜電子デバイスは、薄板状とすることによって、携帯時や設置する際に取り扱いが容易となり、省スペース化され、輸送時や保管時の取り扱いもし易くなる。そのためには、基板上に精細な機能膜のパターン(形状、寸法)を形成することが求められる。ここで、機能膜とは、薄膜電子デバイスにおける主要な構成要素であり、パターン状に形成されることによって各種機能を発現するものである。
このような薄膜電子デバイスを構成する機能膜のパターンを形成する方法としては、従来から種々の方法が開示されている。特許文献1には、高分子フィルムの表面を回路パターンを成形したマスクで覆い、金属蒸着を施して回路パターンを形成するフレキシブルプリント基板の製造方法が開示されている。特許文献2には、開口パターンを形成したマスクを被処理材の表面に密接させて、真空雰囲気下でガスエッチングして穿孔する乾式エッチング方法が開示されている。一方、半導体の製造分野においては、半導体のエッチングによるパターン形成において、プラズマエッチング法が採用されている(例えば、特許文献3)。
特開2003−69193号公報 国際公開第WO01/036181号 特開2006−270017号公報
しかしながら、特許文献1に記載のフレキシブルプリント基板の製造方法では、金属蒸着を繰り返すうちに、マスク上に金属が積層され、堆積した金属層の一部が脱落して、金属粉となり、基板上に欠陥を引き起こす懸念が存在していた。
特許文献2に記載の乾式エッチング方法では、マスクを被処理材表面に密着させた状態でエッチングするため、穿孔時に生じた溶融樹脂によってマスクと被処理材が接合するといった問題点を有していた。
パターン形成用のマスクを用いた蒸着法においては、マスク上に蒸着膜が堆積する。そのため、例えば有機EL素子では、有機膜を形成するため、マスク上に堆積した有機膜が搬送中に脱落し、パーティクルを発生させ、ダークスポットや電流リークといった故障の原因となって、歩留りを大きく低下させるという問題があった。
本発明は、このような状況に鑑みてなされたものである。すなわち、本発明の課題は、パーティクルの発生を抑制し、歩留りを向上させて、高精細なパターン状の機能膜を有する薄膜電子デバイスを製造することが可能な薄膜電子デバイスの製造方法とそのためのエッチング装置と製造装置を提供することである。
本発明者らは、上記課題の解決策について検討を重ねたところ、半導体の製造分野で採用されているプラズマエッチング法に着目した。本発明者らは、プラズマエッチング法を薄膜電子デバイスの製造に活用するべく検討を進めた。
例えば、有機EL素子の場合、プラズマエッチング法では、マスクへの堆積が無いため、上記した蒸着法における問題点が生じることがなく、ロングランでの使用が可能となる。しかし、プラズマエッチングを行う際には、プラズマを生成させるために、チャンバ内圧力を蒸着時よりも高圧(0.1〜数百Pa)にする必要がある。この圧力下ではプラズマイオンの平均自由行程が非常に短くなり、マスクと基板との間に隙間が存在すると、その隙間へプラズマイオンの回り込みが発生して、パターンボケが生じてしまい、高精度のパターンを形成することが困難となる。
一方、マスクを基板に密着させると、マスクが機能膜に接触した際に擦れが生じ、膜強度が低いために脱落して、パーティクルが発生し、製品の歩留りが大幅に低下する。このような理由から、従来は、両者の問題点を同時に解決できる方法がなかった。
ところが、基板のプラズマ発生部とは反対側に、プラズマイオンを引き付けるバイアス電圧を印加することによって、プラズマイオンの回り込みを抑制して、機能膜の高精細なエッチング加工を行うことが可能となることを見出した。
その結果、上記課題を解消し得ることを見出して、本発明に到達することができた。すなわち、本発明は、以下のような構成を有している。
1.基板上にパターン状の機能膜を有する薄膜電子デバイスの製造方法であって、前記基板上に機能膜を形成する機能膜形成工程と、前記基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング工程とを有し、前記エッチング工程において、前記基板上の機能膜と該機能膜に対向して配置されるプラズマ発生用電極との間にパターン形成用マスクを設け、前記プラズマ発生用電極に高周波電圧を印加して、前記プラズマ発生用電極と前記パターン形成用マスクとの間にプラズマを発生させ、前記基板の、前記プラズマ発生用電極とは反対側に配置されるバイアス電極に、プラズマイオンとは逆の極性のバイアス電圧を印加し、前記パターン形成用マスクを通過したプラズマイオンによって前記基板上の機能膜をエッチングすることを特徴とする薄膜電子デバイスの製造方法。
2.前記パターン形成用マスクと前記基板との間に間隙が存在することを特徴とする前記1に記載の薄膜電子デバイスの製造方法。
3.前記機能膜が有機膜であることを特徴とする前記1または前記2に記載の薄膜電子デバイスの製造方法。
4.前記プラズマ発生用電極には13MHz以上の高周波電圧を印加し、前記バイアス電極には直流電圧または周波数10MHz以下の交流電圧を印加することを特徴とする前記1〜3のいずれか1項に記載の薄膜電子デバイスの製造方法。
5.前記プラズマ発生用電極と前記パターン形成用マスクとの間に水素を存在させることを特徴とする前記1〜4のいずれか1項に記載の薄膜電子デバイスの製造方法。
6.基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング装置であって、前記基板上の機能膜に対向して配置されたプラズマ発生用電極と、前記基板と前記プラズマ発生用電極との間に配置されたパターン形成用マスクと、前記基板の、前記プラズマ発生用電極とは反対側に配置されたバイアス電極と、前記プラズマ発生用電極に高周波電圧を印加するための高周波電源と、前記バイアス電極にプラズマイオンとは逆の極性の電圧を印加するための電源とを有し、前記プラズマ発生用電極と前記パターン形成用マスクとの間、および前記パターン形成用マスクと前記基板との間に、それぞれ間隙が存在することを特徴とするエッチング装置。
7.基板上にパターン状の機能膜を有する薄膜電子デバイスの製造装置であって、前記基板上に機能膜を形成する機能膜形成部と、前記基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング部とを備え、前記エッチング部が、前記基板上の機能膜に対向して配置されたプラズマ発生用電極と、前記基板と前記プラズマ発生用電極との間に配置されたパターン形成用マスクと、前記基板の、前記プラズマ発生用電極とは反対側に配置されたバイアス電極と、前記プラズマ発生用電極に高周波電圧を印加するための高周波電源と、前記バイアス電極にプラズマイオンとは逆の極性の電圧を印加するための電源とを有し、前記プラズマ発生用電極と前記パターン形成用マスクとの間、および前記パターン形成用マスクと前記基板との間に、それぞれ間隙が存在することを特徴とする薄膜電子デバイスの製造装置。
本発明の薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置によると、パーティクルの発生を抑制し、歩留りを向上させて、高精細なパターン状の機能膜を有する薄膜電子デバイスを製造することができる。
薄膜電子デバイスの製造装置の模式的断面図である。 第1実施形態のエッチング装置の模式的断面図である。 第2実施形態のエッチング装置の模式的断面図である。
以下、本発明を実施するための形態を説明するが、本発明は、以下に説明する実施形態に何ら制限されず、本発明の要旨を逸脱しない範囲内で実施形態を任意に変更して実施することが可能である。
本実施形態において、薄膜電子デバイスとは、有機EL素子、有機薄膜太陽電池(有機光電変換素子)、液晶ディスプレイ素子、タッチパネル、電子ペーパ等の基本的に薄板状の電子デバイスである。
本実施形態において、機能膜とは、薄膜電子デバイスにおける主要な構成要素であり、パターン状に形成されることによって、各種機能を発現するものである。その材質から、有機系、無機系および金属系の機能膜に分類される。
有機系の機能膜(「有機層」とも記載する。)とは、薄膜電子デバイスとしての機能の発現に関与している層であって、基本的に有機物から形成されている層である。例えば、有機EL素子であれば、有機発光層、電子輸送層、正孔輸送層、正孔阻止層、電子阻止層、電子注入層、正孔注入層等の層が相当する。有機薄膜太陽電池であれば、バルクヘテロジャンクション層、正孔輸送層、電子輸送層、正孔ブロック層、電子ブロック層、電子注入層、正孔注入層等の層が相当する。
無機系の機能膜(「無機層」とも記載する。)とは、薄膜電子デバイスとしての機能の発現に関与している層であって、基本的に無機物から形成されている層である。例えば、封止層、保護層、ガスバリヤ層等として機能する無機化合物からなる層がある。
金属系の機能膜(「金属層」とも記載する。)とは、薄膜電子デバイスとしての機能の発現に関与している層であって、基本的に金属から形成されている層である。例えば、電極層や導電層として機能する金属、合金、金属酸化物などからなる層がある。
本実施形態において、基板は、薄膜電子デバイスの種類によって種々の種類のものが使用される。基板の材料に特に限定はなく、また透明であっても不透明であってもよい。基板の材料としては大きく、ガラス基板と樹脂基板とに分けられる。ガラス基板のガラスとしては、アルカリガラス、無アルカリガラス、石英ガラス等が挙げられる。
樹脂基板の樹脂としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等が挙げられる。この中でも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)が好ましい。
基板の形態は、枚葉であってもよいし、長尺であってもよい。長尺の基板は、通常ロール状に巻かれている。本実施形態において、ロールツーロール方式を採用すると、連続的に薄膜電子デバイスを製造することが可能であり、生産性を高め、材料利用効率を高めることができる。また、製造装置の長さをコンパクトにすることができる。
以下では、代表的な薄膜電子デバイスである有機EL素子を例に挙げて説明するが、他の薄膜電子デバイスに対しても同様に適宜適用し得るものである。
[薄膜電子デバイスの製造方法]
本実施形態の薄膜電子デバイスの製造方法は、基板上にパターン状の機能膜を有する薄膜電子デバイスを製造する方法である。本実施形態の薄膜電子デバイスの製造方法は、基板上に機能膜を形成する機能膜形成工程(以下、「機能膜形成工程」と記載することもある。)と、基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング工程(以下、「エッチング工程」と記載することもある。)とを有している。
(機能膜形成工程)
機能膜形成工程では、基板上に機能膜を形成する。この工程は、パターン形成前の工程であり、通常、基板の少なくとも片表面全体にベタで機能膜が形成される。
機能膜形成工程では、対象とする薄膜電子デバイスの種類や機能膜の種類に応じて、種々の種類の機能膜の形成方法が用いられる。機能膜の形成方法は、大きく気相法と液相法とに分けられる。気相法としては、(真空)蒸着法、スパッタリング法、イオンプレーティング法、CVD(Chemical Vapor Deposition)法、分子線エピタキシー法などの方法が挙げられるが、(真空)蒸着法が一般的である。また、液相法としては、塗布法、印刷法、インクジェット法などの方法が挙げられる。但し、ドライ環境下で長尺基板を用いて、ロールツーロール方式で連続して加工していく方法が、生産性に優れた製造方法であるため、通常は、気相法によって機能膜は形成される。
機能膜の種類には、薄膜電子デバイスの種類や薄膜電子デバイスを構成する層の種類等に応じて、有機層、無機層および金属層がある。そして、本実施形態の薄膜電子デバイスの製造方法は、いずれの種類の機能膜に対しても適用できるものである。
例えば、有機EL素子が有する機能膜としては、陽極としての金属層、発光層としての有機層(例えば、正孔輸送層/発光層/正孔阻止層/電子輸送層)、陰極としての金属層、封止層および保護層としての無機層が存在する。
(エッチング工程)
エッチング工程では、基板上の機能膜と該機能膜に対向して配置されるプラズマ発生用電極との間にパターン形成用マスクを設ける。プラズマ発生用電極に高周波電圧を印加して、プラズマ発生用電極とパターン形成用マスクとの間にプラズマを発生させる。基板の、プラズマ発生用電極とは反対側に配置されるバイアス電極に、プラズマイオンとは逆の極性のバイアス電圧を印加し、パターン形成用マスクを通過したプラズマイオンによって基板上の機能膜をエッチングする。
エッチング工程の詳細は、以下の薄膜電子デバイスの製造装置の中で、エッチング部の装置の説明と合わせて説明する。
[薄膜電子デバイスの製造装置]
本実施形態の薄膜電子デバイスの製造装置は、基板上にパターン状の機能膜を有する薄膜電子デバイスの製造装置であって、基板上に機能膜を形成する機能膜形成部と、基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング部とを備えている。機能膜形成部は、前記の薄膜電子デバイスの製造方法における機能膜形成工程を行う装置である。また、エッチング部は、前記の薄膜電子デバイスの製造方法におけるエッチング工程を行う装置である。
図1は、本実施形態の薄膜電子デバイスの製造装置1の模式的断面図である。
本実施形態の薄膜電子デバイスの製造装置1は、長尺の基板を用いている。薄膜電子デバイスの製造装置1は、巻き出し部、第1機能膜形成部、第1エッチング部、第2機能膜形成部、第2エッチング部、巻き取り部を有しており、それぞれチャンバ2〜チャンバ7に収納されている。すなわち、機能膜形成部とエッチング部とをそれぞれ2つずつ有している。また、本実施形態の薄膜電子デバイスの製造装置1では、機能膜の形成方法はすべて気相法を用いている。
ここで、各チャンバ2〜7は、通常外界から隔離されており、必要に応じて、内部の温度、湿度、圧力を独立して制御できるようにしてある。また、各チャンバ2〜7は、各工程毎に分割して記載されているが、必要に応じて、個々のチャンバ間の仕切りを取り除いて、連続したチャンバとすることもできる。例えば、長尺の基板12を用いて、チャンバ2の巻き出し部からチャンバ7の巻き取り部に至るまで、ロールツーロール方式で、真空中で連続的に搬送される装置としてもよい。
以下、薄膜電子デバイスの製造装置1を構成する各部について説明する。
(巻き出し部)
チャンバ2の巻き出し部において、長尺の基板12がロール状に巻かれてある基板ロール11から、基板12が繰り出される。
(第1機能膜形成部)
チャンバ3の機能膜形成部において、2つのガイドロール13、13間で、形成する機能膜の種類に応じて、蒸着装置、スパッタリング装置等の装置を使用して、機能膜が形成される。薄膜電子デバイスの種類や機能膜の種類に応じて適宜公知の製膜装置を用いることができる。本実施形態の第1機能膜形成部では、有機層の機能膜が形成される。
有機EL素子の場合は、チャンバ3の第1機能膜形成部において、蒸着装置によって、正孔輸送層、発光層、正孔阻止層、電子輸送層等の有機層が形成される。
このとき、チャンバ3内の蒸着装置について説明する。チャンバ3内には、基板の巾手方向に均一に伸びたリニアソースと呼ばれる蒸着源14が複数個設置されている。その蒸着源14の中には、有機材料が投入されている。それぞれのリニアソースには、ヒーターが設置されており、外部電源より所定量の電力を投入することによって加熱され、有機材料を蒸発させる。また、蒸着法であるので、チャンバ3は密閉されており、通常は減圧されて、真空に保持されている。
(第1エッチング部)
チャンバ4内には、基板12を搬送するガイドロール15、無端ベルト状のパターン形成用マスク17、パターン形成用マスク17の搬送用ガイドロール16、プラズマ発生用電極であるシャワープレート18、シャワープレート18に高周波電圧を印加するための高周波電源19、バイアス電圧を印加するためのバイアス電極であるバイアスプレート20、バイアスプレート20にプラズマイオンとは逆の極性の電圧を印加するための電源21を備えている。その他、図示されていないが、チャンバ4内を所定の圧力に保持するための真空ポンプ、エッチング用ガスを供給するガス供給口等を備えている。
ここで、基板12上の機能膜は、基板12上の下側に形成されている。そのため、プラズマ発生用電極であるシャワープレート18は、基板12上の機能膜に対向して配置されている。パターン形成用マスク17は、基板12とシャワープレート18との間に配置されている。バイアスプレート20は、基板12の、シャワープレート18とは反対側に配置されている。高周波電源19は、シャワープレート18に高周波電圧を印加することができる。電源21は、バイアスプレート20にプラズマイオンとは逆の極性の電圧を印加することができる。また、チャンバ4の容器自体は、接地されており、0電位である。パターン形成用マスク17も接地されており、0電位である。
チャンバ4において、所定のパターンが形成されたパターン形成用マスク17は、基板12に同期して搬送される。このとき、パターン形成用マスク17は基板12に接触することなく、所定の間隙を保ちつつ搬送されることが好ましい。基板12とパターン形成用マスク17との間に間隙が存在すると、基板12へパターン形成用マスク17からの異物の付着が生じない。また、パターン形成用マスク17との接触に伴う基板12上に形成された機能膜の脱落が生じない。そのため、パーティクル等が発生する懸念が少なくなる。
パターン形成用マスク17は、基板12上の機能膜を所定の形状にエッチングすることができるような特定のパターンの開口部を有している。パターン形成用マスク17の材質としては、線熱膨張係数の少ない金属を好ましく用いることができる。例えば、インバーや42アロイの合金等がある。また、パターン形成用マスク17の形状は特に限定されず、長尺状であっても、無端のベルト状であっても、枚葉状であってもよい。本実施形態では、無端のベルト状のパターン形成用マスク17を使用している。
基板12とパターン形成用マスク17との間の間隙は、パターン精度の観点から、2mm以下が好ましく、1mm以下がより好ましい。また基板12とパターン形成用マスク17との接触防止の観点から、0.1mm以上が好ましい。
図示されないが、シャワープレート18の近傍には、ガス供給口が設けられ、シャワープレート18とパターン形成用マスク17との間に、エッチング用ガスが供給される。
エッチング用ガスとしては、アルゴン等の希ガス、酸素、水素、フッ素、塩素等のハロゲンガスが選定される。これらの中で、有機膜のエッチングの際に有機膜へのダメージが少ないという観点から、アルゴンや水素が好ましく用いられ、水素がより好ましく用いられる。
エッチング用ガスのガス圧は、特に限定されないが、加工速度等の観点から、0.1〜10Paが好ましく、0.1〜1Paがより好ましい。
上記のガス環境下で、シャワープレート18に高周波電源19から高周波電圧が印加されることによって、エッチング用ガスはプラズマ化され、シャワープレート18とパターン形成用マスク17との間にプラズマイオンが生成する。プラズマイオンは、機能膜を分解してエッチングすることが可能である。
ここで、シャワープレート18に印加する高周波電圧の周波数は、プラズマイオン発生の効率性の観点から、13MHz以上が好ましい。また、大面積での均一性の観点から、27MHz以下が好ましい。
シャワープレート18とパターン形成用マスク17との間の間隙は、20〜300mmの範囲で、採用するガス圧(真空度)に応じて、選択される。即ち、ガス圧が高くなるほど、間隙は小さくなる。
生成したプラズマイオンは、基板12に対して同期搬送されるパターン形成用マスク17が有する特定のパターンの開口部から基板12側へと漏れ出す。
同時に、基板12の、シャワープレート18とは反対側に配置されたバイアスプレート20に、バイアス電圧が印加される。バイアスプレート20に、電源21からプラズマイオンとは逆の極性のバイアス電圧が印加されることによって、パターン形成用マスク17の開口部から漏れ出したプラズマイオンは基板12に強く引き寄せられる。基板12上に形成された機能膜は、このプラズマイオンによってエッチングされる。このことによって、パターン形成用マスク17と基板12との間に間隙が存在して、非接触であっても、プラズマイオン拡散に伴うパターンボケの発生が抑制され、高精細なパターン状のエッチングを行うことが可能となる。
プラズマイオンの極性は、使用するエッチング用ガスの種類によって異なる。アルゴン等の希ガスのときはプラスイオンであり、水素のときはプラスイオンであり、ハロゲンガスのときはマイナスイオンである。
バイアスプレート20に印加されるバイアス電圧は、直流電圧または交流電圧である。直流電圧を印加するときは、使用するエッチング用ガスの種類に応じて、発生するプラズマイオンの極性とは逆の極性の電圧を印加する。交流電圧を印加するときは、セルフバイアスを発生させるためにブロッキングコンデンサを用いる。ブロッキングコンデンサによって電荷がチャージされ、バイアス電圧を常にマイナスにすることが可能となる。そのため、交流電圧を印加するときは、プラスのプラズマイオンを発生するエッチング用ガスを用いる。
バイアスプレート20に交流電圧を印加するときは、周波数10MHz以下の交流電圧を印加することが好ましい。周波数が10MHzを超えるとプラズマイオンの定常的な移動が困難となり、プラズマイオンを引き付ける効果が低下する。そのため、交流電圧の周波数は4MHz以下がより好ましく、また100KHz以上がより好ましい。
有機EL素子の場合、有機層のパターン状のエッチングを行うときには、エッチング用ガスに水素を使用し、プラスのプラズマイオンを発生させ、バイアス電圧としてマイナスの直流電圧を印加するという条件で行うことが好ましい。
チャンバ4において、エッチングを行うときは、機能膜を構成する各層毎に行うことが好ましいが、機能膜が有機層からなる多層構造を有しているときは、一度にエッチングを行うことができる。一度にエッチングを実施した方が、位置調整(アライメント)のズレの影響が減少し、パターン形成の精度が向上する。また例えば、機能膜が有機層と金属層とからなるときは、有機層のエッチングと金属層のエッチングをエッチング用ガスの種類を変えることによって、別途行うことが好ましい。図1に記載の薄膜電子デバイスの製造装置1では、チャンバ3で多層構造の有機層を形成した後にチャンバ4でエッチングを行い、チャンバ5で金属層を形成した後にチャンバ6でエッチングを行っている。適切なエッチング用ガスの種類が各層毎に異なることがあるからである。
(第2機能膜形成部)
第1機能膜形成部と同様に、チャンバ5の第2機能膜形成部において、2つのガイドロール22、22間で、形成する機能膜の種類に応じて、蒸着装置、スパッタリング装置等が使用されて、機能膜が形成される。薄膜電子デバイスの種類や機能膜の種類に応じて適宜公知の製膜装置を用いることができる。本実施形態の第2機能膜形成部では、金属層の機能膜が形成される。
有機EL素子のときは、チャンバ5の第2機能膜形成部において、蒸着装置によって、アルミニウムや銀等の金属層が形成される。
このとき、チャンバ5内の蒸着装置について説明する。チャンバ5内には、基板の巾手方向に、略等間隔にポイントソースと呼ばれる蒸着源23が複数個配置されている。その蒸着源23の中には、アルミニウム等の金属材料が投入されている。それぞれのポイントソースには、ヒーターが設置されており、外部電源より所定量の電力を投入することによって加熱され、金属材料を蒸発させる。また、蒸着法であるので、チャンバ5は密閉されており、通常は減圧されて、真空に保持されている。
(第2エッチング部)
チャンバ6内には、基板12を搬送するガイドロール24、無端ベルト状のパターン形成用マスク26、パターン形成用マスク26の搬送用ガイドロール25、プラズマ発生用電極であるシャワープレート27、シャワープレート27に高周波電圧を印加するための高周波電源28、バイアス電圧を印加するためのバイアス電極であるバイアスプレート29、バイアスプレート29にプラズマイオンとは逆の極性の電圧を印加するための電源30を備えている。その他、図示されていないが、チャンバ6内を所定の圧力に保持するための真空ポンプ、エッチング用ガスを供給するガス供給口等を備えている。
第2エッチング部は、第1エッチング部と同等の装置構成を有している。そのため、第2エッチング部についての説明は、第1エッチング部の場合と同等であるので、共通する部分についての説明は省略する。チャンバ6の第2エッチング部では、チャンバ5の第2機能膜形成部で形成された金属層の機能膜をエッチングする。そのため、金属層のエッチングに適したエッチング用ガスやエッチング条件が採用される。
また、第1エッチング部で形成されたパターンと第2エッチング部で形成されるパターンとがずれることがないように、基板12の位置調整(アライメント)がなされる。
(巻き取り部)
チャンバ7の巻き取り部において、長尺の基板12をロール状に巻いて、基板ロール31とする。パターン状の機能膜が形成された基板12は、基板ロール31となって、薄膜電子デバイスの製造装置1から取り出される。
[薄膜電子デバイスの製造装置の変形例]
本実施形態の薄膜電子デバイスの製造装置1では、長尺の基板12を用いているが、枚葉の基板を用いて、各工程を順次経て、薄膜電子デバイスを製造することができる。
また、本実施形態の薄膜電子デバイスの製造装置1では、2つの機能膜形成部と2つのエッチング部を有している。しかし、機能膜形成部とエッチング部の数は、対象とする薄膜電子デバイスの種類や機能膜の種類に応じて、1つ以上で自由に選択することができる。また、機能膜形成部とエッチング部の順番も必要に応じて、適宜選択して設置することができる。
[エッチング装置]
本実施形態のエッチング装置は、基板上の機能膜をプラズマを用いてパターン状にエッチングする装置である。本実施形態のエッチング装置は、前記した薄膜電子デバイスの製造装置の一部を構成するものである。すなわち、図1に記載の本実施形態の薄膜電子デバイスの製造装置1において、チャンバ4の第1エッチング部と、チャンバ6の第2エッチング部は、本実施形態のエッチング装置でもある。そのため、本実施形態のエッチング装置についての説明は、チャンバ4の第1エッチング部、チャンバ6の第2エッチング部と共通するところは省略する。
図2は、第1実施形態のエッチング装置の模式的断面図であり、図3は、第2実施形態のエッチング装置の模式的断面図である。図2の第1実施形態のエッチング装置は、前記した薄膜電子デバイスの製造装置1の一部を構成するチャンバ4の第1エッチング部、チャンバ6の第2エッチング部と同等であるので、その説明は省略する。
図3の第2実施形態のエッチング装置では、エッチング装置はチャンバ4Aに収納され、基板12は、図2の第1実施形態のガイドロール15の代わりに、無端状のベルト32によって搬送されている。チャンバ4Aにおいて、所定のパターンが形成されたパターン形成用マスク17が、基板12に同期して搬送されるところは、図2の第1実施形態のエッチング装置と同等である。
無端状のベルト32を使用することによって、基板12をより安定に保持しつつ搬送することができる。また、伝熱性のベルト32を用いることによって、エッチング時に基板12の温度上昇を抑制することも可能である。
また、無端状のベルト32として、金属製のベルト32を使用するときは、バイアス電圧を印加する電極として、バイアスプレート20の代わりに、金属製のベルト32とすることも可能である。
以上説明してきたように、本実施形態の薄膜電子デバイスの製造方法とエッチング装置と薄膜電子デバイスの製造装置では、パターン形成用マスクを用いたプラズマエッチング法を用いて、パーティクルの発生が少なく、素子へのダメージを与えることなく、高精細なパターニング形成をすることが可能である。本実施形態の薄膜電子デバイスの製造方法とエッチング装置と薄膜電子デバイスの製造装置は、機能膜が有機膜である有機EL素子等においてより有効に適用することができる。
1 薄膜電子デバイスの製造装置
2、3、4、4A、5、6、7 チャンバ
12 基板
17、26 パターン形成用マスク
18、27 シャワープレート
19、28 高周波電源
21、30 電源
20、29 バイアスプレート
32 ベルト

Claims (7)

  1. 基板上にパターン状の機能膜を有する薄膜電子デバイスの製造方法であって、
    前記基板上に機能膜を形成する機能膜形成工程と、
    前記基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング工程とを有し、
    前記エッチング工程において、前記基板上の機能膜と該機能膜に対向して配置されるプラズマ発生用電極との間にパターン形成用マスクを設け、
    前記プラズマ発生用電極に高周波電圧を印加して、前記プラズマ発生用電極と前記パターン形成用マスクとの間にプラズマを発生させ、
    前記基板の、前記プラズマ発生用電極とは反対側に配置されるバイアス電極に、プラズマイオンとは逆の極性のバイアス電圧を印加し、
    前記パターン形成用マスクを通過したプラズマイオンによって前記基板上の機能膜をエッチングすることを特徴とする薄膜電子デバイスの製造方法。
  2. 前記パターン形成用マスクと前記基板との間に間隙が存在することを特徴とする請求項1に記載の薄膜電子デバイスの製造方法。
  3. 前記機能膜が有機膜であることを特徴とする請求項1または請求項2に記載の薄膜電子デバイスの製造方法。
  4. 前記プラズマ発生用電極には13MHz以上の高周波電圧を印加し、前記バイアス電極には直流電圧または周波数10MHz以下の交流電圧を印加することを特徴とする請求項1〜3のいずれか1項に記載の薄膜電子デバイスの製造方法。
  5. 前記プラズマ発生用電極と前記パターン形成用マスクとの間に水素を存在させることを特徴とする請求項1〜4のいずれか1項に記載の薄膜電子デバイスの製造方法。
  6. 基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング装置であって、
    前記基板上の機能膜に対向して配置されたプラズマ発生用電極と、
    前記基板と前記プラズマ発生用電極との間に配置されたパターン形成用マスクと、
    前記基板の、前記プラズマ発生用電極とは反対側に配置されたバイアス電極と、
    前記プラズマ発生用電極に高周波電圧を印加するための高周波電源と、
    前記バイアス電極にプラズマイオンとは逆の極性の電圧を印加するための電源とを有し、
    前記プラズマ発生用電極と前記パターン形成用マスクとの間、および前記パターン形成用マスクと前記基板との間に、それぞれ間隙が存在することを特徴とするエッチング装置。
  7. 基板上にパターン状の機能膜を有する薄膜電子デバイスの製造装置であって、
    前記基板上に機能膜を形成する機能膜形成部と、
    前記基板上の機能膜をプラズマを用いてパターン状にエッチングするエッチング部とを備え、
    前記エッチング部が、前記基板上の機能膜に対向して配置されたプラズマ発生用電極と、
    前記基板と前記プラズマ発生用電極との間に配置されたパターン形成用マスクと、
    前記基板の、前記プラズマ発生用電極とは反対側に配置されたバイアス電極と、
    前記プラズマ発生用電極に高周波電圧を印加するための高周波電源と、
    前記バイアス電極にプラズマイオンとは逆の極性の電圧を印加するための電源とを有し、
    前記プラズマ発生用電極と前記パターン形成用マスクとの間、および前記パターン形成用マスクと前記基板との間に、それぞれ間隙が存在することを特徴とする薄膜電子デバイスの製造装置。
JP2017500273A 2015-02-18 2015-09-17 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置 Pending JPWO2016132583A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015030019 2015-02-18
JP2015030019 2015-02-18
PCT/JP2015/076498 WO2016132583A1 (ja) 2015-02-18 2015-09-17 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置

Publications (1)

Publication Number Publication Date
JPWO2016132583A1 true JPWO2016132583A1 (ja) 2017-11-30

Family

ID=56688871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500273A Pending JPWO2016132583A1 (ja) 2015-02-18 2015-09-17 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置

Country Status (2)

Country Link
JP (1) JPWO2016132583A1 (ja)
WO (1) WO2016132583A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106455281A (zh) * 2016-10-13 2017-02-22 上海交通大学 一种集成掩膜板的大气压等离子体射流装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003297861A1 (en) * 2002-12-23 2004-07-29 Tokyo Electron Limited Method and apparatus for bilayer photoresist dry development
JP4243975B2 (ja) * 2003-05-21 2009-03-25 株式会社アルバック イオンビームエッチング方法及びイオンビームエッチング装置
JP4654811B2 (ja) * 2005-07-22 2011-03-23 凸版印刷株式会社 エッチングマスクおよびドライエッチング方法
KR100754369B1 (ko) * 2006-06-29 2007-09-03 한국기초과학지원연구원 중성입자빔을 이용한 직접 에칭에 의해 기판 상에 소정의패턴을 형성하는 방법
JP5545301B2 (ja) * 2009-10-28 2014-07-09 コニカミノルタ株式会社 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンスパネル

Also Published As

Publication number Publication date
WO2016132583A1 (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
KR101148760B1 (ko) 플라즈마 cvd 장치
US20140326182A1 (en) Continuous Substrate Processing Apparatus
JP5542488B2 (ja) 成膜装置
TW201402851A (zh) 利用一預穩定電漿之製程的濺鍍方法
JP6648758B2 (ja) 薄膜電子デバイスの製造方法
KR950014076B1 (ko) 드라이에칭장치
JP2006316299A (ja) 成膜装置及び成膜方法
JP2008226689A (ja) 可撓性基板への透明導電膜の形成装置、マスク部材、及び有機エレクトロルミネッセンス素子用透明導電膜樹脂基板
JP2010165620A (ja) 有機エレクトロルミネッセンス素子の製造方法
US20180057939A1 (en) Manufacturing method of transparent electrode
WO2016132583A1 (ja) 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置
JP5144393B2 (ja) プラズマcvd成膜方法およびプラズマcvd装置
TWI531670B (zh) 濺鍍裝置及附有薄膜之長條膜之製造方法
JP5535089B2 (ja) 動的な(移動する基板の)プラズマ処理のための線状のプラズマ源
JP5484846B2 (ja) 機能膜の製造装置および製造方法
JP2016225227A (ja) 薄膜電子デバイスの製造方法
JP2008204650A (ja) プラズマ処理装置
JP2007149482A (ja) 有機el素子の製造方法
JP2010095735A (ja) 成膜装置、成膜方法およびガスバリアフィルム
JP5316415B2 (ja) 薄膜形成方法及び有機エレクトロニクス素子
CN115735268A (zh) 通过电感耦合等离子体进行溅射成膜的成膜装置
JP5040067B2 (ja) 成膜装置及び成膜方法
JP5700043B2 (ja) 有機薄膜層の形成方法、有機エレクトロルミネッセンス素子の製造方法
JP2008223067A (ja) 成膜用マスク部材、成膜用マスク部材の製造方法、マスク成膜方法、および成膜装置
US9893323B2 (en) Method for preparing OLED and OLED device