JPWO2015198377A1 - 半導体レーザ光源及び半導体レーザ光源の製造方法 - Google Patents

半導体レーザ光源及び半導体レーザ光源の製造方法 Download PDF

Info

Publication number
JPWO2015198377A1
JPWO2015198377A1 JP2016528770A JP2016528770A JPWO2015198377A1 JP WO2015198377 A1 JPWO2015198377 A1 JP WO2015198377A1 JP 2016528770 A JP2016528770 A JP 2016528770A JP 2016528770 A JP2016528770 A JP 2016528770A JP WO2015198377 A1 JPWO2015198377 A1 JP WO2015198377A1
Authority
JP
Japan
Prior art keywords
layer
region
laser light
light source
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016528770A
Other languages
English (en)
Other versions
JP6327343B2 (ja
Inventor
木村　徳治
徳治 木村
山本　剛之
剛之 山本
高林　和雅
和雅 高林
理人 植竹
理人 植竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2015198377A1 publication Critical patent/JPWO2015198377A1/ja
Application granted granted Critical
Publication of JP6327343B2 publication Critical patent/JP6327343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
    • H01S5/1064—Comprising an active region having a varying composition or cross-section in a specific direction varying width along the optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2227—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

第１の導電型の半導体材料により形成された半導体基板と、前記半導体基板の上に、第１の導電型の半導体材料により形成された下部クラッド層と、前記下部クラッド層の上に形成された導波路層と、前記導波路層の上に形成された第２の導電型の半導体材料により形成された上部クラッド層と、を有し、前記導波路層は、光が導波するコア領域と、前記コア領域の両側において前記コア領域よりも薄く形成されたリブ領域とを有しており、前記コア領域には活性層として量子ドット層が形成されており、前記リブ領域には、前記量子ドット層が形成されていないものであって、前記コア領域の幅が一定のレーザ部と、前記レーザ部に接しているレーザ光のスポットサイズを変換するスポットサイズ変換部とを有しており、前記スポットサイズ変換部は、前記レーザ部に接している側から、スポットサイズ変換部の端部に向かって、前記コア領域の幅が徐々に狭くなっていることを特徴とする。

Description

本発明は、半導体レーザ光源及び半導体レーザ光源の製造方法に関するものである。
近年、シリコンにより形成されたＬＳＩ（Large Scale Integration）と光半導体素子とを集積したシリコンフォトニクスが注目を集めている。従来は、ＬＳＩであるＣＰＵ（Central Processing Unit）間またはＣＰＵ内における信号の伝送は、Ｃｕ等の金属により形成された配線を用いて電気信号により行われていた。これに対し、シリコンフォトニクスにおいては、ＣＰＵ間またはＣＰＵ内の信号の伝送を光で行うことにより、より高速、かつ、低消費電力の伝送を行うことが可能となる。
シリコンフォトニクスにおいては、図１に示されるように、シリコン基板９１０の表面にシリコンにより光導波路９２０が形成されており、光源となる半導体レーザ光源９３０は、シリコン基板９１０に搭載されている。このような半導体レーザ光源９３０としては、一般的には、化合物半導体レーザが用いられており、例えば、量子井戸レーザ等が用いられる。半導体レーザ光源９３０は、光導波路９２０と高い結合効率で直接結合で接続するため、レーザ光のスポットサイズを変換、例えば、３μｍ程度まで拡大するスポットサイズ変換部が形成されている。
特開平８−２３６８５３号公報 特開平６−１７４９８２号公報
ところで、量子井戸レーザの場合、半導体レーザ光源９３０の設置されている環境温度に依存して、発振しきい値や駆動電流が変化しやすい。特に、シリコンフォトニクスにおいて、ＣＰＵ等が搭載されている場合には、ＣＰＵ等における発熱量が大きく、ＣＰＵ等からの発熱がシリコン基板等を介して伝わるため、環境温度が高くなる。このため、シリコンフォトニクスにおいて、光源として量子井戸レーザを用いた場合、レーザの発振しきい値や駆動電流等の特性が変化してしまい、消費電力が高くなったり、所望の特性が得られなくなるため好ましくない。
このため、シリコンフォトニクスにおいて用いることのできる半導体レーザ光源であって、環境温度が変化しても、発振しきい値や駆動電流の変化の少ない、即ち、発振しきい値や駆動電流において温度依存性が少ない、半導体レーザ光源が求められている。
本実施の形態の一観点によれば、第１の導電型の半導体材料により形成された半導体基板と、前記半導体基板の上に、第１の導電型の半導体材料により形成された下部クラッド層と、前記下部クラッド層の上に形成された導波路層と、前記導波路層の上に形成された第２の導電型の半導体材料により形成された上部クラッド層と、を有し、前記導波路層は、光が導波するコア領域と、前記コア領域の両側において前記コア領域よりも薄く形成されたリブ領域とを有しており、前記コア領域には活性層として量子ドット層が形成されており、前記リブ領域には、前記量子ドット層が形成されていないものであって、前記コア領域の幅が一定のレーザ部と、前記レーザ部に接しているレーザ光のスポットサイズを変換するスポットサイズ変換部とを有しており、前記スポットサイズ変換部は、前記レーザ部に接している側から、スポットサイズ変換部の端部に向かって、前記コア領域の幅が徐々に狭くなっていることを特徴とする。
開示の半導体レーザ光源によれば、発振しきい値や駆動電流において温度依存性を少なくすることができ、シリコンフォトニクスに用いることができる。
シリコンフォトニクスの説明図 ＩｎＰ系量子井戸レーザの説明図 第１の実施の形態における半導体レーザ光源の説明図 ＩｎＡｓ／ＧａＡｓ量子ドット層２０の構造図 第１の実施の形態における半導体レーザ光源のシミュレーションの説明図 第１の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第１の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第１の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第２の実施の形態における半導体レーザ光源の説明図 第２の実施の形態における半導体レーザ光源のシミュレーションの説明図 第２の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第２の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第２の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第２の実施の形態における半導体レーザ光源の製造方法の工程図（４） 第３の実施の形態における半導体レーザ光源の説明図 第３の実施の形態における半導体レーザ光源のシミュレーションの説明図 第３の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第３の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第３の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第３の実施の形態における半導体レーザ光源の製造方法の工程図（４） 第４の実施の形態における半導体レーザ光源の説明図 第４の実施の形態における半導体レーザ光源のシミュレーションの説明図 第４の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第４の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第４の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第４の実施の形態における半導体レーザ光源の製造方法の工程図（４） 第５の実施の形態における半導体レーザ光源のシミュレーションの説明図 第５の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第５の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第５の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第５の実施の形態における半導体レーザ光源の製造方法の工程図（４） 第６の実施の形態における半導体レーザ光源のシミュレーションの説明図 第６の実施の形態における半導体レーザ光源の製造方法の工程図（１） 第６の実施の形態における半導体レーザ光源の製造方法の工程図（２） 第６の実施の形態における半導体レーザ光源の製造方法の工程図（３） 第６の実施の形態における半導体レーザ光源の製造方法の工程図（４）
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
最初に、従来の半導体レーザ光源であるＩｎＰ系量子井戸レーザ９３０について図２に基づき説明する。図２（ａ）は、このＩｎＰ系量子井戸レーザの上面図であり、図２（ｂ）は、図２（ａ）における一点鎖線２Ａ−２Ｂにおいて切断した断面図であり、図２（ｃ）は、図２（ａ）における一点鎖線２Ｃ−２Ｄにおいて切断した断面図である。
図２に示されるように、このＩｎＰ系量子井戸レーザは、ｎ型ＩｎＰ半導体基板９３１の上に、ｎ型ＩｎＰ下部クラッド層９３２、量子井戸活性層９３３、ｐ型ＩｎＰ上部クラッド層９３４を積層することにより形成されている。尚、量子井戸活性層９３３は、ＩｎＧａＡｓＰ層とＩｎＰ層とを交互に積層することにより形成されている。このＩｎＰ系量子井戸レーザは、レーザ部９４１とスポットサイズ変換部９４２とを有しており、レーザ部９４１では、量子井戸活性層９３３の幅は、一定の幅で形成されており、スポットサイズ変換部９４２においては、端部に向かって徐々に幅が狭くなっている。これにより、レーザ部９４１におけるレーザ光のスポットサイズ９５０ａは、スポットサイズ変換部９４２より拡大され、スポットサイズ９５０ｂのレーザ光として出射される。
尚、このＩｎＰ系量子井戸レーザは、レーザ部９４１側の端面９３０ａに、高反射膜が形成されており、スポットサイズ変換部９４２側の端面９３０ｂに、部分反射膜が形成されている。よって、レーザ光は、部分反射膜が形成されているスポットサイズ変換部９４２側の端面９３０ｂより出射される。
図２に示されるＩｎＰ系量子井戸レーザは、前述したように、発振しきい値電流や駆動電流の温度依存性が高いため、発熱量の高いＣＰＵ等の近傍に設置した場合、ＣＰＵ等からの発熱により、発振しきい値電流や駆動電流が大きく変化してしまうため好ましくない。
ところで、発振しきい値電流や駆動電流の温度依存性の低い半導体レーザとしては、量子ドットレーザがある。量子ドットレーザと量子井戸レーザとを比較すると、量子ドットレーザの方が温度安定性に優れている。例えば、ＩｎＰ系量子井戸レーザは、高温では過大な電流が流れるため、高温において動作させることは困難である。しかしながら、ＩｎＡｓ／ＧａＡｓ系量子ドットレーザでは、温度安定性効果により、高温であってもしきい値電流が増大しにくいため、１５０℃以上においても動作可能である。よって、シリコンフォトニクスにおいて、ＬＳＩ等が形成されているシリコン基板の上に搭載される光源となる半導体レーザとしては、量子ドットレーザが好ましい。
〔第１の実施の形態〕
（半導体レーザ光源）
次に、本実施の形態における半導体レーザ光源について、図３に基づき説明する。図３（ａ）は、第１の実施の形態における半導体レーザ光源の上面図である。図３（ｂ）は、図３（ａ）における一点鎖線３Ａ−３Ｂにおいて切断した断面図であり、図３（ｃ）は、図３（ａ）における一点鎖線３Ｃ−３Ｄにおいて切断した断面図である。
図３に示されるように、本実施の形態におけるレーザ光源は、半導体基板１１の上に、下部クラッド層１２、導波路層１３、上部クラッド層１４及びコンタクト層１５が積層されて形成されている。半導体基板１１はｐ型ＧａＡｓ基板により形成されており、下部クラッド層１２はｐ型ＡｌＧａＡｓにより形成されている。
導波路層１３は、光が導波するコア領域１３ａとコア領域１３ａの両側のリブ領域１３ｂとを有している。導波路層１３においては、コア領域１３ａには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているが、リブ領域１３ｂには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は形成されていない。よって、導波路層１３においては、コア領域１３ａの厚さｔ１は、リブ領域１３ｂの厚さｔ２よりも厚い。尚、本実施の形態における半導体レーザ光源においては、コア領域１３ａが活性層となる。
本実施の形態においては、図４に示されるように、導波路層１３におけるコア領域１３ａは、膜厚が５０ｎｍの下部ＧａＡｓ層２１、ＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍの上部ＧａＡｓ層２２を積層することにより形成されている。ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、ＧａＡｓ層上に形成されたＩｎＡｓ量子ドットをＧａＡs層で覆った量子ドットの層を、間にＧａＡｓ層を介して４０ｎｍ周期で８層積層することにより形成されている。よって、コア領域１３ａの厚さｔ１は、４００ｎｍとなり、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されていないリブ領域１３ｂの厚さｔ２が５０ｎｍとなるように形成されており、リブ領域１３ｂは、下部ＧａＡｓ層２１により形成されている。尚、量子ドットの層の間に設けたＧａＡｓ層は一部がｐ型にドーピングされていることが、温度安定動作を得るためには望ましい。また、レーザの発光波長を調整するためにＩｎＡｓ量子ドットと量子ドットを覆うＧａＡｓ層との間にＩｎＧａＡｓからなる層を設けてもよい。
上部クラッド層１４は、ｎ型ＡｌＧａＡｓにより形成されており、コンタクト層１５はｎ型ＧａＡｓにより形成されている。尚、図３には図示されてはいないが、コンタクト層１５の上の所定の領域には、上部電極が形成されており、半導体基板１１の裏面には、下部電極が形成されている。
本実施の形態における半導体レーザ光源では、レーザ部３１とスポットサイズ変換部３２とを有している。レーザ部３１においては、導波路層１３におけるコア領域１３ａは、幅Ｗ１が一定となるように形成されている。スポットサイズ変換部３２においては、導波路層１３におけるコア領域１３ａは、レーザ部３１と接する部分の幅Ｗ１から徐々に狭くなり、他方の端面１０ｂにおいて幅Ｗ２となるように形成されている。尚、レーザ部３１側の一方の端面１０ａには高反射膜が形成されており、スポットサイズ変換部３２側の他方の端面１０ｂには部分反射膜が形成されている。よって、レーザ光は、スポットサイズ変換部３２側の他方の端面１０ｂより出射される。
本実施の形態における半導体レーザにおいては、レーザ部３１におけるレーザ光のスポット４０ａをスポットサイズ変換部３２においてスポット４０ｂとなるようにスポットサイズを拡大して出射することができる。尚、本実施の形態においては、光導波路となる細長く形成された導波路層１３におけるコア領域１３ａをストライプと記載する場合がある。
次に、スポットサイズ変換部３２において、レーザ光のスポットサイズが拡大することについて説明する。具体的には、図５（ａ）に示されるモデルについて、ストライプ（導波路層１３におけるコア領域１３ａ）の幅とレーザ光のスポットサイズとの関係をシミュレーションした。図５（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されており、導波路層１３に相当する層の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、ＡｌＧａＡｓにより形成されており、コア領域１３ａの上には、厚さが２３００ｎｍ、リブ領域１３ｂの上には、厚さが２６５０ｎｍとなるように形成されている。
シミュレーションでは、ストライプ幅を０．３μｍから０．７５μｍまで変化させた場合におけるスポットサイズを調べた。尚、下部クラッド層１２及び上部クラッド層１４に相当するＡｌＧａＡｓにおけるＡｌの組成比を、０．１５、０．２０、０．２５、０．３０と変化させている。下部クラッド層１２及び上部クラッド層１４を形成しているＡｌＧａＡｓ等における組成比と屈折率との関係は、表１に示される。
Figure 2015198377
図５（ｂ）に示されるように、ストライプ幅を狭くすることにより、スポットサイズを拡大させることができる。レーザ部３１におけるストライプ幅（コア領域１３ａの幅）Ｗ１が２μｍであって、スポットサイズ変換部３２によりスポットサイズを３μｍにする場合について考える。スポットサイズを３μｍにするためには、ＡｌＧａＡｓにおけるＡｌの組成比が０．１５の場合では、他方の端面１０ｂにおけるストライプ幅（コア領域１３ａの幅）Ｗ２を０．７５μｍとすればよい。また、ＡｌＧａＡｓにおけるＡｌの組成比が０．２０の場合では、他方の端面１０ｂにおけるストライプ幅（コア領域１３ａの幅）Ｗ２を約０．５μｍとすればよい。ＡｌＧａＡｓにおけるＡｌの組成比が０．２５の場合では、他方の端面１０ｂにおけるストライプ幅（コア領域１３ａの幅）Ｗ２を約０．３μｍとすればよい。
よって、図５（ｂ）より、下部クラッド層１２及び上部クラッド層１４に相当するＡｌＧａＡｓにおけるＡｌの組成比は、０．２５以下であることが好ましく、更には、０．２０以下であることが好ましい。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図６（ａ）に示すように、半導体基板１１であるｐ型ＧａＡｓ基板を準備する。
次に、図６（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｐ型ＡｌＧａＡｓをＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）によるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｐ型となる不純物元素としてＢｅが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図６（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図７（ａ）に示すように、光導波路となるコア領域１３ａにおける光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク７１を形成する。具体的には、導波路形成膜１３ｔの上に、ハードマスク７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク７１が形成される領域に不図示のレジストパターンを形成し、エッチングによりレジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図７（ｂ）に示すように、ハードマスク７１が形成されていない領域における導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで、ドライエッチング等により除去する。これにより、ハードマスク７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。尚、ハードマスク７１が形成されている領域においては、導波路形成膜１３ｔが残存しており、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。これにより、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。尚、ドライエッチングで除去した場合でも、最後に表面のＧａＡｓ層をわずかにウェットエッチングで除去することが次に上部クラッド層のエピタキシャル成長を行ううえでは望ましい。
次に、図７（ｃ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク７１を除去する。
次に、図８（ａ）に示すように、導波路層１３におけるコア領域１３ａ及びリブ領域１３ｂの上にエピタキシャル成長により上部クラッド層１４を形成する。本実施の形態においては、上部クラッド層１４は、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy：有機金属気相成長）により形成する。上部クラッド層１４は、膜厚が約２０００ｎｍとなるようにｎ型Ａｌ０．１５Ｇａ０．８５Ａｓを埋め込み成長させることにより形成されており、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
次に、図８（ｂ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによるエピタキシャル成長によりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。
次に、図８（ｃ）に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕ／Ｚｎ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕＧｅ／Ａｕを成膜することにより上部電極５２を形成する。
上記のようにエッチングによるストライプ形成の際にリブ領域１３ｂを残す工程とすることで、量子ドット活性層をストライプ化した後の表面にはＡｌＧａＡｓ層が露出しておらず、ＡｌＧａＡｓの酸化の影響なく上部クラッド層の再成長が可能となる。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよい。
〔第２の実施の形態〕
（半導体レーザ光源）
次に、第２の実施の形態における半導体レーザ光源について、図９に基づき説明する。図９（ａ）は、第２の実施の形態における半導体レーザ光源の上面図である。図９（ｂ）は、図９（ａ）における一点鎖線９Ａ−９Ｂにおいて切断した断面図であり、図９（ｃ）は、図９（ａ）における一点鎖線９Ｃ−９Ｄにおいて切断した断面図である。
図９に示されるように、本実施の形態におけるレーザ光源は、半導体基板１１の上に、下部クラッド層１２、導波路層１３が形成されている。導波路層１３は、光が導波するコア領域１３ａとコア領域１３ａの両側のリブ領域１３ｂとを有しており、リブ領域１３ｂの上には、中間クラッド層１１１及びブロック層１１２が形成されている。また、コア領域１３ａの上、及び、リブ領域１３ｂの上のブロック層１１２の上には、上部クラッド層１４及びコンタクト層１５が積層されて形成されている。
半導体基板１１はｎ型ＧａＡｓ基板により形成されており、下部クラッド層１２はｎ型ＡｌＧａＡｓにより形成されている。導波路層１３におけるコア領域１３ａには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているが、リブ領域１３ｂには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は形成されていない。よって、導波路層１３においては、コア領域１３ａの厚さｔ１は、リブ領域１３ｂの厚さｔ２よりも厚い。
上部クラッド層１４は、ｐ型ＡｌＧａＡｓにより形成されており、コンタクト層１５はｐ型ＧａＡｓにより形成されている。また、中間クラッド層１１１は、ｐ型ＡｌＧａＡｓにより形成されており、ブロック層１１２は、ｎ型ＧａＡｓにより形成されている。本実施の形態においては、ブロック層１１２におけるｎ型ＧａＡｓと上部クラッド層１４におけるｐ型ＡｌＧａＡｓによりｐｎ接合が形成され、電流狭窄構造となる。このように電流狭窄構造にすることにより、導波路層１３において、リブ領域１３ｂには電流は殆ど流れることなく、コア領域１３ａに集中して流すことができ、駆動電流を低くすることができる。尚、図９には図示されてはいないが、コンタクト層１５の上の所定の領域には、上部電極が形成されており、半導体基板１１の裏面には、下部電極が形成されている。
次に、本実施の形態における半導体レーザ光源におけるスポットサイズについて説明する。具体的には、図１０（ａ）に示されるモデルについて、ブロック層１１２の厚さとレーザ光のスポットサイズとの関係をシミュレーションした。図１０（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されている。
リブ領域１３ｂに相当する領域の上には、中間クラッド層１１１に相当する層及びブロック層１１２に相当する層が積層されて形成されている。中間クラッド層１１１に相当する層は厚さが３４０ｎｍ〜３００ｎｍのＡｌＧａＡｓにより形成されており、ブロック層１１２に相当する層は厚さが１０ｎｍ〜５０ｎｍのＧａＡｓにより形成されている。中間クラッド層１１１に相当する層の厚さとブロック層１１２に相当する層の厚さの和は３５０ｎｍとなっている。
コア領域１３ａに相当する領域の上、及び、リブ領域１３ｂに相当する領域の上のブロック層１１２に相当する層の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、厚さが２３００ｎｍのＡｌＧａＡｓにより形成されている。
シミュレーションは、ブロック層１１２に相当する層の膜厚を１０ｎｍから５０ｎｍまで変化させた場合におけるスポットサイズを調べた。尚、下部クラッド層１２及び上部クラッド層１４に相当するＡｌＧａＡｓにおけるＡｌの組成比とストライプ幅（コア領域１３ａの幅）とを変化させている。
図１０（ｂ）に示されるように、ブロック層１１２に相当する層の膜厚を薄くすると若干スポットサイズは拡大するものの、殆ど変化はなく、ブロック層１１２を設けたことにより、スポットサイズが影響を受けることは殆どない。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図１１（ａ）に示すように、半導体基板１１であるｎ型ＧａＡｓ基板を準備する。
次に、図１１（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｎ型ＡｌＧａＡｓをＭＢＥによるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｎ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０１７ｃｍ−３ドープされている。
次に、図１１（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図１２（ａ）に示すように、光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク７１を形成する。具体的には、導波路形成膜１３ｔの上に、ハードマスク７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク７１が形成される領域に不図示のレジストパターンを形成し、エッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図１２（ｂ）に示すように、ハードマスク７１が形成されていない領域における導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで、ドライエッチング等により除去する。これにより、ハードマスク７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。尚、ハードマスク７１が形成されている領域においては、導波路形成膜１３ｔが残存しており、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。これにより、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。
次に、図１２（ｃ）に示すように、導波路層１３におけるリブ領域１３ｂの上に、ＭＯＶＰＥによるエピタキシャル成長により中間クラッド層１１１となるｐ型ＡｌＧａＡｓ及びブロック層１１２となるｎ型ＧａＡｓを積層して形成する。中間クラッド層１１１は、膜厚が約３３０ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが５×１０１７ｃｍ−３ドープされている。ブロック層１１２は、膜厚が２０ｎｍのｎ型ＧａＡｓにより形成されており、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。尚、中間クラッド層１１１及びブロック層１１２はエピタキシャル成長により形成されるため、結晶構造がアモルファスとなっているハードマスク７１の上には成長することはなく、化合物半導体が露出しているリブ領域１３ｂの上にのみ形成される。
次に、図１３（ａ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク７１を除去する。
次に、図１３（ｂ）に示すように、導波路層１３におけるコア領域１３ａ及びリブ領域１３ｂの上のブロック層１１２の上に、ＭＯＶＰＥによるエピタキシャル成長により上部クラッド層１４を形成する。上部クラッド層１４は、膜厚が約２０００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが１×１０１８ｃｍ−３ドープされている。
次に、図１３（ｃ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｐ型となる不純物元素としてＺｎが１×１０１９ｃｍ−３ドープされている。
次に、図１４に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕＧｅ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕ／Ｚｎ／Ａｕを成膜することにより上部電極５２を形成する。
上記のようにエッチングによるストライプ形成の際にリブ領域１３ｂを残す工程とすることで、量子ドット活性層をストライプ化した後の表面にはＡｌＧａＡｓ層が露出しておらず、ＡｌＧａＡｓの酸化の影響なく中間クラッド層、ブロック層の再成長が可能となる。さらに、ブロック層をＧａＡｓとすることで、ブロック層成長後に表面に現れる層は全てＧａＡｓとなっており、ＡｌＧａＡｓの酸化の影響なく上部クラッド層の再成長が可能となっている。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよいが電流ブロック層の効果はｎ型基板上の上記第２の実施形態の方が優れる。また、上記以外の内容は、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体レーザ光源）
次に、第３の実施の形態における半導体レーザ光源について、図１５に基づき説明する。図１５（ａ）は、第３の実施の形態における半導体レーザ光源の上面図である。図１５（ｂ）は、図１５（ａ）における一点鎖線１５Ａ−１５Ｂにおいて切断した断面図であり、図１５（ｃ）は、図１５（ａ）における一点鎖線１５Ｃ−１５Ｄにおいて切断した断面図である。
図１５に示されるように、本実施の形態におけるレーザ光源は、半導体基板１１の上に、下部クラッド層１２、導波路層１３が形成されている。導波路層１３は、光が導波するコア領域１３ａとコア領域１３ａの両側のリブ領域１３ｂとを有しており、コア領域１３ａの上には、スペーサ層１２１、キャップ層１２２が形成されている。コア領域１３ａの上のキャップ層１２２の上、及び、リブ領域１３ｂの上には、上部クラッド層１４、コンタクト層１５が積層されて形成されている。
半導体基板１１はｐ型ＧａＡｓ基板により形成されており、下部クラッド層１２はｐ型ＡｌＧａＡｓにより形成されている。導波路層１３におけるコア領域１３ａには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているが、リブ領域１３ｂには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は形成されていない。よって、導波路層１３においては、コア領域１３ａの厚さｔ１は、リブ領域１３ｂの厚さｔ２よりも厚い。
上部クラッド層１４は、ｎ型ＡｌＧａＡｓにより形成されており、コンタクト層１５はｎ型ＧａＡｓにより形成されている。また、スペーサ層１２１は、ｎ型ＡｌＧａＡｓにより形成されており、キャップ層１２２は、ｎ型ＧａＡｓにより形成されている。本実施の形態においては、導波路層１３においてコア領域１３ａを形成するため、コア領域１３ａの上にハードマスクを形成した際に、コア領域１３ａがダメージを受けて、特性等が低下してしまうことを防ぐことができる。尚、図１５には図示されてはいないが、コンタクト層１５の上の所定の領域には、上部電極が形成されており、半導体基板１１の裏面には、下部電極が形成されている。
次に、本実施の形態における半導体レーザ光源におけるスポットサイズについて説明する。具体的には、図１６（ａ）に示されるモデルについて、スペーサ層１２１の厚さとレーザ光のスポットサイズとの関係をシミュレーションした。図１６（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されている。
コア領域１３ａに相当する領域の上には、スペーサ層１２１に相当する層及びキャップ層１２２に相当する層が積層されて形成されている。スペーサ層１２１に相当する層は厚さが５０ｎｍ〜５００ｎｍのＡｌＧａＡｓにより形成されており、キャップ層１２２に相当する層は厚さが２０ｎｍのＧａＡｓにより形成されている。
コア領域１３ａに相当する領域の上のキャップ層１２２に相当する層の上、及び、リブ領域１３ｂに相当する領域の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、ＡｌＧａＡｓにより形成されており、キャップ層１２２に相当する層の上には、厚さが２３００ｎｍ、リブ領域１３ｂに相当する領域の上には２７５０ｎｍから３２００ｎｍ形成されている。
シミュレーションは、スペーサ層１２１に相当する層の膜厚を５０ｎｍから５００ｎｍまで変化させた場合におけるスポットサイズを調べた。尚、下部クラッド層１２及び上部クラッド層１４に相当するＡｌＧａＡｓにおけるＡｌの組成比とストライプ幅（コア領域１３ａの幅）とを変化させている。
図１６（ｂ）に示されるように、スペーサ層１２１に相当する層の膜厚を変化させても、スポットサイズには殆ど影響はない。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図１７（ａ）に示すように、半導体基板１１であるｐ型ＧａＡｓ基板を準備する。
次に、図１７（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｐ型ＡｌＧａＡｓをＭＢＥによるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｐ型となる不純物元素としてＢｅが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図１７（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図１８（ａ）に示すように、導波路形成膜１３ｔの上に、ＭＢＥによるエピタキシャル成長により、スペーサ層１２１を形成するためのｎ型ＡｌＧａＡｓ膜１２１ｔ及びキャップ層１２２を形成するためのｎ型ＧａＡｓ膜１２２ｔを積層して形成する。尚、本実施の形態においては、ｎ型ＡｌＧａＡｓ膜１２１ｔをスペーサ形成膜と記載し、ｎ型ＧａＡｓ膜１２２ｔをキャップ形成膜と記載する場合がある。ｎ型ＡｌＧａＡｓ膜１２１ｔは、膜厚が約２００ｎｍのｎ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。ｎ型ＧａＡｓ膜１２２ｔは、膜厚が２０ｎｍのｎ型ＧａＡｓにより形成されており、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
次に、図１８（ｂ）に示すように、光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク１７１を形成する。具体的には、ｎ型ＧａＡｓ膜１２２ｔの上に、ハードマスク１７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク１７１が形成される領域に不図示のレジストパターンを形成し、エッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク１７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク１７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図１８（ｃ）に示すように、ハードマスク１７１が形成されていない領域のｎ型ＧａＡｓ膜１２２ｔ及びｎ型ＡｌＧａＡｓ膜１２１ｔをドライエッチング等により除去し、更に、導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで除去する。これにより、ハードマスク１７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。これにより、ハードマスク１７１が形成されている領域においては、残存しているｎ型ＧａＡｓ膜１２２ｔによりキャップ層１２２が形成され、ｎ型ＡｌＧａＡｓ膜１２１ｔによりスペーサ層１２１が形成される。更に、残存している導波路形成膜１３ｔによりＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。このようにして、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。
次に、図１９（ａ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク１７１を除去する。
次に、図１９（ｂ）に示すように、導波路層１３におけるコア領域１３ａの上のキャップ層１２２の上及びリブ領域１３ｂの上に、ＭＯＶＰＥによるエピタキシャル成長により上部クラッド層１４を形成する。上部クラッド層１４は、膜厚が約２０００ｎｍとなるようにｎ型Ａｌ０．１５Ｇａ０．８５Ａｓを埋め込み成長させることにより形成されており、ｎ型となる不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
次に、図１９（ｃ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。
次に、図２０に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕ／Ｚｎ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕＧｅ／Ａｕを成膜することにより上部電極５２を形成する。
第１の実施形態に比べて、量子ドット活性層へのプロセスダメージを抑えることができ、量子ドット活性層をストライプ化した後の表面としてスペーサ層となるＡｌＧａＡｓ層の側面が露出するが、限られた面積であり、少ないＡｌＧａＡｓの酸化の影響で上部クラッド層の再成長が可能となる。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよい。また、上記以外の内容は、第１の実施の形態と同様である。
〔第４の実施の形態〕
（半導体レーザ光源）
次に、第４の実施の形態における半導体レーザ光源について、図２１に基づき説明する。図２１（ａ）は、第４の実施の形態における半導体レーザ光源の上面図である。図２１（ｂ）は、図２１（ａ）における一点鎖線２１Ａ−２１Ｂにおいて切断した断面図であり、図２１（ｃ）は、図２１（ａ）における一点鎖線２１Ｃ−２１Ｄにおいて切断した断面図である。
図２１に示されるように、本実施の形態におけるレーザ光源は、半導体基板１１の上に、下部クラッド層１２、導波路層１３が形成されている。導波路層１３は、光が導波するコア領域１３ａとコア領域１３ａの両側のリブ領域１３ｂとを有している。コア領域１３ａの上には、スペーサ層１２１、キャップ層１２２が形成されており、リブ領域１３ｂの上には、中間クラッド層１１１、ブロック層１１２が形成されている。また、コア領域１３ａの上のキャップ層１２２の上、及び、リブ領域１３ｂの上のブロック層１１２の上には、上部クラッド層１４、コンタクト層１５が積層されて形成されている。
半導体基板１１はｎ型ＧａＡｓ基板により形成されており、下部クラッド層１２はｎ型ＡｌＧａＡｓにより形成されている。導波路層１３におけるコア領域１３ａには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているが、リブ領域１３ｂには、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は形成されていない。よって、導波路層１３においては、コア領域１３ａの厚さｔ１は、リブ領域１３ｂの厚さｔ２よりも厚い。
上部クラッド層１４は、ｐ型ＡｌＧａＡｓにより形成されており、コンタクト層１５はｐ型ＧａＡｓにより形成されている。また、中間クラッド層１１１は、ｐ型ＡｌＧａＡｓにより形成されており、ブロック層１１２は、ｎ型ＧａＡｓにより形成されており、スペーサ層１２１は、ｐ型ＡｌＧａＡｓにより形成されており、キャップ層１２２は、ｐ型ＧａＡｓにより形成されている。尚、図２１には図示されてはいないが、コンタクト層１５の上の所定の領域には、上部電極が形成されており、半導体基板１１の裏面には、下部電極が形成されている。
次に、本実施の形態における半導体レーザ光源におけるスポットサイズについて説明する。具体的には、図２２（ａ）に示されるモデルについて、スペーサ層１２１の厚さとレーザ光のスポットサイズとの関係をシミュレーションした。図２２（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されている。
コア領域１３ａに相当する領域の上には、スペーサ層１２１相当する層及びキャップ層１２２に相当する層が積層されて形成されている。スペーサ層１２１に相当する層は厚さが５０ｎｍ〜５００ｎｍのＡｌＧａＡｓにより形成されており、キャップ層１２２に相当する層は厚さが２０ｎｍのＧａＡｓにより形成されている。
リブ領域１３ｂに相当する領域の上には、中間クラッド層１１１に相当する層及びブロック層１１２に相当する層が積層されて形成されている。中間クラッド層１１１に相当する層は厚さが４００ｎｍ〜８５０ｎｍのＡｌＧａＡｓにより形成されており、ブロック層１１２に相当する層は厚さが２０ｎｍのＧａＡｓにより形成されている。
コア領域１３ａに相当する領域の上のキャップ層１２２に相当する層の上、及び、リブ領域１３ｂに相当する領域の上のブロック層１１２に相当する層の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、厚さが２３００ｎｍのＡｌＧａＡｓにより形成されている。
シミュレーションは、スペーサ層１２１に相当する層の膜厚を５０ｎｍから５００ｎｍまで変化させた場合におけるスポットサイズを調べた。尚、下部クラッド層１２及び上部クラッド層１４に相当するＡｌＧａＡｓにおけるＡｌの組成比とストライプ幅（コア領域１３ａの幅）とを変化させている。
図２２（ｂ）に示されるように、スペーサ層１２１に相当する層の膜厚を変化させても、スポットサイズには殆ど影響はない。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図２３（ａ）に示すように、半導体基板１１であるｎ型ＧａＡｓ基板を準備する。
次に、図２３（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｎ型ＡｌＧａＡｓをＭＢＥによるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｎ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０１７ｃｍ−３ドープされている。
次に、図２３（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図２４（ａ）に示すように、導波路形成膜１３ｔの上に、ＭＢＥによるエピタキシャル成長により、スペーサ層１２１を形成するためのｐ型ＡｌＧａＡｓ膜１２１ｔ及びキャップ層１２２を形成するためのｐ型ＧａＡｓ膜１２２ｔを積層して形成する。尚、本実施の形態においては、ｐ型ＡｌＧａＡｓ膜１２１ｔをスペーサ形成膜と記載し、ｐ型ＧａＡｓ膜１２２ｔをキャップ形成膜と記載する場合がある。ｐ型ＡｌＧａＡｓ膜１２１ｔは、膜厚が約２００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＢｅが１×１０１８ｃｍ−３ドープされている。ｐ型ＧａＡｓ膜１２２ｔは、膜厚が２０ｎｍのｐ型ＧａＡｓにより形成されており、ｐ型となる不純物元素としてＢｅが１×１０１８ｃｍ−３ドープされている。
次に、図２４（ｂ）に示すように、光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク１７１を形成する。具体的には、ｐ型ＧａＡｓ膜１２２ｔの上に、ハードマスク１７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク１７１が形成される領域に不図示のレジストパターンを形成し、エッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク１７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク１７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図２４（ｃ）に示すように、ハードマスク１７１が形成されていない領域のｐ型ＧａＡｓ膜１２２ｔ及びｐ型ＡｌＧａＡｓ膜１２１ｔをドライエッチング等により除去し、更に、導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで除去する。これにより、ハードマスク１７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。これにより、ハードマスク１７１が形成されている領域においては、残存しているｐ型ＧａＡｓ膜１２２ｔによりキャップ層１２２が形成され、ｐ型ＡｌＧａＡｓ膜１２１ｔによりスペーサ層１２１が形成される。更に、残存している導波路形成膜１３ｔによりＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。このようにして、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。
次に、図２５（ａ）に示すように、導波路層１３におけるリブ領域１３ｂの上に、ＭＯＶＰＥによるエピタキシャル成長により中間クラッド層１１１となるｐ型ＡｌＧａＡｓ及びブロック層１１２となるｎ型ＧａＡｓを積層して形成する。中間クラッド層１１１は、膜厚が約３３０ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが５×１０１７ｃｍ−３ドープされている。ブロック層１１２は、膜厚が２０ｎｍのｎ型ＧａＡｓにより形成されており、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。尚、中間クラッド層１１１及びブロック層１１２はエピタキシャル成長により形成されるため、結晶構造がアモルファスとなっているハードマスク１７１の上には成長することはなく、化合物半導体が露出しているリブ領域１３ｂの上にのみ形成される。
次に、図２５（ｂ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク１７１を除去する。
次に、図２５（ｃ）に示すように、導波路層１３におけるコア領域１３ａの上のキャップ層１２２の上、及び、リブ領域１３ｂの上のブロック層１１２の上に、ＭＯＶＰＥによるエピタキシャル成長により上部クラッド層１４を形成する。上部クラッド層１４は、膜厚が約２０００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが１×１０１８ｃｍ−３ドープされている。
次に、図２６（ａ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｐ型となる不純物元素としてＺｎが１×１０１９ｃｍ−３ドープされている。
次に、図２６（ｂ）に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕＧｅ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕ／Ｚｎ／Ａｕを成膜することにより上部電極５２を形成する。
第２の実施形態に比べて、量子ドット活性層へのプロセスダメージを抑えることができ、量子ドット活性層をストライプ化した後の表面としてスペーサ層となるＡｌＧａＡｓ層の側面が露出するが、限られた面積であり、少ないＡｌＧａＡｓの酸化の影響で上部クラッド層の再成長が可能となる。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよいが電流ブロック層の効果はｎ型基板上の上記第４の実施形態の方が優れる。また、上記以外の内容は、第１の実施の形態と同様である。
〔第５の実施の形態〕
（半導体レーザ光源）
次に、第５の実施の形態における半導体レーザ光源について説明する。本実施の形態は、第２の実施の形態における半導体レーザ光源において、下部クラッド層１２及び上部クラッド層１４を形成しているＡｌＧａＡｓよりも、中間クラッド層１１１を形成しているＡｌＧａＡｓのＡｌ組成比が０．０５〜０．１多い構造のものである。
次に、本実施の形態における半導体レーザ光源におけるスポットサイズについて説明する。具体的には、図２７（ａ）に示されるモデルについて、中間クラッド層１１１におけるＡｌ組成比とレーザ光のスポットサイズとの関係をシミュレーションした。図２７（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されている。
リブ領域１３ｂに相当する領域の上には、中間クラッド層１１１に相当する層及びブロック層１１２に相当する層が積層されて形成されている。中間クラッド層１１１に相当する層は厚さが３３０ｎｍまたは３００ｎｍのＡｌＧａＡｓにより形成されており、ブロック層１１２に相当する層は厚さが２０ｎｍまたは５０ｎｍのＧａＡｓにより形成されている。中間クラッド層１１１に相当する層の厚さとブロック層１１２に相当する層の厚さの和は３５０ｎｍとなっている。
コア領域１３ａに相当する領域の上、及び、リブ領域１３ｂに相当する領域の上のブロック層１１２に相当する層の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、厚さが２３００ｎｍのＡｌＧａＡｓにより形成されている。
シミュレーションは、中間クラッド層１１１に相当する層のＡｌ組成比を０．１から０．３５まで変化させた場合におけるスポットサイズを調べた。尚、ブロック層１１２に相当する層の膜厚及び中間クラッド層１１１に相当する層の膜厚も変化させている。
図２７（ｂ）に示されるように、中間クラッド層１１１に相当する層を形成しているＡｌＧａＡｓにおけるＡｌ組成比を増加させると、レーザ光のスポットサイズは垂直方向には広がり、水平方向には狭くなる。レーザ光のスポットサイズが垂直方向及び水平方向において略均一になる中間クラッド層１１１となる層のＡｌ組成比は０．１５よりも多く、０．２５以下である。よって、中間クラッド層１１１におけるＡｌ組成比は、下部クラッド層１２及び上部クラッド層１４におけるＡｌ組成比よりも高く、更には、その差が、０．１以下であることが好ましい。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図２８（ａ）に示すように、半導体基板１１であるｎ型ＧａＡｓ基板を準備する。
次に、図２８（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｎ型ＡｌＧａＡｓをＭＢＥによるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｎ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０１７ｃｍ−３ドープされている。
次に、図２８（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図２９（ａ）に示すように、光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク７１を形成する。具体的には、導波路形成膜１３ｔの上に、ハードマスク７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク７１が形成される領域に不図示のレジストパターンを形成し、エッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図２９（ｂ）に示すように、ハードマスク７１が形成されていない領域における導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで、ドライエッチング等により除去する。これにより、ハードマスク７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。尚、ハードマスク７１が形成されている領域においては、導波路形成膜１３ｔが残存しており、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。これにより、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。
次に、図２９（ｃ）に示すように、導波路層１３におけるリブ領域１３ｂの上に、ＭＯＶＰＥによるエピタキシャル成長により中間クラッド層１１１となるｐ型ＡｌＧａＡｓ及びブロック層１１２となるｎ型ＧａＡｓを積層して形成する。中間クラッド層１１１は、膜厚が約３３０ｎｍのｐ型Ａｌ０．２Ｇａ０．８Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが５×１０１７ｃｍ−３ドープされている。ブロック層１１２は、膜厚が２０ｎｍのｎ型ＧａＡｓにより形成されており、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。尚、中間クラッド層１１１及びブロック層１１２はエピタキシャル成長により形成されるため、結晶構造がアモルファスとなっているハードマスク７１の上には成長することはなく、化合物半導体が露出しているリブ領域１３ｂの上にのみ形成される。
次に、図３０（ａ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク７１を除去する。
次に、図３０（ｂ）に示すように、導波路層１３におけるコア領域１３ａ及びリブ領域１３ｂの上のブロック層１１２の上に、ＭＯＶＰＥによるエピタキシャル成長により上部クラッド層１４を形成する。上部クラッド層１４は、膜厚が約２０００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが１×１０１８ｃｍ−３ドープされている。
次に、図３０（ｃ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｐ型となる不純物元素としてＺｎが１×１０１９ｃｍ−３ドープされている。
次に、図３１に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕＧｅ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕ／Ｚｎ／Ａｕを成膜することにより上部電極５２を形成する。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよいが電流ブロック層の効果はｎ型基板上の上記第５の実施形態の方が優れる。また、上記以外の内容は、第２の実施の形態と同様である。
〔第６の実施の形態〕
（半導体レーザ光源）
次に、第６の実施の形態における半導体レーザ光源について説明する。本実施の形態は、第４の実施の形態における半導体レーザ光源において、下部クラッド層１２及び上部クラッド層１４を形成しているＡｌＧａＡｓよりも、スペーサ層１２１を形成しているＡｌＧａＡｓのＡｌ組成比が０．０５〜０．１多い構造のものである。
次に、本実施の形態における半導体レーザ光源におけるスポットサイズについて説明する。具体的には、図３２（ａ）に示されるモデルについて、スペーサ層１２１の厚さとレーザ光のスポットサイズとの関係をシミュレーションした。図３２（ａ）に示されるモデルは、下部クラッド層１２に相当する厚さが６５００ｎｍのＡｌＧａＡｓの上に、導波路層１３に相当する層が形成されている。導波路層１３に相当する層は、ＧａＡｓによりコア領域１３ａに相当する厚さが４００ｎｍの領域と、リブ領域１３ｂに相当する厚さが５０ｎｍの領域とにより形成されている。
コア領域１３ａに相当する領域の上には、スペーサ層１２１相当する層及びキャップ層１２２に相当する層が積層されて形成されている。スペーサ層１２１に相当する層は厚さが２００ｎｍのＡｌＧａＡｓにより形成されており、キャップ層１２２に相当する層は厚さが５０ｎｍのＧａＡｓにより形成されている。
リブ領域１３ｂに相当する領域の上には、中間クラッド層１１１に相当する層及びブロック層１１２に相当する層が積層されて形成されている。中間クラッド層１１１に相当する層は厚さが５５０ｎｍのＡｌＧａＡｓにより形成されており、ブロック層１１２に相当する層は厚さが５０ｎｍのＧａＡｓにより形成されている。
コア領域１３ａに相当する領域の上のキャップ層１２２に相当する層の上、及び、リブ領域１３ｂに相当する領域の上のブロック層１１２に相当する層の上には、上部クラッド層１４に相当する層が形成されている。上部クラッド層１４に相当する層は、厚さが２３００ｎｍのＡｌＧａＡｓにより形成されている。
シミュレーションは、スペーサ層１２１に相当する層のＡｌ組成比を０．１から０．３５まで変化させた場合におけるスポットサイズを調べた。
この結果、図３２（ｂ）に示されるように、スペーサ層１２１に相当する層を形成しているＡｌＧａＡｓにおけるＡｌ組成比を増加させると、レーザ光のスポットサイズは広がる。レーザ光のスポットサイズが３μｍ程度になるスペーサ層１２１に相当する層のＡｌ組成比は０．１５よりも多く、０．２５以下である。よって、スペーサ層１２１におけるＡｌ組成比は、下部クラッド層１２及び上部クラッド層１４におけるＡｌ組成比よりも高く、更には、その差が、０．１以下であることが好ましい。
（半導体レーザ光源の製造方法）
次に、本実施の形態における半導体レーザ光源の製造方法について説明する。
最初に、図３３（ａ）に示すように、半導体基板１１であるｎ型ＧａＡｓ基板を準備する。
次に、図３３（ｂ）に示すように、半導体基板１１の上に、不図示のバッファ層、下部クラッド層１２となるｎ型ＡｌＧａＡｓをＭＢＥによるエピタキシャル成長により形成する。不図示のバッファ層は、膜厚が３００ｎｍであり、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。また、下部クラッド層１２は、膜厚が２５００ｎｍのｎ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０１７ｃｍ−３ドープされている。
次に、図３３（ｃ）に示すように、下部クラッド層１２の上に、ＭＢＥによるエピタキシャル成長によりＩｎＡｓ／ＧａＡｓ量子ドット層２０を含む膜厚が４００ｎｍの導波路形成膜１３ｔを形成する。導波路形成膜１３ｔは、下部クラッド層１２の上に、膜厚が５０ｎｍの下部ＧａＡｓ層、膜厚が３２０ｎｍのＩｎＡｓ／ＧａＡｓ量子ドット層２０、膜厚が３０ｎｍ上部ＧａＡｓ層を順次積層することにより形成する。尚、ＩｎＡｓ／ＧａＡｓ量子ドット層２０は、４０ｎｍ周期で８層の量子ドット層を形成することにより形成されている。また、８層の量子ドット層の間に設けられているＧａＡｓ層の中央部１０ｎｍはｐ型となる不純物元素としてＢｅが５×１０１７ｃｍ−３ドープされている。
次に、図３４（ａ）に示すように、導波路形成膜１３ｔの上に、ＭＢＥによるエピタキシャル成長により、スペーサ層１２１を形成するためのｐ型ＡｌＧａＡｓ膜１２１ｔ及びキャップ層１２２を形成するためのｐ型ＧａＡｓ膜１２２ｔを積層して形成する。尚、本実施の形態においては、ｐ型ＡｌＧａＡｓ膜１２１ｔをスペーサ形成膜と記載し、ｎ型ＧａＡｓ膜１２２ｔをキャップ形成膜と記載する場合がある。ｐ型ＡｌＧａＡｓ膜１２１ｔは、膜厚が約２００ｎｍのｐ型Ａｌ０．２Ｇａ０．８Ａｓにより形成されており、ｐ型となる不純物元素としてＢｅが１×１０１８ｃｍ−３ドープされている。ｐ型ＧａＡｓ膜１２２ｔは、膜厚が２０ｎｍのｐ型ＧａＡｓにより形成されており、ｐ型となる不純物元素としてＢｅが１×１０１８ｃｍ−３ドープされている。
次に、図３４（ｂ）に示すように、光導波路となるコア領域１３ａにおけるストライプの形状に対応したハードマスク１７１を形成する。具体的には、ｐ型ＧａＡｓ膜１２２ｔの上に、ハードマスク１７１を形成するためのＳｉＯ２膜をＣＶＤにより成膜する。この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ハードマスク１７１が形成される領域に不図示のレジストパターンを形成し、エッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。このようにして形成されるハードマスク１７１は、導波路層１３におけるコア領域１３ａが形成される領域の上に形成される。尚、ハードマスク１７１は、ＳｉＯ２以外にも、ＳｉＯＮ、ＳｉＮ等により形成してもよい。
次に、図３４（ｃ）に示すように、ハードマスク１７１が形成されていない領域のｐ型ＧａＡｓ膜１２２ｔ及びｐ型ＡｌＧａＡｓ膜１２１ｔをドライエッチング等により除去し、更に、導波路形成膜１３ｔを膜厚が５０ｎｍとなるまで除去する。これにより、ハードマスク１７１が形成されていない領域においては、ＩｎＡｓ／ＧａＡｓ量子ドット層２０が除去されリブ領域１３ｂが形成される。これにより、ハードマスク１７１が形成されている領域においては、残存しているｐ型ＧａＡｓ膜１２２ｔによりキャップ層１２２が形成され、ｐ型ＡｌＧａＡｓ膜１２１ｔによりスペーサ層１２１が形成される。更に、残存している導波路形成膜１３ｔによりＩｎＡｓ／ＧａＡｓ量子ドット層２０が形成されているコア領域１３ａが形成される。このようにして、コア領域１３ａとリブ領域１３ｂとを有する導波路層１３が形成される。
次に、図３５（ａ）に示すように、導波路層１３におけるリブ領域１３ｂの上に、ＭＯＶＰＥによるエピタキシャル成長により中間クラッド層１１１となるｐ型ＡｌＧａＡｓ及びブロック層１１２となるｎ型ＧａＡｓを積層して形成する。中間クラッド層１１１は、膜厚が約３３０ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが５×１０１７ｃｍ−３ドープされている。ブロック層１１２は、膜厚が２０ｎｍのｎ型ＧａＡｓにより形成されており、ｎ型となる不純物元素としてＳｉが２×１０１８ｃｍ−３ドープされている。尚、中間クラッド層１１１及びブロック層１１２はエピタキシャル成長により形成されるため、結晶構造がアモルファスとなっているハードマスク１７１の上には成長することはなく、化合物半導体が露出しているリブ領域１３ｂの上にのみ形成される。
次に、図３５（ｂ）に示すように、フッ酸等をエッチング液として用いたウェットエッチング等により、ハードマスク１７１を除去する。
次に、図３５（ｃ）に示すように、導波路層１３におけるコア領域１３ａの上のキャップ層１２２の上、及び、リブ領域１３ｂのブロック層１１２の上に、ＭＯＶＰＥによるエピタキシャル成長により上部クラッド層１４を形成する。上部クラッド層１４は、膜厚が約２０００ｎｍのｐ型Ａｌ０．１５Ｇａ０．８５Ａｓにより形成されており、ｐ型となる不純物元素としてＺｎが１×１０１８ｃｍ−３ドープされている。
次に、図３６（ａ）に示すように、上部クラッド層１４の上に、ＭＯＶＰＥによりコンタクト層１５を形成する。コンタクト層１５の膜厚は３００ｎｍであり、ｐ型となる不純物元素としてＺｎが１×１０１９ｃｍ−３ドープされている。
次に、図３６（ｂ）に示すように、半導体基板１１の裏面に下部電極５１を形成し、コンタクト層１５の上の所定の領域に上部電極５２を形成する。具体的には、半導体基板１１の裏面に、真空蒸着またはスパッタリングによりＡｕＧｅ／Ａｕを成膜することにより、下部電極５１を形成する。また、コンタクト層１５の上に、保護膜６０を形成するためのＳｉＮ膜を成膜した後、ＳｉＮ膜にストライプの形状に対応した形状の開口部を形成することにより保護膜６０を形成する。このようにして、保護膜６０における開口部においてコンタクト層１５を露出させた後、真空蒸着等により、所定の領域にＡｕ／Ｚｎ／Ａｕを成膜することにより上部電極５２を形成する。
尚、本実施の形態は、ｎ型とｐ型とを逆にしたものであってもよいが電流ブロック層の効果はｎ型基板上の上記第５の実施形態の方が優れる。また、上記以外の内容は、第４の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１１ 半導体基板
１２ 下部クラッド層
１３ 導波路層
１３ａ コア領域
１３ｂ リブ領域
１３ｔ 導波路形成膜
１４ 上部クラッド層
１５ コンタクト層
２０ ＩｎＡｓ／ＧａＡｓ量子ドット層
２１ 下部ＧａＡｓ層
２２ 上部ＧａＡｓ層
３１ レーザ部
３２ スポットサイズ変換部
４０ａ レーザ光のスポット
４０ｂ レーザ光のスポット
５１ 下部電極
５２ 上部電極
６０ 保護膜
１１１ 中間クラッド層
１１２ ブロック層
１２１ スペーサ層
１２１ｔ スペーサ形成膜
１２２ キャップ層
１２２ｔ キャップ形成膜

Claims (18)

  1. 第１の導電型の半導体材料により形成された半導体基板と、
    前記半導体基板の上に、第１の導電型の半導体材料により形成された下部クラッド層と、
    前記下部クラッド層の上に形成された導波路層と、
    前記導波路層の上に形成された第２の導電型の半導体材料により形成された上部クラッド層と、
    を有し、
    前記導波路層は、光が導波するコア領域と、前記コア領域の両側において前記コア領域よりも薄く形成されたリブ領域とを有しており、前記コア領域には活性層として量子ドット層が形成されており、前記リブ領域には、前記量子ドット層が形成されていないものであって、
    前記コア領域の幅が一定のレーザ部と、前記レーザ部に接しているレーザ光のスポットサイズを変換するスポットサイズ変換部とを有しており、
    前記スポットサイズ変換部は、前記レーザ部に接している側から、スポットサイズ変換部の端部に向かって、前記コア領域の幅が徐々に狭くなっていることを特徴とする半導体レーザ光源。
  2. 前記導波路層におけるリブ領域の上には、第２の導電型の半導体材料により形成された中間クラッド層と、
    前記中間クラッド層の上に、第１の導電型の半導体材料により形成されたブロック層と、
    を有し、前記上部クラッド層は、前記リブ領域の上においては、前記ブロック層の上に形成されていることを特徴とする請求項１に記載の半導体レーザ光源。
  3. 前記導波路層におけるコア領域の上には、第２の導電型の半導体材料により形成されたスペーサ層と、
    前記スペーサ層の上に、第２の導電型の半導体材料により形成されたキャップ層と、
    を有し、前記上部クラッド層は、前記コア領域の上においては、前記キャップ層の上に形成されていることを特徴とする請求項１または２に記載の半導体レーザ光源。
  4. 前記半導体基板は、ＧａＡｓを含む材料により形成されており、
    前記下部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記量子ドット層は、ＩｎＡｓとＧａＡｓとを含む材料により形成されており、
    前記上部クラッド層は、ＡｌＧａＡｓを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体レーザ光源。
  5. 前記半導体基板は、ＧａＡｓを含む材料により形成されており、
    前記下部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記量子ドット層は、ＩｎＡｓとＧａＡｓとを含む材料により形成されており、
    前記上部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記中間クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記ブロック層は、ＧａＡｓを含む材料により形成されていることを特徴とする請求項２に記載の半導体レーザ光源。
  6. 前記中間クラッド層におけるＡｌ組成比は、前記下部クラッド層及び前記上部クラッド層におけるＡｌ組成比よりも高いことを特徴とする請求項５に記載の半導体レーザ光源。
  7. 前記半導体基板は、ＧａＡｓを含む材料により形成されており、
    前記下部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記量子ドット層は、ＩｎＡｓとＧａＡｓとを含む材料により形成されており、
    前記上部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記スペーサ層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記キャップ層は、ＧａＡｓを含む材料により形成されていることを特徴とする請求項３に記載の半導体レーザ光源。
  8. 前記スペーサ層におけるＡｌ組成比は、前記下部クラッド層及び前記上部クラッド層におけるＡｌ組成比よりも高いことを特徴とする請求項７に記載の半導体レーザ光源。
  9. 前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であることを特徴とする請求項１から８のいずれかに記載の半導体レーザ光源。
  10. 前記半導体基板の裏面には下部電極が形成されており、
    前記上部クラッド層の上には上部電極が形成されていることを特徴とする請求項１から９のいずれかに記載の半導体レーザ光源。
  11. 第１の導電型の半導体材料により形成された半導体基板の上に、第１の導電型の半導体材料により下部クラッド層を形成する工程と、
    前記下部クラッド層の上に量子ドット層を有する導波路形成膜を形成する工程と、
    前記導波路形成膜における一部の領域の量子ドット層を除去することにより、前記量子ドット層が残存しているコア領域と、前記量子ドット層が除去されたリブ領域とを有する導波路層を形成する工程と、
    前記導波路層の上に、第２の導電型の半導体材料により上部クラッド層を形成する工程と、
    を有し、
    前記コア領域の幅が一定のレーザ部と、前記レーザ部に接しているレーザ光のスポットサイズを変換するスポットサイズ変換部とを有しており、
    前記スポットサイズ変換部は、前記レーザ部に接している側から、スポットサイズ変換部の端部に向かって、前記コア領域の幅が徐々に狭くなっていることを特徴とする半導体レーザ光源の製造方法。
  12. 前記導波路層を形成する工程の後、前記導波路層におけるリブ領域の上に、第２の導電型の半導体材料により中間クラッド層を形成する工程と、
    前記中間クラッド層の上に、第１の導電型の半導体材料によりブロック層を形成する工程と、
    を有し、前記上部クラッド層は、前記リブ領域の上においては、前記ブロック層の上に形成されていることを特徴とする請求項１１に記載の半導体レーザ光源の製造方法。
  13. 前記導波路形成膜を形成する工程の後、前記導波路形成膜の上に、第１の導電型の半導体材料によりスペーサ形成膜を形成する工程と、
    前記スペーサ形成膜の上に、第１の導電型の半導体材料によりキャップ形成膜を形成する工程と、
    を有し、前記導波路層を形成する工程においては、前記リブ領域を形成する際に、前記リブ領域となる領域の上の前記キャップ形成膜及び前記スペーサ形成膜を除去することにより、残存する前記キャップ形成膜によりキャップ層を形成し、残存する前記スペーサ形成膜によりスペーサ層を形成することを特徴とする請求項１１または１２に記載の半導体レーザ光源の製造方法。
  14. 前記導波路層を形成する工程は、
    前記導波路形成膜の上に、前記コア領域の形状に対応したマスクを形成する工程と、
    前記マスクの形成されていない領域の前記導波路形成膜を前記量子ドット層が除去されるまでエッチングする工程と、
    前記マスクを除去する工程と、
    を有することを特徴とする請求項１１から１３のいずれかに記載の半導体レーザ光源の製造方法。
  15. 前記下部クラッド層及び前記導波路形成膜は、分子線エピタキシーにより形成し、
    前記上部クラッド層は、有機金属気相成長により形成することを特徴とする請求項１１から１４のいずれかに記載の半導体レーザ光源の製造方法。
  16. 前記導波路層を形成する工程は、
    前記導波路形成膜の上に、前記コア領域の形状に対応したマスクを形成する工程と、
    前記マスクの形成されていない領域の前記導波路形成膜を前記量子ドット層が除去されるまでエッチングする工程と、
    を有し、
    前記中間クラッド層及び前記ブロック層は、有機金属気相成長により形成し、
    前記中間クラッド層及び前記ブロック層を形成した後、前記マスクを除去することを特徴とする請求項１２に記載の半導体レーザ光源の製造方法。
  17. 前記半導体基板は、ＧａＡｓを含む材料により形成されており、
    前記下部クラッド層は、ＡｌＧａＡｓを含む材料により形成されており、
    前記量子ドット層は、ＩｎＡｓとＧａＡｓとを含む材料により形成されており、
    前記上部クラッド層は、ＡｌＧａＡｓを含む材料により形成されていることを特徴とする請求項１１から１６のいずれかに記載の半導体レーザ光源の製造方法。
  18. 前記半導体基板の裏面に、下部電極を形成する工程と、
    前記上部クラッド層の上に、上部電極を形成する工程と、
    を有することを特徴とする請求項１１から１７のいずれかに記載の半導体レーザ光源の製造方法。
JP2016528770A 2014-06-23 2014-06-23 半導体レーザ光源 Active JP6327343B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/066568 WO2015198377A1 (ja) 2014-06-23 2014-06-23 半導体レーザ光源及び半導体レーザ光源の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015198377A1 true JPWO2015198377A1 (ja) 2017-05-25
JP6327343B2 JP6327343B2 (ja) 2018-05-23

Family

ID=54937515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016528770A Active JP6327343B2 (ja) 2014-06-23 2014-06-23 半導体レーザ光源

Country Status (3)

Country Link
US (1) US9948059B2 (ja)
JP (1) JP6327343B2 (ja)
WO (1) WO2015198377A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180081118A1 (en) * 2014-07-14 2018-03-22 Biond Photonics Inc. Photonic integration by flip-chip bonding and spot-size conversion

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125269A (ja) * 1994-10-28 1996-05-17 Nec Corp 半導体レーザ光増幅器
JPH1168221A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp 半導体レーザ
JP2004179206A (ja) * 2002-11-25 2004-06-24 Hitachi Ltd 光半導体装置および光伝送モジュール、光増幅モジュール
JP2006229010A (ja) * 2005-02-18 2006-08-31 Fujitsu Ltd 光半導体装置とその製造方法
JP2008091420A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 量子ドット光半導体素子の製造方法
JP2009117539A (ja) * 2007-11-05 2009-05-28 Furukawa Electric Co Ltd:The 光半導体素子及び光半導体素子の製造方法
US20100226400A1 (en) * 2009-03-04 2010-09-09 Alcatel-Lucent Usa, Incorporated Fabricating electronic-photonic devices having an active layer with spherical quantum dots

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06174982A (ja) 1992-12-03 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> 光結合デバイス
JP2643771B2 (ja) 1993-05-26 1997-08-20 日本電気株式会社 半導体埋め込み構造とその製造方法
JPH08236853A (ja) 1995-02-27 1996-09-13 Fujitsu Ltd 半導体レーザ
JP2865160B2 (ja) 1995-07-06 1999-03-08 日本電気株式会社 半導体レーザの製造方法
JP2840833B2 (ja) 1997-06-16 1998-12-24 ソニー株式会社 半導体レーザーの製造方法
JP5888883B2 (ja) * 2011-06-15 2016-03-22 日本オクラロ株式会社 スポットサイズ変換器、半導体光素子、及びそれらの製造方法
JP6274224B2 (ja) * 2014-01-10 2018-02-07 富士通株式会社 光半導体素子及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125269A (ja) * 1994-10-28 1996-05-17 Nec Corp 半導体レーザ光増幅器
JPH1168221A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp 半導体レーザ
JP2004179206A (ja) * 2002-11-25 2004-06-24 Hitachi Ltd 光半導体装置および光伝送モジュール、光増幅モジュール
JP2006229010A (ja) * 2005-02-18 2006-08-31 Fujitsu Ltd 光半導体装置とその製造方法
JP2008091420A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 量子ドット光半導体素子の製造方法
JP2009117539A (ja) * 2007-11-05 2009-05-28 Furukawa Electric Co Ltd:The 光半導体素子及び光半導体素子の製造方法
US20100226400A1 (en) * 2009-03-04 2010-09-09 Alcatel-Lucent Usa, Incorporated Fabricating electronic-photonic devices having an active layer with spherical quantum dots

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEISHIRO GOSHIMA,ET.AL.: "1.3-um Quantum Dot Distributed Feedback Laser with Half-Etched Mesa Vertical Grating Fabricated by C", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol.52, No.6S, JPN6015009459, 20 June 2013 (2013-06-20), pages 06 - 03, ISSN: 0003671133 *

Also Published As

Publication number Publication date
US9948059B2 (en) 2018-04-17
JP6327343B2 (ja) 2018-05-23
WO2015198377A1 (ja) 2015-12-30
US20170104309A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6300240B2 (ja) 半導体デバイス
Fujii et al. Epitaxial growth of InP to bury directly bonded thin active layer on SiO2/Si substrate for fabricating distributed feedback lasers on silicon
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP2009088392A (ja) 半導体発光素子及びその製造方法
JP2007324474A (ja) 光集積素子及びその製造方法
JP6206247B2 (ja) 半導体装置の製造方法
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
US9435950B2 (en) Semiconductor optical device
EP1719003A1 (en) Buried heterostructure device fabricated by single step mocvd
CN102244367B (zh) 一种选区聚合物键合硅基混合激光器及其制备方法
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP2019009196A (ja) 半導体レーザ
JPWO2005022223A1 (ja) 導波路型光デバイスおよびその製造方法
CN103606816B (zh) 单片集成边耦合半导体激光器及多波长激光器阵列的制备方法
CN105140778A (zh) 一种多边形-环硅基激光器及其制备方法
JP6327343B2 (ja) 半導体レーザ光源
JP2003309322A (ja) 自己形成量子ドットを用いた半導体発光素子
JP2014082411A (ja) 半導体光集積素子及びその製造方法
CN115149399A (zh) 光栅激光器及制备方法
US20230021415A1 (en) Manufacturing Method for Semiconductor Device
JP2017054859A (ja) 半導体発光デバイス
CN208078379U (zh) 一种高速dfb半导体激光器
JP5924138B2 (ja) 光半導体集積回路装置及びその製造方法
JP6659938B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6327343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150