JPWO2015133391A1 - トランジスタの製造方法 - Google Patents

トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2015133391A1
JPWO2015133391A1 JP2016506454A JP2016506454A JPWO2015133391A1 JP WO2015133391 A1 JPWO2015133391 A1 JP WO2015133391A1 JP 2016506454 A JP2016506454 A JP 2016506454A JP 2016506454 A JP2016506454 A JP 2016506454A JP WO2015133391 A1 JPWO2015133391 A1 JP WO2015133391A1
Authority
JP
Japan
Prior art keywords
substrate
alignment mark
transistor
manufacturing
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016506454A
Other languages
English (en)
Other versions
JP6286024B2 (ja
Inventor
誠吾 中村
誠吾 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2015133391A1 publication Critical patent/JPWO2015133391A1/ja
Application granted granted Critical
Publication of JP6286024B2 publication Critical patent/JP6286024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

トランジスタの製造において、３個以上のアライメントマークが形成されたフィルム基板を用い、アライメントマークを検出して、その検出結果に応じて、基板の伸縮を制御する処理を１回以上行う。これにより、フィルムを基板とするトランジスタの製造において、環境変化に起因する基板の伸縮によらず、ソース電極やドレイン電極等のトランジスタの構成部材をパターンズレなく形成できる。

Description

本発明は、プラスチックフィルム等のフィルムを基板として用いるトランジスタの製造方法に関する。詳しくは、パターンズレを生じることなくソース電極やドレイン電極等を形成できるトランジスタの製造方法に関する。
軽量化やフレキシブル化等が可能であることから、液晶ディスプレイや有機ＥＬディスプレイに用いられるＴＦＴ（薄膜トランジスタ）、ＲＦＩＤ（ＲＦタグ）やメモリなどの論理回路を用いる装置等に、プラスチックフィルム等のフィルム基板が用いられている。
ＴＦＴ等のトランジスタは、微細な電極等を形成してなる微細構造を有する。従って、トランジスタの製造する際には、μｍオーダの精度で電極等をパターン形成する必要がある。
周知のように、トランジスタの製造では、加熱や溶液の塗布等を伴う工程も多い。ところが、フィルム、特にプラスチックフィルムは、従来より基板として用いられているガラス等に比して、温度や湿度による伸縮が大きい。
そのため、フィルムを基板として用いる場合には、基板の伸縮に起因して、トランジスタを構成する部材のパターンズレ（位置ズレ）が生じてしまい、適正なトランジスタを安定して製造することができない。
このような基板の伸縮（歪み）によらず、パターンズレを生じることなく適正な微細パターンを形成する方法として、特許文献１や特許文献２に示されるような、アライメントマークを用いる方法が知られている。
この方法は、基板表面の四隅などに、位置合わせを行うための目印となるアライメントマークを形成しておく。その上で、電極等のパターンの形成に先立って、アライメントマークの位置を検出する。なお、パターンの形成には、パターン露光も含まれる。
基板に形成したアライメントマークの位置は、当然、既知である。従って、検出したアライメントマークの位置や間隔と、もとのアライメントマークの形成位置や間隔との違いから、アライメントマークの位置ズレすなわち基板の伸縮を検出できる。従って、アライメントマークの検出結果に応じて、アライメントマークに対して適正な位置にパターンを形成するように、パターンを再設定（再演算）し、再設定したパターンに応じて、例えば、インクジェットやレーザビーム露光等によってパターンを形成することで、パターンズレの無いトランジスタを作製できる。
特開２００７−１１００４８号公報 国際公開第２００９／１３０７９１号
アライメントマークを利用することにより、トランジスタを構成する各部材のパターンズレを無くして、例えば、ソース電極およびドレイン電極と、ソース電極との位置関係等が適正なトランジスタを製造できる。
しかしながら、アライメントマークを用いる従来の方法では、アライメントマークの検出結果に応じて、各パターンの位置を再設定する必要があるため、トランジスタの製造コストが高くなってしまう。
また、フォトリソグラフィを利用するトランジスタの製造においては、フォトマスクを用いた露光によるパターンの形成が行われる。しかしながら、アライメントマークの検出結果に応じて、形成するパターンの位置を再設定する方法は、フォトマスクを用いる方法には利用できない。あるいは、アライメントマークの検出結果に応じて、形成するパターンの位置を再設定する方法を、フォトマスクを用いる方法に利用するためには、１つのパターンに対して、多数の種類のフォトマスクを用意する必要がある。
本発明の目的は、このような従来技術の問題点を解決することにあり、フィルムを基板として用いるトランジスタの製造において、アライメントマークを利用することにより、各構成部材のパターンズレが無い、位置関係が適正なトランジスタを製造でき、しかも、アライメントマークの検出結果に応じたパターンの再設定が不要で、フォトマスクの使用も可能なトランジスタの製造方法を提供することにある。
このような目的を達成するために、本発明のトランジスタの製造方法は、フィルムを基板とするトランジスタの製造において、
３つ以上のアライメントマークが形成された基板を用い、
アライメントマークを検出して、アライメントマークの検出結果に応じて、基板の伸縮を制御する伸縮制御処理を、１回以上、行うことを特徴とするトランジスタの製造方法を提供する。
このような本発明のトランジスタの製造方法において、トランジスタの製造が、少なくとも、ゲート電極の形成工程、ゲート絶縁膜の形成工程、半導体層の形成工程、ならびに、ソース電極およびドレイン電極の形成工程を含み、ゲート電極の形成工程、ゲート絶縁膜の形成工程、半導体層の形成工程、ならびに、ソース電極およびドレイン電極の形成工程の少なくとも１つの工程の途中あるいは前に、伸縮制御処理を行うのが好ましい。
また、伸縮制御処理が、基板の温度制御および基板の湿度制御の少なくとも一方であるのが好ましい。
また、アライメントマークの検出結果から、アイメントマークのズレの大きさを検出して、アイメントマークのズレの大きさと、基板の線膨張係数および吸湿膨張係数の少なくとも一方とから、基板の温度制御および基板の湿度制御の少なくとも一方を行うのが好ましい。
また、基板をキャリアに固定してトランジスタの製造を行うものであり、基板をキャリアに固定した状態で、基板の線膨張係数および吸湿膨張係数の少なくとも一方を知見しておき、知見した情報を用いて、基板の温度制御および基板の湿度制御の少なくとも一方を行うのが好ましい。
また、伸縮処理制御による基板の温度および湿度の少なくとも一方を保った状態で、印刷法もしくはフォトマスクを用いるパターン露光を行うことにより、トランジスタの製造におけるパターン形成を行うのが好ましい。
また、伸縮制御処理が湿度制御であり、基板に湿度を制御したガスを吹き付けることにより、伸縮制御処理を行うのが好ましい。
また、長尺な基板を長手方向に搬送しつつ、アライメントマークの検出を行い、アライメントマークの検出位置の下流において伸縮制御処理を行い、伸縮制御処理の下流においてトランジスタの製造におけるパターン形成を行うのが好ましい。
また、基板が、支持体にガスバリア膜を形成してなるガスバリアフィルムであって、ガスバリア膜が、有機層と無機層とを交互に１層以上積層してなるものであるのが好ましい。
また、無機層が、窒化ケイ素膜であるのが好ましい。
また、有機半導体層の形成工程を含むのが好ましい。
また、最初に行う伸縮制御処理よりも前に、基板の熱処理を行うのが好ましい。
さらに、アライメントマークの形成工程を含み、アライメントマークを、トランジスタの製造における最下層のパターンを行う際に形成するのが好ましい。
このような本発明によれば、基板に形成したアライメントマークの検出結果に応じて、基板の温度制御や湿度制御などによって、アライメントマークの位置すなわち基板の伸縮を元に戻して、電極等を形成できる。
そのため、本発明の製造方法によれば、電極や配線等のパターンズレが無い適正なトランジスタを安定して製造できる。しかも、アライメントマークの検出結果に応じたパターンの再設定（再演算）が不要であるため、トランジスタの製造コストを低減できる。さらに、本発明の製造方法によれば、１つのフォトマスクで、フォトマスクを用いる方法にも対応できる。
図１（Ａ）〜図１（Ｄ）は、本発明のトランジスタの製造方法の一例を説明するための概念図である。 図２（Ｅ）〜図２（Ｇ）は、本発明のトランジスタの製造方法の一例を説明するための概念図である。 図３（Ａ）は、本発明のトランジスタの製造方法をロール・トゥ・ロールによる製造装置に利用した一例の概念図であり、図３（Ｂ）は、図３（Ａ）に示す製造装置に用いられる基板の一例の概念図である。
以下、本発明のトランジスタの製造方法について、添付の図面に示される好適例を基に、詳細に説明する。
図１（Ａ）〜図２（Ｇ）に、本発明のトランジスタの製造方法の一例を概念的に示す。
本発明のトランジスタの製造方法は、３つ以上のアライメントマークが形成されたフィルム基板１０を用いて、トランジスタを形成するものである。
図１（Ａ）〜図２（Ｇ）に示す例は、一例として、本発明のトランジスタの製造方法を、アライメントマーク１２が形成されたフィルム基板１０の上にゲート電極１４を形成し、ゲート電極１４を覆ってゲート絶縁膜１６を形成し、ゲート絶縁膜１６の上にソース電極１８およびドレイン電極２０を形成し、ゲート絶縁膜１６ならびにソース電極１８およびドレイン電極２０の上に半導体層２４を形成する、ボトムゲート−ボトムコンタクト型のトランジスタの製造に利用した例である。
しかしながら、本発明は、これに限定はされず、トップゲート−ボトムコンタクト型、ボトムゲート−トップコンタクト型、トップゲート−ボトムコンタクト型など、公知の各種のトランジスタの製造に利用可能である。
本発明のトランジスタの製造方法において、フィルム基板１０は、シリコン等の金属、セラミック、ガラス、プラスチックなど、いわゆる薄膜トランジスタにおいて基板として利用される、各種の材料からなるフィルム（フィルム状物）が利用可能である。以下の説明では、本発明のトランジスタの製造方法を、単に『本発明の製造方法』とも言う。また、以下の説明では、フィルム基板１０を単に『基板１０』とも言う。
中でも、コスト、可撓性、軽量化、割れない、絶縁性等の点で、プラスチックフィルム（樹脂フィルム）は、基板１０として好適に利用される。
プラスチックフィルムの形成材料としては、一例として、ポリエステル樹脂、メタクリル樹脂、メタクリル酸−マレイン酸共重合体、ポリスチレン樹脂、弗素樹脂、ポリイミド、弗素化ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、セルロースアシレート樹脂、ポリウレタン樹脂、ポリエーテルエーテルケトン樹脂、ポリカーボネート樹脂、脂環式ポリオレフィン樹脂、ポリアリレート樹脂、ポリエーテルスルホン樹脂、ポリスルホン樹脂、シクロオレフィルンコポリマー、フルオレン環変性ポリカーボネート樹脂、脂環変性ポリカーボネート樹脂、フルオレン環変性ポリエステル樹脂、アクリロイル化合物などの熱可塑性樹脂などが挙げられる。
その中でも、このようなプラスチックフィルムを支持体として、その表面にガスバリア膜を形成してなる、ガスバリアフィルムは、基板１０としてより好適に利用される。
その中でも特に、このようなプラスチックフィルムを支持体として、その表面に、ガスバリア膜として、アクリル樹脂やメタクリル樹脂等からなる有機層と、酸化ケイ素や窒化ケイ素等からなる無機層とを交互に形成してなる、有機−無機積層型のガスバリアフィルムは、基板１０として特に好適に利用される。
基板１０として有機−無機積層型のガスバリアフィルムを利用する場合において、有機層および無機層の形成材料は、各種のものが利用可能である。ここで、無機層は、一般的に伸縮に対して弱く、伸縮によってクラックを生じる場合がある。無機層にクラックが生じると、ガスバリア性能の劣化が起こる。そのため、無機層は、窒化ケイ素膜が好ましく、特に、ＣＶＤで成膜した窒化ケイ素膜が好ましい。ＣＶＤで成膜した窒化ケイ素膜は、膜中に水素原子を含むため、水素結合により高い伸縮性が得られると考えられる。
なお、基板１０として有機−無機積層型のガスバリアフィルムを用いる場合には、最下層は、有機層でも無機層でもよい。また、最上層も、有機層でも無機層でもよい。さらに、有機層と無機層との積層数も、１層ずつであってもよく、複数の有機層および無機層を交互に積層したものでもよく、有機層と無機層との数が異なるものでもよい。
ガスバリアフィルムの最下層とは、支持体表面に形成される層である。ガスバリアフィルムの最上層とは、支持体と逆側のガスバリアフィルムの表面の層である。
基板１０としてガスバリアフィルムを用いる場合には、トランジスタは、通常、ガスバリア膜の上に形成するのが好ましい。すなわち、基板１０として有機−無機積層型のガスバリアフィルムを用いる場合には、トランジスタは、有機層もしくは無機層の表面に形成するのが好ましい。
基板１０としてガスバリアフィルムを用いる場合に、トランジスタに対して、ガスバリア膜の内側に支持体が有ると、支持体に含まれる水分や支持体の経時変化が、トランジスタに悪影響を与える可能性が有る。これに対し、トランジスタをガスバリア膜の上に形成することにより、この不都合を回避できる。
本発明の製造方法においては、トランジスタの製造に先立ち、基板１０の熱処理を行うのが好ましい。
プラスチックフィルムは、通常、延伸を行って製造する。この際、ＭＤ方向とＴＤ方向とで、延伸の量が異なる場合が多い。そのため、プラスチックフィルムは、多くの場合、ＭＤ方向とＴＤ方向とで熱収縮率が異なる。ＭＤ方向とは、プラスチックの製造におけるフィルムの搬送方向であり、ＴＤ方向とは、ＭＤ方向すなわちフィルムの搬送方向と直交する方向である。
後述するが、本発明の製造方法では、好ましい態様として、基板１０の温度制御や湿度制御によって、基板１０の伸縮を制御する伸縮制御処理を行う。伸縮制御処理とは、言い換えれば、アライメントマークの位置ズレを改善する処理である。
しかしながら、ＭＤ方向とＴＤ方向とで熱収縮率が異なると、温度制御や湿度制御による伸縮制御処理を適正に行うことができない。
そのため、本発明の製造方法においては、必要に応じて、トランジスタの製造に先立って、基板１０すなわちプラスチックフィルムのＭＤ方向とＴＤ方向との熱収縮を無くすための熱処理（熱収縮枯らし／熱緩和処理）を行うのが好ましい。
熱処理は、ヒータによる加熱、恒温槽を用いる加熱、温風を用いる加熱等、公知の方法で行えばよい。
また、熱処理の温度や時間等の熱処理の条件は、使用する基板１０の形成材料、厚さ等に応じて、トランジスタの製造プロセスを通じてＭＤ方向とＴＤ方向との収縮を無くすことができる条件を、適宜、設定すればよい。一例として、トランジスタの製造プロセス中における最高温度以上の温度で、熱処理を行う条件が例示される。
本発明の製造方法は、このような基板１０にトランジスタを製造する。
ここで、以下に示すトランジスタの製造は、基板１０のみを用いて行ってもよい。しかしながら、基板１０の形成材料や厚さ等によっては、基板１０のみでは、剛性が弱く、基板１０の形状が不安定になってしまう場合が有る。
従って、好ましくは、基板１０の裏面（トランジスタの非形成面）にガラス板等のキャリア基板を貼着して、トランジスタの製造を行う。これにより、基板１０の形状を適正に保った状態で、後述するゲート電極１４の形成等を行うことができる。
基板１０へのキャリア基板の貼着は、キャリアフィルム（再剥離性能を有するフィルム）等を用いる公知の方法で行えばよい。
図示例においては、図１（Ａ）に概念的に示すように、まず、基板１０の表面に、ゲート電極１４をパターン形成する。
ゲート電極１４の形成材料は、薄膜トランジスタでゲート電極として利用されている公知の物が、各種、利用可能である。一例として、アルミニウム、クロム、銅、モリブデン、タングステン、金、銀等の金属、合金、酸化インジウム錫（ＩＴＯ）等の透明導電性酸化物（ＴＣＯ）、ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）等の導電性高分子、これらの積層構造等が例示される。
また、ゲート電極１４の形成方法も、形成材料に応じた公知の方法が、各種、利用可能である。
一例として、スパッタリングや真空蒸着等の気相成膜法（気相堆積法）とフォトリソグラフィとを利用する方法、気相成膜法とシャドウマスクとを利用する方法、インクジェットなどの印刷による方法等が例示される。シャドウマスクとは、非形成部（非成膜部）を覆うマスクである。
ここで、図示例においては、好ましい態様として、ゲート電極１４の形成すなわち最下層のパターン形成を行う際に、ゲート電極１４と一緒にアライメントマーク１２も形成する。従って、この場合には、ゲート電極１４とアライメントマーク１２とは、同時に、同じ材料で形成される。なお、ゲート電極１４の形成パターンによっては、ゲート電極１４を、アライメントマークとして利用することもを可能である。
これにより、アライメントマークの検出を行わなくても、ゲート電極１４（最下層のパターン）をアライメントマークとの位置関係を適正にして作製できる。また、ゲート電極１４と同時にアライメントマークを形成できるため、アライメントマークを別に形成する場合と比較して、工程数を減らすことができる点でも好ましい。
しかしながら、本発明の製造方法は、これに限定はされず、先にアライメントマークを形成した後、ゲート電極１４の形成を行ってもよい。
この場合には、ゲート電極１４とアライメントマーク１２とは、同じ材料で形成されても、異なる材料で形成されてもよい。また、ゲート電極１４とアライメントマーク１２との形成方法が異なってもよい。
なお、ゲート電極１４と同時にアライメントマーク１２を形成しない場合において、アライメントマークの形成材料は、薄膜トランジスタでアライメントマークとして利用されている公知の物が、各種、利用可能である。
具体的には、前述のゲート電極１４の形成材料に加え、各種の染料や顔料を含むインキ等が例示される。
また、ゲート電極１４と同時にアライメントマーク１２を形成しない場合において、アライメントマークの形成方法は、薄膜トランジスタでアライメントマークの形成方法として利用されている公知の方法が、各種、利用可能である。
具体的には、前述のゲート電極１４の形成方法等が例示される。
アライメントマーク１２の数は、基板１０の大きさ等に応じて、適宜、設定すればよいが、基本的に、３つ以上であればよい。なお、後述するＲｔｏＲであれば、基板１０の大きさは、基板の長さと幅である。
３つ以上のアライメントマーク１２を形成することで、ｘ−ｙ方向（２軸方向）でアライメントマーク１２の位置ズレすなわち基板１０の伸縮を検出できるので、後述する伸縮制御処理を適正に行うことが可能になる。
アライメントマーク１２の大きさ、形状、色等も、実施するトランジスタの製造工程や各部位の形成材料等に応じて、後述する伸縮制御処理を行う際に確実に検出できる大きさ等を、適宜、設定すればよい。すなわち、アライメントマークは、製造するトランジスタで必要な位置精度が得られる形状およびサイズであればよい。言い換えれば、アライメントマークは、製造するトランジスタに要求される位置精度（アライメント精度）から計算される必要な精度が得られる形状およびサイズであればよい。
さらに、アライメントマーク１２の形成位置、各アライメントマーク１２の間隔などの互いの位置関係も、後述する伸縮制御処理によって、アライメントマーク１２の位置ズレを好適に直せる位置等を、基板１０の大きさ等に応じて、適宜、設定すればよい。
図１（Ａ）〜図２（Ｇ）に示すトランジスタの製造において、基板１０にアライメントマーク１２およびゲート電極１４を形成したら、図１（Ｂ）に概念的に示すように、基板１０、アライメントマーク１２およびゲート電極１４を覆って、ゲート絶縁膜１６すなわち絶縁体層を形成する。
ゲート絶縁膜１６の形成材料も、同様に、薄膜トランジスタでゲート絶縁膜として利用されている公知の物が、各種、利用可能である。
一例として、酸化ケイ素（ＳｉＯx）、酸化マグネシウム、酸化アルミニウム、酸化チタン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ニオブ、酸化タンタル等の金属酸化物、窒化ケイ素（ＳｉＮx）等の金属窒化物、窒化酸化ケイ素（ＳｉＯxＮy）等の金属窒化酸化物（金属酸化窒化物）、ダイヤモンド状炭素（ＤＬＣ）等の無機材料や各種高分子材料、これらの積層構造等が例示される。
また、ゲート絶縁膜１６の形成方法も、材料に応じた公知の各種の形成方法が利用可能である。
一例として、スパッタリング、真空蒸着、イオンプレーティング等の各種の物理的気相成膜法（ＰＶＤ）、原子層堆積法（ＡＬＤ法またはＡＬＥ法）を含む各種の化学的気相成膜法（ＣＶＤ）、塗布法、印刷法、転写法等が例示される。
なお、ゲート電極１４を形成する際に、形成装置に対する位置決めに、基板１０に形成したアライメントマーク１２を利用してもよい。この点に関しては、後述する半導体層２４やレジスト層３２の形成等でも同様である。
ゲート絶縁膜１６を形成したら、ソース電極１８およびドレイン電極２０をパターン形成する。
ソース電極１８およびドレイン電極２０の形成材料は、有機薄膜トランジスタで利用されている公知の物が、各種、利用可能である。一例として、前述のゲート電極１４で例示した各種の材料が例示される。
また、ソース電極１８およびドレイン電極２０のパターン形成方法も、形成材料に応じた公知の方法が、各種、利用可能である。一例として、前述のゲート電極１４で例示した各種の方法が例示される。また、ソース電極１８およびドレイン電極２０は、電荷注入層等をパターン形成して、その上に形成してもよい。なお、電荷注入層は、ｐ型半導体の場合は正孔注入層、ｎ型半導体の場合は電子注入層である。
図示例においては、気相成膜法とフォトリソグラフィとを利用して、ソース電極１８およびドレイン電極２０を形成する。
なお、シャドウマスクを用いる気相堆積による成膜、インクジェットなどの印刷等によってソース電極１８およびドレイン電極２０を形成する場合でも、パターン形成を行う前、好ましくはさらにパターンの形成中に、以下に示す温度制御や湿度制御等の伸縮制御処理を行えばよい。
前述のようにゲート絶縁膜１６を形成したら、図１（Ｃ）に示すように、ゲート絶縁膜１６を覆って、ソース電極１８およびドレイン電極２０となる金属層３０を形成する。金属層３０は、真空蒸着等の気相堆積法で形成する。
次いで、図１（Ｄ）に示すように、金属層３０を覆って、フォトレジストからなるレジスト層３２を形成する。レジスト層３２の形成は、レジスト層３２となるフォトレジスト等を含む溶液をスピンコート等で塗布し、その後、ポストベークを行う方法等、トランジスタの製造で利用されている公知のレジスト層３２の形成方法で行えばよい。
レジスト層３２を形成したら、基板１０に形成したアライメントマーク１２を検出して、基板１０の伸縮を制御する伸縮制御処理を行う。
アライメントマーク１２の検出は、ＣＣＤセンサ等の撮像素子を用いる方法、アライナー等と同様に顕微鏡を利用する方法等、アライメントマークを利用する薄膜トランジスタの製造で利用されている各種の方法が利用可能である。
なお、アライメントマーク１２の検出は、表面すなわちトランジスタの形成面から行っても、裏面から行ってもよい。
図示例においては、一例として、ここまでの製造工程での加熱や加湿（温度変化や湿度変化）等によって、図１（Ｄ）に概念的に示すように、基板１０が収縮して、アライメントマーク１２の位置ズレが生じていたとする。
これに対応して、図２（Ｅ）に概念的に示すように、フォトマスク３４を用いるパターン露光すなわちパターン形成（パターンニング）を行う前に、レジスト層３２を形成した基板１０を温度調節手段４０に載置して、基板１０を加熱して伸長させて、基板１０のアライメントマーク１２とフォトマスク３４のアライメントマーク３６とを一致させる。
なお、基板１０が伸長していた場合には、基板１０を冷却して収縮させることにより、基板１０のアライメントマーク１２とフォトマスク３４のアライメントマーク３６とを一致させる。
さらに、必要に応じて、基板１０および／またはフォトマスク３４を移動して、基板１０とフォトマスク３４との位置および／または角度を合せる。
次いで、この加熱状態を保ったまま、フォトマスク３４によってレジスト層３２の露光を行う。
フォトマスク３４のアライメントマーク３６は、レジスト層３２を露光する際における面方向の位置が、基板１０に形成したアライメントマーク１２と一致するように形成されている。そのため、加熱による基板１０のアライメントマーク１２とフォトマスク３４のアライメントマーク３６とを一致させること、すなわちアライメントマーク１２の位置ズレを改善することによって、基板１０の伸縮を改善して、アライメントマーク１２を形成した時と同じ状態にできる。
従って、この加熱によるアライメントマーク１２の位置の改善によって、符号３２ａで示すソース電極１８およびドレイン電極２０の形成位置に正確に対応して、レジスト層３２をパターン露光できる。すなわち、パターンズレを生じることなく、ゲート電極１４に対して適正な位置に、ソース電極１８およびドレイン電極２０を形成できる。
特許文献１や特許文献２に示されるように、フィルム基板を用いるトランジスタの製造において、アライメントマークを利用して、パターンズレを生じることなく電極等を形成することが知られている。
従来のアライメントマークを利用するトランジスタの製造方法では、アライメントマークの検出結果に応じて、パターンを再設定し、再設定したパターンに応じて電極等を形成することにより、パターンズレを防止している。しかしながら、このような従来の方法では、アライメントマークの検出結果に応じたパターンの再設定を行うため、トランジスタの製造コストが向上してしまう。また、アライメントマークの検出結果に応じて、形成するパターンを再設定する方法は、フォトマスクを用いる方法には利用できず、あるいは、１つのパターンに対して、多数のフォトマスクを用意する必要がある。
これに対して、本発明の製造方法では、基板１０に形成したアライメントマーク１２の検出結果に応じて、基板１０自身を伸長あるいは収縮させる、基板１０の伸縮制御処理を行って、アライメントマーク１２の位置ズレを改善して、パターン形成を行う。すなわち、アライメントマーク１２の検出結果に応じて、基板１０を伸長あるいは収縮させてアライメントマーク１２の位置ズレを改善することにより、基板１０をアライメントマーク１２の形成時の状態に戻して、パターン形成を行う。
従って、本発明の製造方法によれば、パターンズレを生じることなく電極等をパターン形成できるのみならず、パターンの再設定を不要にして、トランジスタの製造コストを低減できる。また、本発明の製造方法によれば、１つのフォトマスクで、フォトマスクによるパターン露光が可能である。
図示例においては、アライメントマーク１２の検出結果に応じて、温度調節手段４０によって基板１０を加熱あるいは冷却することによって、アライメントマーク１２の位置ズレを改善している。すなわち、温度制御によって、伸縮制御処理を行う。
温度制御による伸縮制御処理は、一例として、アライメントマーク１２の位置ズレ量と、基板１０の線膨張係数（熱膨張係数）との関係を知見しておき、例えば、アライメントマーク１２の位置ズレ量と、この位置ズレを改善するための加熱温度／冷却温度との関係とを示すテーブル（ＬＵＴ）や演算式を作成し、このテーブルや演算式を用いて、基板１０の温度制御を行う方法が例示される。
なお、前述のように、基板１０にキャリア基板を貼着して、本発明の製造方法を行う場合も有る。
この場合には、キャリア基板に基板１０を貼着（固定）した状態で、基板１０の線膨張係数を知見して、アライメントマーク１２の位置ズレ量と、この位置ズレを改善するための加熱温度／冷却温度との関係とを示すテーブルや演算式を作成するのが好ましい。
温度制御による伸縮制御処理は、このテーブルや演算式のみを用いて行ってもよい。
しかしながら、好ましくは、温度制御による伸縮制御処理を行った状態でアライメントマーク１２を再検出して、アライメントマーク１２が位置ズレしている場合には、さらに温度調節を行って、アライメントマークを検出し、アライメントマーク１２が、位置ズレ無く、適正な位置に有ることを確認した後に、パターン露光（パターン形成）を行うのが好ましい。
また、図示例においては、基板１０のアライメントマーク１２とフォトマスク３４のアライメントマーク３６とを一致させることで、基板１０のアライメントマーク１２の位置ズレを改善している。
しかしながら、本発明は、この方法以外にも、各アライメントマーク１２の間隔を検出して、適正な間隔となるように基板１０の温度を制御する方法、基板１０の端部からの距離など各アライメントマーク１２の位置を検出して、各アライメントマーク１２の位置が適正な位置となるように基板１０の温度を制御する方法、これらを併用する方法等で、基板１０のアライメントマーク１２の位置ズレを改善してもよい。
図示例においては、好ましい態様として、温度調節手段４０に基板１０を載置した状態で、フォトマスク３４による露光を行っている。本発明は、これに限定はされず、温度調節手段４０で伸縮制御処理を行ったら、温度制御手段から基板１０取り外して、フォトマスク３４による露光を行ってもよい。
しかしながら、図示例のように、温度制御を行った状態すなわち伸縮制御処理における基板温度を保った状態で、フォトマスク３４等によるパターン露光、シャドウマスクを用いる気相堆積による成膜、インクジェットなどの印刷を行って、パターン形成を行うことにより、より適正にアライメントマーク１２の位置ズレを無くした状態で、パターン形成を行うことが可能になる。
なお、以上の点に関しては、後述する湿度制御による伸縮制御処理でも、同様である。
基板１０の温度制御方法（温度調節方法）も、ヒータやホットプレートを利用する方法、温度調節媒体の循環による方法、ペルチェ素子を用いる方法、公知のフィルム状物（シート状物）温度制御方法が、各種、利用可能である。
さらに、レジスト層３２のパターン露光の方法は、フォトマスク３４を用いる方法以外にも、光ビーム走査による方法等の公知の各種の方法が利用可能である。
アライメントマーク１２の検出結果に応じて、アライメントマーク１２の位置ズレを改善する処理すなわち基板１０の伸縮を制御する伸縮制御処理は、図示例のような温度制御以外にも、基板１０の湿度制御も好適に利用される。
なお、本発明の製造方法において、湿度制御は、水分のみならずレジスト層３２を形成するための溶液等に用いられる溶剤も対象とする。従って、基板１０の加湿および除湿とは、水分のみならず、基板１０における溶剤含有量の制御を含んでもよい。
湿度制御の方法も、公知のフィルム状物の湿度制御方法（湿度調節方法）が、各種、利用可能である。
一例として、基板１０を乾燥したガスあるいは湿らせたガス（加湿ガス）を吹き付ける方法、高湿雰囲気中あるいは乾燥雰囲気中に保持する方法、真空環境での脱水等が例示される。なお、基板１０としてガスバリアフィルムを用いる場合には、ガスの吹き付けは、ガスバリア膜と逆側（支持体側）から行う必要が有る。
いずれの方法でも、基板１０を収縮させる場合には除湿（乾燥）するように、基板１０を伸長させる場合には加湿するように、湿度制御を行う。
なお、本発明の製造方法においては、温度制御および湿度制御の両方を行って、伸縮制御処理を行ってもよい。
さらに、伸縮制御方法は、温度制御および湿度制御以外にも、基板１０を引っ張ることで伸長して、アライメントマーク１２の位置ズレを改善する方法も、利用可能である。
このようにしてレジスト層３２をパターン露光したら、レジスト層３２を現像して、符号３２ａで示す領域を残してレジスト層３２を除去する。次いで、残ったレジスト層３２をマスクにして金属層３０のエッチングを行って、図２（Ｆ）に示すように、ソース電極１８およびドレイン電極２０を形成する。
ここで、図示例においては、アライメントマーク１２の検出結果に応じて、温度制御によって基板１０を伸縮させる伸縮制御処理を行い、アライメントマーク１２の位置ズレを改善した上で、レジスト層３２のパターン露光を行っている。従って、パターンズレを生じることなく、ソース電極１８およびドレイン電極２０を形成できる。
ソース電極１８およびドレイン電極２０を形成したら、図２（Ｇ）に示すように、ソース電極１８およびドレイン電極２０と、ゲート絶縁膜１６とを覆って半導体層２４を形成して、トランジスタを完成する。あるいは、さらに、封止層によって封止を行って、トランジスタを完成してもよい。
半導体層２４の形成材料は、アモルファスシリコン、多結晶シリコン、有機半導体材料、酸化物半導体等、薄膜トランジスタで利用されている、各種の材料が利用可能である。
中でも、軽量化、低コスト化、柔軟化等の点で、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）等のペンタセン誘導体、５，１１‐ビス(トリエチルシリルエチニル)アントラジチオフェン（ＴＥＳ‐ＡＤＴ）等のアントラジチオフェン誘導体、ベンゾジチオフェン（ＢＤＴ）誘導体、ジオクチルベンゾチエノベンゾチオフェン（Ｃ8−ＢＴＢＴ）等のベンゾチエノベンゾチオフェン（ＢＴＢＴ）誘導体、ジナフトチエノチオフェン（ＤＮＴＴ）誘導体、ジナフトベンゾジチオフェン（ＤＮＢＤＴ）誘導体、６，１２‐ジオキサアンタントレン（ペリキサンテノキサンテン）誘導体、ナフタレンテトラカルボン酸ジイミド（ＮＴＣＤＩ）誘導体、ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ）誘導体、ポリチオフェン誘導体、ポリ（２，５‐ビス（チオフェン‐２‐イル）チエノ［３，２‐ｂ］チオフェン）（ＰＢＴＴＴ）誘導体、テトラシアノキノジメタン（ＴＣＮＱ）誘導体、オリゴチオフェン類、フタロシアニン類、フラーレン類等の有機半導体材料は、好適に利用される。
半導体層２４の形成方法も、塗布法や気相堆積法、これらの成膜方法とフォトリソグラフィとの組み合わせ、インクジェットなどの印刷による方法等、薄膜トランジスタの製造において半導体層の形成に利用されている、公知の各種の方法が利用可能である。
図１（Ａ）〜図２（Ｇ）に示す方法では、ボトムゲート−ボトムコンタクト型のトランジスタの製造において、ソース電極１８およびドレイン電極２０のパターン形成すなわちレジスト層３２のパターン露光を行う際に、アライメントマーク１２の検出して、その検出結果に応じて、アライメントマーク１２の位置ズレを改善する処理すなわち基板１０の伸縮を制御する伸縮制御処理を行っている。
しかしながら、本発明は、これ以外にも、前述のボトムゲート−ボトムコンタクト型のトランジスタのみならず、トップゲート−ボトムコンタクト型、ボトムゲート−トップコンタクト型、および、トップゲート−ボトムコンタクト型等の各種のトランジスタの製造において、ゲート電極の形成時、ゲート絶縁膜の形成時、半導体層の形成時、ソース電極およびドレイン電極の形成時等に、アライメントマーク１２を検出して、その検出結果に応じて基板１０の伸縮を制御する伸縮制御処理を行ってもよい。
具体的には、伸縮制御処理は、パターン形成を伴う工程において、パターン形成に対応して行うのが好ましい。
特に、ボトムゲート型のトランジスタの製造におけるソース電極およびドレイン電極のパターン形成や、トップゲート型のトランジスタの製造におけるゲート電極のパターン形成など、上層あるいは下層のパターンとのパターンズレが問題になり、高精度なパターン形成が要求される工程に対応して、伸縮制御処理を行うのが好ましい。
なお、伸縮制御処理は、トランジスタの製造において１回のみ行ってもよく、あるいは、ゲート電極の形成、ゲート絶縁膜の形成、半導体層の形成、ソース電極およびドレイン電極の形成などの複数の工程に対応して、複数回の伸縮制御処理を行ってもよい。
図１（Ａ）〜図２（Ｇ）に示す例は、いわゆるバッチ式によるトランジスタの製造であるが、本発明の製造方法は、いわゆるロール・トゥ・ロール（ＲｔｏＲ）によるトランジスタの製造でも、利用可能である。
周知のように、ＲｔｏＲとは、長尺な基板（被処理物）を巻回してなるロールから、基板を送り出し、長手方向に搬送しつつ、塗布組成物の塗布や乾燥等を行い、処理済の基板をロール状に巻き取る製造方法である。
図３（Ａ）に、本発明の製造方法を実施するＲｔｏＲによる製造装置の一例を概念的に示す。
図３（Ａ）に示す製造装置４８は、長尺な被処理材５０をロール状に巻回してなる被処理材ロール５０Ｒから被処理材５０を引き出して、長手方向に搬送しつつパターン形成を行い、描画を行った処理済材５２をロール状に巻回して処理済材ロール５２Ｒとするものである。
このような製造装置４８は、基本的に、マーク検出部５４と、伸縮制御部５６と、パターン形成部５８とを有して構成される。なお、製造装置４８は、これらの部材以外にも、被処理材５０等を適正に搬送するための搬送ローラ対やガイド部材、各種のセンサ等、公知のＲｔｏＲによる装置が有する各種の部材を有してもよい。
製造装置４８において、被処理材５０は、例えば、図１（Ｂ）に示す、基板１０の上にゲート電極１４およびゲート絶縁膜１６を形成してなる物や、図１（Ｄ）に示す、基板１０の上にゲート電極１４、ゲート絶縁膜１６、金属層３０およびレジスト層３２を形成してなる物が例示される。中でも、図３（Ｂ）に示すような基板６０に、ゲート電極１４のパターンを形成してなる被処理材５０や、ゲート絶縁膜１６を形成してなる被処理材５０が、好ましく例示される。この際において、ゲート絶縁膜１６は、パターン化されたものでもよく、非パターンのものでもよい。
また、図３（Ｂ）に示すように、被処理材５０の基板６０には、長手方向の同位置において、幅方向の両端部近傍に、長手方向に等間隔でアライメントマーク１２が形成されている。なお、この長尺な基板６０も、トランジスタの製造に先立ち、熱処理が施されるのが好ましい。さらに、この長尺な基板６０にも、裏面にキャリア基板を貼着して、トランジスタの製造を行ってもよい。
図３の製造装置４８は、アライメントマーク１２の位置ズレの改善およびパターン形成のみを行う。なお、アライメントマーク１２の位置ズレの改善は、温度調節および／または湿度調節によって行う。
しかしながら、本発明の製造方法をＲｔｏＲに利用する場合には、これ以外にも、パターン形成を含む複数の工程あるいはトランジスタ製造の全工程を、１回のロールからの被処理材５０の送り出し、および、処理済の被処理材５０のロールへの巻取りの間に行ってもよい。
例えば、１回のロールからの被処理材５０の送り出し、および、処理済の被処理材５０のロールへの巻取の間に、レジスト液の塗布、プリベーク（塗布したレジスト液からの溶媒の乾燥除去）、アライメントマーク１２の位置ズレの改善（温度／湿度調節）、および、パターン形成を、連続的に行ってもよい。
製造装置４８において、被処理材５０の搬送方向の被処理材ロール５０Ｒの下流には、マーク検出部５４が配置される。以下の説明では、被処理材５０の搬送方向の下流を、単に『下流』とも言う。
マーク検出部５４は、被処理材５０の基板６０に形成されたアライメントマーク１２を検出して、検出結果を伸縮制御部５６の制御部５６ａに送る。マーク検出部５４によるアライメントマーク１２の検出方法は、公知の各種の手段が利用可能であり、例えばＣＣＤセンサ等の撮像素子を用いてアライメントマーク１２を検出すればよい。
マーク検出部５４の下流には、伸縮制御部５６が配置される。伸縮制御部５６は、基板６０の伸縮を制御する前述の伸縮制御処理を行うものであり、制御部５６ａと、温度調節手段５６ｂとから構成される。
制御部５６ａは、マーク検出部５４によるアライメントマークの検出結果から、温度調節手段５６ｂが行う温度調節を決定する部位である。
すなわち、制御部５６ａには、基板６０に形成されたアライメントマーク１２の正確な位置、および、前述のアライメントマーク１２の位置ズレ量と、この位置ズレを改善するための加熱温度／冷却温度との関係を示すテーブルを記憶している。基板６０に形成されたアライメントマーク１２の正確な位置としては、一例として、幅方向および長手方向のアライメントマーク１２の間隔等が例示される。
制御部５６ａは、マーク検出部５４によるアライメントマークの検出結果から、アライメントマーク１２の位置ズレ量を検出する。次いで、テーブルを用いて、位置ズレ量から温度調節手段５６ｂによる加熱温度あるいは冷却温度を決定し、温度調節手段５６ｂに指示を出す。
温度調節手段５６ｂは、公知の加熱／冷却手段であり、制御部５６ａから送られた加熱温度あるいは冷却温度に応じて、被処理材５０（基板６０）を加熱もしくは冷却する。
なお、温度調節手段５６ｂによる温度調節は、パターン形成部５８の上流までであってもよい。しかしながら、図示例の製造装置４８においては、温度調節手段５６ｂは、好ましい態様として、パターン形成部５８によるパターン形成領域まで、被処理材５０の温度調節（湿度調節）を行う。
なお、先のバッチ式によるトランジスタの製造と同様、製造装置４８による伸縮制御処理も、温度制御に限定はされず、湿度制御等も利用可能である。
この場合には、製造装置４８には、温度調節手段５６ｂに変えて、乾燥ガスや加湿ガスを被処理材５０（基板６０）に吹き付けるガスの吹き付け手段等が設けられる。また、制御部５６ａには、アライメントマーク１２の位置ズレ量と、この位置ズレを改善するための加湿／除湿（乾燥）との関係を示すテーブルが記憶される。
パターン形成部５８は、トランジスタの製造における各種のパターン形成に利用される公知の手段によって、トランジスタを製造するためのパターン形成を行うものである。
例えば、製造装置４８が、図１（Ｂ）に示す、基板１０の上にゲート電極１４およびゲート絶縁膜１６を形成してなる物を被処理材５０とする装置である場合には、パターン形成部５８としては、ソース電極１８およびドレイン電極２０をパターン形成するための、被処理材５０の幅方向（搬送方向と直交する方向）にノズル列を有するインクジェットプリンタが例示される。
あるいは、製造装置４８が、図１（Ｄ）に示す、基板１０の上にゲート電極１４、ゲート絶縁膜１６、金属層３０およびレジスト層３２を形成してなる物を被処理材５０とする装置である場合には、パターン形成部５８としては、レジスト層３２をパターン露光するための、被処理材５０の幅方向に光ビームを走査する光ビーム走査装置が例示される。
また、被処理材５０（レジスト層３２等）にパターン露光を行う場合には、パターン形成部５８は、フォトマスクを利用する露光装置であってもよい。
なお、製造装置４８においては、パターン形成部５８の上流の温度調節手段５６ｂによる温度制御領域に、さらに、第２のアライメント検出部を配置し、第２のアライメント検出部によるアライメントマーク１２の検出結果から、温度調節手段５６ｂによる温度調節を補正するようにしてもよい。
以下、製造装置４８の作用を説明する。
製造装置４８において、被処理材ロール５０Ｒから引き出され、長手方向に搬送されると、マーク検出部５４が基板６０に形成されたアライメントマーク１２を検出し、アライメントマーク１２の検出結果を伸縮制御部５６の制御部５６ａに送る。
制御部５６ａは、アライメントマークの検出結果から、アライメントマーク１２の位置ズレ量を検出し、前述のテーブルを用いて、温度調節手段５６ｂによる加熱温度あるいは冷却温度を決定し、温度調節手段５６ｂに指示を出す。
温度調節手段５６ｂは、制御部５６ａからの指示に応じて、被処理材５０を加熱もしくは冷却する。これにより、基板６０が伸縮して伸縮制御処理され、アライメントマークの位置ズレが改善される。さらに、温度調節を行った後、必要に応じて、インクジェットヘッドやフォトマスクの位置および／または角度を調節して、被処理材５０とパターン形成部５８との位置および／または角度を合せる。
パターン形成部５８は、長手方向に搬送され、温度調節手段５６ｂによって温度調節された被処理材５０にパターン形成を行う。ここで、被処理材５０は、温度調節手段５６ｂによる温度調節によって、アライメントマークの位置ズレが改善されている。従って、パターン形成部５８は、パターンズレを生じることなく、被処理材５０の適正な位置にパターンを形成できる。
パターンを形成された処理済材５２は、次いで、処理済材ロール５２Ｒにロール状に巻回される。
以上、本発明のトランジスタの製造方法について詳細に説明したが、本発明は、上述の例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのは、もちろんである。
以下、本発明の具体的実施例を挙げ、本発明のトランジスタの製造方法について、より詳細に説明する。
［実施例１および比較例１］
基板として、５×５ｃｍのガスバリアフィルムを用意した。
このガスバリアフィルムは、厚さ１００μｍのポリエチレンナフタレート（ＰＥＮ）フィルムを支持体として、表面に、厚さ２μｍのアクリル系ポリマーからなる有機層を有し、この有機層の上に、プラズマＣＶＤ法によって形成した厚さ３０ｎｍの窒化ケイ素からなる無機層を有する、前述の有機−無機積層型のガスバリアフィルムである。
まず、この基板に、１５０℃の熱処理を２４時間行った。次いで、熱処理を行った基板の裏面（ＰＥＮフィルム側）に、キャリアフィルムを用いて、キャリア基板としてガラス板を貼着した。
この基板の無機層側の表面に、真空蒸着によって厚さ５０ｎｍの金薄膜を成膜した。
この金薄膜の上に、レジスト層を形成した。レジスト層は、スピンコータによって形成した。
レジスト層を形成した基板を、顕微鏡のステージに載置した。この顕微鏡のステージは、加熱冷却機構を有する。ステージ上に載置した基板の上に、アライメントマークに対応する遮光部を有するガラスマスクを重ねて、ステージ上で紫外線による露光を行った。
露光後、顕微鏡のステージから基板を取り外し、現像によってアライメントマークの形成部以外のレジストを除去した。その後、エッチングを行って金薄膜を除去し、４隅に金のアライメントマークを有する基板を作製した。
このようにして作製した基板を、室温で２４時間、放置した。
放置後、同じ顕微鏡のステージに基板を載置し、露光を行ったガラスマスクを重ねて、顕微鏡によって、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、３μｍであった（比較例１）。
なお、本例におけるアライメントマークの位置ズレとは、基板の１つのアライメントマークを、ガラスマスクのアライメントマークに重ねた状態における、他の３つのアライメントマークの位置ズレの平均である。
次いで、顕微鏡のステージの加熱冷却機構を駆動して、基板を２８℃に加熱した。基板を加熱した後、同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例１）。
［実施例２および比較例２］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、１５０℃の環境に３０分放置した。
放置後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１０μｍであった（比較例２）。
次いで、顕微鏡のステージの加熱冷却機構を駆動して、基板を３５℃に加熱した。基板を加熱した後、同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例２）。
［実施例３および比較例３］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、水に５分浸漬した。
浸漬後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、６μｍであった（比較例３）。
次いで、顕微鏡のステージの加熱冷却機構を駆動して、基板を２０℃に冷却した。基板を冷却した後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例３）。
［実施例４および比較例４］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、アセトンに５分浸漬した。
浸漬後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、５μｍであった（比較例４）。
次いで、顕微鏡のステージの加熱冷却機構を駆動して、基板を２０℃に冷却した。基板を冷却した後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例４）。
［実施例５〜７］
基板として、ガスバリアフィルムに変えて厚さ１００μｍのポリイミド（ＰＩ）フィルムを用いた以外（実施例５）、
基板として、ガスバリアフィルムに変えて厚さ１００μｍのＰＥＮフィルムを用いた以外（実施例６）、
基板として、ガスバリアフィルムに変えて厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）フィルムを用いた以外（実施例７）、
は、実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
各基板を、実施例１と同様に、室温で２４時間、放置した。
放置後、同じ顕微鏡のステージに基板を載置し、実施例１と同様に、アライメントマークの位置ズレを測定した。測定後、顕微鏡のステージの加熱冷却機構を駆動して、
基板を２９℃に加熱（実施例５）、
基板を２７℃に加熱（実施例６）、
基板を２２℃に冷却（実施例７）、した。
基板の温度調節を行った後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、何れの例も、アライメントマークの位置ズレは、１μｍ未満であった。
結果を、下記の表１にまとめて示す。
表１に示されるように、フィルム基板を用いた場合には、模擬プロセスの実施の有無によらず、基板の伸縮によってアライメントマークの位置ズレが生じている。各フィルムの線膨張係数や吸湿膨張係数から、１℃の温度変化や、１％ＲＨの湿度変化が生じても、アライメントマークの位置ズレを生じると考えられる。
また、この特性を利用して、基板の温度制御による伸縮制御処理を行う本発明によれば、アライメントマークの位置ズレを改善して、パターンズレの無いトランジスタを製造できる。
［実施例８および比較例８］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、実施例１と同様に、室温で２４時間、放置した。
放置後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは３μｍであった（比較例８）。
次いで、ステージから基板を取り外し、キャリア基板としてのガラス板を剥離した。
その後、基板に、水に潜らせた空気を、３０秒間、吹き付けた。以下、水に潜らせた空気を『加湿空気』とも言う。加湿空気の吹きつけは、ＰＥＮフィルム側から行った。
加湿空気を吹き付けた後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例８）。
なお、本例、および、以降の実施例９〜１４では、顕微鏡のステージの加熱冷却機構は駆動していない。
［実施例９および比較例９］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、１５０℃の環境に３０分放置した。
放置後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは１０μｍであった（比較例９）。
次いで、ステージから基板を取り外し、キャリア基板としてのガラス板を剥離した。
その後、ＰＥＮフィルム側から、基板に加湿空気を、２分間、吹き付けた。
加湿空気を吹き付けた後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例９）。
［実施例１０および比較例１０］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、水に５分間浸漬した。
浸漬後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは６μｍであった（比較例１０）。
次いで、ステージから基板を取り外し、キャリア基板としてのガラス板を剥離した。
その後、ＰＥＮフィルム側から、基板に乾燥空気を、１分間、吹き付けた。
乾燥空気を吹き付けた後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例１０）。
［実施例１１および比較例１１］
実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
この基板を、トランジスタの製造工程を想定した模擬プロセスとして、アセトンに５分間浸漬した。
浸漬後、実施例１と同様にアライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは５μｍであった（比較例１１）。
次いで、ステージから基板を取り外し、キャリア基板としてのガラス板を剥離した。
その後、ＰＥＮフィルム側から、基板に乾燥空気を、１分間、吹き付けた。
乾燥空気を吹き付けた後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、１μｍ未満であった（実施例１１）。
［実施例１２〜１４］
基板として、ガスバリアフィルムに変えて厚さ１００μｍのＰＩフィルムを用いた以外（実施例１２）、
基板として、ガスバリアフィルムに変えて厚さ１００μｍのＰＥＮフィルムを用いた以外（実施例１３）、
基板として、ガスバリアフィルムに変えて厚さ１００μｍのＰＥＴフィルムを用いた以外（実施例１４）、
は、実施例１と同様にして、４隅に金のアライメントマークを有する基板を作製した。
各基板を、実施例１と同様に、室温で２４時間、放置した。
放置後、同じ顕微鏡のステージに基板を載置し、実施例１と同様に、アライメントマークの位置ズレを測定した。
次いで、ステージから基板を取り外し、キャリア基板としてのガラス板を剥離した。
その後、
基板に加湿空気を（実施例１２）、
基板に加湿空気を（実施例１３）、
基板に乾燥空気を（実施例１４）、
それぞれ、３０秒間、吹き付けた。
空気を吹き付けた後、実施例１と同様に、アライメントマークの位置ズレを測定した。その結果、アライメントマークの位置ズレは、いずれも１μｍ未満であった。
結果を下記の表２にまとめて示す。
表２に示されるように、基板の温度制御に変えて、基板の湿度を制御することによっても、アライメントマークの位置ズレを改善して、パターンズレの無いトランジスタを製造できる。
［実施例１５］
図１（Ａ）〜図２（Ｇ）に示す方法で、実施例１と同様の基板１０の上に、１６個のボトムゲートボトムコンタクト型の有機薄膜トランジスタを作製した。実施例１と同様の基板１０とは、前述のように、ＰＥＮフィルムを支持体として、支持体の表面に有機層を有し、有機層の上に無機層を有する、有機−無機積層型のガスバリアフィルムである。
まず、基板１０に、実施例１と同様の熱処理を行い、裏面にキャリア基板としてガラス板を貼着した。
この基板の無機層側の表面に、真空蒸着によって、厚さ５０ｎｍのアルミニウム膜を形成した。
次いで、フォトマスクを用いるフォトリソグラフィによって、長さ１０μｍのゲート電極１４を形成した。また、ゲート電極１４の形成と同時に、基板１０の４隅に円形のアライメントマーク１２を形成した。
その上にゲート絶縁膜用組成物のＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）溶液をスピンコートし、１５０℃で６０分間ベークを行い、膜厚４００ｎｍのゲート絶縁膜１６を形成した。ゲート絶縁膜用組成物は、質量比１／１のポリビニルフェノール／メラミンを用い、ＰＧＭＥＡ溶液は溶液濃度を２質量％とした。
次いで、ゲート絶縁膜１６の上に、金を真空蒸着して、金属層３０を形成した。さらに、金属層３０の上に、フォトレジストを含む溶液をスピンコートによって塗布して、レジスト層３２を形成した。
基板１０に形成したアライメントマーク１２に対応するアライメントマーク３６を有するフォトマスク３４を用いて、レジスト層３２の露光を行った。
なお、露光に先立ち、フォトマスク３４のアライメントマーク３６を用いて、基板１０のアライメントマーク１２の位置ズレを検出した。さらに、露光前および露光中に、基板１０を３６℃に加熱した。
露光後、レジスト層３２を現像して不要なレジストを除去し、次いで、エッチングを行って、チャネル長５μｍ、チャネル幅１８０μｍのソース電極１８およびドレイン電極２０を形成した。
ソース電極１８およびドレイン電極２０、ならびにゲート絶縁膜１６の上に、厚さ１００ｎｍとなるように有機半導体層（TIPS-Pentacene）をスピンコートで形成した。その後、カッターで素子毎に有機半導体層を分離して、半導体層２４とした。
さらに、半導体層２４の上に、封止層形成用組成物（Cytop CTL-107MK、ＡＧＣ社製）をスピンコートして、１４０℃で２０分間ベークを行い、厚さ２μｍの封止層（最上層）を形成して、１６個の有機薄膜トランジスタを得た。
［実施例１６］
フォトマスク３４を用いるレジスト層３２の露光前および露光中における加熱に変えて、キャリア基板としてのガラス板を剥離し、支持体（ＰＥＮフィルム側）から加湿空気を、２分間、吹き付け、その後、フォトマスク３４を用いる露光を行い、その後、再度、キャリア基板としてのガラス板を貼着して、これ以降の工程を行った以外は、実施例１５と同様に、１６個の有機薄膜トランジスタを作製した。
［比較例１２］
フォトマスク３４を用いるレジスト層３２の露光前および露光中における加熱を行わない以外は、実施例１５と同様に、１６個の有機薄膜トランジスタを作製した。
このようにして作製した有機薄膜トランジスタの各電極と、半導体パラメータ・アナライザ（４１５５Ｃ、Agilent Technologies社製）に接続されたマニュアルプローバの各端子とを接続して、電界効果トランジスタ（ＦＥＴ）の評価を行なった。
その結果、実施例１５および実施例１６は、１６個の有機薄膜トランジスタが、全て、適正に作動した。
これに対し、比較例１２では、１６個の有機薄膜トランジスタの内、４個しか適正に作動しなかった。
また、有機半導体として、TIPS-Pentaceneに変えてＣ８−ＢＴＢＴを用い、かつ、封止層を形成しない以外には、実施例１５および１６、比較例１２と同様に１６個の有機薄膜トランジスタを作製し、同様の評価を行った。
その結果、フォトマスク３４を用いるレジスト層３２の露光に対応して、実施例１５と同様の温度制御を行った場合、および、実施例１６と同様の湿度制御を行った場合には、同様に、１６個の有機薄膜トランジスタが、全て、適正に作動した。
これに対し、比較例１２と同様に伸長制御処理を行わなかった場合には、同様に、１６個の有機薄膜トランジスタの内、４個しか適正に作動しなかった。
以上の結果より、本発明の効果は明らかである。
フィルムを基板とする薄膜トランジスタの製造に、好適に利用可能である。
１０，６０ 基板
１２，３６ アライメントマーク
１４ ゲート電極
１６ ゲート絶縁膜
１８ ソース電極
２０ ドレイン電極
２４ 半導体層
３０ 金属層
３２ レジスト層
３４ フォトマスク
４８ 製造装置
５０ 被処理材
５２ 処理済材
５４ マーク検出部
５６ 伸縮制御部
５６ａ 制御部
５６ｂ 温度調節手段
５８ パターン形成部

Claims (13)

  1. フィルムを基板とするトランジスタの製造において、
    ３つ以上のアライメントマークが形成された基板を用い、
    前記アライメントマークを検出して、前記アライメントマークの検出結果に応じて、前記基板の伸縮を制御する伸縮制御処理を、１回以上、行うことを特徴とするトランジスタの製造方法。
  2. 前記トランジスタの製造が、少なくとも、ゲート電極の形成工程、ゲート絶縁膜の形成工程、半導体層の形成工程、ならびに、ソース電極およびドレイン電極の形成工程を含み、
    前記ゲート電極の形成工程、ゲート絶縁膜の形成工程、半導体層の形成工程、ならびに、ソース電極およびドレイン電極の形成工程の少なくとも１つの工程の途中あるいは前に、前記伸縮制御処理を行う請求項１に記載のトランジスタの製造方法。
  3. 前記伸縮制御処理が、前記基板の温度制御および前記基板の湿度制御の少なくとも一方である請求項１または２に記載のトランジスタの製造方法。
  4. 前記アライメントマークの検出結果から、前記アイメントマークのズレの大きさを検出して、前記アイメントマークのズレの大きさと、前記基板の線膨張係数および吸湿膨張係数の少なくとも一方とから、前記基板の温度制御および前記基板の湿度制御の少なくとも一方を行う請求項３に記載のトランジスタの製造方法。
  5. 前記基板をキャリアに固定して前記トランジスタの製造を行うものであり、前記基板をキャリアに固定した状態で、前記基板の線膨張係数および吸湿膨張係数の少なくとも一方を知見しておき、前記知見した情報を用いて、前記基板の温度制御および前記基板の湿度制御の少なくとも一方を行う請求項４に記載のトランジスタの製造方法。
  6. 前記伸縮処理制御による基板の温度および湿度の少なくとも一方を保った状態で、印刷法もしくはフォトマスクを用いるパターン露光を行うことにより、トランジスタの製造におけるパターン形成を行う請求項３〜５のいずれか１項に記載のトランジスタの製造方法。
  7. 前記伸縮制御処理が湿度制御であり、前記基板に湿度を制御したガスを吹き付けることにより、前記伸縮制御処理を行う請求項３〜６のいずれか１項に記載のトランジスタの製造方法。
  8. 長尺な基板を長手方向に搬送しつつ、前記アライメントマークの検出を行い、前記アライメントマークの検出位置の下流において前記伸縮制御処理を行い、前記伸縮制御処理の下流においてトランジスタの製造におけるパターン形成を行う請求項１〜７のいずれか１項に記載のトランジスタの製造方法。
  9. 前記基板が、支持体にガスバリア膜を形成してなるガスバリアフィルムであって、
    前記ガスバリア膜が、有機層と無機層とを交互に１層以上積層してなるものである請求項１〜８のいずれか１項に記載のトランジスタの製造方法。
  10. 前記無機層が、窒化ケイ素膜である請求項９に記載のトランジスタの製造方法。
  11. 有機半導体層の形成工程を含む請求項１〜１０のいずれか１項に記載のトランジスタの製造方法。
  12. 最初に行う前記伸縮制御処理よりも前に、前記基板の熱処理を行う請求項１〜１１のいずれか１項に記載のトランジスタの製造方法。
  13. 前記アライメントマークの形成工程を含み、前記アライメントマークを、トランジスタの製造における最下層のパターンを行う際に形成する請求項１〜１２のいずれか１項に記載のトランジスタの製造方法。
JP2016506454A 2014-03-07 2015-02-27 トランジスタの製造方法 Expired - Fee Related JP6286024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014045244 2014-03-07
JP2014045244 2014-03-07
PCT/JP2015/055806 WO2015133391A1 (ja) 2014-03-07 2015-02-27 トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015133391A1 true JPWO2015133391A1 (ja) 2017-04-06
JP6286024B2 JP6286024B2 (ja) 2018-02-28

Family

ID=54055199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506454A Expired - Fee Related JP6286024B2 (ja) 2014-03-07 2015-02-27 トランジスタの製造方法

Country Status (3)

Country Link
US (1) US20160359114A1 (ja)
JP (1) JP6286024B2 (ja)
WO (1) WO2015133391A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
KR101824383B1 (ko) * 2016-03-10 2018-02-02 재단법인대구경북과학기술원 완충층의 표면에너지 제어를 이용한 유기반도체 박막의 표면거칠기 극대화에 기반한 고성능 센서
JP6666780B2 (ja) * 2016-04-11 2020-03-18 株式会社小森コーポレーション 電子デバイス製造装置
CN107255891B (zh) * 2017-08-08 2023-02-03 惠科股份有限公司 一种显示装置的制作方法
US10474027B2 (en) 2017-11-13 2019-11-12 Macronix International Co., Ltd. Method for forming an aligned mask
JP7158485B2 (ja) 2018-08-24 2022-10-21 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法
JP6575651B2 (ja) * 2018-08-31 2019-09-18 株式会社ニコン 基板処理装置の性能確認方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073733A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp トランジスタ基板及び有機エレクトロルミネッセンス表示装置
JP2010266687A (ja) * 2009-05-14 2010-11-25 Nikon Corp 露光方法、露光装置、及びデバイス製造方法
JP2011022584A (ja) * 2009-07-17 2011-02-03 Nikon Corp パターン形成装置及びパターン形成方法、並びにデバイス製造方法
JP2012203151A (ja) * 2011-03-24 2012-10-22 Hitachi High-Technologies Corp フィルム基板露光装置、及びフィルム基板露光方法
JP2012212722A (ja) * 2011-03-30 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1354638A3 (en) * 2002-04-15 2004-11-03 Fuji Photo Film Co., Ltd. Method and apparatus for manufacturing pattern members using webs on which coating films have been formed
JP4378950B2 (ja) * 2002-12-24 2009-12-09 セイコーエプソン株式会社 液滴吐出装置および電気光学装置の製造方法
TWI338323B (en) * 2003-02-17 2011-03-01 Nikon Corp Stage device, exposure device and manufacguring method of devices
TW200509205A (en) * 2003-05-23 2005-03-01 Nippon Kogaku Kk Exposure method and device-manufacturing method
JP4325622B2 (ja) * 2003-08-29 2009-09-02 株式会社ニコン 露光装置及びデバイス製造方法
WO2006006565A1 (ja) * 2004-07-12 2006-01-19 Nikon Corporation 露光装置及びデバイス製造方法
US8455283B2 (en) * 2009-03-13 2013-06-04 Konica Minolta Holdings, Inc. Organic electronic element and its manufacturing method
JP2010257957A (ja) * 2009-04-01 2010-11-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置
US8379186B2 (en) * 2009-07-17 2013-02-19 Nikon Corporation Pattern formation apparatus, pattern formation method, and device manufacturing method
US8235695B2 (en) * 2009-07-17 2012-08-07 Nikon Corporation Pattern forming device, pattern forming method, and device manufacturing method
CN102835190B (zh) * 2010-04-14 2016-01-20 夏普株式会社 荧光体基板及其制造方法和显示装置
US9117977B2 (en) * 2010-12-27 2015-08-25 Sharp Kabushiki Kaisha Light emitting device, display apparatus, and illuminating apparatus
JP2014224836A (ja) * 2011-09-16 2014-12-04 シャープ株式会社 発光デバイス、表示装置、照明装置および発電装置
US9360772B2 (en) * 2011-12-29 2016-06-07 Nikon Corporation Carrier method, exposure method, carrier system and exposure apparatus, and device manufacturing method
CN113035768A (zh) * 2012-11-30 2021-06-25 株式会社尼康 搬送系统
JP6400919B2 (ja) * 2013-03-07 2018-10-03 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
EP3492244A1 (en) * 2016-06-29 2019-06-05 VELO3D, Inc. Three-dimensional printing system and method for three-dimensional printing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073733A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp トランジスタ基板及び有機エレクトロルミネッセンス表示装置
JP2010266687A (ja) * 2009-05-14 2010-11-25 Nikon Corp 露光方法、露光装置、及びデバイス製造方法
JP2011022584A (ja) * 2009-07-17 2011-02-03 Nikon Corp パターン形成装置及びパターン形成方法、並びにデバイス製造方法
JP2012203151A (ja) * 2011-03-24 2012-10-22 Hitachi High-Technologies Corp フィルム基板露光装置、及びフィルム基板露光方法
JP2012212722A (ja) * 2011-03-30 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム

Also Published As

Publication number Publication date
WO2015133391A1 (ja) 2015-09-11
JP6286024B2 (ja) 2018-02-28
US20160359114A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6286024B2 (ja) トランジスタの製造方法
US8735871B2 (en) Organic thin film transistors
EP2122706B1 (en) Method of forming organic thin film transistors
US7928429B2 (en) Organic TFT, method of manufacturing the same and flat panel display device having the same
US20040222415A1 (en) Organic device including semiconducting layer aligned according to microgrooves of photoresist layer
KR100670255B1 (ko) 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
Huang et al. Scalable processing of low voltage organic field effect transistors with a facile soft-contact coating approach
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US9887373B2 (en) Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
US10549311B2 (en) Manufacturing device of organic semiconductor film
US10468597B2 (en) Method of manufacturing organic semiconductor film
KR20140043649A (ko) 유기 반도체 박막의 제조 방법
KR101172187B1 (ko) 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
US7960207B2 (en) Organic thin film transistor and method of fabricating the same
US20160225994A1 (en) Organic thin film transistor and method for manufacturing the same
Ismail Photolithographically patterned N-channel organic thin film transistors using sensitized polyvinyl alcohol
US20190173013A1 (en) Method of producing film
Wang et al. High-performance polymer top-contact thin-film transistor with orthogonal photolithographic process
KR20150052763A (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
US9484542B2 (en) Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel
JP2008300419A (ja) 有機薄膜トランジスタ
US20170155067A1 (en) Method of manufacturing semiconductor device and semiconductor device
Kim et al. Investigation of Solvent Effect on the Electrical Properties of Triisopropylsilylethynyl (TIPS) Pentacene Organic Thin-film Transistors
JP2008294061A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180202

R150 Certificate of patent or registration of utility model

Ref document number: 6286024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees