JPWO2015128976A1 - データ記憶装置 - Google Patents

データ記憶装置 Download PDF

Info

Publication number
JPWO2015128976A1
JPWO2015128976A1 JP2016504921A JP2016504921A JPWO2015128976A1 JP WO2015128976 A1 JPWO2015128976 A1 JP WO2015128976A1 JP 2016504921 A JP2016504921 A JP 2016504921A JP 2016504921 A JP2016504921 A JP 2016504921A JP WO2015128976 A1 JPWO2015128976 A1 JP WO2015128976A1
Authority
JP
Japan
Prior art keywords
memory module
management unit
volatile memory
storage destination
destination management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016504921A
Other languages
English (en)
Other versions
JP6141511B2 (ja
Inventor
良太 辻尾
良太 辻尾
加藤　哲朗
哲朗 加藤
靖則 伊戸
靖則 伊戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015128976A1 publication Critical patent/JPWO2015128976A1/ja
Application granted granted Critical
Publication of JP6141511B2 publication Critical patent/JP6141511B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G06F11/1428—Reconfiguring to eliminate the error with loss of hardware functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/742—Route cache; Operation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/285—Redundant cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device

Abstract

メモリシステム（１００）は、データを分散して一時記憶する複数の揮発性メモリモジュール（１１）と、各揮発性メモリモジュール（１１）に設けられたＶ保存先管理部（１３）と、各揮発性メモリモジュール（１１）に記憶されたデータを分散して記憶する複数の不揮発性メモリモジュール（１２）と、各不揮発性メモリモジュール（１２）に設けられたＮＶ保存先管理部（１４）とを備える。各Ｖ保存先管理部（１３）と各ＮＶ保存先管理部（１４）とが通信して、揮発性メモリモジュール（１１）毎に、送信先の不揮発性メモリモジュール（１２）を決定し、決定した送信先の不揮発性メモリモジュール（１２）へデータが送信され、送信先の不揮発性メモリモジュール（１２）にデータが記憶される。

Description

この発明は、キャッシュメモリを備えるデータ記憶装置に関する。
複数の不揮発性メモリモジュールを用いるメモリシステムの書込み速度を向上させるために、メモリシステムに揮発性メモリモジュール（キャッシュメモリの一例）が導入されている。揮発性メモリモジュールは、複数の不揮発性メモリモジュールにデータを並列に書き込むために、データを一時的に格納する。
揮発性メモリモジュール及び不揮発性メモリモジュールに故障が発生すると、メモリシステムへの書込み速度が低下してしまうことやシステムが停止してしまうことがある。
特許文献１に記載されたメモリシステムでは、複数の揮発性メモリモジュールと複数の不揮発性メモリモジュールとを相互結合網により多対多に接続し、同一の不揮発性メモリモジュールを共有する揮発性メモリモジュールでデータを冗長化している。これにより、メモリモジュールの故障時にもライトアクセスの応答速度と信頼性を維持している。
特許文献２に記載されたメモリシステムでは、多対多に接続されたメモリモジュール間の経路を任意に決定するため、ピアツーピア通信により経路を決定している。
特開２００５−４３９３０号公報 特表２０１３−５３２３３９号公報
メモリモジュールの接続を多対多とした場合、不揮発性メモリモジュールへデータを書き込む際に、揮発性メモリモジュールと不揮発性メモリモジュールとの間のデータ転送の経路を決定する必要がある。経路を決定するためには、データ保存先等の情報を一元に管理し制御する機構とクロスバースイッチ回路とが必要となる。
しかし、データ保存先等の情報を一元に管理・制御する機構、又は、クロスバースイッチ回路が故障した場合、メモリシステム全体が動作しなくなってしまう。
この発明は、データ保存先等の情報を一元に管理・制御する機構とクロスバースイッチ回路とを用いることなく、メモリモジュールの接続を多対多とすることを目的とする。
この発明に係るデータ記憶装置は、
データを一時記憶する複数の第１メモリモジュールと、
各第１メモリモジュールに設けられた第１保存先管理部と、
各第１メモリモジュールに記憶されたデータを記憶する複数の第２メモリモジュールと、
各第２メモリモジュールに設けられた第２保存先管理部と
を備え、
前記各第１メモリモジュールに設けられた前記第１保存先管理部と、前記各第２メモリモジュールに設けられた前記第２保存先管理部とが通信して、データを記憶した第１メモリモジュール毎に、データの送信先の第２メモリモジュールを決定し、
前記各第１メモリモジュールが、決定した送信先の第２メモリモジュールへデータを送信する
ことを特徴とする。
この発明に係るデータ記憶装置は、各メモリモジュールに設けられた保存先管理部によって経路決定が行われる。そのため、データ保存先等の情報を一元に管理・制御する機構とクロスバースイッチ回路とを用いる必要がない。
実施の形態１に係るメモリシステム１０の構成図。 不揮発性メモリ管理テーブル１３４６を示す図。 揮発性メモリ管理テーブル１４４６を示す図。 メモリシステム１０の動作を示すフローチャート。 不揮発性メモリモジュール１２の故障情報の収集処理の説明図。 揮発性メモリモジュール１１の故障情報の収集処理の説明図。 ＨＥＬＬＯパケットの構成図。 ＨＥＬＬＯ応答パケットの構成図。 データ転送経路の決定処理の説明図。 接続要求パケットの構成図。 接続応答パケットの構成図。 不揮発性メモリ管理テーブル１３４６と、揮発性メモリ管理テーブル１４４６と、接続要求パケットと、接続応答パケットとの関係を示す図。 揮発性メモリモジュール１１の構成図。 不揮発性メモリモジュール１２の構成図。 Ｖ保存先管理部１３の構成図。 ＮＶ保存先管理部１４の構成図。
実施の形態１．
図１は、実施の形態１に係るメモリシステム１０（データ記憶装置）の構成図である。
メモリシステム１０は、複数の揮発性メモリモジュール１１（第１メモリモジュール）と、複数の不揮発性メモリモジュール１２（第２メモリモジュール）とを備える。各揮発性メモリモジュール１１は、Ｖ保存先管理部１３（第１保存先管理部）を備える。各不揮発性メモリモジュール１２は、ＮＶ保存先管理部１４（第２保存先管理部）を備える。
各揮発性メモリモジュール１１は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）モジュールであり、各不揮発性メモリモジュール１２は、例えば、フラッシュメモリモジュールである。
各揮発性メモリモジュール１１は、外部入力バス１５が接続されている。各揮発性メモリモジュール１１は、外部入力バス１５を介して入力されたデータを、分散して一時記憶する。
各揮発性メモリモジュール１１と各不揮発性メモリモジュール１２とは、メモリモジュール間バス１６で接続されている。各揮発性メモリモジュール１１及び各不揮発性メモリモジュール１２のポート数には限りがあるため、全ての揮発性メモリモジュール１１と全ての不揮発性メモリモジュール１２とが接続されているわけではない。
各不揮発性メモリモジュール１２は、外部出力バス１７が接続されている。各不揮発性メモリモジュール１２は、メモリモジュール間バス１６を介して揮発性メモリモジュール１１から送信されたデータを記憶する。各不揮発性メモリモジュール１２は、外部出力バス１７を介して、記憶したデータを出力する。
Ｖ保存先管理部１３は、不揮発性メモリ管理テーブル１３４６を有しており、ＮＶ保存先管理部１４は、揮発性メモリ管理テーブル１４４６を有している。Ｖ保存先管理部１３及びＮＶ保存先管理部１４は、互いに通信して、不揮発性メモリ管理テーブル１３４６及び揮発性メモリ管理テーブル１４４６を更新して、データ転送経路を決定する。各揮発性メモリモジュール１１は、決定されたデータ転送経路が示す不揮発性メモリモジュール１２へ、一時記憶したデータを送信する。
なお、揮発性メモリモジュール１１又は不揮発性メモリモジュール１２の故障により、メモリシステム１０の性能（データの書込み速度）が低下する恐れがある。性能が低下することを避けるために、メモリシステム１０は、揮発性メモリモジュール１１及び不揮発性メモリモジュール１２を冗長に備えている。つまり、複数の揮発性メモリモジュール１１のうちの一部、及び、複数の不揮発性メモリモジュール１２のうちの一部は、バックアップ用に待機状態になっている。
図２は、不揮発性メモリ管理テーブル１３４６を示す図である。
不揮発性メモリ管理テーブル１３４６は、不揮発性メモリモジュール番号、故障情報、接続要求を有している。
不揮発性メモリモジュール番号は、不揮発性メモリモジュール１２の識別子である。図１では、不揮発性メモリモジュール１２は、１番〜ｎ番までのｎ個あり、この番号が不揮発性メモリモジュール番号である。故障情報は、不揮発性メモリモジュール１２が故障しているか否かを示す情報である。接続要求は、不揮発性メモリモジュール１２へ接続要求を出したか否かを示す情報である。
図３は、揮発性メモリ管理テーブル１４４６を示す図である。
揮発性メモリ管理テーブル１４４６は、揮発性メモリモジュール番号、故障情報、パス数、使用権付与を有している。
揮発性メモリモジュール番号は、揮発性メモリモジュール１１の識別子である。図１では、揮発性メモリモジュール１１は、１番〜ｍ番までのｍ個あり、この番号が揮発性メモリモジュール番号である。故障情報は、揮発性メモリモジュール１１が故障しているか否かを示す情報である。パス数は、揮発性メモリモジュール１１に接続されている、故障していない不揮発性メモリモジュール１２の数である。使用権付与は、接続要求に対して許可しているか否かを示す情報である。
図４は、メモリシステム１０の動作を示すフローチャートである。
（Ｓ１：データ入力処理）
メモリシステム１０へデータが入力される。すると、外部入力バス１５を介して各揮発性メモリモジュール１１へデータが入力され、各揮発性メモリモジュール１１にデータが分散して記憶される。
（Ｓ２：第１生存確認処理）
各揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリモジュール１２の故障情報を収集する。
図５は、不揮発性メモリモジュール１２の故障情報の収集処理の説明図である。
揮発性メモリモジュール１１のＶ保存先管理部１３は、接続されている全ての不揮発性メモリモジュール１２のＮＶ保存先管理部１４に対してＨＥＬＬＯパケット（生存確認メッセージ）を送信する（１）。ＨＥＬＬＯパケットを受信した不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、揮発性メモリモジュール１１のＶ保存先管理部１３に対してＨＥＬＬＯ応答パケットを送信する（２）。
揮発性メモリモジュール１１のＶ保存先管理部１３は、送信したＨＥＬＬＯパケットに対してＨＥＬＬＯ応答パケットの送信があった不揮発性メモリモジュール１２は動作している（故障していない）として扱う。一方、揮発性メモリモジュール１１のＶ保存先管理部１３は、所定時間内に送信がなかった不揮発性メモリモジュール１２は動作していない（故障している）として扱う。そして、揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリ管理テーブル１３４６の故障情報を更新する。
（Ｓ３：第２生存確認処理）
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、揮発性メモリモジュール１１の故障情報を収集する。
図６は、揮発性メモリモジュール１１の故障情報の収集処理の説明図である。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、接続されている全ての揮発性メモリモジュール１１のＶ保存先管理部１３に対してＨＥＬＬＯパケットを送信する（１）。ＨＥＬＬＯパケットを受信した揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリモジュール１２のＮＶ保存先管理部１４に対してＨＥＬＬＯ応答パケットを送信する（２）。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、送信したＨＥＬＬＯパケットに対してＨＥＬＬＯ応答パケットの送信があった揮発性メモリモジュール１１は動作している（故障していない）として扱う。一方、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、所定時間内に送信がなかった揮発性メモリモジュール１１は動作していない（故障している）として扱う。そして、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、揮発性メモリ管理テーブル１４４６の故障情報を更新する。
図７は、ＨＥＬＬＯパケットの構成図である。
ＨＥＬＬＯパケットは、送信先のメモリモジュール番号、送信元のメモリモジュール番号を有している。
揮発性メモリモジュール１１のＶ保存先管理部１３がＨＥＬＬＯパケットを送信する場合には、送信先のメモリモジュール番号は送信先の不揮発性メモリモジュール１２の不揮発性メモリモジュール番号となり、送信元のメモリモジュール番号は送信元の揮発性メモリモジュール１１の揮発性メモリモジュール番号となる。一方、不揮発性メモリモジュール１２のＮＶ保存先管理部１４がＨＥＬＬＯパケットを送信する場合には、送信先のメモリモジュール番号は送信先の揮発性メモリモジュール１１の揮発性メモリモジュール番号となり、送信元のメモリモジュール番号は送信元の不揮発性メモリモジュール１２の不揮発性メモリモジュール番号となる。
図８は、ＨＥＬＬＯ応答パケットの構成図である。
ＨＥＬＬＯ応答パケットは、送信先のメモリモジュール番号、送信元のメモリモジュール番号を有している。
ＨＥＬＬＯ応答パケットの送信先のメモリモジュール番号及び送信元のメモリモジュール番号は、ＨＥＬＬＯパケットの場合と同じであるため説明を省略する。
Ｓ２の第１生存確認処理とＳ３の第２生存確認処理とをまとめて、生存確認処理と呼ぶ。
生存確認処理では、待機状態になっている揮発性メモリモジュール１１のＶ保存先管理部１３と、待機状態になっている不揮発性メモリモジュール１２のＮＶ保存先管理部１４とは、ＨＥＬＬＯパケット及びＨＥＬＬＯ応答パケットの送信を行わない。
生存確認処理で、不揮発性メモリモジュール１２の故障が検出された場合は、揮発性メモリモジュール１１のＶ保存先管理部１３は、ＷＡＫＥＵＰパケットを待機状態になっている不揮発性メモリモジュール１２へ送信する。待機状態になっている不揮発性メモリモジュール１２は、ＷＡＫＥＵＰパケットを受信すると、稼働状態になり、ＨＥＬＬＯパケット及びＨＥＬＬＯ応答パケットを送信するようになる。
同様に、生存確認処理で、揮発性メモリモジュール１１の故障が検出された場合は、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、ＷＡＫＥＵＰパケットを待機状態になっている揮発性メモリモジュール１１へ送信する。待機状態になっている揮発性メモリモジュール１１は、ＷＡＫＥＵＰパケットを受信すると、稼働状態になり、ＨＥＬＬＯパケット及びＨＥＬＬＯ応答パケットを送信するようになる。
（Ｓ４：経路決定処理）
揮発性メモリモジュール１１のＶ保存先管理部１３と、不揮発性メモリモジュール１２のＮＶ保存先管理部１４とは、不揮発性メモリ管理テーブル１３４６の故障情報と、揮発性メモリ管理テーブル１４４６の故障情報及びパス数とを用いて、データ転送経路を決定する。
図９は、データ転送経路の決定処理の説明図である。
揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリ管理テーブル１３４６の故障情報が故障していないことを示す不揮発性メモリモジュール１２に対して順に接続要求パケット（接続要求メッセージ）を送信する。例えば、揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリモジュール番号の昇順に接続要求パケットを送信する。
この際、揮発性メモリモジュール１１のＶ保存先管理部１３は、不揮発性メモリ管理テーブル１３４６の故障情報が故障していないことを示す不揮発性メモリモジュール１２の数をパス数としてカウントする。そして、揮発性メモリモジュール１１のＶ保存先管理部１３は、パス数を接続要求パケットに含めて送信する。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、接続要求パケットに対して許可又は拒否を示す接続応答パケットを送信する。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、受信した接続要求パケットのうち、パス数が最も少ない接続要求パケットに対して、許可を示す接続応答パケット（接続了承メッセージ）を送信し、その他の接続要求パケットに対して、拒否を示す接続応答パケットを送信する。
なお、最も少ないパス数を持つ接続要求パケットが同率で存在する場合がある。この場合、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、送信元の揮発性メモリモジュール１１の揮発性メモリモジュール番号が最も小さい接続要求パケットに対して、許可を示す接続応答パケットを送信する。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、受信した接続要求パケットに含まれるパス数により、揮発性メモリ管理テーブル１４４６のパス数を更新する。また、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、送信した接続応答パケットに応じて、揮発性メモリ管理テーブル１４４６の使用権付与を更新する。
揮発性メモリモジュール１１のＶ保存先管理部１３は、許可を示す接続応答パケットを受信した場合、接続要求パケットの送信を一旦中止する。一方、揮発性メモリモジュール１１のＶ保存先管理部１３は、拒否を示す接続応答パケットを受信した場合、次の不揮発性メモリモジュール１２に対して、接続要求パケットを送信する。
揮発性メモリモジュール１１のＶ保存先管理部１３は、接続応答パケットを受信した場合、接続応答パケットの送信元の不揮発性メモリモジュール１２について、不揮発性メモリ管理テーブル１３４６の接続要求を済に更新する。
不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、既に許可を示す接続応答パケットを送信している場合に、パス数がより少ない接続要求パケットを受信した場合には、既に許可を示す接続応答パケットを送信した揮発性メモリモジュール１１に対して、拒否を示す接続応答パケット（接続撤回メッセージ）を送信する。そして、不揮発性メモリモジュール１２のＮＶ保存先管理部１４は、パス数がより少ない接続要求パケットに対して、許可を示す接続応答パケットを送信する。
この場合、拒否を示す接続応答パケットを受信した揮発性メモリモジュール１１のＶ保存先管理部１３は、一旦中止していた接続要求パケットの送信を再開する。
図１０は、接続要求パケットの構成図である。
接続要求パケットは、送信先の不揮発性メモリモジュール番号、送信元の揮発性メモリモジュール番号、揮発性メモリモジュールのパス数を有している。
送信先の不揮発性メモリモジュール番号は、送信先の不揮発性メモリモジュール１２の不揮発性メモリモジュール番号である。送信元の揮発性メモリモジュール番号は、送信元の揮発性メモリモジュール１１の揮発性メモリモジュール番号である。揮発性メモリモジュールのパス数は、送信元の揮発性メモリモジュール１１のパス数である。
図１１は、接続応答パケットの構成図である。
接続応答パケットは、送信先の揮発性メモリモジュール番号、送信元の不揮発性メモリモジュール番号、接続可否を有している。
送信先の揮発性メモリモジュール番号は、送信先の揮発性メモリモジュール１１の揮発性メモリモジュール番号である。送信元の不揮発性メモリモジュール番号は、送信元の不揮発性メモリモジュール１２の不揮発性メモリモジュール番号である。接続可否は、許可又は拒否を示す情報である。
図１２は、不揮発性メモリ管理テーブル１３４６と、揮発性メモリ管理テーブル１４４６と、接続要求パケットと、接続応答パケットとの関係を示す図である。
不揮発性メモリ管理テーブル１３４６の故障情報が動作となっており、かつ、接続要求が未となっている不揮発性メモリモジュール１２が接続要求パケットの送信先として選択される。接続要求パケットの揮発性メモリモジュールのパス数は、不揮発性メモリ管理テーブル１３４６の故障情報が動作となっている不揮発性メモリモジュール１２の数である。
揮発性メモリ管理テーブル１４４６のパス数は、接続要求パケットの揮発性メモリモジュールのパス数が設定される。設定されたパス数に基づき、使用権付与を有（許可）にするか、無（拒否）にするかが決定される。決定された使用権付与が、接続応答パケットの接続可否に反映される。
そして、接続応答パケットの送信元の不揮発性メモリモジュール１２について、不揮発性メモリ管理テーブル１３４６の接続要求が済に更新される。
（Ｓ５：データ転送処理）
各揮発性メモリモジュール１１のＶ保存先管理部１３は、Ｓ４で受信した許可を示す接続応答パケットの送信元の不揮発性メモリモジュール１２に対して、Ｓ１で一時記憶したデータを転送する。ここで、各揮発性メモリモジュール１１は、並列にデータを転送することが可能である。
図１３は、揮発性メモリモジュール１１の構成図である。
揮発性メモリモジュール１１は、Ｖ保存先管理部１３と、１つ又は複数の揮発性メモリチップ１１１とを備える。Ｖ保存先管理部１３と各揮発性メモリチップ１１１とは、揮発性メモリ用バス１１２で接続されている。
外部入力バス１５を介して入力されたデータは、Ｖ保存先管理部１３へ送信され、揮発性メモリ用バス１１２を介して揮発性メモリチップ１１１へ送信されて、一時記憶される。Ｖ保存先管理部１３へデータが送信されると、Ｖ保存先管理部１３は、上述した生存確認処理及び経路決定処理を順に実行して、送信先の不揮発性メモリモジュール１２を決定する。Ｖ保存先管理部１３は、揮発性メモリチップ１１１に一時記憶したデータを読み出して、メモリモジュール間バス１６を介して、決定した不揮発性メモリモジュール１２へ送信する。
図１４は、不揮発性メモリモジュール１２の構成図である。
不揮発性メモリモジュール１２は、ＮＶ保存先管理部１４と、１つ又は複数の不揮発性メモリチップ１２１とを備える。ＮＶ保存先管理部１４と各不揮発性メモリチップ１２１とは、不揮発性メモリ用バス１２２で接続されている。
メモリモジュール間バス１６を介してＨＥＬＬＯパケットが送信されると、ＮＶ保存先管理部１４は、上述した生存確認処理及び経路決定処理を順に実行して、送信元の揮発性メモリモジュール１１を１つだけ決定する。決定した揮発性メモリモジュール１１から送信されたデータは、ＮＶ保存先管理部１４へ送信され、不揮発性メモリ用バス１２２を介して不揮発性メモリチップ１２１へ送信されて、記憶される。ＮＶ保存先管理部１４は、要求に応じて、不揮発性メモリチップ１２１に記憶したデータを読み出して、外部出力バス１７を介して、データを出力する。
図１５は、Ｖ保存先管理部１３の構成図である。
Ｖ保存先管理部１３は、入力Ｉ／Ｆ１３１と、通信Ｉ／Ｆ１３２と、揮発性メモリＩ／Ｆ１３３と、経路決定部１３４とを備える。
入力Ｉ／Ｆ１３１は、外部入力バス１５から入力されるデータを受け取るためのインターフェースである。通信Ｉ／Ｆ１３２は、メモリモジュール間バス１６を介してＮＶ保存先管理部１４と通信を行うためのインターフェースである。揮発性メモリＩ／Ｆ１３３は、揮発性メモリチップ１１１とデータを送受信するためのインターフェースである。経路決定部１３４は、上述した生存確認処理及び経路決定処理を実行するための機能である。
経路決定部１３４は、冗長メモリ起動部１３４１と、生存確認パケット送信部１３４２と、生存確認パケット受信部１３４３と、接続要求部１３４４と、接続許可確認部１３４５と、不揮発性メモリ管理テーブル１３４６と、タイムアウト用カウンタ１３４７とを備える。
冗長メモリ起動部１３４１は、不揮発性メモリモジュール１２に故障が発生した場合に、待機状態の不揮発性メモリモジュール１２を起動させる機能である。生存確認パケット送信部１３４２と、生存確認パケット受信部１３４３と、タイムアウト用カウンタ１３４７とは、生存確認処理を実行するための機能である。接続要求部１３４４と、接続許可確認部１３４５と、不揮発性メモリ管理テーブル１３４６とは、経路決定処理を実行するための機能である。
外部入力バス１５からデータが入力されると、入力Ｉ／Ｆ１３１は、生存確認処理開始信号を生存確認パケット送信部１３４２へ送信する。同時に入力Ｉ／Ｆ１３１は、データを揮発性メモリＩ／Ｆ１３３へ送信する。揮発性メモリＩ／Ｆ１３３は、入力Ｉ／Ｆ１３１からデータが送信された場合、揮発性メモリチップ１１１に送信されたデータをライトする。
生存確認パケット送信部１３４２は、入力Ｉ／Ｆ１３１から生存確認処理開始信号を受信すると、ＨＥＬＬＯパケット送信信号を通信Ｉ／Ｆ１３２へ送信する。生存確認パケット送信部１３４２は、同時にカウント開始信号をタイムアウト用カウンタ１３４７へ送信する。通信Ｉ／Ｆ１３２は、ＨＥＬＬＯパケット送信信号を受信すると、接続されている全ての不揮発性メモリモジュール１２へＨＥＬＬＯパケットを送信する。
タイムアウト用カウンタ１３４７は、カウント開始信号を受信すると、カウントを開始する。タイムアウト用カウンタ１３４７は、接続されている不揮発性メモリモジュール１２と同じ数だけカウンタを有しており、接続されている不揮発性メモリモジュール１２毎に時間をカウントすることが可能である。
通信Ｉ／Ｆ１３２は、不揮発性メモリモジュール１２からＨＥＬＬＯ応答パケットを受信すると、生存確認信号を生存確認パケット受信部１３４３へ送信する。生存確認パケット受信部１３４３は、通信Ｉ／Ｆ１３２から生存確認信号を受信すると、カウント停止信号をタイムアウト用カウンタ１３４７へ送信する。タイムアウト用カウンタ１３４７は、生存確認パケット受信部１３４３から、カウント停止信号を受信すると、対応するカウンタを停止する。タイムアウト用カウンタ１３４７は、同時に、不揮発性メモリ管理テーブル１３４６における、カウント停止信号に対応する不揮発性メモリモジュール１２の故障情報を動作に更新する。
タイムアウト用カウンタ１３４７は、カウントしている値が予め決められた値を超えると、タイムアウトとする。タイムアウト用カウンタ１３４７は、タイムアウトが発生した場合、不揮発性メモリ管理テーブル１３４６における、タイムアウトした不揮発性メモリモジュール１２の故障情報を故障に更新する。また、タイムアウト用カウンタ１３４７は、タイムアウトが発生した場合、冗長メモリ起動部１３４１に冗長メモリ起動信号を送信する。
冗長メモリ起動部１３４１は、冗長メモリ起動信号を受信すると、ＷＡＫＥＵＰパケット送信信号を通信Ｉ／Ｆ１３２へ送信する。通信Ｉ／Ｆ１３２は、ＷＡＫＥＵＰパケット送信信号を受信すると、待機状態になっている不揮発性メモリモジュール１２へＷＡＫＥＵＰパケットを送信する。
タイムアウト用カウンタ１３４７は、全てのカウンタが停止すると、接続要求部１３４４に対して、生存確認処理完了信号を送信する。
メモリモジュール間バス１６からＨＥＬＬＯパケットが入力されると、通信Ｉ／Ｆ１３２は、ＨＥＬＬＯパケット受信信号を生存確認パケット受信部１３４３へ送信する。生存確認パケット受信部１３４３は、通信Ｉ／Ｆ１３２からＨＥＬＬＯパケット受信信号を受信すると、ＨＥＬＬＯ応答パケット生成信号を生存確認パケット送信部１３４２へ送信する。
生存確認パケット送信部１３４２は、生存確認パケット受信部１３４３からＨＥＬＬＯ応答パケット生成信号を受信すると、ＨＥＬＬＯ応答パケット送信信号を通信Ｉ／Ｆ１３２へ送信する。通信Ｉ／Ｆ１３２は、ＨＥＬＬＯ応答パケット送信信号を受信すると、接続されている全ての不揮発性メモリモジュール１２へＨＥＬＬＯ応答パケットを送信する。
接続要求部１３４４は、タイムアウト用カウンタ１３４７から、生存確認処理完了信号を受信すると、不揮発性メモリ管理テーブル１３４６の接続要求を全て未に更新する。
接続要求部１３４４は、不揮発性メモリ管理テーブル１３４６から、故障情報が動作になっており、かつ、接続要求が未であり、かつ、不揮発性メモリモジュール番号の値が最も小さい不揮発性メモリモジュール１２を送信先とする接続要求パケット送信信号を通信Ｉ／Ｆ１３２へ送信する。通信Ｉ／Ｆ１３２は、接続要求部１３４４から接続要求パケット送信信号を受信すると、送信先の不揮発性メモリモジュール１２へ接続要求パケットを送信する。
通信Ｉ／Ｆ１３２は、メモリモジュール間バス１６から接続応答パケットを受信すると、接続応答信号を接続許可確認部１３４５へ送信する。接続許可確認部１３４５は、通信Ｉ／Ｆ１３２から接続応答信号を受信すると、信号の内容に応じた動作を行う。接続許可確認部１３４５は、接続が許可された場合は、書込み有効信号を揮発性メモリＩ／Ｆ１３３へ送信する。接続許可確認部１３４５は、接続が拒否された場合は、再要求信号を接続要求部１３４４へ送信する。また、接続許可確認部１３４５は、接続が拒否された場合は、不揮発性メモリ管理テーブル１３４６における対応する不揮発性メモリモジュール１２の接続要求を済に更新する。
接続要求部１３４４は、再要求信号を受信すると、不揮発性メモリ管理テーブル１３４６から、故障情報が動作になっており、かつ、接続要求が未であり、かつ、不揮発性メモリモジュール番号の値が最も小さい不揮発性メモリモジュール１２へ接続要求を生成する。
揮発性メモリＩ／Ｆ１３３は、接続許可確認部１３４５から書込み有効信号を受信している間、揮発性メモリチップ１１１からデータをリードし、データを通信Ｉ／Ｆ１３２へ送信する。通信Ｉ／Ｆ１３２は、揮発性メモリＩ／Ｆ２１１からデータを受け取ると、メモリモジュール間バス１６を介して不揮発性メモリモジュール１２へデータを送信する。
図１６は、ＮＶ保存先管理部１４の構成図である。
ＮＶ保存先管理部１４は、出力Ｉ／Ｆ１４１と、通信Ｉ／Ｆ１４２と、不揮発性メモリＩ／Ｆ１４３と、経路決定部１４４と、書込みデータ転送部１４５とを備える。
出力Ｉ／Ｆ１４１は、外部出力バス１７からデータを出力するためのインターフェースである。通信Ｉ／Ｆ１４２は、メモリモジュール間バス１６を介してＶ保存先管理部１３と通信を行うためのインターフェースである。不揮発性メモリＩ／Ｆ１４３は、不揮発性メモリチップ１２１とデータを送受信するためのインターフェースである。経路決定部１４４は、上述した生存確認処理及び経路決定処理を実行するための機能である。書込みデータ転送部１４５は、揮発性メモリモジュール１１から送信されたデータの不揮発性メモリチップ１２１への書込みを制御するための機能である。
経路決定部１４４は、冗長メモリ起動部１４４１と、生存確認パケット送信部１４４２と、生存確認パケット受信部１４４３と、接続要求応答部１４４４と、接続許可判断部１４４５と、揮発性メモリ管理テーブル１４４６と、タイムアウト用カウンタ１４４７とを備える。
冗長メモリ起動部１４４１は、揮発性メモリモジュール１１に故障が発生した場合に、待機状態の揮発性メモリモジュール１１を起動させる機能である。生存確認パケット送信部１４４２と、生存確認パケット受信部１４４３と、タイムアウト用カウンタ１４４７とは、生存確認処理を実行するための機能である。接続要求応答部１４４４と、接続許可判断部１４４５と、揮発性メモリ管理テーブル１４４６とは、経路決定処理を実行するための機能である。
メモリモジュール間バス１６からＨＥＬＬＯパケットが入力されると、通信Ｉ／Ｆ１４２は、ＨＥＬＬＯパケット受信信号を生存確認パケット受信部１４４３へ送信する。生存確認パケット受信部１４４３は、通信Ｉ／Ｆ１４２からＨＥＬＬＯパケット受信信号を受信すると、ＨＥＬＬＯ応答パケット生成信号と生存確認処理開始信号とを生存確認パケット送信部１４４２へ送信する。
生存確認パケット送信部１４４２は、生存確認パケット受信部１４４３からＨＥＬＬＯ応答パケット生成信号を受信すると、ＨＥＬＬＯ応答パケット送信信号を通信Ｉ／Ｆ１４２へ送信する。通信Ｉ／Ｆ１４２は、ＨＥＬＬＯ応答パケット送信信号を受信すると、接続されている全ての揮発性メモリモジュール１１へＨＥＬＬＯ応答パケットを送信する。
また、生存確認パケット送信部１４４２は、生存確認パケット受信部１４４３から、生存確認処理開始信号を受信すると、ＨＥＬＬＯパケット送信信号を通信Ｉ／Ｆ１４２へ送信する。生存確認パケット送信部１４４２は、同時にカウント開始信号をタイムアウト用カウンタ１４４７へ送信する。通信Ｉ／Ｆ１４２は、ＨＥＬＬＯパケット送信信号を受信すると、接続されている全ての揮発性メモリモジュール１１へＨＥＬＬＯパケットを送信する。
タイムアウト用カウンタ１４４７は、カウント開始信号を受信すると、カウントを開始する。タイムアウト用カウンタ１４４７は、接続されている揮発性メモリモジュール１１と同じ数だけカウンタを有しており、接続されている揮発性メモリモジュール１１毎に時間をカウントすることが可能である。
通信Ｉ／Ｆ１４２は、揮発性メモリモジュール１１からＨＥＬＬＯ応答パケットを受信すると、生存確認信号を生存確認パケット受信部１４４３へ送信する。生存確認パケット受信部１４４３は、通信Ｉ／Ｆ１４２から生存確認信号を受信すると、カウント停止信号をタイムアウト用カウンタ１４４７へ送信する。タイムアウト用カウンタ１４４７は、生存確認パケット受信部１４４３から、カウント停止信号を受信すると、対応するカウンタを停止する。タイムアウト用カウンタ１４４７は、同時に、揮発性メモリ管理テーブル１４４６における、カウント停止信号に対応する揮発性メモリモジュール１１の故障情報を動作に更新する。
タイムアウト用カウンタ１４４７は、カウントしている値が予め決められた値を超えると、タイムアウトとする。タイムアウト用カウンタ１４４７は、タイムアウトが発生した場合、揮発性メモリ管理テーブル１４４６における、タイムアウトした揮発性メモリモジュール１１の故障情報を故障に更新する。また、タイムアウト用カウンタ１４４７は、タイムアウトが発生した場合、冗長メモリ起動部１４４１に冗長メモリ起動信号を送信する。
冗長メモリ起動部１４４１は、冗長メモリ起動信号を受信すると、ＷＡＫＥＵＰパケット送信信号を通信Ｉ／Ｆ１４２へ送信する。通信Ｉ／Ｆ１４２は、ＷＡＫＥＵＰパケット送信信号を受信すると、待機状態になっている揮発性メモリモジュール１１へＷＡＫＥＵＰパケットを送信する。
通信Ｉ／Ｆ１４２は、メモリモジュール間バス１６から接続要求パケットを受信すると、接続許可判断部１４４５に接続要求受信信号を送信する。接続許可判断部１４４５は、通信Ｉ／Ｆ１４２から接続要求受信信号を受信すると、揮発性メモリ管理テーブル１４４６の接続要求パケットの送信元の揮発性メモリモジュール１１のパス数を接続要求パケットのパス数に更新する。接続許可判断部１４４５は、接続要求パケットの送信元の揮発性メモリモジュール１１が、揮発性メモリ管理テーブル１４４６において、パス数が最小で、かつ、揮発性メモリモジュール番号が最小の揮発性メモリモジュール１１であるか確認する。接続許可判断部１４４５は、パス数が最小で、かつ、揮発性メモリモジュール番号が最小の揮発性メモリモジュール１１であれば、接続許可信号を接続要求応答部１４４４へ送信し、それ以外の場合には、接続拒否信号を接続要求応答部１４４４へ送信する。
接続要求応答部１４４４は、接続許可判断部１４４５から接続許可信号を受信すると、接続許可を指定した接続応答パケット送信信号を通信Ｉ／Ｆ１４２へ送信する。一方、接続要求応答部１４４４は、接続許可判断部１４４５から接続拒否信号を受信すると、接続拒否を指定した接続応答パケット送信信号を通信Ｉ／Ｆ１４２へ送信する。通信Ｉ／Ｆ１４２は、接続要求応答部１４４４から接続応答パケット送信信号を受信すると、接続応答パケットを接続要求パケットの送信元の揮発性メモリＩ／Ｆ２へ送信する。
なお、接続許可判断部１４４５は、既に接続許可信号を送信した後に、更に優先するべき接続要求受信信号を受信した場合には、一旦接続許可信号を送信した揮発性メモリモジュール１１に対する接続拒否信号を接続要求応答部１４４４へ送信する。その上で、接続許可判断部１４４５は、接続要求パケットの送信元の揮発性メモリモジュール１１に対する接続許可信号を接続要求応答部１４４４へ送信する。
接続許可判断部１４４５は、接続許可信号を送信する場合、書込み有効信号を書込みデータ転送部１４５へアサートする。通信Ｉ／Ｆ１４２は、メモリモジュール間バス１６からデータを受信すると、書込みデータ転送部１４５へ転送する。書込みデータ転送部１４５は、接続許可判断部１４４５から書込み有効信号がアサートされている間、通信Ｉ／Ｆ１４２から転送されるデータを不揮発性メモリＩ／Ｆ１２２へ転送する。書込みデータ転送部１４５は、接続許可判断部１４４５から書込み有効信号がディアサートされている間、通信Ｉ／Ｆ１４２から転送されるデータを破棄する。
不揮発性メモリＩ／Ｆ１２２は、書込みデータ転送部１４５からデータが転送された場合、不揮発性メモリチップ１２１にデータをライトする。
出力Ｉ／Ｆ１４１は、外部出力バス１７からデータの読み出し要求を受け取った場合、リード要求を不揮発性メモリＩ／Ｆ１２２へ送信する。不揮発性メモリＩ／Ｆ１２２は、出力Ｉ／Ｆ１４１からリード要求を受信した場合、不揮発性メモリチップ１２１からデータを読み出して、出力Ｉ／Ｆ１４１へ送信する。出力Ｉ／Ｆ１４１は、不揮発性メモリＩ／Ｆ１２２からデータを受信した場合、外部出力バス１７へ送信する。
以上のように、実施の形態１に係るメモリシステム１０では、各揮発性メモリモジュール１１と各不揮発性メモリモジュール１２とが３ＷＡＹハンドシェイクにより自律的にデータ転送経路を決定する。そのため、データ保存先等の情報を一元に管理・制御する機構とクロスバースイッチ回路とを用いる必要がない。その結果、データ保存先等の情報を一元に管理・制御する機構又はクロスバースイッチ回路が故障した場合に、メモリシステム１０全体が動作しなくなるということがない。
また、故障した揮発性メモリモジュール１１が発見されると、不揮発性メモリモジュール１２が待機状態になっている揮発性メモリモジュール１１を起動させる。同様に、故障した不揮発性メモリモジュール１２が発見されると、揮発性メモリモジュール１１が待機状態になっている不揮発性メモリモジュール１２を起動させる。
そのため、一部の揮発性メモリモジュール１１や一部の不揮発性メモリモジュール１２が故障した場合における性能の低下を防止することができる。また、必要以上に存在する揮発性メモリモジュール１１や不揮発性メモリモジュール１２を待機状態とすることができ、不要な電力消費を減らすことができる。
なお、上記説明において、「〜パケット」として説明する全ての伝送単位には、パケットの種別を示すための「パケット種別」フィールドが含まれている。各保存先管理部は、「パケット種別」フィールドからパケットの種類を判断する。
また、上記説明において、「〜部」として説明する機能は、ソフトウェアによって実現されていてもよいし、回路や装置によって実現されていてもよい。「〜部」として説明する機能がソフトウェアによって実現されている場合には、「〜部」として説明する機能を実現するソフトウェアは、メモリシステム１０内の記憶装置（例えば、不揮発性メモリモジュール１２等）に記憶され、メモリシステム１０が備える演算装置（ＣＰＵ等）によって読み出され、実行される。
１０ メモリシステム、１１ 揮発性メモリモジュール、１１１ 揮発性メモリチップ、１１２ 揮発性メモリ用バス、１２ 不揮発性メモリモジュール、１２１ 不揮発性メモリチップ、１２２ 不揮発性メモリ用バス、１３ Ｖ保存先管理部、１３１ 入力Ｉ／Ｆ、１３２ 通信Ｉ／Ｆ、１３３ 揮発性メモリＩ／Ｆ、１３４ 経路決定部、１３４１ 冗長メモリ起動部、１３４２ 生存確認パケット送信部、１３４３ 生存確認パケット受信部、１３４４ 接続要求部、１３４５ 接続許可確認部、１３４６ 不揮発性メモリ管理テーブル、１３４７ タイムアウト用カウンタ、１４ ＮＶ保存先管理部、１４１ 出力Ｉ／Ｆ、１４２ 通信Ｉ／Ｆ、１４３ 不揮発性メモリＩ／Ｆ、１４４ 経路決定部、１４５ 書込みデータ転送部、１４４１ 冗長メモリ起動部、１４４２ 生存確認パケット送信部、１４４３ 生存確認パケット受信部、１４４４ 接続要求応答部、１４４５ 接続許可判断部、１４４６ 揮発性メモリ管理テーブル、１４４７ タイムアウト用カウンタ、１５ 外部入力バス、１６ メモリモジュール間バス、１７ 外部出力バス。

Claims (6)

  1. データを一時記憶する複数の第１メモリモジュールと、
    各第１メモリモジュールに設けられた第１保存先管理部と、
    各第１メモリモジュールに記憶されたデータを記憶する複数の第２メモリモジュールと、
    各第２メモリモジュールに設けられた第２保存先管理部と
    を備え、
    前記各第１メモリモジュールに設けられた前記第１保存先管理部と、前記各第２メモリモジュールに設けられた前記第２保存先管理部とが通信して、データを記憶した第１メモリモジュール毎に、データの送信先の第２メモリモジュールを決定し、
    前記各第１メモリモジュールが、決定した送信先の第２メモリモジュールへデータを送信する
    ことを特徴とするデータ記憶装置。
  2. 前記第１保存先管理部は、前記各第２メモリモジュールへ生存確認メッセージを送信し、送信先の第２メモリモジュールが決定するまで、前記生存確認メッセージに対して応答があった第２メモリモジュールへ順に、送信先の第２メモリモジュールになることを依頼する接続要求メッセージを送信し、
    前記第２保存先管理部は、前記生存確認メッセージに対する応答の受信数に応じて決定した第１保存先管理部へ、前記送信先の第２メモリモジュールになることを了承する接続了承メッセージを送信する
    ことを特徴とする請求項１に記載のデータ記憶装置。
  3. 前記第１保存先管理部は、前記受信数を含む前記接続要求メッセージを送信する
    ことを特徴とする請求項２に記載のデータ記憶装置。
  4. 前記第２保存先管理部は、前記受信数が少ない第１保存先管理部に前記接続了承メッセージを送信し、既に前記接続了承メッセージを送信した前記第１保存先管理部がある場合において、前記受信数がより少ない前記第１保存先管理部から前記接続要求メッセージを受信した場合には、前記受信数がより少ない前記第１保存先管理部へ前記接続了承メッセージを送信するとともに、既に前記接続了承メッセージを送信した前記第１保存先管理部へ前記送信先の第２メモリモジュールになることを撤回する接続撤回メッセージを送信し、
    前記第１保存先管理部は、前記接続撤回メッセージを受信すると、前記接続要求メッセージの送信を再開する
    ことを特徴とする請求項２又は３に記載のデータ記憶装置。
  5. 前記第２メモリモジュールは、バックアップ用に待機状態になっているものが含まれており、
    前記第１保存先管理部は、前記生存確認メッセージに対して応答がない第２メモリモジュールがある場合には、前記待機状態になっている第２メモリモジュールへ起動メッセージを送信して、前記待機状態になっている第２メモリモジュールを稼働させる
    ことを特徴とする請求項２から４までのいずれかに記載のデータ記憶装置。
  6. 前記第１メモリモジュールは、バックアップ用に待機状態になっているものが含まれており、
    前記第２保存先管理部は、前記各第１メモリモジュールへ生存確認メッセージを送信し、前記生存確認メッセージに対して応答がない第１メモリモジュールがある場合には、前記待機状態になっている第１メモリモジュールへ起動メッセージを送信して、前記待機状態になっている第１メモリモジュールを稼働させる
    ことを特徴とする請求項２から５までのいずれかに記載のデータ記憶装置。
JP2016504921A 2014-02-27 2014-02-27 データ記憶装置 Expired - Fee Related JP6141511B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/054792 WO2015128976A1 (ja) 2014-02-27 2014-02-27 データ記憶装置

Publications (2)

Publication Number Publication Date
JPWO2015128976A1 true JPWO2015128976A1 (ja) 2017-03-30
JP6141511B2 JP6141511B2 (ja) 2017-06-07

Family

ID=54008345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016504921A Expired - Fee Related JP6141511B2 (ja) 2014-02-27 2014-02-27 データ記憶装置

Country Status (4)

Country Link
US (1) US10372361B2 (ja)
EP (1) EP3113027A4 (ja)
JP (1) JP6141511B2 (ja)
WO (1) WO2015128976A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158797A (ja) * 1991-12-06 1993-06-25 Hitachi Ltd 外部記憶サブシステム
JPH0720994A (ja) * 1993-06-30 1995-01-24 Hitachi Ltd 記憶システム
JP2004192482A (ja) * 2002-12-13 2004-07-08 Hitachi Ltd バックアップを特定するクラスタ型計算機システム及びクラスタ型ストレージシステム
JP2005043930A (ja) * 2003-07-22 2005-02-17 Hitachi Ltd 記憶装置システム
JP2013532339A (ja) * 2010-06-18 2013-08-15 エルエスアイ コーポレーション スケーラブルな記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295258A (en) 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5317752A (en) 1989-12-22 1994-05-31 Tandem Computers Incorporated Fault-tolerant computer system with auto-restart after power-fall
US5327553A (en) 1989-12-22 1994-07-05 Tandem Computers Incorporated Fault-tolerant computer system with /CONFIG filesystem
DE69032508T2 (de) 1989-12-22 1999-03-25 Tandem Computers Inc Fehlertolerantes Rechnersystem mit Online-Wiedereinfügung und Abschaltung/Start
US5603058A (en) 1994-09-08 1997-02-11 International Business Machines Corporation Video optimized media streamer having communication nodes received digital data from storage node and transmitted said data to adapters for generating isochronous digital data streams
US5668948A (en) 1994-09-08 1997-09-16 International Business Machines Corporation Media streamer with control node enabling same isochronous streams to appear simultaneously at output ports or different streams to appear simultaneously at output ports
US5761417A (en) 1994-09-08 1998-06-02 International Business Machines Corporation Video data streamer having scheduler for scheduling read request for individual data buffers associated with output ports of communication node to one storage node
US5712976A (en) 1994-09-08 1998-01-27 International Business Machines Corporation Video data streamer for simultaneously conveying same one or different ones of data blocks stored in storage node to each of plurality of communication nodes
JP2003162377A (ja) 2001-11-28 2003-06-06 Hitachi Ltd ディスクアレイシステム及びコントローラ間での論理ユニットの引き継ぎ方法
JP2007323103A (ja) 2006-05-30 2007-12-13 Fujitsu Ltd オンボード電源を備えたボード及びボードのリセット制御方法
JP4849637B2 (ja) 2007-08-31 2012-01-11 ルネサスエレクトロニクス株式会社 メモリカード及びメモリコントローラ
WO2010137178A1 (en) 2009-05-25 2010-12-02 Hitachi,Ltd. Storage subsystem

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158797A (ja) * 1991-12-06 1993-06-25 Hitachi Ltd 外部記憶サブシステム
JPH0720994A (ja) * 1993-06-30 1995-01-24 Hitachi Ltd 記憶システム
JP2004192482A (ja) * 2002-12-13 2004-07-08 Hitachi Ltd バックアップを特定するクラスタ型計算機システム及びクラスタ型ストレージシステム
JP2005043930A (ja) * 2003-07-22 2005-02-17 Hitachi Ltd 記憶装置システム
JP2013532339A (ja) * 2010-06-18 2013-08-15 エルエスアイ コーポレーション スケーラブルな記憶装置

Also Published As

Publication number Publication date
US10372361B2 (en) 2019-08-06
EP3113027A4 (en) 2017-11-01
WO2015128976A1 (ja) 2015-09-03
EP3113027A1 (en) 2017-01-04
US20170220286A1 (en) 2017-08-03
JP6141511B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
US10110499B2 (en) QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9009648B2 (en) Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification
US11792132B2 (en) Technologies for aligning network flows to processing resources
JP2018125044A5 (ja)
US8204054B2 (en) System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus
US9007920B2 (en) QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes
EP2605451B1 (en) Node controller link switching method, processor system and node
US9397851B2 (en) Directed route load/store packets for distributed switch initialization
EP2887223A1 (en) Memory system, memory module, memory module access method and computer system
WO2016082169A1 (zh) 内存访问方法、交换机及多处理器系统
KR20160054007A (ko) 메모리 모듈 액세스 방법 및 장치
US20140372646A1 (en) Receiver based communication permission token allocation
US8108736B2 (en) Multi-partition computer system, failure handling method and program therefor
JP6141511B2 (ja) データ記憶装置
EP1895429B1 (en) Transmission control device and transmission control method
US8953489B2 (en) Selecting a master processor from an ambiguous peer group
US9639285B2 (en) Distributed raid in a flash based memory system
CN104618121A (zh) 交换器及服务器系统
US8732331B2 (en) Managing latencies in a multiprocessor interconnect
TWI669015B (zh) 用於無線感測網路之任務排程的方法
US20230016684A1 (en) Communications Method and Related Apparatus
JP2017092750A (ja) 集線装置及び方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6141511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees