JPWO2015056342A1 - 尤度生成回路および尤度生成方法 - Google Patents
尤度生成回路および尤度生成方法 Download PDFInfo
- Publication number
- JPWO2015056342A1 JPWO2015056342A1 JP2015542467A JP2015542467A JPWO2015056342A1 JP WO2015056342 A1 JPWO2015056342 A1 JP WO2015056342A1 JP 2015542467 A JP2015542467 A JP 2015542467A JP 2015542467 A JP2015542467 A JP 2015542467A JP WO2015056342 A1 JPWO2015056342 A1 JP WO2015056342A1
- Authority
- JP
- Japan
- Prior art keywords
- likelihood
- symbol
- 8qam
- phase rotation
- qpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Abstract
Description
最初に、この発明で対応する変調方式8QAMのコンスタレーションマッピング図の一例を図1に示す。図1において、Sは8QAMマッピングにおけるシンボルセットの各シンボル点(受信シンボルの候補点)を示しており、シンボルの振幅の長さに応じて、内円と外円上に各4シンボルずつマッピングされている。8QAMのシンボルマッピング方式において、スター型と呼ばれるマッピングであり、図1の(a)、(b)のように同じスター型マッピングであっても、互いが45度回転した関係にあるマッピング(8QAM case1、8QAM case2)も考えられる。8QAMのマッピングは1シンボルが3ビットで構成されており、内円と外円を示す1ビットおよび内外円上にマッピングされている4シンボルの位相を示す2ビットに分けて考えることができる。ここで、1シンボルに割り当てられる3ビットのうち、どのビットに内外円の判定および位相の位置を割り当てても良い。本明細書では、一般性が失われることがないことより、最上位ビットに内外円の判定ビットを割り当て、下位2ビットに位相を割り当てることとして説明する。また、この発明では、位相回転部分において回転処理の方向を変えることで、図1の(a)、(b)のどちらのマッピングでも対応可能である。図1の(a)では、外円のシンボルセットを±45度回転させることで対応でき、図1の(b)では、内円のシンボルセットを±45度回転させることで対応できる。図1の(a)、(b)ともに、回転方向は、外円の下位2ビットと内円の下位2ビットが同じ象限にくる方向に回転させる。以上のように、回転させる内外円と回転方向を変えるだけで、図1の(a)、(b)ともに、同じ流れで構成できるため、この発明の概要説明としては、図1の(b)のマッピングかつ内円の回転方向が−45度の場合に着目して説明する。
図5はこの発明の実施の形態2による尤度生成回路の概略構成を示す図である。図5は、8QAMの尤度生成回路として、図3、4の上位1ビット分のビットマッピングの別の生成方法を実行するものを示す。ここで、下位2ビットまでの処理は図2と同じであり、QPSKと8QAMの尤度生成回路の共有化は同様に可能である。第2の尤度生成部18は、残り1ビットの尤度を生成する。第2の尤度生成部18は、(第1の)閾値判定部14aとは異なる(第2の)閾値判定部18a、尤度計算部18b、尤度計算部18bの演算結果を出力するサイズにする軟判定値を与える軟判定テーブル出力部18cを備える。
LLR=[1/(2σ2)](|r−s3|2−|r−s1|2) エリア#2
以上より、閾値判定部18aにおいて閾値によりエリアを判定した場合には、計算するシンボルの候補が決定する。
Claims (8)
- 変調方式QPSKおよび8QAMの受信データの受信シンボルの尤度を生成する尤度生成回路であって、
コンスタレーションマッピング図上の内円か外円かを選択するビットと、各象限を示す2ビットが割り当てられてビットマッピングされた変調方式8QAMの受信データのシンボルセットの内円または外円のシンボルを位相回転させる位相回転調整部と、
QPSK尤度生成により、変調方式QPSKの受信データの受信シンボルの尤度と共に、前記位相回転調整部で処理された変調方式8QAMのシンボルセットの象限を示す2ビットの尤度、を生成する第1の尤度生成部と、
前記位相回転調整部で処理された変調方式8QAMのシンボルセットを前記コンスタレーションマッピング図上の第1象限に位相回転させる位相回転部と、
前記位相回転部で処理された変調方式8QAMのシンボルセットを変調方式QPSKのシンボルマッピング位置に移動させて、QPSK尤度生成により変調方式8QAMのシンボルセットの内円か外円かを示すビットの尤度を生成する第2の尤度生成部と、
を備えたことを特徴とする尤度生成回路。 - 前記位相回転調整部が、
内円のシンボルか外円のシンボルかを閾値との比較により判定する閾値判定部と、
内円にあるシンボルを−45度分位相回転させる位相回転処理部と、
を含むことを特徴とする請求項1に記載の尤度生成回路。 - 前記第2の尤度生成部において、前記第1象限に位相回転されたシンボルセットにオフセットおよび定数倍の処理行って、QPSK尤度生成により変調方式8QAMのシンボルセットの内円か外円かを示すビットの尤度を生成することを特徴とする請求項1または2に記載の尤度生成回路。
- 変調方式8QAMの受信データのシンボルセットを前記コンスタレーションマッピング図上の第1象限に位相回転させる受信シンボル用位相回転部をさらに備え、前記位相回転調整部が前記受信シンボル用位相回転部で処理されたシンボルセットを位相回転させることを特徴とする請求項1から3までのいずれか1項に記載の尤度生成回路。
- 変調方式QPSKおよび8QAMの受信データの受信シンボルの尤度を生成する尤度生成回路であって、
コンスタレーションマッピング図上の内円か外円かを選択するビットと、各象限を示す2ビットが割り当てられてビットマッピングされた変調方式8QAMの受信データのシンボルセットの内円または外円のシンボルを位相回転させる位相回転調整部と、
QPSK尤度生成により、変調方式QPSKの受信データの受信シンボルの尤度と共に、前記位相回転調整部で処理された変調方式8QAMのシンボルセットの象限を示す2ビットの尤度、を生成する第1の尤度生成部と、
変調方式8QAMの受信データのシンボルセットを前記コンスタレーションマッピング図上の第1象限に位相回転させる受信シンボル用位相回転部と、
前記受信シンボル用位相回転部で処理された変調方式8QAMのシンボルセットの中から各シンボルの位置に基づいて尤度計算を行うシンボルの候補を決定し、候補のシンボルのみに基づき、変調方式8QAMのデータのシンボルセットの内円か外円かを示すビットの尤度を生成する第2の尤度生成部と、
を備えたことを特徴とする尤度生成回路。 - 前記第2の尤度生成部において、I=Qの軸を基準とするエリアとシンボルとの関係からシンボルの位置を判定することを特徴とする請求項5に記載の尤度生成回路。
- 前記位相回転調整部が、前記受信シンボル用位相回転部において前記コンスタレーションマッピング図上の第1象限に位相回転した変調方式8QAMの受信データのシンボルセットに対して位相回転を行うことを特徴とする請求項5または6に記載の尤度生成回路。
- 変調方式QPSKおよび8QAMの受信データの受信シンボルの尤度を生成する尤度生成方法であって、コンスタレーションマッピング図上の内円かまたは外円かにより変調方式8QAMの3ビット中の1ビットを割り当て、残りの2ビットは外円に割り当てたビットマッピングを±45度回転させた隣接シンボルのどちらかに割り当て、
QPSK尤度生成により、変調方式QPSKの受信データの受信シンボルの尤度と共に、位相回転処理された変調方式8QAMの受信データのシンボルセットの外円に割り当てた2ビットの尤度、を生成し、前記位相回転処理された変調方式8QAMのシンボルセットを変調方式QPSKのシンボルマッピング位置に移動させて、QPSK尤度生成により変調方式8QAMのシンボルセットの内円か外円かを示すビットの尤度を生成することを特徴とする尤度生成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/078321 WO2015056342A1 (ja) | 2013-10-18 | 2013-10-18 | 尤度生成回路および尤度生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6038340B2 JP6038340B2 (ja) | 2016-12-07 |
JPWO2015056342A1 true JPWO2015056342A1 (ja) | 2017-03-09 |
Family
ID=52827814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015542467A Active JP6038340B2 (ja) | 2013-10-18 | 2013-10-18 | 尤度生成回路および尤度生成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9553695B2 (ja) |
EP (1) | EP3059916B1 (ja) |
JP (1) | JP6038340B2 (ja) |
CN (1) | CN105637826B (ja) |
WO (1) | WO2015056342A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9819530B2 (en) * | 2015-03-24 | 2017-11-14 | Nec Corporation | Constellation designs with non-gray bit mapping |
US20170353247A1 (en) * | 2015-03-24 | 2017-12-07 | Nec Laboratories America, Inc. | Constellation design for use in communication systems |
US9806840B2 (en) * | 2015-05-15 | 2017-10-31 | Tyco Electronics Subsea Communications Llc | Transmission system and method using mixed modulation formats |
JP6242555B1 (ja) * | 2016-03-28 | 2017-12-06 | 三菱電機株式会社 | 尤度生成回路および尤度算出方法 |
US10749550B2 (en) * | 2016-09-01 | 2020-08-18 | Mitsubishi Electric Corporation | Likelihood generation device, receiving apparatus, likelihood generation method, and optical transmission system |
EP3624412B1 (en) * | 2017-06-27 | 2022-06-08 | Mitsubishi Electric Corporation | Likelihood generation device |
KR101981013B1 (ko) * | 2018-10-15 | 2019-05-21 | 성균관대학교산학협력단 | 직교 진폭 위상 회전 변조 방법 및 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123663B2 (en) * | 2002-06-04 | 2006-10-17 | Agence Spatiale Europeenne | Coded digital modulation method for communication system |
US8675771B2 (en) | 2006-09-29 | 2014-03-18 | Nec Corporation | Log likelihood ratio arithmetic circuit, transmission apparatus, log likelihood ratio arithmetic method, and program |
US20080123788A1 (en) * | 2006-11-29 | 2008-05-29 | Supat Wongwirawat | Method and apparatus for detecting and correcting modulated signal impairments |
US20080279307A1 (en) * | 2007-05-07 | 2008-11-13 | Decawave Limited | Very High Data Rate Communications System |
JP5127647B2 (ja) * | 2008-09-24 | 2013-01-23 | 三菱電機株式会社 | 受信装置および復調方法 |
US8655193B2 (en) * | 2009-03-02 | 2014-02-18 | Hitachi, Ltd. | Optical multi-level transmission system |
JP5397469B2 (ja) * | 2009-06-03 | 2014-01-22 | 日本電気株式会社 | 尤度値算出装置、尤度値算出方法および無線システム |
US8774320B2 (en) * | 2010-06-28 | 2014-07-08 | Han Henry Sun | Method, system, and apparatus for carrier synchronization of QAM modulated signals |
WO2012070369A1 (ja) | 2010-11-26 | 2012-05-31 | 三菱電機株式会社 | 軟判定値生成回路 |
US20110312290A1 (en) * | 2011-07-21 | 2011-12-22 | Comtech Ef Data Corp. | Method and System for Closed Loop Pre-Distortion for PSK/QAM Modulation Using Feedback from Distant End of a Link |
US8798480B2 (en) * | 2011-10-05 | 2014-08-05 | Nec Laboratories America, Inc. | High-speed optical 8-QAM modulation by cascading dual-drive mach-zehnder modulator with I/Q modulator |
-
2013
- 2013-10-18 US US15/021,862 patent/US9553695B2/en active Active
- 2013-10-18 WO PCT/JP2013/078321 patent/WO2015056342A1/ja active Application Filing
- 2013-10-18 CN CN201380080229.4A patent/CN105637826B/zh active Active
- 2013-10-18 EP EP13895506.7A patent/EP3059916B1/en active Active
- 2013-10-18 JP JP2015542467A patent/JP6038340B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015056342A1 (ja) | 2015-04-23 |
US20160233982A1 (en) | 2016-08-11 |
CN105637826B (zh) | 2019-02-12 |
EP3059916A4 (en) | 2017-05-31 |
EP3059916A1 (en) | 2016-08-24 |
CN105637826A (zh) | 2016-06-01 |
JP6038340B2 (ja) | 2016-12-07 |
EP3059916B1 (en) | 2020-08-12 |
US9553695B2 (en) | 2017-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6038340B2 (ja) | 尤度生成回路および尤度生成方法 | |
JP5955481B2 (ja) | 軟判定値生成装置及び軟判定値生成方法 | |
JP5241965B2 (ja) | 軟判定値生成回路 | |
JP5976252B2 (ja) | 尤度生成装置およびその方法 | |
US20030138055A1 (en) | Decoder and decoding method | |
JP7433737B2 (ja) | 搬送波再生回路 | |
JP5397469B2 (ja) | 尤度値算出装置、尤度値算出方法および無線システム | |
JP6000166B2 (ja) | 尤度生成回路および尤度生成方法 | |
JP5859147B2 (ja) | ビット尤度演算装置およびビット尤度演算方法 | |
RU2614585C1 (ru) | Способ и система для формирования восьмиточечной сигнально-кодовой конструкции | |
WO2019141281A1 (zh) | 信息处理方法和系统、发送装置及接收装置 | |
WO2012122249A2 (en) | Soft bit metric generation | |
KR100903876B1 (ko) | 비트 대칭 그레이 코드를 이용하여 위상 편이 방식으로변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그장치 | |
JP2011166330A (ja) | 信号処理装置及び受信装置 | |
WO2019003301A1 (ja) | 尤度生成装置 | |
JP2015050753A (ja) | 差動符号化信号の復調装置及び復調方法 | |
JPS59112749A (ja) | 多値直交振幅変調用差動論理回路 | |
JP2000099314A (ja) | 逆正接演算回路 | |
KR20020095230A (ko) | 복호 장치와 복호 방법, 통신 단말 장치, 기지국 장치, 및 프로그램을 기록한 기록 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6038340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |