JP6038340B2 - 尤度生成回路および尤度生成方法 - Google Patents

尤度生成回路および尤度生成方法 Download PDF

Info

Publication number
JP6038340B2
JP6038340B2 JP2015542467A JP2015542467A JP6038340B2 JP 6038340 B2 JP6038340 B2 JP 6038340B2 JP 2015542467 A JP2015542467 A JP 2015542467A JP 2015542467 A JP2015542467 A JP 2015542467A JP 6038340 B2 JP6038340 B2 JP 6038340B2
Authority
JP
Japan
Prior art keywords
likelihood
symbol
8qam
phase rotation
qpsk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015542467A
Other languages
English (en)
Other versions
JPWO2015056342A1 (ja
Inventor
崇文 藤森
崇文 藤森
杉原　隆嗣
隆嗣 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6038340B2 publication Critical patent/JP6038340B2/ja
Publication of JPWO2015056342A1 publication Critical patent/JPWO2015056342A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

この発明は、軟判定誤り訂正復号時に必要となる尤度生成回路等に関するものである。
軟判定誤り訂正復号時に使用する尤度は、受信シンボルに対して、送信ビットが１となるパターンのすべてのシンボル候補点との誤差(ユークリッド距離)の最小値と、送信ビットが０となるパターンのすべてのシンボル候補点との誤差の最小値をそれぞれ求め、その差を対数尤度比ＬＬＲ(Log Likelihood Ratio)とするのが一般的である。
誤差(ユークリッド距離)の計算では、乗算を行う必要があり、その後に複数の候補の中から最小値を選択する必要もあり、回路規模が大きくなる。さらに、リアルタイムで動作する回路を構成する場合には、尤度生成回路を並列に実装することで、リアルタイム性を確保するため、パラレル数に応じて乗算器数が多くなり、尤度生成回路の回路規模が増加する問題があった。
これに対して、例えば下記特許文献１では、シンボルマッピングの関係から、受信信号とマッピングの関係から予め計算不要なシンボルとのユークリッド距離の計算部分を排除することで、回路規模の低減を行う軟判定値生成回路を提案している。
国際公開第２０１２−０７０３６９号パンフレット
上記の従来の回路では、式展開から明らかにした計算不要な部分を削除することで回路削減を行っている。しかしながら、通信状況に応じて変調方式を変更する適応変調による通信の場合には、複数の変調方式に対応する必要があり、複数の変調方式をサポートする場合、変調方式毎に尤度生成回路もしくは拡張した尤度生成回路を実装する必要があり、回路規模が変調方式をサポートする数に応じて大きくなるという課題があった。
この発明は、上記の課題を解決するためになされたものであり、複数の変調方式、特に８ＱＡＭ(Quadrature Amplitude Modulation)およびＱＰＳＫ(Quadrature Phase Shift Keying)、をサポートしている軟判定値生成回路のための、回路規模が大きくなる尤度生成部に関し、尤度生成部の一部を共用化することで、回路規模の削減を図った尤度生成回路等を提供することを目的とする。
この発明は、変調方式ＱＰＳＫおよび８ＱＡＭの受信データから尤度を生成する尤度生成回路であって、コンスタレーションマッピング図上の内円か外円かを選択する１ビットと、各象限を示す２ビットが割り当てられてビットマッピングされた変調方式８ＱＡＭの受信データのシンボルセットの内円または外円のシンボルを位相回転させる位相回転調整部と、ＱＰＳＫ尤度生成により、変調方式ＱＰＳＫの受信データの受信シンボルの尤度と共に、前記位相回転調整部で処理された変調方式８ＱＡＭのシンボルセットの象限を示す２ビットの尤度、を生成する第１の尤度生成部と、前記位相回転調整部で処理された変調方式８ＱＡＭのシンボルセットを前記コンスタレーションマッピング図上の第１象限に位相回転させる位相回転部と、前記位相回転部で処理された変調方式８ＱＡＭのシンボルセットから変調方式ＱＰＳＫの尤度生成を適用または閾値判定により直接尤度を計算し、変調方式８ＱＡＭのシンボルセットの内円か外円かを示すビットの尤度を生成する第２の尤度生成部と、を備えたことを特徴とする尤度生成回路等にある。
この発明では、８ＱＡＭおよびＱＰＳＫの変調方式のデータをサポートする尤度生成回路において、尤度生成部の一部を共用化することで、回路規模の削減が図れる。
この発明で対応する変調方式８ＱＡＭのコンスタレーションマッピング図(マッピング)の一例を示す図である。 この発明の実施の形態１による尤度生成回路の概略構成を示す図である。 図２の尤度生成回路の処理のうちの８ＱＡＭの尤度生成処理を説明するための図である。 図２の尤度生成回路の処理のうちの８ＱＡＭの尤度生成処理を説明するための図である。 この発明の実施の形態２による尤度生成回路の概略構成を示す図である。 図５の尤度生成回路の処理のうちの８ＱＡＭの尤度生成処理を説明するための図である。 従来の軟判定値生成回路を説明するために図である。
この発明では、複数の変調方式、特に８ＱＡＭとＱＰＳＫをサポートした場合に回路規模が大きくなる尤度生成回路において、尤度生成部の一部を共用化することで、回路規模の削減を行う。共用化するために、変調方式に合わせて位相回転を調整する位相回転部分、尤度生成部、変調方式選択部分を備える。これにより、８ＱＡＭの回路とＱＰＳＫの回路を共用可能としながら、回路規模を削減できる。
この発明による尤度生成回路を説明する前に、上述の従来の軟判定値生成回路を図７に示し、もう少し説明しておく。図７において、遅延部１は受信信号を遅延させる。軟判定値生成回路２０において、位相回転部２は受信信号を位相回転させるもので、遅延させた信号ｒ０を差動復号の基準信号とし、遅延させない信号ｒ１の２つの入力に対して、信号ｒ０の位相回転量と同量の位相回転を加え、それぞれ信号ｒ０’，ｒ１’が出力される。また軟判定値生成回路２０(この発明の尤度生成回路に相当)中の各ビット処理部１０ａ，１０ｂにおいて、加算部３ａ，３ｂは、位相回転部２の出力信号ｒ０’とｒ１’の信号に対して可能性のあるユークリッド距離を計算する。最小値選択部４ａ，４ｂは、可能性のあるシンボルとのユークリッド距離の最小値を選択する。符号反映部５ａ，５ｂは入力値の正負に応じて符号を付加する。軟判定値補正部６ａ，６ｂは、選択した最小のユークリッド距離からＬＬＲの値を選択する。
位相回転部２では、９０度単位の回転を各シンボルに適用する。９０度単位の回転処理は、符号反転とＩ−ｃｈ(実数部)／Ｑ−ｃｈ(虚数部)の入れ替えで実現可能であり、回路規模を小さく実現できる。加算部３ａ、３ｂは加算を行う回路であり、乗算回路に比較すれば小規模な回路である。最小値選択部４ａ、４ｂは３値の中から最小値を選択する回路であり、２つの比較器を用いて実現でき小規模な回路である。
符号反映部５ａ，５ｂは信号ｒ１’の符号に応じて符号の反映を行うだけであり、小規模な回路である。軟判定値補正部６ａ，６ｂは固定値乗算の演算を行うが、固定値乗算はビットシフトと加算器で実現する手法や、参照テーブルを用いてテーブル引きをする手法などがあり、回路規模増加にはあまり影響を与えない。ここで最小値選択部４ａ，４ｂで３つの候補値からの選択で良いこと、軟判定値補正部６ａ，６ｂで固定値乗算で良いこと、を従来技術は式展開より明らかにしており、これにより回路規模の低減を実現している。
しかしながら、複数の変調方式をサポートする場合、変調方式毎に尤度生成回路もしくは拡張した尤度生成回路を実装する必要があり、回路規模は変調方式をサポートする数に応じて大きくなってしまう。
以下、この発明による尤度生成回路等を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、また重複する説明は省略する。
実施の形態１．
最初に、この発明で対応する変調方式８ＱＡＭのコンスタレーションマッピング図の一例を図１に示す。図１において、Ｓは８ＱＡＭマッピングにおけるシンボルセットの各シンボル点(受信シンボルの候補点)を示しており、シンボルの振幅の長さに応じて、内円と外円上に各４シンボルずつマッピングされている。８ＱＡＭのシンボルマッピング方式において、スター型と呼ばれるマッピングであり、図１の(ａ)、(ｂ)のように同じスター型マッピングであっても、互いが４５度回転した関係にあるマッピング(８ＱＡＭ case1、８ＱＡＭ case2)も考えられる。８ＱＡＭのマッピングは１シンボルが３ビットで構成されており、内円と外円を示す１ビットおよび内外円上にマッピングされている４シンボルの位相を示す２ビットに分けて考えることができる。ここで、１シンボルに割り当てられる３ビットのうち、どのビットに内外円の判定および位相の位置を割り当てても良い。本明細書では、一般性が失われることがないことより、最上位ビットに内外円の判定ビットを割り当て、下位２ビットに位相を割り当てることとして説明する。また、この発明では、位相回転部分において回転処理の方向を変えることで、図１の(ａ)、(ｂ)のどちらのマッピングでも対応可能である。図１の(ａ)では、外円のシンボルセットを±４５度回転させることで対応でき、図１の(ｂ)では、内円のシンボルセットを±４５度回転させることで対応できる。図１の(ａ)、(ｂ)ともに、回転方向は、外円の下位２ビットと内円の下位２ビットが同じ象限にくる方向に回転させる。以上のように、回転させる内外円と回転方向を変えるだけで、図１の(ａ)、(ｂ)ともに、同じ流れで構成できるため、この発明の概要説明としては、図１の(ｂ)のマッピングかつ内円の回転方向が−４５度の場合に着目して説明する。
図２はこの発明の実施の形態１による尤度生成回路の概略構成を示す図である。経路１２は、変調方式ＱＰＳＫのためのＱＰＳＫ尤度生成方式を選択した際の経路を示している。その他の形路は、８ＱＡＭ尤度生成方式を選択した際の経路を示している。変調方式がＱＰＳＫの受信データの受信シンボルは経路１２に入力され、変調方式が８ＱＡＭの受信データの受信シンボルは受信シンボル用位相回転部１３に入力される。
受信シンボル用位相回転部１３は、以下の処理のために入力シンボルを第１象限に回転させる。位相回転調整部１４は、内円と外円のシンボルを判定する。位相回転調整部１４において、閾値判定部１４ａは、閾値に基づきシンボルの振幅判定を行う。位相回転処理部１４ｂは、内円と判定されたシンボルに−４５度回転を与える。なお、−４５度回転を与えるデータは入力シンボルであり、受信シンボル用位相回転部１３および閾値判定部１４ａで処理をする前のデータである。
第１の尤度生成部(第１のＱＰＳＫ尤度生成部１５ａ)１５は、ＱＰＳＫの尤度生成を行い、ＱＰＳＫおよび８ＱＡＭの尤度生成部の回路共有部分である。第１の尤度生成部１５では、２ビットの尤度を生成し出力する。ここで、ＱＰＳＫ尤度生成部１５ａは、ＱＰＳＫの尤度を生成する回路構成ならどのような構成でもよい。すなわち上述のように、入力シンボルに対して、送信ビットが１となるパターンの全てのシンボル候補点(図１の(ｂ)参照)との誤差(ユークリッド距離)の最小値と、送信ビットが０となるパターンのすべてのシンボル候補点との誤差の最小値をそれぞれ求め、その差の対数尤度比ＬＬＲに基づき２ビットの尤度を生成する方式でもよく、また前述の特許文献１の方式でもよい。このＱＰＳＫ尤度生成部１５ａ出力の２ビットの尤度が、ＱＰＳＫの受信シンボルの場合の尤度、または８ＱＡＭの受信シンボルの場合の３ビットのうちの下位２ビットの尤度となる。
位相回転部１６は、−４５度の位相回転を与えた後のデータ(シンボル)に対して第１象限への回転を行う。第２の尤度生成部１７は、８ＱＡＭの受信シンボルの場合の３ビットのうちの最上位の１ビットの尤度を生成する。第２の尤度生成部１７は、オフセット処理部１７ａ、定数倍処理部１７ｂ、ＱＰＳＫ尤度生成部(第２のＱＰＳＫ尤度生成部)１７ｃを備える。第２の尤度生成部１７からは、ＱＰＳＫ尤度生成部１７ｃから出力される２ビット分の尤度のうち１ビット分の尤度を出力することで、第１の尤度生成部１５から出力される８ＱＡＭ向けの下位２ビットの尤度と組み合わされて、８ＱＡＭ向けの３ビット分の尤度を出力する回路となる。
なお、変調方式による尤度生成の切り換えのために、変調方式選択部分として例えば図２の左側の受信シンボルの入力側、右側の尤度の出力側の少なくとも一方に、外部からの切換信号に従って入力信号をＱＰＳＫ尤度生成するか又は８ＱＡＭ尤度生成するかの切り換えを行う、入力または出力の切換部(破線で示す)を備える。また、受信シンボル用位相回転部１３、位相回転調整部１４、位相回転部１６が位相回転部分を構成し、第１および第２の尤度生成部１５，１７が尤度生成部分を構成する。
図３、図４は、図２の尤度生成回路の処理のうちの８ＱＡＭの尤度生成処理を説明するための図である。図３は図１の(ｂ)のシンボルセットのシンボルマッピングに対するビットマッピング例を示している。本例では、最上位ビットを内円か外円かを示すビットとし、外円は「０」、内円は「１」となるようにマッピングしている。また、下位２ビットは外円の第１象限のシンボルに「００」、第２象限のシンボルに「１０」、第３象限のシンボルに「１１」、第４象限のシンボルに「０１」を割り当てており、内円は外円を４５度回転(反時計回り方向)させた位置のシンボルに同様のビットマッピングを適用している。
図３のビットマッピングによる８ＱＡＭを例に、下位２ビットの尤度生成方法を説明する。まず、図２の受信シンボル用位相回転部１３で、データ(入力シンボル)を第１象限に位相回転する。閾値判定部１４ａでは、内円であるか外円であるかを閾値により判定する。この際、判定軸は、振幅、Ｉ／Ｑの位置情報のどちらで判定してもよい。ここで受信シンボル用位相回転部１３は第１象限でのみ判定するための処理であり、回路規模に応じて、第１象限に位相回転することなく、内円、外円の振幅を判定する回路とすることも可能である。すなわち、受信シンボル用位相回転部１３は省略可能である。内円、外円を判定した後、内円の場合は、位相回転処理部１４ｂでシンボルを−４５度回転(コンスタレーションマッピング図のＩ軸とＱ軸の交わる原点を中心に時計回り方向に４５度回転)させ、Ｉ／Ｑ軸上にマッピングされるシンボルを象限内に回転する処理を適用する。
本ビットマッピング例では内円を図３の(ａ)から(ｂ)のように−４５度回転することで、各象限に位置する下位２ビットが内円と外円で同じになり、ＱＰＳＫと等価の処理を適用できるようになる。そのため、受信シンボル用位相回転部１３、位相回転調整部１４の処理を適用した後に、ＱＰＳＫの尤度生成回路である第１の尤度生成部１５を通過させることで、第１の尤度生成部１５において、８ＱＡＭの下位２ビットの２ビット分の尤度を出力することができる。また、下位２ビットのみを象限方向に割り当てているため、ＱＰＳＫと同様の差動符号化、復号化を適用することも可能である。
本例はこの発明の回路を実装するために必要なビットマッピングであるが、ビットの割り当て規則自体は、異なっていてもよい。方針は、内円か外円かにより８ＱＡＭの３ビット中１ビット(例えば最上位ビット)を割り当てる。残りの２ビット(例えば下位２ビット)は外円に割り当てたビットマッピングを±４５度回転させた隣接シンボルのどちらかに割り当てる。上述のルールを守ることで、尤度生成の構成を変えずに対応可能である。なお、外円のシンボルと、−４５度回転させたシンボルとを、下位２ビットが同じビットマッピングとさせた場合には、位相回転処理部１４ｂで４５度回転させることで、同様の構成をとることが可能である。また、図１の(ａ)のマッピングの場合も、ビットマッピングの法則は同じであり、回転させるシンボルを外円のシンボルとすることで図１の(ａ)のマッピングでも対応可能である。
次に、残りの１ビット分の尤度を生成する。図４は図２の位相回転調整部１４の出力からの処理を示している。図４の(ａ)は位相回転調整部１４(位相回転処理部１４ｂ)の出力のシンボルマッピング、(ｂ)は(ａ)のシンボルマッピングを図２の位相回転部１６で第１象限に位相回転させた場合のシンボルマッピングを示している。ここで、下位２ビットは図２の第１の尤度生成部１５で尤度を生成したため、上位１ビットのみを記載している。
次に図２の第２の尤度生成部１７では、残りの１ビット分の尤度を生成し、図４の(ｃ)は第２の尤度生成部１７での尤度の算出方法を示している。第２の尤度生成部１７のオフセット処理部１７ａでのオフセット処理では、第１象限にマッピングされている２シンボルの中間点を原点に移動する処理を行う。定数倍処理部１７ｂでは、中間点を原点に移動した２シンボルに対して定数倍を与える。この処理は、ＱＰＳＫ尤度生成処理を適用するための処理である。このようにオフセット、定数倍処理を適用することで、ＱＰＳＫ尤度生成部１７ｃで尤度生成できる範囲にシンボルマッピングを調整することで、ＱＰＳＫ尤度生成部を共有して、１ビット分の尤度を生成することが可能になる。ここで、ＱＰＳＫ尤度生成部１７ｃからは２ビット分の尤度が出力されるが、図３のマッピングでは、Ｉ／Ｑ成分のどちらの尤度を出力しても同じ結果が得られるため、どちらを出力してもよい。また、尤度加算により尤度の精度を向上させることも可能である。
以上のように、８ＱＡＭとＱＰＳＫの尤度生成回路を共有化させた回路を提供でき、課題であった変調方式分の尤度生成回路を実装することでの回路規模増大を解決できる。
実施の形態２．
図５はこの発明の実施の形態２による尤度生成回路の概略構成を示す図である。図５は、８ＱＡＭの尤度生成回路として、図３、４の上位１ビット分のビットマッピングの別の生成方法を実行するものを示す。ここで、下位２ビットまでの処理は図２と同じであり、ＱＰＳＫと８ＱＡＭの尤度生成回路の共有化は同様に可能である。第２の尤度生成部１８は、残り１ビットの尤度を生成する。第２の尤度生成部１８は、(第１の)閾値判定部１４ａとは異なる(第２の)閾値判定部１８ａ、尤度計算部１８ｂ、尤度計算部１８ｂの演算結果を出力するサイズにする軟判定値を与える軟判定テーブル出力部１８ｃを備える。
なお上記実施の形態と同様に、変調方式による尤度生成の切り換えのために、変調方式選択部分として例えば図５の左側の受信シンボルの入力側、右側の尤度の出力側の少なくとも一方に入力または出力の切換部(破線で示す)を備える。また、受信シンボル用位相回転部１３、位相回転調整部１４が位相回転部分を構成し、第１および第２の尤度生成部１５，１８が尤度生成部分を構成する。
第２の尤度生成部１８は１ビット分の尤度生成部であり、上述したように、下位２ビットの尤度生成方法は、前述の方法と同じであるため、上位１ビットの尤度生成処理について説明する。
(第２の)閾値判定部１８ａは図６のエリアを判定する。ここで、閾値判定部１８ａの閾値判定はＩ＝Ｑの軸２０６に対して、下のエリア＃１(２０４)か上のエリア＃２(２０５)のどちらのエリアにデータ(シンボル)があるかを判定するものである。尤度の計算は、尤度の計算対象であるビットが「１」であるシンボルと受信データのユークリッド距離のうち最もユークリッド距離が小さいものと、計算対象であるビットが「０」であるシンボルと受信データのユークリッド距離のうち最もユークリッド距離が小さいもの差分を定数倍した値が尤度となる。
第１象限にデータがある場合は、図６に示したシンボル(０：ｓ１)２０１、シンボル(０：ｓ２)２０２、シンボル(０：ｓ３)２０３が「１」または「０」のユークリッド距離を最小とする。第２の尤度生成部１８の入力は、受信シンボル用位相回転部１３の出力のため、第１象限にのみ受信データが存在する。ここで、図３のマッピング例の場合は、上位１ビットの尤度を計算対象とした場合には、シンボル(０：ｓ１)２０１が「０」の最小ユークリッド距離となるシンボルであり、エリア＃１(２０４)にデータがある場合はシンボル(０：ｓ２)２０２が「１」の最小ユークリッド距離となるシンボルであり、エリア＃２(２０５)にデータがある場合はシンボル(０：ｓ３)２０３が「１」の最小ユークリッド距離となるシンボルになり、以下の計算で尤度(対数尤度比ＬＬＲ)を計算できる。
ＬＬＲ＝[１／(２σ2)](|ｒ−ｓ２|2−|ｒ−ｓ１|2) エリア＃１
ＬＬＲ＝[１／(２σ2)](|ｒ−ｓ３|2−|ｒ−ｓ１|2) エリア＃２
ここで、ｒは受信したデータ、σ2はガウス雑音の分散、を示している。
以上より、閾値判定部１８ａにおいて閾値によりエリアを判定した場合には、計算するシンボルの候補が決定する。
尤度計算部１８ｂでは、閾値判定の結果を受けて、受信したデータに対するシンボル(０：ｓ１)２０１、シンボル(０：ｓ２)２０２、シンボル(０：ｓ３)２０３とのユークリッド距離を計算し、演算により尤度を算出する。８ＱＡＭでは、８つのシンボル候補点と受信したデータとのユークリッド距離を計算し、最小ユークリッド距離を選択し、尤度を算出する必要があったが、本構成をとることにより、２つのユークリッド距離を計算するだけで尤度を算出でき、回路削減が可能である。また、ユークリッド距離の計算は、シンボル(０：ｓ１)２０１、シンボル(０：ｓ２)２０２、シンボル(０：ｓ３)２０３のマッピングは固定値であるため、上式を展開すると受信データに対してビットシフトと加算のみで表現でき、乗算回路を適用する必要はなく、回路を作成できる。
軟判定テーブル出力部１８ｃでは、尤度計算時の定数倍処理を反映させたテーブル(尤度計算部１８ｂで得らえた尤度値を定数倍処理を施した結果の尤度値に変換するためのテーブル)をもつことで、最終的な尤度値として出力する。
以上のように、８ＱＡＭの受信シンボルの尤度の下位２ビット分の尤度を求める回路をＱＰＳＫの尤度生成回路と共有してしまうことで、８ＱＡＭの受信シンボルの尤度の最上位１ビットの演算を簡略化でき、回路削減効果をえることができる構成をとることができる。
なおこの発明による尤度生成回路は例えばマイクロプロセッサ／ＦＰＧＡ／ＡＳＩＣ等により構成される。
産業上の利用の可能性
この発明による尤度生成回路およびその方法は種々の分野の受信装置等に幅広く適用することができる。
１２ 経路、１３ 受信シンボル用位相回転部、１４ 位相回転調整部、１４ａ (第１の)閾値判定部、１４ｂ 位相回転処理部、１５ 第１の尤度生成部、１５ａ，１７ｃ ＱＰＳＫ尤度生成部、１６ 位相回転部、１７ 第２の尤度生成部、１７ａ オフセット処理部、１７ｂ 定数倍処理部、１８ 第２の尤度生成部、１８ａ (第２の)閾値判定部、１８ｂ 尤度計算部、１８ｃ 軟判定テーブル出力部。

Claims (8)

  1. 変調方式ＱＰＳＫおよび８ＱＡＭの受信データの受信シンボルの尤度を生成する尤度生成回路であって、
    コンスタレーションマッピング図上の内円か外円かを選択するビットと、各象限を示す２ビットが割り当てられてビットマッピングされた変調方式８ＱＡＭの受信データのシンボルセットの内円または外円のシンボルを位相回転させる位相回転調整部と、
    ＱＰＳＫ尤度生成により、変調方式ＱＰＳＫの受信データの受信シンボルの尤度と共に、前記位相回転調整部で処理された変調方式８ＱＡＭのシンボルセットの象限を示す２ビットの尤度、を生成する第１の尤度生成部と、
    前記位相回転調整部で処理された変調方式８ＱＡＭのシンボルセットを前記コンスタレーションマッピング図上の第１象限に位相回転させる位相回転部と、
    前記位相回転部で処理された変調方式８ＱＡＭのシンボルセットを変調方式ＱＰＳＫのシンボルマッピング位置に移動させて、ＱＰＳＫ尤度生成により変調方式８ＱＡＭのシンボルセットの内円か外円かを示すビットの尤度を生成する第２の尤度生成部と、
    を備えたことを特徴とする尤度生成回路。
  2. 前記位相回転調整部が、
    内円のシンボルか外円のシンボルかを閾値との比較により判定する閾値判定部と、
    内円にあるシンボルを−４５度分位相回転させる位相回転処理部と、
    を含むことを特徴とする請求項１に記載の尤度生成回路。
  3. 前記第２の尤度生成部において、前記第１象限に位相回転されたシンボルセットにオフセットおよび定数倍の処理行って、ＱＰＳＫ尤度生成により変調方式８ＱＡＭのシンボルセットの内円か外円かを示すビットの尤度を生成することを特徴とする請求項１または２に記載の尤度生成回路。
  4. 変調方式８ＱＡＭの受信データのシンボルセットを前記コンスタレーションマッピング図上の第１象限に位相回転させる受信シンボル用位相回転部をさらに備え、前記位相回転調整部が前記受信シンボル用位相回転部で処理されたシンボルセットを位相回転させることを特徴とする請求項１から３までのいずれか１項に記載の尤度生成回路。
  5. 変調方式ＱＰＳＫおよび８ＱＡＭの受信データの受信シンボルの尤度を生成する尤度生成回路であって、
    コンスタレーションマッピング図上の内円か外円かを選択するビットと、各象限を示す２ビットが割り当てられてビットマッピングされた変調方式８ＱＡＭの受信データのシンボルセットの内円または外円のシンボルを位相回転させる位相回転調整部と、
    ＱＰＳＫ尤度生成により、変調方式ＱＰＳＫの受信データの受信シンボルの尤度と共に、前記位相回転調整部で処理された変調方式８ＱＡＭのシンボルセットの象限を示す２ビットの尤度、を生成する第１の尤度生成部と、
    変調方式８ＱＡＭの受信データのシンボルセットを前記コンスタレーションマッピング図上の第１象限に位相回転させる受信シンボル用位相回転部と、
    前記受信シンボル用位相回転部で処理された変調方式８ＱＡＭのシンボルセットの中から各シンボルの位置に基づいて尤度計算を行うシンボルの候補を決定し、候補のシンボルのみに基づき、変調方式８ＱＡＭのデータのシンボルセットの内円か外円かを示すビットの尤度を生成する第２の尤度生成部と、
    を備えたことを特徴とする尤度生成回路。
  6. 前記第２の尤度生成部において、Ｉ＝Ｑの軸を基準とするエリアとシンボルとの関係からシンボルの位置を判定することを特徴とする請求項５に記載の尤度生成回路。
  7. 前記位相回転調整部が、前記受信シンボル用位相回転部において前記コンスタレーションマッピング図上の第１象限に位相回転した変調方式８ＱＡＭの受信データのシンボルセットに対して位相回転を行うことを特徴とする請求項５または６に記載の尤度生成回路。
  8. 変調方式ＱＰＳＫおよび８ＱＡＭの受信データの受信シンボルの尤度を生成する尤度生成方法であって、コンスタレーションマッピング図上の内円かまたは外円かにより変調方式８ＱＡＭの３ビット中の１ビットを割り当て、残りの２ビットは外円に割り当てたビットマッピングを±４５度回転させた隣接シンボルのどちらかに割り当て、
    ＱＰＳＫ尤度生成により、変調方式ＱＰＳＫの受信データの受信シンボルの尤度と共に、位相回転処理された変調方式８ＱＡＭの受信データのシンボルセットの外円に割り当てた２ビットの尤度、を生成し、前記位相回転処理された変調方式８ＱＡＭのシンボルセットを変調方式ＱＰＳＫのシンボルマッピング位置に移動させて、ＱＰＳＫ尤度生成により変調方式８ＱＡＭのシンボルセットの内円か外円かを示すビットの尤度を生成することを特徴とする尤度生成方法。
JP2015542467A 2013-10-18 2013-10-18 尤度生成回路および尤度生成方法 Active JP6038340B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/078321 WO2015056342A1 (ja) 2013-10-18 2013-10-18 尤度生成回路および尤度生成方法

Publications (2)

Publication Number Publication Date
JP6038340B2 true JP6038340B2 (ja) 2016-12-07
JPWO2015056342A1 JPWO2015056342A1 (ja) 2017-03-09

Family

ID=52827814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015542467A Active JP6038340B2 (ja) 2013-10-18 2013-10-18 尤度生成回路および尤度生成方法

Country Status (5)

Country Link
US (1) US9553695B2 (ja)
EP (1) EP3059916B1 (ja)
JP (1) JP6038340B2 (ja)
CN (1) CN105637826B (ja)
WO (1) WO2015056342A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819530B2 (en) * 2015-03-24 2017-11-14 Nec Corporation Constellation designs with non-gray bit mapping
US20170353247A1 (en) * 2015-03-24 2017-12-07 Nec Laboratories America, Inc. Constellation design for use in communication systems
US9806840B2 (en) * 2015-05-15 2017-10-31 Tyco Electronics Subsea Communications Llc Transmission system and method using mixed modulation formats
JP6242555B1 (ja) * 2016-03-28 2017-12-06 三菱電機株式会社 尤度生成回路および尤度算出方法
US10749550B2 (en) * 2016-09-01 2020-08-18 Mitsubishi Electric Corporation Likelihood generation device, receiving apparatus, likelihood generation method, and optical transmission system
EP3624412B1 (en) * 2017-06-27 2022-06-08 Mitsubishi Electric Corporation Likelihood generation device
KR101981013B1 (ko) * 2018-10-15 2019-05-21 성균관대학교산학협력단 직교 진폭 위상 회전 변조 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038749A1 (fr) * 2006-09-29 2008-04-03 Nec Corporation circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance
JP2010081026A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 受信装置および復調方法
WO2012070369A1 (ja) * 2010-11-26 2012-05-31 三菱電機株式会社 軟判定値生成回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123663B2 (en) * 2002-06-04 2006-10-17 Agence Spatiale Europeenne Coded digital modulation method for communication system
US20080123788A1 (en) * 2006-11-29 2008-05-29 Supat Wongwirawat Method and apparatus for detecting and correcting modulated signal impairments
US20080279307A1 (en) * 2007-05-07 2008-11-13 Decawave Limited Very High Data Rate Communications System
US8655193B2 (en) * 2009-03-02 2014-02-18 Hitachi, Ltd. Optical multi-level transmission system
JP5397469B2 (ja) * 2009-06-03 2014-01-22 日本電気株式会社 尤度値算出装置、尤度値算出方法および無線システム
US8774320B2 (en) * 2010-06-28 2014-07-08 Han Henry Sun Method, system, and apparatus for carrier synchronization of QAM modulated signals
US20110312290A1 (en) * 2011-07-21 2011-12-22 Comtech Ef Data Corp. Method and System for Closed Loop Pre-Distortion for PSK/QAM Modulation Using Feedback from Distant End of a Link
US8798480B2 (en) * 2011-10-05 2014-08-05 Nec Laboratories America, Inc. High-speed optical 8-QAM modulation by cascading dual-drive mach-zehnder modulator with I/Q modulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038749A1 (fr) * 2006-09-29 2008-04-03 Nec Corporation circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance
JP2010081026A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 受信装置および復調方法
WO2012070369A1 (ja) * 2010-11-26 2012-05-31 三菱電機株式会社 軟判定値生成回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6016038340; Ｊｉａｎｉｎｇ Ｓｕ ｅｔ ａｌ．: 'Ａ Ｎｏｖｅｌ Ｌｏｗ Ｃｏｍｐｌｅｘｉｔｙ Ｓｏｆｔ-ｄｅｃｉｓｉｏｎ Ｄｅｍａｐｐｅｒ ｆｏｒ ＱＰＳＫ ８ＰＳＫ Ｄｅｍｏｄｕｌａｔｉｏｎ ｏｆ ＤＶＢ-Ｓ２ ｓｙｓｔｅｍｓ' Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ａｎｄ Ｓｏｌｉｄ-Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ（ＥＤＳＳＣ）， ２０１１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｆ , 20111118 *
JPN6016038341; Ｊａｎｇ Ｗｏｏｎｇ Ｐａｒｋ ｅｔ ａｌ．: 'Ｌｏｗ ｃｏｍｐｌｅｘｉｔｙ ｓｏｆｔ-ｄｅｃｉｓｉｏｎ ｄｅｍａｐｐｅｒ ｆｏｒ ｈｉｇｈ ｏｒｄｅｒ ｍｏｄｕｌａｔｉｏｎ ｏｆ ＤＶＢ-Ｓ２ ｓｙｓｔｅｍ' ２００８ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳｏＣ Ｄｅｓｉｇｎ Ｃｏｎｆｅｒｅｎｃｅ （ＩＳＯＣＣ'０８．） Ｖｏ１．２, 20081125, ｐｐ．ＩＩ-３７ - ＩＩ-４０ *

Also Published As

Publication number Publication date
WO2015056342A1 (ja) 2015-04-23
US20160233982A1 (en) 2016-08-11
CN105637826B (zh) 2019-02-12
JPWO2015056342A1 (ja) 2017-03-09
EP3059916A4 (en) 2017-05-31
EP3059916A1 (en) 2016-08-24
CN105637826A (zh) 2016-06-01
EP3059916B1 (en) 2020-08-12
US9553695B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
JP6038340B2 (ja) 尤度生成回路および尤度生成方法
JP5955481B2 (ja) 軟判定値生成装置及び軟判定値生成方法
EP1936904A1 (en) Logarithmic likelihood ratio calculating circuit, transmitter apparatus, logarithmic likelihood ratio calculating method and program
JP5241965B2 (ja) 軟判定値生成回路
JP5976252B2 (ja) 尤度生成装置およびその方法
US20030138055A1 (en) Decoder and decoding method
JP7433737B2 (ja) 搬送波再生回路
JP5397469B2 (ja) 尤度値算出装置、尤度値算出方法および無線システム
JP6000166B2 (ja) 尤度生成回路および尤度生成方法
JP5859147B2 (ja) ビット尤度演算装置およびビット尤度演算方法
RU2614585C1 (ru) Способ и система для формирования восьмиточечной сигнально-кодовой конструкции
WO2019141281A1 (zh) 信息处理方法和系统、发送装置及接收装置
WO2012122249A2 (en) Soft bit metric generation
KR100903876B1 (ko) 비트 대칭 그레이 코드를 이용하여 위상 편이 방식으로변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그장치
JP2011166330A (ja) 信号処理装置及び受信装置
WO2019003301A1 (ja) 尤度生成装置
JP2015050753A (ja) 差動符号化信号の復調装置及び復調方法
JP2000099314A (ja) 逆正接演算回路
KR20020095230A (ko) 복호 장치와 복호 방법, 통신 단말 장치, 기지국 장치, 및 프로그램을 기록한 기록 매체

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161101

R150 Certificate of patent or registration of utility model

Ref document number: 6038340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250