JPWO2013168774A1 - 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ - Google Patents

薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ Download PDF

Info

Publication number
JPWO2013168774A1
JPWO2013168774A1 JP2014514749A JP2014514749A JPWO2013168774A1 JP WO2013168774 A1 JPWO2013168774 A1 JP WO2013168774A1 JP 2014514749 A JP2014514749 A JP 2014514749A JP 2014514749 A JP2014514749 A JP 2014514749A JP WO2013168774 A1 JPWO2013168774 A1 JP WO2013168774A1
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
active layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014514749A
Other languages
English (en)
Other versions
JP5869110B2 (ja
Inventor
真宏 高田
真宏 高田
雅司 小野
雅司 小野
文彦 望月
文彦 望月
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2014514749A priority Critical patent/JP5869110B2/ja
Publication of JPWO2013168774A1 publication Critical patent/JPWO2013168774A1/ja
Application granted granted Critical
Publication of JP5869110B2 publication Critical patent/JP5869110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

活性層１４と、ソース電極１６と、ドレイン電極１８と、ゲート絶縁膜２０と、ゲート電極２２とを有し、活性層が金属元素として少なくともＩｎを含む非晶質酸化物半導体層であり、活性層において、活性層に含まれる全金属元素に対するＩｎの組成比が５０％以上であり、活性層の厚みが２５ｎｍ以下であり、ソース電極及びドレイン電極の各々が２以上の層を含み、ソース電極及びドレイン電極の各々において、厚さ方向において活性層に最も近い層が金属元素として少なくともＧａを含む酸化物層１６Ａ，１８Ａであり、酸化物層において、酸化物層に含まれる全金属元素に対するＧａの組成比が３０％以上である薄膜トランジスタ１０。

Description

本発明は、薄膜トランジスタ、表示装置、イメージセンサ及びＸ線センサに関する。
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子や高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
有機エレクトロルミネッセンス（有機ＥＬ）の青色発光層や液晶ディスプレイ（ＬＣＤ）のバックライトはλ＝４５０ｎｍ程度の発光ピークを持ち、発光スペクトルの裾が４２０ｎｍまで続いていることが知られている。このことからＩｎ、Ｇａ、Ｚｎ、及びＯ（適宜、「ＩＧＺＯ」と略記する。）を含む半導体層に代表される非晶質酸化物半導体薄膜を用いた薄膜トランジスタを、有機ＥＬやＬＣＤの駆動用ＴＦＴに用いる際には、上記波長でトランジスタ特性が極力変化しないことが求められる。
上記波長の光によってＴＦＴ特性が変化してしまう場合には青色発光層やバックライトの光が直接ＴＦＴに照射されないようにするために遮光層を形成する必要があり、製造コストの増加に繋がる。また、可視光を完全に透過する透明ディスプレイの作製が困難となる。上記状況から可視光に対して鈍感であること、例えば、λ＝４２０ｎｍ以上のモノクロ光を１０μＷ／ｃｍ２で１０分間照射した際にその閾値シフト量が１Ｖ以下、更に好ましくは０．２Ｖ以下であることが求められる。
一方で、ディスプレイの大型化、高精細化、３Ｄ化に伴い、ディスプレイ駆動用の薄膜トランジスタの更なる高移動度化が求められており、従来の一般的な組成（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）のＩＧＺＯ等では対応困難な高い移動度が要求されてきている。
ＩＧＺＯはその組成がＩｎリッチ、すなわちＩｎの組成比が高くなるほど電子移動度が高くなることが知られており、上記要求に対してＩｎリッチなＩＧＺＯを用いたＴＦＴへの期待が高まっている（例えば、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９０（２００７） ２４２１１４．およびＪ．Ｎｏｎ−Ｃｒｙｓｔ．Ｓｏｌｉｄ，３５２（２００６） ８５１．参照）。
また、省電力化の観点から、待機状態（Ｖｇ＝０）におけるＳ−Ｄ間電流は１Ｅ−９（１０−９）Ａ以下でオフ状態となっていて、且つ小さな閾値電圧（Ｖｔｈ）が求められている。
例えば特開２０１１−１０３４０２号公報では、Ｉｎの組成比が高い、すなわちＩｎリッチなＩＧＺＯ層を用いたＴＦＴにおいてＩＧＺＯ層の膜厚を薄くすることで高い移動度と小さな閾値電圧を実現することが提案されている。
しかしながら、本発明者らの詳細な研究の結果、ＩｎリッチなＩＧＺＯになるほど光に対する安定性が低くなることが明らかとなってきた。
また、実際にはＩｎリッチなＩＧＺＯの膜厚だけで閾値電圧を制御することは極めて困難であり、生産性、再現性、均一性等の観点から実用的な手法ではない。
本発明は、電子移動度が極めて高いＩｎリッチな酸化物半導体層を活性層として用い、高移動度と光安定性を両立し、且つ実用性の高い薄膜トランジスタ、並びに、表示特性又は感度特性に優れた表示装置、イメージセンサ及びＸ線センサを提供することを目的とする。
上記目的を達成するため、以下の発明が提供される。
＜１＞ 活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有し、前記活性層が金属元素として少なくともＩｎを含む非晶質酸化物半導体層であり、前記活性層において、前記活性層に含まれる全金属元素に対するＩｎの組成比が５０％以上であり、前記活性層の厚みが２５ｎｍ以下であり、前記ソース電極及び前記ドレイン電極の各々が２以上の層を含み、前記ソース電極及び前記ドレイン電極の各々において、厚さ方向において前記活性層に最も近い層が金属元素として少なくともＧａを含む酸化物層であり、前記酸化物層において、前記酸化物層に含まれる全金属元素に対するＧａの組成比が３０％以上である、薄膜トランジスタ。
＜２＞ 前記活性層が、金属元素として、Ｉｎと、Ｚｎ、Ｇａ、及びＳｎから選ばれる少なくとも１種の元素とを含む＜１＞に記載の薄膜トランジスタ。
＜３＞ 前記酸化物層において、前記酸化物層に含まれる全金属元素に対するＧａの組成比が５０％以上である＜１＞又は＜２＞に記載の薄膜トランジスタ。
＜４＞ 前記酸化物層がＩｎ、Ｇａ、Ｚｎ、及びＯを含む＜１＞〜＜３＞のいずれかに記載の薄膜トランジスタ。
＜５＞ 前記酸化物層が非晶質である＜１＞〜＜４＞のいずれかに記載の薄膜トランジスタ。
＜６＞ 前記酸化物層の厚みが１０ｎｍ以上１００ｎｍ以下である＜１＞〜＜５＞のいずれかに記載の薄膜トランジスタ。
＜７＞ 前記ソース電極と前記ドレイン電極との間で露出する前記活性層の表面に保護層が形成されている＜１＞〜＜６＞のいずれかに記載の薄膜トランジスタ。
＜８＞ 前記活性層がスパッタリングによって形成されたものである＜１＞〜＜７＞のいずれかに記載の薄膜トランジスタ。
＜９＞ ＜１＞〜＜８＞のいずれかに記載の薄膜トランジスタを備えている表示装置。
＜１０＞ ＜１＞〜＜８＞のいずれかに記載の薄膜トランジスタを備えているイメージセンサ。
＜１１＞ ＜１＞〜＜８＞のいずれかに記載の薄膜トランジスタを備えているＸ線センサ。
本発明によれば、電子移動度が極めて高いＩｎリッチな酸化物半導体層を活性層として用い、高移動度と光安定性を両立し、且つ実用性の高い薄膜トランジスタ、並びに、表示特性又は感度特性に優れた表示装置、イメージセンサ及びＸ線センサを提供することができる。
トップゲート−トップコンタクト型のＴＦＴの一例を示す模式図である。 トップゲート−ボトムコンタクト型のＴＦＴの一例を示す模式図である。 ボトムゲート構造−トップコンタクト型のＴＦＴの一例を示す模式図である。 ボトムゲート構造−ボトムコンタクト型のＴＦＴの一例を示す模式図である。 本発明のＴＦＴを備えた液晶表示装置の電気配線の概略構成図である。 図２に示す液晶表示装置の一部分の断面を示す概略断面図である。 本発明のＴＦＴを備えた有機ＥＬ表示装置の電気配線の概略構成図である。 図４に示す有機ＥＬ表示装置の一部分の断面を示す概略断面図である。 本発明のＴＦＴを備えたＸ線センサの電気配線の概略構成図である。 図６に示すＸ線センサの一部分の断面を示す概略断面図である。 実施例及び比較例で作製したＴＦＴの概略構成を示す平面図である。 図８Ａに示すＴＦＴのＡ−Ａ線矢視断面図である。 実施例１に係るＴＦＴについて、モノクロ光照射下におけるＶｇ−Ｉｄ特性を示す図である。
以下、添付の図面を参照しながら、本発明の実施形態に係る薄膜トランジスタ、及び、それを用いた表示装置、イメージセンサ、Ｘ線センサについて具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
一般的な組成比を有するＩＧＺＯを用いた薄膜トランジスタよりも、高い移動度を得るためには、よりＩｎリッチなＩＧＺＯを用いることが考えられるが、これまでその光安定性について検討されてきてはいなかった。本発明者らが行なった詳細な研究から、一般的な組成では非常に小さい可視光に対する光不安定性がＩｎリッチな組成になると極めて大きくなることが明らかとなった。即ち活性層のＩＧＺＯ組成をＩｎリッチにするだけでは、高い移動度は得られるが、光に対して非常に不安定なＴＦＴしか得られなかった。
本発明者らは、一般的に用いられるＩＧＺＯに比べてＩｎ組成比が高いＩＧＺＯ膜を用いることにより、高い移動度が得られ、且つその膜厚を薄くすることによって、可視光に対する光安定性が極めて高くなることを見出した。加えてソース・ドレイン電極をそれぞれ２層以上の積層構造とし、活性層側の各層をＧａを含む酸化物層とすることで、移動度を損なうことなく閾値を制御可能であり、ノーマリーオフ駆動が実現可能となることを見出した。
本発明の薄膜トランジスタは、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有し、前記活性層が金属元素として少なくともＩｎを含む非晶質酸化物半導体層であり、前記活性層において、前記活性層に含まれる全金属元素に対するＩｎの組成比が５０％以上であり、前記活性層の厚みが２５ｎｍ以下であり、前記ソース電極及び前記ドレイン電極の各々が２以上の層を含み、前記ソース電極及び前記ドレイン電極の各々において、厚さ方向において前記活性層に最も近い層が金属元素として少なくともＧａを含む酸化物層であり、前記酸化物層において、前記酸化物層に含まれる全金属元素に対するＧａの組成比が３０％以上である構成を有する。
本発明の薄膜トランジスタは、上記のように活性層として用いる酸化物半導体薄膜の組成比と膜厚を制御し、且つソース・ドレイン電極の構成を選定することによって、高い移動度（２０ｃｍ２／Ｖｓ以上）と高い光安定性（λ＝４２０ｎｍのモノクロ光（１０μｗ／ｃｍ２）を１０分間照射した際の閾値シフト量が１Ｖ以下）を両立し、且つノーマリーオフ駆動のＴＦＴ特性を有する。高い移動度で且つ高い光安定性を有しているということは、大面積、高精細な透明ディスプレイの駆動用ＴＦＴに好適に用いることができることを意味する。また、有機ＥＬやＬＣＤ駆動用ＴＦＴとして本発明のＴＦＴを用いれば、ＴＦＴに対して光を遮断する層を設ける必要がなく、製造コストを大幅に低減させることが可能となる。また、ノーマリーオフ駆動で閾値電圧が小さいため省電力化に適したＴＦＴ素子を得ることができる。
本発明に係るＴＦＴの素子構造は、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
図１Ａは、トップゲート構造でトップコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図１Ａに示すＴＦＴ１０では、基板１２の一方の主面上に活性層１４として上述の酸化物半導体薄膜が積層されている。そして、この活性層１４上にそれぞれ２層の積層構造を有するソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上にゲート絶縁膜２０と、ゲート電極２２とが順に積層されている。
図１Ｂは、トップゲート構造でボトムコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図１Ｂに示すＴＦＴ３０では、基板１２の一方の主面上にそれぞれ２層の積層構造を有するソース電極１６及びドレイン電極１８が互いに離間して設置されている。そして、活性層１４として上述の酸化物半導体薄膜と、ゲート絶縁膜２０と、ゲート電極２２と、が順に積層されている。
図１Ｃは、ボトムゲート構造でトップコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図１Ｃに示すＴＦＴ４０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、活性層１４として上述の酸化物半導体薄膜と、が順に積層されている。そして、この活性層１４の表面上にそれぞれ２層の積層構造を有するソース電極１６及びドレイン電極１８が互いに離間して設置されている。
図１Ｄは、ボトムゲート構造でボトムコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図１Ｄに示すＴＦＴ５０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、が順に積層されている。そして、このゲート絶縁膜２０の表面上にそれぞれ２層の積層構造を有するソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上に、活性層１４として上述の酸化物半導体薄膜が積層されている。
なお、図１Ｂ及び図１Ｄに示すＴＦＴ３０，５０では、厚さ方向で見ると、層１６Ｂ，１８Ｂよりも層１６Ａ，１８Ａの方が活性層１４に近く、「活性層に最も近い層」に相当する。
また、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層１４上に保護層や基板上に絶縁層等を備える構成であってもよい。
以下、本発明のＴＦＴが形成される基板も含め、各構成要素について詳述する。なお、代表例として図１Ａに示すトップゲート構造でトップコンタクト型のＴＦＴ１０を製造する場合について具体的に説明するが、本発明は他の形態のＴＦＴを製造する場合についても同様に適用することができる。
（基板）
本発明の薄膜トランジスタ１０が形成される基板１２の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質として、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂基板及びその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミド−オレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１つの接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１つ以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板は耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
基板１２の厚みは特に制限はないが、５０μｍ以上５００μｍ以下であることが好ましい。基板の厚みが５０μｍ以上であると、基板自体の高い平坦性が確保できる。また、基板の厚みが５００μｍ以下であると、基板自体の可撓性が高く、フレキシブルデバイス用基板としての使用に有利である。
（活性層）
活性層１４は、金属元素として少なくともＩｎを含む非晶質酸化物半導体層であり、活性層１４に含まれる全金属元素に対するＩｎの組成比（原子数比）が５０％以上であり、厚みが２５ｎｍ以下である。活性層１４はソース・ドレイン電極１６，１８と接してソース・ドレイン電極１６，１８間（Ｓ−Ｄ間）を導通可能にする。
活性層１４は、具体的には、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ，Ｉｎ−Ｚｎ−Ｏ，Ｉｎ−Ｇａ−Ｏ，Ｉｎ−Ｓｎ−Ｏ，Ｉｎ−Ｓｎ−Ｚｎ−Ｏ，Ｉｎ−Ｇａ−Ｓｎ−Ｏ，Ｉｎ−Ｏ等の非晶質酸化物半導体膜によって構成される。
なお、活性層１４は、高い伝達特性を得る観点から、金属元素として、Ｉｎと、Ｚｎ、Ｇａ、及びＳｎから選ばれる少なくとも１種の元素とを含むことが好ましい。
なお、活性層１４における全金属元素に対するＩｎの組成比は、非晶質膜が得られやすい観点から、９０％以下であることが好ましい。９０％以上の場合、膜が結晶化しやすくなり、結晶粒界密度による素子特性ばらつきが大きくなりやすい。
活性層１４の成膜手法としては、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等が挙げられる。これらの中から、使用する材料との適性を考慮して適宜選択した方法に従って活性層１４を成膜することができるが、成膜速度や膜密度等の観点からスパッタリング法が好ましい。
スパッタ等の成膜手法を用いて成膜される酸化物半導体層１４の膜厚は２５ｎｍ以下とするが、薄膜の平坦性の観点から５ｎｍ以上であることが好ましい。
酸化物半導体層１４をスパッタにより成膜する方法としては、成膜した酸化物半導体層１４中の全金属元素に対するＩｎの組成比（原子数比）が５０％以上となるように成膜できれば特に限定されず、例えば、酸化物半導体層１４を構成する２種以上の金属元素を含む複合酸化物ターゲットの単独スパッタであってもよく、各構成元素の酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。
成膜時の成膜室内の酸素分圧を制御することで、得られる酸化物半導体膜の導電率を制御することがきる。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するＯ２ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。また、酸素ガスの導入を停止させた場合でも抵抗が高い場合には、Ｈ２やＮ２等の還元性ガスを導入してもよい。
酸化物半導体膜の成膜後、活性層１４の形状にパターニングする。パターニングは、例えば、フォトリソグラフィー及びエッチングにより行うことができる。具体的には、酸化物半導体膜を活性層１４として残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりエッチングして活性層１４のパターンを形成する。
（保護層）
また、酸化物半導体層１４上にはソース・ドレイン電極１６，１８の成膜時及びエッチング時に酸化物半導体層１４のソース・ドレイン電極１６，１８間で露出する面を保護するための保護層（不図示）を形成することが好ましい。
保護層の成膜方法は特に限定はなく、酸化物半導体層１４の成膜と連続して保護層の成膜を行ってもよいし、酸化物半導体層１４のパターニング後に保護層を成膜してもよく、気相成膜でも液相成膜でも構わない。
なお、保護層を気相成膜する場合は、酸化物半導体層１４のソース・ドレイン電極１６，１８間で露出する面にダメージを与えないような成膜条件で行うことが好ましく、プラズマを用いない蒸着法を好適に用いることができる。
保護層としては金属酸化物層であってもよく、樹脂等の有機材料で形成してもよい。また、保護層はソース・ドレイン電極形成後に除去しても構わない。
保護層の厚みは特に限定されず、例えば、５ｎｍ以上２００ｎｍ以下である。
（ソース・ドレイン電極）
ソース電極１６及びドレイン電極１８は酸化物半導体層１４を介して導通可能に配置されている。ソース・ドレイン電極１６，１８は各々２層以上の積層構造を有し、それぞれ厚さ方向において酸化物半導体層１４に最も近い層、すなわち、図１Ａに示すＴＦＴ１０では酸化物半導体層１４に接する層１６Ａ，１８Ａは、金属元素として少なくともＧａを含む酸化物層であり、Ｇａを含めた全金属元素に対するＧａの組成比（原子数比）が３０％以上である。
なお、酸化物半導体層１４に最も近いソース・ドレイン電極１６，１８の各酸化物層１６Ａ，１８Ａは、ＴＦＴにした際にノーマリーオフ駆動が得られやすい観点から、それぞれ全金属元素に対するＧａの組成比が５０％以上であることが好ましく、９０％以下であることがより好ましい。
また、酸化物半導体層１４に最も近いソース・ドレイン電極１６，１８の各酸化物層１６Ａ，１８Ａは、界面に異相が形成されにくい観点から、それぞれＩｎ、Ｇａ、Ｚｎ、及びＯを含むことが好ましい。
各酸化物層１６Ａ，１８Ａの膜厚は、ＴＦＴにした際にノーマリーオフ駆動を得やすくする観点から、１０ｎｍ以上１００ｎｍ以下であることが好ましく、３０ｎｍ以上７０ｎｍ以下であることがより好ましい。
また、酸化物半導体層１４に最も近いソース・ドレイン電極１６，１８の各酸化物層１６Ａ，１８Ａは、結晶粒界による電子の散乱を抑制する観点から、非晶質であることが好ましい。
なお、活性層１４や酸化物層１６Ａ，１８Ａが非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物層１６Ａ，１８Ａは非晶質であると判断することができる。
ソース・ドレイン電極１６，１８を構成する他の層１６Ｂ，１８Ｂに関しては各電極１６，１８の一部として機能すれば特に制限はないが、高い導電性を有する材料により構成されることが好ましく、例えば、Ａｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等の金属酸化物の導電膜等を用いて形成することができる。
なお、ソース・ドレイン電極１６，１８はそれぞれ２層以上の積層構造を有し、３層以上とすることもできるが、製造コスト等の観点から、２層構造とすることが好ましい。
ソース・ドレイン電極１６，１８の総膜厚は、成膜性、エッチングやリフトオフ法によるパターニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下であることが好ましく、５０ｎｍ以上１００ｎｍ以下であることがより好ましい。
ソース・ドレイン電極１６，１８の形成は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法により成膜すればよく、積層構造を構成する各材料に応じて異なる成膜手法を用いてもよい。
ソース・ドレイン電極１６，１８は、各々積層構造を有する導電層をエッチング又はリフトオフ法により所定の形状にパターニングすることにより形成される。この際、ソース・ドレイン電極１６，１８を構成する全ての層及び各電極に接続する配線を同時にパターニングすることが好ましい。なお、用いる材料によって、各層を個別にエッチングしてもよい。
（ゲート絶縁膜）
ゲート絶縁膜２０は、活性層１４及びソース・ドレイン電極１６，１８をゲート電極２２から隔てるように配置されている。ゲート絶縁膜２０は高い絶縁性を有するものが好ましく、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、又はこれらの化合物を２種以上含む絶縁膜としてもよい。
ゲート絶縁膜２０は、ソース・ドレイン電極１６，１８及び配線を形成した後、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
ソース・ドレイン電極１６，１８及び酸化物半導体層１４を覆うようにゲート絶縁膜２０を成膜後、フォトリソグラフィー及びエッチングによって所定の形状にパターニングされる。
ゲート絶縁膜２０はリーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜２０の厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜２０の材質にもよるが、ゲート絶縁膜２０の厚みは１０ｎｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましく、１００ｎｍ〜４００ｎｍが特に好ましい。
（ゲート電極）
ゲート電極２２は、ゲート絶縁膜２０を介して活性層１４と対向するように配置されている。ゲート電極２２は高い導電性を有する材料によって構成される。例えば、Ａｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、ＩＧＺＯ等の金属酸化物の導電膜等を用いて形成することができる。ゲート電極２２としてはこれらの導電膜を単層構造又は２層以上の積層構造にして用いることができる。
ゲート電極２２は、ゲート絶縁膜２０を形成した後、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。成膜後、エッチング又はリフトオフ法により所定の形状にパターニングしてゲート電極２２を形成する。この際、ゲート電極２２及びゲート配線を同時にパターニングすることが好ましい。
ゲート電極２２を構成する導電膜の膜厚は、成膜性、エッチングやリフトオフ法によるパターニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上２００ｎｍ以下とすることがより好ましい。
（ポストアニール）
ポストアニール処理は、酸化物半導体層の成膜後であれば、特に順序は限定されず、例えば、酸化物半導体層の成膜直後に行ってもよいし、電極、絶縁膜の成膜及びパターニングが全て終わった後に行ってもよい。
ポストアニール温度は、電気特性のバラツキを抑えるために１００℃以上５００℃以下であることが好ましく、可撓性基板として樹脂基板を用いる場合は、１００℃以上３００℃以下であることがより好ましい。
ポストアニール中の雰囲気は不活性雰囲気又は酸化性雰囲気にすることが好ましい。還元性雰囲気中でポストアニールを施すと酸化物半導体層１４中の酸素が抜け、余剰キャリアが発生し、電気特性のバラツキが起こり易い。
上記実施形態では、代表例として図１Ａに示すようなトップゲート型の薄膜トランジスタについて説明したが、本発明の薄膜トランジスタは、図１Ａに示すようなトップゲート型に限定されず、上述した活性層１４とソース・ドレイン電極１６，１８の関係を満たすものであれば、図１Ｂに示すようにソース・ドレイン電極１６，１８の後に活性層１４を形成するトップゲート型の薄膜トランジスタであってもよいし、図１Ｃ又は図１Ｄに示すようなボトムゲート型の薄膜トランジスタであってもよい。
なお、図１Ｂ及び図１Ｄに示すボトムコンタクト型よりも図１Ａ及び図１Ｃに示すトップコンタクト型の方がソース・ドレイン電極１６，１８の形成が容易であり、製造コストを低く抑えることができる。
本発明の薄膜トランジスタは、その用途には特に限定はないが、高移動度であり、ノーマリーオフのＴＦＴ特性を有することから、例えば電気光学装置（例えば、液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置等の表示装置等）における駆動素子、特に大面積デバイスにおいて好適に用いられる。また、光安定性が高いことから透明な表示装置等にも好適に用いることができる。
更に本発明の薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なデバイス（例えばフレキシブルディスプレイ等）に特に好適であり、Ｘ線センサ等の各種センサ、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。
（電気光学装置）
本発明の電気光学装置は、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
（液晶表示装置）
図２に、本発明の電気光学装置の一例である液晶表示装置の電気配線の概略構成図を示し、図３に、その一部分の概略断面図を示す。
液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近には、本発明の薄膜トランジスタ１０が備えられている。
薄膜トランジスタ１０のゲート電極２２はゲート配線１１２に接続されており、薄膜トランジスタ１０のソース電極１６はデータ配線１１４に接続されている。また、薄膜トランジスタ１０のドレイン電極１８はコンタクトホール１１６を介して画素電極１０４に接続されており、該画素電極１０４と対向電極１０６との間には液晶１０８が保持されている。更に該画素電極１０４は、接地された対向電極１０６とともにキャパシタを構成している。また、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ，１１２ｂを備えている。
図３中の薄膜トランジスタ１０はトップゲート型の薄膜トランジスタであるが、本発明の液晶表示装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明の薄膜トランジスタは電子移動度が非常に高いことから、液晶表示装置における大画面化、高精細化、３Ｄ応用に適している。また、可視光に対して鈍感であることから、透明ディスプレイ用駆動素子にも適している。また、本発明のＴＦＴは、低温でのアニール処理によって高い移動度と光安定性を有することから、基板１２としては樹脂基板（プラスチック基板）を用いることができ、高精細、大面積で、透明なフレキシブル液晶表示装置を提供できる。
（有機ＥＬ表示装置）
図４に、本発明の電気光学装置の一例であるアクティブマトリックス方式の有機ＥＬ表示装置の電気配線の概略構成図を示し、図５に、その一部分の概略断面図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１Ａに示したトップゲート構造のＴＦＴ１０が、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ１０ａおよびスイッチング用ＴＦＴ１０ｂとして備えられ、該ＴＦＴ１０ａおよび１０ｂ上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。
また、図４に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極２２は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極１６はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極１８は駆動用ＴＦＴ１０のゲート電極２２に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極１６は駆動配線２２４に接続され、ドレイン電極１８は有機ＥＬ発光素子２１４に接続される。
図４及び図５に示した本実施形態の有機ＥＬ装置は、トップゲート構造のＴＦＴ１０ａ，１０ｂを備えているが、本発明の表示装置である有機ＥＬ装置において用いられるＴＦＴは、トップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本発明により製造されるＴＦＴは、光照射時の安定性が高く（閾値変動が少なく）、高移動度であり、大画面の有機ＥＬ表示装置の製造に適している。
また、低温でのアニール処理によって十分なＴＦＴ特性を有するＴＦＴを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブル有機ＥＬ表示装置を提供することができる。
なお、図５に示した有機ＥＬ表示装置は、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴ１０ａ，１０ｂの各電極を透明電極とすることによりボトムエミッション型としてもよい。
（センサ）
図６に、本発明の薄膜トランジスタを備えたセンサの一例であるＸ線センサの概略構成図を示し、図７に、本発明のセンサの一例であるＸ線センサの一部を拡大した概略断面図を示す。
Ｘ線センサ３００は、互いに平行な複数のゲート配線３２０と、該ゲート配線３２０と交差する、互いに平行なデータ配線３２２とを備えている。ゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近には、本発明の薄膜トランジスタ１０が備えられている。
薄膜トランジスタ１０のゲート電極は、ゲート配線３２０に接続されており、薄膜トランジスタ１０のソース電極１６はデータ配線３２２に接続されている。また、薄膜トランジスタ１０のドレイン電極１８は電荷収集用電極３０２に接続されており、更に該電荷収集用電極３０２は、接地されたキャパシタ用下部電極３１２とともにキャパシタ３１０を構成している。
Ｘ線センサ３００は基板１２上に形成された薄膜トランジスタ１０及びキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上層電極３０６とを備えて構成される。薄膜トランジスタ１０上にはパッシベーション膜３０８が設けられている。キャパシタ３１０はキャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。前記キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、薄膜トランジスタ１０のソース電極及びドレイン電極のいずれか一方と接続されている。
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、該キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、薄膜トランジスタ１０及びキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
上記構成のＸ線センサ３００において、Ｘ線は図７の上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、薄膜トランジスタ１０を順次走査することによって読み出される。
本実施形態のＸ線センサ３００は、光照射時の安定性が高いＴＦＴ１０を備えるため、均一性に優れた画像を得ることができる。
なお、図７中の薄膜トランジスタ１０はトップゲート型の薄膜トランジスタであるが、本発明のセンサに用いる薄膜トランジスタは、トップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
＜実施例１＞
以下のような試料を作製し、評価を行った。
図８Ａは実施例及び比較例で作製した簡易型ＴＦＴの平面図であり、図８Ｂは図８Ａに示すＴＦＴのＡ−Ａ線矢視断面図である。
熱酸化膜６０４付ｐ型Ｓｉ基板６０２を用いることにより、厚さ１００ｎｍの熱酸化膜６０４をゲート絶縁膜として用いｐ型Ｓｉ基板６０２をゲート電極として用いる簡易型のＴＦＴ６００を作製した。
熱酸化膜６０４付ｐ型Ｓｉ基板６０２（１インチ角）上に活性層としてＩｎリッチなＩＧＺＯ膜６０６を以下の条件でスパッタ成膜した。成膜の際にはメタルマスクを用い、３ｍｍ×４ｍｍのパターン成膜を行った。成膜は、Ｉｎ２Ｏ３ターゲット、Ｇａ２Ｏ３ターゲット、ＺｎＯターゲットを用いた共スパッタ（ｃｏ−ｓｐｕｔｔｅｒ）により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。
（活性層の成膜条件）
・カチオン組成比 Ｉｎ：Ｇａ：Ｚｎ＝１．５：０．５：１．０
・膜厚 ２５ｎｍ
・成膜時圧力 ４．４×１０−１Ｐａ
・Ａｒ流量 ３０ｓｃｃｍ
・Ｏ２流量 ２ｓｃｃｍ
上記ＩｎリッチＩＧＺＯ膜６０６上にそれぞれ２層構造となるソース・ドレイン電極６０８，６１０をスパッタにより成膜した。ソース・ドレイン電極６０８，６１０はメタルマスクを用いたパターン成膜にて作製した。
具体的には、ＩｎリッチＩＧＺＯ膜６０６上にＩＧＺＯ電極層６０８Ａ，６１０Ａ（Ｉｎ：Ｇａ：Ｚｎ＝０．５：１．５：１．０、成膜時圧力：４．４×１０−１Ｐａ、Ａｒ流量：３０ｓｃｃｍ、Ｏ２流量：２ｓｃｃｍ）を膜厚５０ｎｍで成膜後、ＩＧＺＯ電極層６０８Ａ，６１０Ａ上に、それぞれＭｏ層６０８Ｂ，６１０Ｂを膜厚４０ｎｍで成膜した。
ソース・ドレイン電極６０８，６１０の平面視サイズは各々１ｍｍ角とし、電極間距離は０．２ｍｍとした。
続いて電気炉にてポストアニール処理を施した。ポストアニール雰囲気はＡｒ １６０ｓｃｃｍ、Ｏ２ ４０ｓｃｃｍとし、１０℃／ｍｉｎで３００℃まで昇温、３００℃で６０分保持後、炉冷で室温まで冷却を行った。
＜実施例２〜４，比較例１〜６＞
実施例１と同様の手法で、下記表１に示すようにＩｎリッチ活性層の金属組成比及び膜厚、電極層（ＧａリッチなＩＧＺＯ層）の有無及び金属組成比が異なる簡易型ＴＦＴを作製した。
上記で得られた簡易型ＴＦＴについて、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、モノクロ光照射時及び非照射時のトランジスタ特性（Ｖｇ−Ｉｄ特性）の測定を行った。
Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を＋１０Ｖに固定し、ゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で変化させ、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにより行った。また、モノクロ光源の照射強度は１０μＷ／ｃｍ２、波長λの範囲を３６０〜７００ｎｍとし、モノクロ光非照射時のＶｇ−Ｉｄ特性と、１０分間モノクロ光を照射した時のＶｇ−Ｉｄ特性を比較することでΔＶｔｈを求め、光照射安定性を評価した。
図９に実施例１のモノクロ光照射時のＶｇ−Ｉｄ特性を示す。光照射を行なわない環境下でのＶｔｈは３．９Ｖであった。
また、各試料の移動度、λ＝４２０ｎｍのモノクロ光を照射した際のΔＶｔｈ、Ｖｇ＝０のＩｄを下記表２に示す。
実施例１〜４では、移動度２０ｃｍ２／Ｖｓ以上、Ｖｇ＝０でのＩｄが１Ｅ−９Ａ以下、λ＝４２０ｎｍのモノクロ光を照射した際のΔＶｔｈが１Ｖ以下を満たす良好なトランジスタ特性を示した。
一方、活性層の膜厚が厚い比較例１，２では移動度は高いもののモノクロ光照射時のΔＶｔｈが大きく、光に対して不安定な特性を示し、Ｖｇ＝０のＩｄも高くなり、ノーマリーオフは実現されなかった。
ＩＧＺＯ電極層を配置しなかった比較例３においては、移動度は高く、光に対する安定性も良好だが、Ｖｇ＝０でのＩｄが高く、ノーマリーオフ駆動が実現されなかった。
ＩＧＺＯ電極層の組成がＩｎリッチな組成の層を用いた場合の比較例４においては、やはりノーマリーオフ駆動が実現しなかった。
また、一般的な組成であるＩｎ：Ｇａ：Ｚｎ＝１：１：１の活性層を用いた比較例５，６ではノーマリーオフと高い光安定性を示す一方、移動度は低くなった。
＜実施例５〜１０，比較例７，８＞
活性層の組成比及び活性層に接するＩＧＺＯ電極層の組成比を表３に示すように変更して実施例１と同様にしてＴＦＴを作製した。作製したＴＦＴについて、実施例１と同様にしてＴＦＴ特性を測定し、結果を表４に示した。
表３、表４に示す結果から、活性層の組成が、ＩＧＯ，ＩＺＯといったＩＧＺＯのＧａとＺｎのいずれか一方が０となるような組成、または、Ｓｎを含むＩＴＯ，ＩＴＺＯ（Ｉｎ−Ｓｎ−Ｚｎ−Ｏ）といった組成であっても、Ｉｎの組成比が５０％以上である組成を有し、２５ｎｍ以下の膜厚を有することで、移動度が２０ｃｍ２／Ｖｓ以上で且つ高い光安定性を示し、さらに、ソース・ドレイン電極の各積層構造中に活性層と接するＧａリッチなＩＧＺＯ電極層を設けることでノーマリーオフ駆動が実現できることがわかる。
日本特許出願２０１２−１０８５１２の開示は参照により本明細書に取り込まれる。
本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出願、および技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

Claims (11)

  1. 活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有し、
    前記活性層が金属元素として少なくともＩｎを含む非晶質酸化物半導体層であり、
    前記活性層において、前記活性層に含まれる全金属元素に対するＩｎの組成比が５０％以上であり、
    前記活性層の厚みが２５ｎｍ以下であり、
    前記ソース電極及び前記ドレイン電極の各々が２以上の層を含み、
    前記ソース電極及び前記ドレイン電極の各々において、厚さ方向において前記活性層に最も近い層が金属元素として少なくともＧａを含む酸化物層であり、
    前記酸化物層において、前記酸化物層に含まれる全金属元素に対するＧａの組成比が３０％以上である、
    薄膜トランジスタ。
  2. 前記活性層が、金属元素として、Ｉｎと、Ｚｎ、Ｇａ、及びＳｎから選ばれる少なくとも１種の元素とを含む請求項１に記載の薄膜トランジスタ。
  3. 前記酸化物層において、前記酸化物層に含まれる全金属元素に対するＧａの組成比が５０％以上である請求項１又は請求項２に記載の薄膜トランジスタ。
  4. 前記酸化物層がＩｎ、Ｇａ、Ｚｎ、及びＯを含む請求項１〜請求項３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記酸化物層が非晶質である請求項１〜請求項４のいずれか一項に記載の薄膜トランジスタ。
  6. 前記酸化物層の厚みが１０ｎｍ以上１００ｎｍ以下である請求項１〜請求項５のいずれか一項に記載の薄膜トランジスタ。
  7. 前記ソース電極と前記ドレイン電極との間で露出する前記活性層の表面に保護層が形成されている請求項１〜請求項６のいずれか一項に記載の薄膜トランジスタ。
  8. 前記活性層がスパッタリングによって形成されたものである請求項１〜請求項７のいずれか一項に記載の薄膜トランジスタ。
  9. 請求項１〜請求項８のいずれか一項に記載の薄膜トランジスタを備えている表示装置。
  10. 請求項１〜請求項８のいずれか一項に記載の薄膜トランジスタを備えているイメージセンサ。
  11. 請求項１〜請求項８のいずれか一項に記載の薄膜トランジスタを備えているＸ線センサ。
JP2014514749A 2012-05-10 2013-05-09 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ Active JP5869110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014514749A JP5869110B2 (ja) 2012-05-10 2013-05-09 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012108512 2012-05-10
JP2012108512 2012-05-10
JP2014514749A JP5869110B2 (ja) 2012-05-10 2013-05-09 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
PCT/JP2013/063067 WO2013168774A1 (ja) 2012-05-10 2013-05-09 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Publications (2)

Publication Number Publication Date
JPWO2013168774A1 true JPWO2013168774A1 (ja) 2016-01-07
JP5869110B2 JP5869110B2 (ja) 2016-02-24

Family

ID=49550806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514749A Active JP5869110B2 (ja) 2012-05-10 2013-05-09 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Country Status (3)

Country Link
JP (1) JP5869110B2 (ja)
KR (1) KR101851428B1 (ja)
WO (1) WO2013168774A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
KR101829970B1 (ko) * 2016-02-01 2018-02-19 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
WO2017150275A1 (ja) * 2016-02-29 2017-09-08 シャープ株式会社 薄膜トランジスタ
CN111370445A (zh) * 2018-12-26 2020-07-03 陕西坤同半导体科技有限公司 柔性显示屏及其制作方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028021A (ja) * 2008-07-24 2010-02-04 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010093240A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011103402A (ja) * 2009-11-11 2011-05-26 Idemitsu Kosan Co Ltd 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258475B2 (ja) 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028021A (ja) * 2008-07-24 2010-02-04 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010093240A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011103402A (ja) * 2009-11-11 2011-05-26 Idemitsu Kosan Co Ltd 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置

Also Published As

Publication number Publication date
KR20150005598A (ko) 2015-01-14
JP5869110B2 (ja) 2016-02-24
WO2013168774A1 (ja) 2013-11-14
KR101851428B1 (ko) 2018-04-23

Similar Documents

Publication Publication Date Title
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9236454B2 (en) Method of manufacturing thin-film transistor, thin-film transistor, display apparatus, sensor, and digital X-ray image-capturing apparatus
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5795551B2 (ja) 電界効果型トランジスタの製造方法
WO2013024646A1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250