JPWO2012096364A1 - 基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法 - Google Patents
基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法 Download PDFInfo
- Publication number
- JPWO2012096364A1 JPWO2012096364A1 JP2012552763A JP2012552763A JPWO2012096364A1 JP WO2012096364 A1 JPWO2012096364 A1 JP WO2012096364A1 JP 2012552763 A JP2012552763 A JP 2012552763A JP 2012552763 A JP2012552763 A JP 2012552763A JP WO2012096364 A1 JPWO2012096364 A1 JP WO2012096364A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- catalyst layer
- polycrystalline thin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
- C23C14/025—Metallic sublayers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Abstract
ガラス等の基板（３）に触媒層（２）を形成して、その触媒層を形成した基板を加熱しながら、触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給することにより、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜（４）を安価に効率良く形成する。
Description
本発明は、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を基板上に形成する方法と、該方法により製造することができるＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板に関するものである。本発明は、ＳｉやＧｅを用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）や、ＳｉやＧｅを用いた薄膜太陽電池などに利用することが可能である。
ガラス基板上に形成したＳｉ薄膜は、液晶表示装置（ＬＣＤ：Liquid Crystal Display）や有機ＥＬ表示装置（ＯＬＥＤ：Organic Light Emitting Diode）などに用いられるＴＦＴや薄膜太陽電池などに広く使用されている。最近では、次世代電子デバイスへの利用を念頭において、Ｓｉ薄膜のかわりにキャリア移動度が高いＧｅ薄膜やＳｉとＧｅから構成される薄膜をガラス基板上に形成したものも検討されている。
ガラス基板上にＳｉおよび／またはＧｅを蒸着すると、Ｓｉおよび／またはＧｅの非晶質（アモルファス）薄膜が形成される。しかしながら、非晶質のままではＴＦＴとしたときのキャリア移動度やスイッチング特性が低いという問題がある。このため、この問題に対処して高性能なＬＣＤやＯＬＥＤを提供するために、基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する技術が検討されてきた。
基板上に形成した非晶質のＳｉ薄膜を結晶化する方法として、ゾーンメルティング法が開発されている。ゾーンメルティング法は、非晶質のＳｉ薄膜を加熱溶融した後に冷却することにより結晶性の薄膜に変換する方法であり、種々の改良法も提案されている（例えば特許文献１参照）。しかしながら、ゾーンメルティング法は１０００℃付近の高温加熱を行うものであるため、耐熱性の基板を用いることが必要とされ、基板選択の幅が狭いという問題がある。また、エネルギーコストも膨大であるという問題もある。
基板上に形成した非晶質のＳｉ薄膜を結晶化する別の方法として、レーザアニール法も開発されている。レーザアニール法は、非晶質のＳｉにレーザを照射することにより瞬間的に熱を発生させて溶融し再結晶化させる方法である。現在、エキシマレーザを利用したものが実用化されており、可視レーザと紫外レーザを異なるタイミングで照射する方法など種々の改良法も提案されている（例えば特許文献２参照）。しかしながら、レーザアニール法を実施するには、大型で高価な装置が必要であり、条件設定が難しく、次世代の大画面ガラスへの適用も容易ではないという問題がある。
基板上に形成した非晶質のＳｉ薄膜を結晶化する別の方法として、金属誘導結晶化法（ＭＩＣ法：Metal Induced Crystallization法）も開発されている。ＭＩＣ法は、非晶質のＳｉ薄膜上に金属触媒の薄膜を形成した後に加熱することにより結晶性の薄膜に変換する方法である。例えば、ガラス基板上に形成した非晶質のＳｉ薄膜上に、さらにＮｉ触媒の薄膜を蒸着させて、まず４５０〜６００℃に加熱した後に６５０〜７５０℃に加熱する方法が提案されている（特許文献３参照）。また、ガラス基板上に形成した非晶質のＳｉ薄膜上に、ビスシクロペンタジエニルニッケルなどの有機金属化合物をガス状にして供給することにより低被覆率で吸着させ、その後に加熱する方法も提案されている（特許文献４参照）。これらの方法によれば、Ｓｉ薄膜の触媒金属による汚染を抑えながら結晶化を図ることが可能であるが、いずれも長時間の加熱処理が必要であり、エネルギーコストが高いという問題があった。
なお、基板上に形成する結晶の表面性を改善したりすることを目的として、基板上にあらかじめサーファクタント層を設けてから結晶を形成するサーファクタント・エピタキシー法が知られている。例えば、Ｓｉ上にあらかじめＢｉ薄膜を設けてから、Ｇｅを成長させることにより表面がより平坦なＧｅ結晶を得る技術等が得られている（非特許文献１参照）。しかしながら、この種のサーファクタント・エピタキシー法は、基板上に結晶を成長することが可能な状況において、サーファクタント層を設けておくことにより結晶表面を平坦化することを意図したものであり、サーファクタント層に非晶質薄膜を結晶化する機能を持たせたものではない点で本発明とは根本的な技術思想が異なる。
豊田中央研究所Ｒ＆Ｄレビュー Vol.28, No.4 (1993.12)
このように従来の技術では、ガラス基板上に形成した非晶質のＳｉ薄膜の結晶化を、エネルギーコストを抑えながら簡便な装置で実現することはできなかった。そこで本発明者らは、このような従来技術の課題を解決するために、Ｓｉを含む多結晶薄膜を有するガラスなどの基板を安価で効率よく製造する方法を提供することを本発明の目的として検討を進めた。また、Ｓｉを含む多結晶薄膜のみならず、Ｇｅを含む多結晶薄膜やＳｉとＧｅの両方を含む多結晶薄膜についても形成できる方法を提供することも本発明の目的として検討を進めた。
本発明者らは鋭意検討を重ねた結果、触媒層を形成した基板を用意し、これを加熱しながら触媒層上にドライプロセスによりＳｉやＧｅを供給することにより従来技術の課題を解決しうることを見出した。すなわち、課題を解決する手段として、以下の本発明を提供するに至った。
［１］ 基板に触媒層を形成する第１工程と、
前記触媒層を形成した基板を加熱しながら、前記触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する第２工程と
を含むことを特徴とする多結晶薄膜の形成方法。
［２］ 前記第２工程において、前記基板の加熱は、前記触媒層を構成する元素と前記原料として供給されるＳｉおよびＧｅの少なくともいずれか一方の元素との共晶温度あるいは、合金または金属間化合物の融点以下で行うことを特徴とする［１］に記載の多結晶薄膜の形成方法。
［３］ 前記基板の加熱温度が２００〜６００℃の範囲内にあることを特徴とする［２］に記載の多結晶薄膜の形成方法。
［４］ 前記触媒層が、下記（１）〜（４）の少なくともいずれか１つの性質をもつ材料からなることを特徴とする［１］〜［３］のいずれか１項に記載の多結晶薄膜の形成方法。
（１）ＳｉおよびＧｅのうち少なくともいずれか一方と共晶をつくる。
（２）Ｓｉ−Ｓｉ、Ｇｅ−Ｇｅ、Ｓｉ−Ｇｅの原子同士の共有結合を弱める作用を有する。
（３）シリサイドまたはＧｅとの金属化合物を形成する。
（４）表面エネルギーが小さく常に表面に浮遊する。
［５］ 前記触媒層が、Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、Ａｇ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕ、Ｂｉ、Ｐｂ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、ＷおよびＶからなる群より選ばれた少なくとも１つの元素を含むことを特徴とする［１］〜［４］のいずれか１項に記載の多結晶薄膜の形成方法。
［６］ 前記触媒層がＡｕおよびＡｌの少なくともいずれか一方の元素を含むことを特徴とする［１］〜［５］のいずれか１項に記載の多結晶薄膜の形成方法。
［７］ 前記基板上に形成されている触媒層が１〜２００ｎｍの範囲内の厚みを有することを特徴とする［１］〜［６］のいずれか１項に記載の多結晶薄膜の形成方法。
［８］ 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする［１］〜［７］のいずれか１項に記載の多結晶薄膜の形成方法。
［９］ ［１］〜[８］のいずれか１項に記載の方法により製造される、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板。
［１０］ 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする［９］に記載の多結晶薄膜を有する基板。
［１１］ 前記多結晶薄膜が５０μｍ以上の最大径を有する結晶粒を含むことを特徴とする［９］または［１０］に記載の多結晶薄膜を有する基板。
［１］ 基板に触媒層を形成する第１工程と、
前記触媒層を形成した基板を加熱しながら、前記触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する第２工程と
を含むことを特徴とする多結晶薄膜の形成方法。
［２］ 前記第２工程において、前記基板の加熱は、前記触媒層を構成する元素と前記原料として供給されるＳｉおよびＧｅの少なくともいずれか一方の元素との共晶温度あるいは、合金または金属間化合物の融点以下で行うことを特徴とする［１］に記載の多結晶薄膜の形成方法。
［３］ 前記基板の加熱温度が２００〜６００℃の範囲内にあることを特徴とする［２］に記載の多結晶薄膜の形成方法。
［４］ 前記触媒層が、下記（１）〜（４）の少なくともいずれか１つの性質をもつ材料からなることを特徴とする［１］〜［３］のいずれか１項に記載の多結晶薄膜の形成方法。
（１）ＳｉおよびＧｅのうち少なくともいずれか一方と共晶をつくる。
（２）Ｓｉ−Ｓｉ、Ｇｅ−Ｇｅ、Ｓｉ−Ｇｅの原子同士の共有結合を弱める作用を有する。
（３）シリサイドまたはＧｅとの金属化合物を形成する。
（４）表面エネルギーが小さく常に表面に浮遊する。
［５］ 前記触媒層が、Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、Ａｇ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕ、Ｂｉ、Ｐｂ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、ＷおよびＶからなる群より選ばれた少なくとも１つの元素を含むことを特徴とする［１］〜［４］のいずれか１項に記載の多結晶薄膜の形成方法。
［６］ 前記触媒層がＡｕおよびＡｌの少なくともいずれか一方の元素を含むことを特徴とする［１］〜［５］のいずれか１項に記載の多結晶薄膜の形成方法。
［７］ 前記基板上に形成されている触媒層が１〜２００ｎｍの範囲内の厚みを有することを特徴とする［１］〜［６］のいずれか１項に記載の多結晶薄膜の形成方法。
［８］ 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする［１］〜［７］のいずれか１項に記載の多結晶薄膜の形成方法。
［９］ ［１］〜[８］のいずれか１項に記載の方法により製造される、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板。
［１０］ 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする［９］に記載の多結晶薄膜を有する基板。
［１１］ 前記多結晶薄膜が５０μｍ以上の最大径を有する結晶粒を含むことを特徴とする［９］または［１０］に記載の多結晶薄膜を有する基板。
本発明の方法によれば、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板を安価で効率よく製造することができる。本発明の方法は大型な装置を必要とせず、加熱のために消費するエネルギーも少ない。また、細かい条件設定を行わなくても、再現性よくＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を基板上に形成することができる。
以下において、本発明の内容について詳細に説明する。以下に記載する構成要件の説明は、本発明の代表的な実施態様や具体例に基づいてなされることがあるが、本発明はそのような実施態様や具体例に限定されるものではない。なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
［基板上にＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を形成する方法］
工程上の特徴
本発明の方法は、基板上に触媒層を形成する第１工程を実施した後に、触媒層を形成した基板を加熱しながら、触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する第２工程を実施することを特徴とする方法である。
工程上の特徴
本発明の方法は、基板上に触媒層を形成する第１工程を実施した後に、触媒層を形成した基板を加熱しながら、触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する第２工程を実施することを特徴とする方法である。
原料を供給して多結晶薄膜を形成する第２工程は、従来法に比べて極めて簡便で効率がよい。すなわち、従来のＭＩＣ法では、Ｓｉおよび／またはＧｅの非晶質薄膜と触媒層との積層体をまず製造して、その後に加熱することによって非晶質薄膜を結晶化していたが、本発明の方法では加熱しながら触媒層上にＳｉおよび／またはＧｅを供給し、同時に触媒層の下にＳｉおよび／またはＧｅの多結晶薄膜を形成できる点で大きく異なっている。すなわち、本発明の方法によれば、従来のＭＩＣ法のようにＳｉおよび／またはＧｅの薄膜の積層体を形成してから結晶化するという２つの段階を経ることなく、１段階でＳｉおよび／またはＧｅの多結晶薄膜を形成することができる。また、本発明の方法によれば、従来のＭＩＣ法よりも短い加熱時間で結晶化を実現することができる。このため、エネルギー効率良く迅速にＳｉおよび／またはＧｅの多結晶薄膜を形成することができる。
基板
本発明の方法に使用する基板は、本発明で採用する温度条件に耐えることができる耐熱性を有する基板であれば特に限定されず、用途などに応じて適宜その種類やサイズなどを選択することができる。例えば、太陽電池に用いる場合、透光性を有する基板が好ましく、透明ガラス基板、石英基板、樹脂基板を挙げることができる。特に、触媒層を設けずに直接ＳｉまたはＧｅを成長すると非晶質膜が形成されてしまうようなガラス、石英からなる基板に特に好適に用いられ得る。基板のサイズは特に制限されず、比較的大きなサイズの基板であっても本発明を適用することが可能である。また、基板表面には、用途に応じて例えばＩＴＯ膜等が形成されていてもよい。
本発明の方法に使用する基板は、本発明で採用する温度条件に耐えることができる耐熱性を有する基板であれば特に限定されず、用途などに応じて適宜その種類やサイズなどを選択することができる。例えば、太陽電池に用いる場合、透光性を有する基板が好ましく、透明ガラス基板、石英基板、樹脂基板を挙げることができる。特に、触媒層を設けずに直接ＳｉまたはＧｅを成長すると非晶質膜が形成されてしまうようなガラス、石英からなる基板に特に好適に用いられ得る。基板のサイズは特に制限されず、比較的大きなサイズの基板であっても本発明を適用することが可能である。また、基板表面には、用途に応じて例えばＩＴＯ膜等が形成されていてもよい。
触媒層
本発明では、基板上にまず触媒層を形成する第１工程を実施する。本発明の触媒層はサーファクタント層としての機能を有し、基板に直接接するように形成することが好ましい。触媒層を構成する材料は、（１）ＳｉおよびＧｅのうち少なくともいずれか一方と共晶をつくる、（２）Ｓｉ−Ｓｉ、Ｇｅ−Ｇｅ、Ｓｉ−Ｇｅの原子同士の共有結合を弱める作用を有する、（３）シリサイドまたはＧｅとの金属化合物を形成する、（４）表面エネルギーが小さく常に表面に浮遊する、の少なくとも１つ以上の性質をもつものであり、複数の性質をもつものであることが好ましい。触媒層を構成する元素として、具体的にはＡｌ、Ａｕ、Ｎｉ、Ｔｉ、Ａｇ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕ、Ｂｉ、Ｐｂ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｖなどを挙げることができる。なかでも好ましいのはＡｌ、Ａｕ、Ａｇ、Ｎｉであり、より好ましいのはＡｌ、Ａｕである。触媒層は、１種類のみの元素で構成されていてもよいし、２種類以上の元素で構成されていてもよい。
本発明では、基板上にまず触媒層を形成する第１工程を実施する。本発明の触媒層はサーファクタント層としての機能を有し、基板に直接接するように形成することが好ましい。触媒層を構成する材料は、（１）ＳｉおよびＧｅのうち少なくともいずれか一方と共晶をつくる、（２）Ｓｉ−Ｓｉ、Ｇｅ−Ｇｅ、Ｓｉ−Ｇｅの原子同士の共有結合を弱める作用を有する、（３）シリサイドまたはＧｅとの金属化合物を形成する、（４）表面エネルギーが小さく常に表面に浮遊する、の少なくとも１つ以上の性質をもつものであり、複数の性質をもつものであることが好ましい。触媒層を構成する元素として、具体的にはＡｌ、Ａｕ、Ｎｉ、Ｔｉ、Ａｇ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕ、Ｂｉ、Ｐｂ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｖなどを挙げることができる。なかでも好ましいのはＡｌ、Ａｕ、Ａｇ、Ｎｉであり、より好ましいのはＡｌ、Ａｕである。触媒層は、１種類のみの元素で構成されていてもよいし、２種類以上の元素で構成されていてもよい。
基板上に触媒層を形成する方法としては、例えば、真空蒸着、スパッタリング、イオンプレーティングなどのＰＶＤ法；プラズマ重合などのＣＶＤ法；プラズマ照射やイオンビーム照射などによる化学構造変化法などを挙げることができる。
基板上に形成する触媒層の膜厚は、本発明の方法によってＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を基板と触媒層の間に形成できる範囲内で選択する。通常は１〜２００ｎｍであり、好ましくは１０〜１１０ｎｍであり、より好ましくは３０〜９０ｎｍであり、さらに好ましくは５０〜７０ｎｍである。触媒層の膜厚が薄すぎると触媒層として十分に機能しない場合が生じる可能性があり、膜厚が厚すぎると触媒層上にＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給したときに、当該供給された元素を含む薄膜を触媒層の下に形成しにくくなるおそれがある。最適な膜厚は、触媒層を構成する元素の種類、形成しようとしている多結晶薄膜を構成する元素の種類、基板の温度、多結晶薄膜の製膜条件などを考慮して、適宜決定することができる。
基板上に形成する触媒層の膜厚は、本発明の方法によってＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を基板と触媒層の間に形成できる範囲内で選択する。通常は１〜２００ｎｍであり、好ましくは１０〜１１０ｎｍであり、より好ましくは３０〜９０ｎｍであり、さらに好ましくは５０〜７０ｎｍである。触媒層の膜厚が薄すぎると触媒層として十分に機能しない場合が生じる可能性があり、膜厚が厚すぎると触媒層上にＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給したときに、当該供給された元素を含む薄膜を触媒層の下に形成しにくくなるおそれがある。最適な膜厚は、触媒層を構成する元素の種類、形成しようとしている多結晶薄膜を構成する元素の種類、基板の温度、多結晶薄膜の製膜条件などを考慮して、適宜決定することができる。
原料の供給
本発明の第２工程では、触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する。供給するのは、Ｓｉ単独であってもよいし、Ｇｅ単独であってもよいし、ＳｉとＧｅの両方であってもよく、さらにＳｉやＧｅ以外の元素をドープしたものであってもよい。ここでいうＳｉやＧｅ以外の元素としては、Ｐ（リン）、Ｂ（ホウ素）などを挙げることができる。原料中の元素組成比は、形成しようとしている多結晶薄膜の元素組成比に対応する比率とし、任意の比率に設定することができる。
本発明の第２工程では、触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する。供給するのは、Ｓｉ単独であってもよいし、Ｇｅ単独であってもよいし、ＳｉとＧｅの両方であってもよく、さらにＳｉやＧｅ以外の元素をドープしたものであってもよい。ここでいうＳｉやＧｅ以外の元素としては、Ｐ（リン）、Ｂ（ホウ素）などを挙げることができる。原料中の元素組成比は、形成しようとしている多結晶薄膜の元素組成比に対応する比率とし、任意の比率に設定することができる。
本発明の第２工程では、薄膜を１層だけ形成してもよいし、組成が異なる薄膜を積層してもよい。例えば、Ｓｉ薄膜を形成した後、表面に現れた触媒層を利用して再び第２工程を繰り返し、Ｓｉ薄膜上にＧｅ薄膜を形成することができる。また、供給する原料の元素組成を時間とともに変化させて、元素組成が厚み方向で変化する薄膜を形成することも可能である。
本発明でいう「ドライプロセス」とは、形成しようとしている多結晶薄膜の材料となる原子、分子、イオンなどを高真空中にとばして供給することを意味する。このような供給を実現する方法は、特に制限されない。例えば、真空蒸着、スパッタリング、イオンプレーティングなどのＰＶＤ法；プラズマ重合などのＣＶＤ法；プラズマ照射やイオンビーム照射などによる化学構造変化法などを挙げることができる。例えばスパッタリングによれば、化学的気相蒸着法のような表面での化学反応を含まないうえ、他の物理的気相蒸着法に比べて製膜速度が大きい点で有利である。
原料を触媒層表面に供給する速度は、触媒層を構成する元素の種類、形成しようとしている薄膜を構成する元素の種類、原料を触媒層上に供給する際の温度条件などを考慮して、適宜決定することができる。触媒層上にＳｉを供給する場合は、例えば５〜１５ｎｍ／分の速度でＳｉ薄膜が成長するようにＳｉ供給速度を制御することができる。また、触媒層上にＧｅを供給する場合は、例えば１０〜２０ｎｍ／分の速度でＧｅ薄膜が成長するようにＧｅ供給速度を制御することができる。原料の供給速度が遅すぎると時間効率が悪くなり、Ｓｉおよび／またはＧｅの供給速度が速すぎると多結晶薄膜の成長を制御し難くなるおそれがある。
温度条件
本発明では、触媒層上にドライプロセスにより原料を供給する間、触媒層を形成した基板を加熱する。本発明で採用する加熱温度（触媒層表面の温度）は、従来の薄膜形成法の加熱温度よりも低めに設定することができる。例えば２００〜６００℃に設定することができ、あるいは２００〜５００℃に設定することができ、さらには２００〜４４０℃に設定することができる。デバイスシステムの構築において、ガラス等の安価な基板を試用可能とするには半導体の多結晶薄膜を低温で形成できることが好ましい。本発明で採用する加熱温度は、触媒層を構成する元素と原料として供給されるＳｉおよびＧｅの少なくともいずれか一方の元素との共晶温度あるいは、合金または金属間化合物の融点以下に設定することが好ましい。例えば、ＧｅとＡｕの共晶温度は３５６℃程度であり、ＳｉとＡｕの共晶温度は３６３℃程度である。加熱温度が共晶温度を超えると、供給された原料により形成される層と触媒層との界面が溶融して混じり合ってしまうおそれがある。Ａｕの触媒層に対してＧｅを供給する場合の加熱温度は、２００〜３５０℃であることが好ましく、２００〜２４０℃であることがより好ましい。Ａｕの触媒層に対してＳｉを供給する場合の加熱温度は、２００〜３５０℃であることが好ましく、２３０〜３１０℃であることがより好ましい。
本発明では、触媒層上にドライプロセスにより原料を供給する間、触媒層を形成した基板を加熱する。本発明で採用する加熱温度（触媒層表面の温度）は、従来の薄膜形成法の加熱温度よりも低めに設定することができる。例えば２００〜６００℃に設定することができ、あるいは２００〜５００℃に設定することができ、さらには２００〜４４０℃に設定することができる。デバイスシステムの構築において、ガラス等の安価な基板を試用可能とするには半導体の多結晶薄膜を低温で形成できることが好ましい。本発明で採用する加熱温度は、触媒層を構成する元素と原料として供給されるＳｉおよびＧｅの少なくともいずれか一方の元素との共晶温度あるいは、合金または金属間化合物の融点以下に設定することが好ましい。例えば、ＧｅとＡｕの共晶温度は３５６℃程度であり、ＳｉとＡｕの共晶温度は３６３℃程度である。加熱温度が共晶温度を超えると、供給された原料により形成される層と触媒層との界面が溶融して混じり合ってしまうおそれがある。Ａｕの触媒層に対してＧｅを供給する場合の加熱温度は、２００〜３５０℃であることが好ましく、２００〜２４０℃であることがより好ましい。Ａｕの触媒層に対してＳｉを供給する場合の加熱温度は、２００〜３５０℃であることが好ましく、２３０〜３１０℃であることがより好ましい。
本発明における加熱の方法は特に制限されない。例えばスパッタリングにより原料を触媒層に供給する場合は、通常のスパッタリング装置内で温度設定することにより加熱することができる。加熱温度は、原料を触媒層に供給している間は常に一定に維持しておいてもよいし、意図的に温度を変化させることによって、形成される薄膜の状態を制御してもよい。
本発明の方法によって触媒層の表面に原料を供給すると、触媒層を構成する原子（触媒原子）は表面エネルギーが小さいために原料として供給された原子（原料原子）の上に浮き上がる。このとき、触媒原子がＳｉやＧｅなどの原料原子間の結合を弱め、薄膜の成長や結晶化を促進するものと考えられる。基板の表面には常に触媒原子が存在するため、連続的に供給される原料原子により次々と薄膜の成長と結晶化が起こり、基板と触媒層の間に多結晶薄膜を成長させることができる。
結晶化の促進
本発明の方法では、結晶化をさらに進めるために、原料の供給後も基板をさらに加熱してもよい。これにより、同じ装置内で原料の供給を終了した後も基板加熱を継続して、連続的に結晶化促進を行うこともできる。
本発明の方法では、結晶化をさらに進めるために、原料の供給後も基板をさらに加熱してもよい。これにより、同じ装置内で原料の供給を終了した後も基板加熱を継続して、連続的に結晶化促進を行うこともできる。
触媒層の除去
本発明の方法により、基板と触媒層の間にＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を形成した後に、触媒層を除去することが可能である。また、加熱による結晶化の促進を行う場合は、結晶化の促進を行った後に触媒層を除去する。触媒層を除去する方法として、触媒層を溶解する液体を用いて溶解除去する方法を挙げることができる。溶解除去する場合は、例えばＡｌから構成される触媒層であれば塩酸や水酸化ナトリウムなどを用いて除去することができる。また、Ａｕから構成される触媒層であれば王水を用いて除去することができる。
本発明の方法により、基板と触媒層の間にＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を形成した後に、触媒層を除去することが可能である。また、加熱による結晶化の促進を行う場合は、結晶化の促進を行った後に触媒層を除去する。触媒層を除去する方法として、触媒層を溶解する液体を用いて溶解除去する方法を挙げることができる。溶解除去する場合は、例えばＡｌから構成される触媒層であれば塩酸や水酸化ナトリウムなどを用いて除去することができる。また、Ａｕから構成される触媒層であれば王水を用いて除去することができる。
［ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板］
本発明の方法により、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板が得られる。本発明の方法によれば、従来のＭＩＣ法などでは形成することが困難であった比較的大きな結晶粒を含む多結晶薄膜を基板上に形成することができる。本発明の方法によれば、最大径が５０μｍ以上である結晶粒を含む多結晶薄膜を形成することが可能であり、好ましくは最大径が１００μｍ超である結晶粒を含む多結晶薄膜を形成することが可能であり、さらに好ましくは最大径が２００μｍ超である結晶粒を含む多結晶薄膜を形成することも可能である。また、本発明の方法によれば、例えば２μｍ程度の比較的厚い多結晶薄膜が剥離することなく安定にガラス基板上に形成されたものを得ることが可能である。
本発明の方法により、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板が得られる。本発明の方法によれば、従来のＭＩＣ法などでは形成することが困難であった比較的大きな結晶粒を含む多結晶薄膜を基板上に形成することができる。本発明の方法によれば、最大径が５０μｍ以上である結晶粒を含む多結晶薄膜を形成することが可能であり、好ましくは最大径が１００μｍ超である結晶粒を含む多結晶薄膜を形成することが可能であり、さらに好ましくは最大径が２００μｍ超である結晶粒を含む多結晶薄膜を形成することも可能である。また、本発明の方法によれば、例えば２μｍ程度の比較的厚い多結晶薄膜が剥離することなく安定にガラス基板上に形成されたものを得ることが可能である。
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順などは、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。なお、以下の実施例および比較例で製造した試料については、ＸＲＤ（X-Ray Diffraction、Ｘ線回折）による構造解析、ＸＰＳ（X-Ray Photoelectron Spectroscopy、Ｘ線光電子分光法）による元素同定、レーザー顕微鏡による表面観察を行って評価した。また、触媒層やＳｉおよび／またはＧｅの薄膜の膜厚は触針式表面形状測定器（（株）アルバック製、Dektak）により測定した。
［Ａｌ触媒層を用いたＳｉ薄膜の製造］
（実施例１−１）本発明法での１２０分加熱によるＳｉ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｌの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は３０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を４８０℃に設定し、触媒層表面の温度を３９４℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5ＴｏｒｒにてＳｉを触媒層上に１２０分間スパッタした（Ａｒガス圧６×１０-3Ｔｏｒｒ、出力１００Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＳｉ薄膜の膜厚は２０００ｎｍであった。また、ＸＲＤによる構造解析を行ったところ図２（ａ）のプロファイルが得られ、Ｓｉ薄膜がかなり結晶化していることが確認された。さらにＳｉ薄膜を光学顕微鏡で観察したところ、Ｓｉ薄膜中には最大径が４０μｍ以上のＳｉの結晶粒が含まれており、中には最大径が１００μｍ超のＳｉ結晶粒も含まれていることが確認された（図６）。
（実施例１−１）本発明法での１２０分加熱によるＳｉ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｌの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は３０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を４８０℃に設定し、触媒層表面の温度を３９４℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5ＴｏｒｒにてＳｉを触媒層上に１２０分間スパッタした（Ａｒガス圧６×１０-3Ｔｏｒｒ、出力１００Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＳｉ薄膜の膜厚は２０００ｎｍであった。また、ＸＲＤによる構造解析を行ったところ図２（ａ）のプロファイルが得られ、Ｓｉ薄膜がかなり結晶化していることが確認された。さらにＳｉ薄膜を光学顕微鏡で観察したところ、Ｓｉ薄膜中には最大径が４０μｍ以上のＳｉの結晶粒が含まれており、中には最大径が１００μｍ超のＳｉ結晶粒も含まれていることが確認された（図６）。
（実施例１−２）本発明法での９０分加熱によるＳｉ薄膜の製造
実施例１−１のＳｉのスパッタリング時間を９０分間に変更したこと以外は、実施例１−１と同じ条件で実施例１−２の試料を製造した。得られた試料は図１（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は１５００ｎｍであった。ＸＲＤによる構造解析を行ったところ図２（ｂ）のプロファイルが得られ、Ｓｉ薄膜が結晶化していることが確認された。
実施例１−１のＳｉのスパッタリング時間を９０分間に変更したこと以外は、実施例１−１と同じ条件で実施例１−２の試料を製造した。得られた試料は図１（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は１５００ｎｍであった。ＸＲＤによる構造解析を行ったところ図２（ｂ）のプロファイルが得られ、Ｓｉ薄膜が結晶化していることが確認された。
（比較例１−１）ＭＩＣ法での１２０分加熱によるＳｉ薄膜の製造
実施例１−１と同じ方法でガラス基板上に膜厚３０ｎｍのＡｌの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＳｉをスパッタした（図５（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を４８０℃に設定し、触媒層表面の温度を３９４℃にして、１２０分間加熱して比較例１−１の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は２０００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−１と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
実施例１−１と同じ方法でガラス基板上に膜厚３０ｎｍのＡｌの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＳｉをスパッタした（図５（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を４８０℃に設定し、触媒層表面の温度を３９４℃にして、１２０分間加熱して比較例１−１の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は２０００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−１と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
（比較例１−２）ＭＩＣ法での９０分加熱によるＳｉ薄膜の製造
比較例１−１の加熱時間を９０分に変更したこと以外は、比較例１−１と同じ条件で比較例１−２の試料を製造した。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は１５００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−２と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
比較例１−１の加熱時間を９０分に変更したこと以外は、比較例１−１と同じ条件で比較例１−２の試料を製造した。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は１５００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−２と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
（比較例１−３）基板上への直接Ｓｉ薄膜の製造
実施例１−１の触媒層形成を行わずに、ヒーターの温度を４８０℃に設定し、基板表面の温度を３９４℃にして、直接Ｓｉ薄膜を基板上に形成したこと以外は、実施例１−１と同じ条件で比較例１−３の試料を製造した。得られた試料は基板上に直接Ｓｉ薄膜を有するものであり、Ｓｉ薄膜の膜厚は２０００ｎｍであった。ＸＲＤによる構造解析を行ったところ図２（ｃ）のプロファイルが得られ、Ｓｉ薄膜の結晶化は認められなかった。
実施例１−１の触媒層形成を行わずに、ヒーターの温度を４８０℃に設定し、基板表面の温度を３９４℃にして、直接Ｓｉ薄膜を基板上に形成したこと以外は、実施例１−１と同じ条件で比較例１−３の試料を製造した。得られた試料は基板上に直接Ｓｉ薄膜を有するものであり、Ｓｉ薄膜の膜厚は２０００ｎｍであった。ＸＲＤによる構造解析を行ったところ図２（ｃ）のプロファイルが得られ、Ｓｉ薄膜の結晶化は認められなかった。
［Ａｕ触媒層を用いたＳｉ薄膜の製造］
（実施例１−３）本発明法での１２０分加熱によるＳｉ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｕの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は５０ｎｍまたは７０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を３４０℃に設定し、触媒層表面の温度を２７２℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて触媒層上にＳｉを１２０分間スパッタした（Ａｒガス圧６×１０-3Ｔｏｒｒ、出力１００Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＳｉ薄膜の膜厚は３００ｎｍであり、結晶化していることが確認された。
上記ヒーターの温度（３４０℃）を３００℃と３６０℃に変更することにより、触媒層表面の温度（２７２℃）を２３８℃と３００℃にそれぞれ変えて同様に実施した結果、触媒層表面の温度を２３８℃や３００℃にするよりも２７２℃にした方が効率良く結晶化が進むことが確認された。なお、ＳｉとＡｕの共晶温度は３６３℃である。
（実施例１−３）本発明法での１２０分加熱によるＳｉ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｕの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は５０ｎｍまたは７０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を３４０℃に設定し、触媒層表面の温度を２７２℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて触媒層上にＳｉを１２０分間スパッタした（Ａｒガス圧６×１０-3Ｔｏｒｒ、出力１００Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＳｉ薄膜の膜厚は３００ｎｍであり、結晶化していることが確認された。
上記ヒーターの温度（３４０℃）を３００℃と３６０℃に変更することにより、触媒層表面の温度（２７２℃）を２３８℃と３００℃にそれぞれ変えて同様に実施した結果、触媒層表面の温度を２３８℃や３００℃にするよりも２７２℃にした方が効率良く結晶化が進むことが確認された。なお、ＳｉとＡｕの共晶温度は３６３℃である。
（比較例１−４）ＭＩＣ法での１２０分加熱によるＳｉ薄膜の製造
実施例１−３と同じ方法でガラス基板上に膜厚５０ｎｍまたは７０ｎｍのＡｕの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＳｉをスパッタした（図５（ａ））。その後、形成したＳｉ層とは反対側のガラス基板側に設置したヒーターの温度を３４０℃に設定し、Ｓｉ層表面の温度を２７２℃にして、１２０分間加熱して比較例１−４の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は３００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−３と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
実施例１−３と同じ方法でガラス基板上に膜厚５０ｎｍまたは７０ｎｍのＡｕの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＳｉをスパッタした（図５（ａ））。その後、形成したＳｉ層とは反対側のガラス基板側に設置したヒーターの温度を３４０℃に設定し、Ｓｉ層表面の温度を２７２℃にして、１２０分間加熱して比較例１−４の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｓｉ薄膜の膜厚は３００ｎｍであったが、ＸＲＤによる構造解析ではＳｉ薄膜の結晶化は認められなかった。すなわち、実施例１−３と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＳｉ薄膜を形成することができなかった。
［Ａｕ触媒層を用いたＧｅ薄膜の製造］
（実施例２−１）本発明法での１分加熱によるＧｅ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｕの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は１０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を３００℃に設定し、触媒層表面の温度を２３８℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて触媒層上にＧｅを１分間スパッタした（Ａｒガス圧１０×１０-3Ｔｏｒｒ、出力４０Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＧｅ薄膜の膜厚は１３ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ａ）のプロファイルが得られ、Ｇｅ薄膜が結晶化していることが確認された。また、得られた試料に対してＸＰＳによる表面状態の解析を行ったところ図４のスペクトルが得られ、成長中にＡｕが常に表面に存在してＧｅの結晶化に寄与していることがうかがえた。さらにＧｅ薄膜を光学顕微鏡で観察したところ、結晶が完全に成長すれば２００μｍ超の最大径を有する結晶粒が得られうることがうかがえた（図７）。
（実施例２−１）本発明法での１分加熱によるＧｅ薄膜の製造
アセトンとアルコールにより超音波洗浄した１０ｍｍ四方のガラス基板上に、真空蒸着装置を用いてＡｕの触媒層を真空度２．０×１０-5Ｔｏｒｒで蒸着した。蒸着した触媒層の膜厚は１０ｎｍであった（図１（ａ））。その後、形成した触媒層とは反対側のガラス基板側に設置したヒーターの温度を３００℃に設定し、触媒層表面の温度を２３８℃にして、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて触媒層上にＧｅを１分間スパッタした（Ａｒガス圧１０×１０-3Ｔｏｒｒ、出力４０Ｗ、スパッタレート：約０．２７ｎｍ／ｓｅｃ）。これにより、図１（ｂ）に示す層構造を有する試料が得られた。得られた試料のＧｅ薄膜の膜厚は１３ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ａ）のプロファイルが得られ、Ｇｅ薄膜が結晶化していることが確認された。また、得られた試料に対してＸＰＳによる表面状態の解析を行ったところ図４のスペクトルが得られ、成長中にＡｕが常に表面に存在してＧｅの結晶化に寄与していることがうかがえた。さらにＧｅ薄膜を光学顕微鏡で観察したところ、結晶が完全に成長すれば２００μｍ超の最大径を有する結晶粒が得られうることがうかがえた（図７）。
（実施例２−２）本発明法での９分加熱によるＧｅ薄膜の製造
実施例２−１のＧｅのスパッタリング時間を９分間に変更したこと以外は、実施例２−１と同じ条件で実施例２−２の試料を製造した。得られた試料は図１（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１１６ｎｍであり、結晶化していることが確認された。また、得られた試料に対してＸＰＳによる表面状態の解析を行ったところＡｕのピークが確認され、成長中にＡｕが常に表面に存在してＧｅの結晶化に寄与していることがうかがえた。
実施例２−１のＧｅのスパッタリング時間を９分間に変更したこと以外は、実施例２−１と同じ条件で実施例２−２の試料を製造した。得られた試料は図１（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１１６ｎｍであり、結晶化していることが確認された。また、得られた試料に対してＸＰＳによる表面状態の解析を行ったところＡｕのピークが確認され、成長中にＡｕが常に表面に存在してＧｅの結晶化に寄与していることがうかがえた。
（比較例２−１）ＭＩＣ法での１分加熱によるＧｅ薄膜の製造
実施例２−１と同じ方法でガラス基板上に膜厚３０ｎｍのＡｕの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＧｅをスパッタした（図５（ａ））。その後、形成したＧｅ層とは反対側のガラス基板側に設置したヒーターの温度を３００℃に設定し、Ｇｅ層表面の温度を２３８℃にして１分間加熱して比較例２−１の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１３ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ｂ）のプロファイルが得られ、Ｇｅ薄膜の結晶化は認められなかった。すなわち、実施例２−１と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＧｅ薄膜を形成することができなかった。
実施例２−１と同じ方法でガラス基板上に膜厚３０ｎｍのＡｕの触媒層を形成した。形成した触媒層上に、ＲＦマグネトロンスパッタ装置を用いて真空度２．０×１０-5Ｔｏｒｒにて２５℃でＧｅをスパッタした（図５（ａ））。その後、形成したＧｅ層とは反対側のガラス基板側に設置したヒーターの温度を３００℃に設定し、Ｇｅ層表面の温度を２３８℃にして１分間加熱して比較例２−１の試料を得た。得られた試料は図５（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１３ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ｂ）のプロファイルが得られ、Ｇｅ薄膜の結晶化は認められなかった。すなわち、実施例２−１と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＧｅ薄膜を形成することができなかった。
（比較例２−２）ＭＩＣ法での９分加熱によるＧｅ薄膜の製造
比較例２−１の加熱時間を９分に変更したこと以外は、比較例２−１と同じ条件で比較例２−２の試料を製造した。得られた試料は図５（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１３ｎｍであったが、ＸＲＤによる構造解析ではＧｅ薄膜の結晶化は認められなかった。すなわち、実施例２−２と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＧｅ薄膜を形成することができなかった。
比較例２−１の加熱時間を９分に変更したこと以外は、比較例２−１と同じ条件で比較例２−２の試料を製造した。得られた試料は図５（ｂ）に示す層構造を有しており、Ｇｅ薄膜の膜厚は１３ｎｍであったが、ＸＲＤによる構造解析ではＧｅ薄膜の結晶化は認められなかった。すなわち、実施例２−２と同じ加熱時間を採用しているにもかかわらず、ＭＩＣ法では結晶化したＧｅ薄膜を形成することができなかった。
（比較例２−３）基板上への直接Ｇｅ薄膜の製造
実施例２−１の触媒層形成を行わずに、ヒーターの温度を３００℃に設定し、基板表面の温度を２３８℃にして、直接Ｇｅ薄膜を基板上に形成したこと以外は、実施例２−１と同じ条件で比較例２−３の試料を製造した。得られた試料は基板上に直接Ｇｅ薄膜を有するものであり、Ｇｅ薄膜の膜厚は１１６ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ｃ）のプロファイルが得られ、Ｇｅ薄膜の結晶化は認められなかった。
実施例２−１の触媒層形成を行わずに、ヒーターの温度を３００℃に設定し、基板表面の温度を２３８℃にして、直接Ｇｅ薄膜を基板上に形成したこと以外は、実施例２−１と同じ条件で比較例２−３の試料を製造した。得られた試料は基板上に直接Ｇｅ薄膜を有するものであり、Ｇｅ薄膜の膜厚は１１６ｎｍであった。ＸＲＤによる構造解析を行ったところ図３（ｃ）のプロファイルが得られ、Ｇｅ薄膜の結晶化は認められなかった。
（実施例２−３）Ａｌ触媒層を用いたＧｅ薄膜の製造
実施例２−１および実施例２−２において形成する触媒層をＡｌに変更して、本発明の方法にしたがって結晶化したＧｅ薄膜を形成することができる。
実施例２−１および実施例２−２において形成する触媒層をＡｌに変更して、本発明の方法にしたがって結晶化したＧｅ薄膜を形成することができる。
本発明の方法によれば、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板を安価で効率よく製造することができる。本発明の方法は、大型な装置を必要とせず、加熱のために消費するエネルギーが少なく、細かい条件設定を行わなくても再現性よく多結晶薄膜を形成することができるため、産業上の利用可能性が高い。また基板上に少量で高品質な多結晶薄膜を形成できることから、モノシリック化を実現して電子デバイスのコンパクト化と大幅なコスト削減を図れる可能性がある。さらに、特にキャリア移動度が高いものの資源量が少ないＧｅの利用を飛躍的に高め、次世代電子デバイスへの応用を進められる可能性がある。
１ 原料原子
２ 触媒層
３ 基板
４ 多結晶薄膜
２ 触媒層
３ 基板
４ 多結晶薄膜
Claims (11)
- 基板に触媒層を形成する第１工程と、
前記触媒層を形成した基板を加熱しながら、前記触媒層上にドライプロセスによりＳｉおよびＧｅの少なくともいずれか一方の元素を含む原料を供給する第２工程と
を含むことを特徴とする多結晶薄膜の形成方法。 - 前記第２工程において、前記基板の加熱は、前記触媒層を構成する元素と前記原料として供給されるＳｉおよびＧｅの少なくともいずれか一方の元素との共晶温度あるいは、合金または金属間化合物の融点以下で行うことを特徴とする請求項１に記載の多結晶薄膜の形成方法。
- 前記基板の加熱温度が２００〜６００℃の範囲内にあることを特徴とする請求項２に記載の多結晶薄膜の形成方法。
- 前記触媒層が、下記（１）〜（４）の少なくともいずれか１つの性質をもつ材料からなることを特徴とする請求項１〜３のいずれか１項に記載の多結晶薄膜の形成方法。
（１）ＳｉおよびＧｅのうち少なくともいずれか一方と共晶をつくる。
（２）Ｓｉ−Ｓｉ、Ｇｅ−Ｇｅ、Ｓｉ−Ｇｅの原子同士の共有結合を弱める作用を有する。
（３）シリサイドまたはＧｅとの金属化合物を形成する。
（４）表面エネルギーが小さく常に表面に浮遊する。 - 前記触媒層が、Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、Ａｇ、Ｃｏ、Ｓｂ、Ｐｄ、Ｃｕ、Ｂｉ、Ｐｂ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、ＷおよびＶからなる群より選ばれた少なくとも１つの元素を含むことを特徴とする請求項１〜４のいずれか１項に記載の多結晶薄膜の形成方法。
- 前記触媒層がＡｕおよびＡｌの少なくともいずれか一方の元素を含むことを特徴とする請求項１〜５のいずれか１項に記載の多結晶薄膜の形成方法。
- 前記基板上に形成されている触媒層が１〜２００ｎｍの範囲内の厚みを有することを特徴とする請求項１〜６のいずれか１項に記載の多結晶薄膜の形成方法。
- 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする請求項１〜７のいずれか１項に記載の多結晶薄膜の形成方法。
- 請求項１〜８のいずれか１項に記載の方法により製造される、ＳｉおよびＧｅの少なくともいずれか一方の元素を含む多結晶薄膜を有する基板。
- 前記基板がガラス基板、石英基板および樹脂基板のいずれかであることを特徴とする請求項９に記載の多結晶薄膜を有する基板。
- 前記多結晶薄膜が５０μｍ以上の最大径を有する結晶粒を含むことを特徴とする請求項９または１０に記載の多結晶薄膜を有する基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011004559 | 2011-01-13 | ||
| JP2011004559 | 2011-01-13 | ||
| PCT/JP2012/050551 WO2012096364A1 (ja) | 2011-01-13 | 2012-01-13 | 基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2012096364A1 true JPWO2012096364A1 (ja) | 2014-06-09 |
Family
ID=46507255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012552763A Pending JPWO2012096364A1 (ja) | 2011-01-13 | 2012-01-13 | 基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2012096364A1 (ja) |
| TW (1) | TW201234419A (ja) |
| WO (1) | WO2012096364A1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4637333B2 (ja) * | 1999-08-18 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4027052B2 (ja) * | 2001-04-18 | 2007-12-26 | シャープ株式会社 | 多結晶半導体薄膜およびその製造方法 |
| JP2003218030A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Cable Ltd | 結晶シリコン半導体装置およびその製造方法 |
| JP5260830B2 (ja) * | 2003-09-23 | 2013-08-14 | 古河電気工業株式会社 | 一次元半導体基板の製造方法 |
-
2012
- 2012-01-13 TW TW101101490A patent/TW201234419A/zh unknown
- 2012-01-13 JP JP2012552763A patent/JPWO2012096364A1/ja active Pending
- 2012-01-13 WO PCT/JP2012/050551 patent/WO2012096364A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| TW201234419A (en) | 2012-08-16 |
| WO2012096364A1 (ja) | 2012-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102163211B1 (ko) | 금속 및 결정 기판 상에 펄스 레이저를 기초로 한 대면적 그래핀의 합성 방법 | |
| Tombak et al. | Solar cells fabricated by spray pyrolysis deposited Cu2CdSnS4 thin films | |
| TW201111563A (en) | Method for maintaining a smooth surface of crystallizable material | |
| US8916455B2 (en) | Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon | |
| JP5352737B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| Boeck et al. | Growth of crystalline semiconductor structures on amorphous substrates for photovoltaic applications | |
| WO2012096364A1 (ja) | 基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法 | |
| JP2017045974A (ja) | ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子 | |
| US10035708B2 (en) | Method for manufacturing graphene using cover member and method for manufacturing electronic element including same | |
| Bodnar et al. | Structural and optical properties of AgIn5S8 films prepared by pulsed laser deposition | |
| JP2000091604A (ja) | 多結晶半導体膜、光電変換素子及びこれらの製造法 | |
| KR101064325B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP5943341B2 (ja) | 単結晶状ＧｅＳｎ含有材料の製造方法 | |
| KR101118275B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| Hacini et al. | Electrical and optical enhancement of ITO/Mo bilayer thin films via laser annealing | |
| WO2014136614A1 (ja) | 半導体薄膜の形成方法 | |
| Warang et al. | Effect of rapid thermal annealing on Si rich SiO2 films prepared using atom beam sputtering technique | |
| KR101131216B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| Schmidl et al. | CW-diode laser crystallization of sputtered amorphous silicon on glass, SiN x, and SiO 2 intermediate layers | |
| US6794274B2 (en) | Method for fabricating a polycrystalline silicon film | |
| KR101057147B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101079302B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP5911478B2 (ja) | 単結晶シートの製造のための方法およびデバイス | |
| KR101179223B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101123373B1 (ko) | 다결정 실리콘 박막의 제조방법 |