JPWO2011058945A1 - Multilayer ceramic electronic components - Google Patents
Multilayer ceramic electronic components Download PDFInfo
- Publication number
- JPWO2011058945A1 JPWO2011058945A1 JP2011540495A JP2011540495A JPWO2011058945A1 JP WO2011058945 A1 JPWO2011058945 A1 JP WO2011058945A1 JP 2011540495 A JP2011540495 A JP 2011540495A JP 2011540495 A JP2011540495 A JP 2011540495A JP WO2011058945 A1 JPWO2011058945 A1 JP WO2011058945A1
- Authority
- JP
- Japan
- Prior art keywords
- base material
- material layer
- ceramic electronic
- multilayer ceramic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Abstract
基材層内のビア電極内に発生するノイズを低減することができる積層セラミック電子部品を提供する。本発明に係る積層セラミック電子部品は、基材層2と、基材層2の内部に配置され、基材層2内に磁界を生じさせるコイルパターン9と、少なくとも一部が基材層2の内部に配置されるビア電極8と、を備え、ビア電極8の周囲の基材層2と接する部分が、基材層2の透磁率よりも低い透磁率の低磁性層14で覆われていることを特徴としている。Provided is a multilayer ceramic electronic component capable of reducing noise generated in a via electrode in a base material layer. The multilayer ceramic electronic component according to the present invention includes a base material layer 2, a coil pattern 9 that is disposed inside the base material layer 2 and generates a magnetic field in the base material layer 2, and at least a part of the base material layer 2. A portion of the via electrode 8 that is in contact with the base material layer 2 around the via electrode 8 is covered with a low magnetic layer 14 having a magnetic permeability lower than that of the base material layer 2. It is characterized by that.
Description
本発明は、積層セラミック電子部品に関する。特に、基材層の内部にコイルパターンを有する積層セラミック電子部品に関する。 The present invention relates to a multilayer ceramic electronic component. In particular, the present invention relates to a multilayer ceramic electronic component having a coil pattern inside a base material layer.
インダクタ機能を有する積層セラミック電子部品には、多くの場合、フェライトセラミックが用いられる。近年、小型化の要求にともない、高い透磁率のフェライトセラミックが用いられる。 Ferrite ceramic is often used for multilayer ceramic electronic components having an inductor function. In recent years, with the demand for miniaturization, ferrite ceramics with high magnetic permeability are used.
例えば、特許文献1には、図4のような積層セラミック電子部品が開示されている。この積層セラミック電子部品は、基材層102と、基材層102の主面上に配置される表面層103、104と、を備えている。そして、基材層102の内部にはコイルパターン109が配置されている。また、コイルパターン109は内部電極106、ビア電極108を介して外部電極107と電気的に接続されている。そして、積層セラミック電子部品の主面上には、実装部品110、111がはんだバンプ112やはんだ113で固定されている。
For example, Patent Document 1 discloses a multilayer ceramic electronic component as shown in FIG. This multilayer ceramic electronic component includes a
特許文献1では、コイルパターン109に高周波信号が流れる。その場合、コイルパターン109により基材層102内に磁界が生じる。この磁界の変化により、基材層102内のビア電極に電磁誘導による起電力が生じ、ノイズが発生するという問題があった。
In Patent Document 1, a high-frequency signal flows through the
本発明は、かかる課題に鑑みなされたものであり、基材層内のビア電極内に発生するノイズを低減することを目的とする。 This invention is made | formed in view of this subject, and it aims at reducing the noise which generate | occur | produces in the via electrode in a base material layer.
本発明に係る積層セラミック電子部品は、基材層と、前記基材層の内部に配置され、前記基材層内に磁界を生じさせるコイルパターンと、少なくとも一部が前記基材層の内部に配置されるビア電極と、を有する積層体を備え、前記ビア電極の周囲の前記基材層と接する部分の少なくとも一部が、前記基材層の透磁率よりも低い透磁率の低磁性層で覆われていることを特徴としている。 The multilayer ceramic electronic component according to the present invention includes a base material layer, a coil pattern which is disposed inside the base material layer and generates a magnetic field in the base material layer, and at least a part thereof is inside the base material layer. And at least a part of a portion in contact with the base material layer around the via electrode is a low magnetic layer having a magnetic permeability lower than the magnetic permeability of the base material layer. It is characterized by being covered.
本発明の構成によれば、磁界変化に起因する基材層内のビア電極内に発生するノイズを低減することができる。 According to the structure of this invention, the noise which generate | occur | produces in the via electrode in the base material layer resulting from a magnetic field change can be reduced.
また、本発明に係る積層セラミック電子部品では、前記基材層はフェライトセラミックで構成されることが好ましい。 In the multilayer ceramic electronic component according to the present invention, the base material layer is preferably made of a ferrite ceramic.
かかる場合には、コイルパターンの小型化が可能になる。 In such a case, the coil pattern can be reduced in size.
また、本発明に係る積層セラミック電子部品では、前記低磁性層の透磁率が1〜30であることが好ましい。 In the multilayer ceramic electronic component according to the present invention, the low magnetic layer preferably has a magnetic permeability of 1 to 30.
かかる場合、効果的にビア電極の磁界変化を抑制することができる。 In such a case, changes in the magnetic field of the via electrode can be effectively suppressed.
また、本発明に係る積層セラミック電子部品では、前記積層体は前記基材層の少なくとも一方の主面上に配置される表面層をさらに有することが好ましい。 In the multilayer ceramic electronic component according to the present invention, it is preferable that the multilayer body further has a surface layer disposed on at least one main surface of the base material layer.
かかる場合、積層体の主面近傍に配置される内部電極の磁界変化を抑制することができる。 In such a case, the magnetic field change of the internal electrode disposed in the vicinity of the main surface of the laminate can be suppressed.
また、本発明に係る積層セラミック電子部品では、前記基材層の内部に配置される内部電極と、前記積層体の主面上に配置される外部電極とを備え、前記ビア電極は前記内部電極と前記外部電極とを電気的に接続するように形成されていることが好ましい。 Moreover, in the multilayer ceramic electronic component according to the present invention, the multilayer ceramic electronic component includes an internal electrode disposed inside the base material layer and an external electrode disposed on the main surface of the multilayer body, and the via electrode is the internal electrode. And the external electrode are preferably electrically connected.
かかる場合、内部電極と外部電極を接続するビア電極の磁界変化を抑制することができる。 In such a case, the magnetic field change of the via electrode connecting the internal electrode and the external electrode can be suppressed.
また、本発明に係る積層セラミック電子部品では、前記積層体の主面上に配置される外部電極を備え、前記ビア電極は前記コイルパターンと電気的に接続するように形成されていることが好ましい。 In the multilayer ceramic electronic component according to the present invention, it is preferable that the multilayer ceramic electronic component includes an external electrode disposed on the main surface of the multilayer body, and the via electrode is formed so as to be electrically connected to the coil pattern. .
かかる場合、コイルパターンと接続されているビア電極の磁界変化を抑制することができる。 In such a case, the magnetic field change of the via electrode connected to the coil pattern can be suppressed.
また、本発明に係る積層セラミック電子部品では、前記ビア電極は、前記基材層の主面と垂直に前記基材層を貫通するように形成されていることが好ましい。 In the multilayer ceramic electronic component according to the present invention, it is preferable that the via electrode is formed so as to penetrate the base material layer perpendicularly to the main surface of the base material layer.
かかる場合、基材層を貫通しているビア電極の磁界変化を抑制することができる。 In this case, the magnetic field change of the via electrode penetrating the base material layer can be suppressed.
本発明の構成によれば、ビア電極の周囲の低磁性層により、ビア電極内の磁界変化を抑制することができる。したがって、磁界変化に起因する基材層内のビア電極内に発生するノイズを低減することができる。 According to the configuration of the present invention, the magnetic field change in the via electrode can be suppressed by the low magnetic layer around the via electrode. Therefore, noise generated in the via electrode in the base material layer due to the magnetic field change can be reduced.
以下において、本発明を実施するための形態について説明する。 Hereinafter, modes for carrying out the present invention will be described.
図1は、本発明の積層セラミック電子部品を示す断面図である。 FIG. 1 is a cross-sectional view showing a multilayer ceramic electronic component of the present invention.
この積層セラミック電子部品は、例えばDC−DCコンバータを構成する。積層セラミック電子部品は、基材層2と、表面層3、4と、内部電極6c、6dと、ビア電極8a、8b、8c、8d、8eと、コイルパターン9と、を有する積層体5を備えている。そして、積層体5の主面上には外部電極7a、7b、7c、7d、7eが配置される。
This multilayer ceramic electronic component constitutes a DC-DC converter, for example. The multilayer ceramic electronic component includes a multilayer body 5 having a
表面層3、4は基材層2の主面上に配置される。表面層3、4は、表面層3、4内の内部電極6dやビア電極8a、8b、8c、8d、8eに、コイルパターン9の磁界の影響を及ぼさない役割を果たす。
The
表面層3の主面上には、実装部品10及び11が実装される。実装部品10は例えばICチップであり、表面層3の主面上に配置された外部電極7eにはんだバンプ12を介して電気的に接続される。電子部品11は例えばチップコンデンサであり、表面層3の主面上に配置された外部電極7dにはんだ13を介して電気的に接続される。表面層4の主面上に配置された外部電極7a、7b、7cは、例えば回路基板上に積層セラミック電子部品を実装する際の端子電極として用いられる。
Mounted
コイルパターン9は基材層2の内部に配置され、基材層2内に磁界を生じさせる。
The
ビア電極8a、8b、8c、8d、8eは、積層セラミック電子部品の主面と垂直に配置されている。そして、ビア電極8a、8b、8c、8d、8eは、基材層2や、表面層3,4の内部に配置される。本発明は、下記のように、少なくとも一部が基材層2の内部に配置されるビア電極8a、8b、8c、8dに適用可能である。例えば、ビア電極8aは基材層2の主面と垂直に基材層2を貫通するように形成されている。また、ビア電極8bはコイルパターン9と外部電極7bとを電気的に接続するように形成されている。また、ビア電極8cは内部電極6cと外部電極7cとを電気的に接続するように形成されている。また、ビア電極8dは、コイルパターン9と内部電極6dとを電気的に接続するように形成されている。
The
本発明は、ビア電極8a、8b、8c、8dの周囲の基材層2と接する部分の少なくとも一部が、基材層2の透磁率よりも低い透磁率の低磁性層14a、14b、14c、14dでそれぞれ覆われていることを特徴としている。低磁性層14a、14b、14c、14dは、ビア電極8a、8b、8c、8dの周囲の少なくとも一部を覆えば良い。また、ビア電極8a、8b、8c、8dの周囲の全面を覆った場合には、磁界の遮蔽効果はより顕著となる。
In the present invention, the low
ビア電極8a、8b、8c、8dの直径は、100μm〜400μmが好ましい。また、ビア電極8a、8b、8c、8dと低磁性層14a、14b、14c、14dが同心円状の場合、ビア電極8a、8b、8c、8dの外周から低磁性層14a、14b、14c、14dの外周までの距離、すなわち低磁性層14a、14b、14c、14dの円環の幅が40〜100μmであることが好ましい。また、基材層2はフェライトセラミックで構成されることが好ましい。
The diameter of the
表面層3、4と低磁性層14a、14b、14c、14dとは、同一の組成のフェライトセラミックであることが好ましい。かかる場合には、共通の材料を用いることが可能であるので、製造コストが低減できる。「同一の組成」とは、主成分の元素の種類や比率は同一であるが、添加剤の種類を異なるものも含む。また、基材層2、表面層3、4、及び低磁性層14a、14b、14c、14dは、同一の組成系のフェライトセラミックであることが好ましい。かかる場合には、焼成後の積層体の強度が向上するためである。「同一の組成系」とは、主成分の元素の種類は同一であるが、比率が多少異なるものも含む。
The surface layers 3 and 4 and the low
また、基材層2の透磁率は1MHzで70〜300であることが好ましい。また、表面層3、4及び低磁性層14a、14b、14c、14dの透磁率は1MHzで1〜30であることが好ましい。また、フェライトセラミックは、スピネル型フェライト(MFeO4:Mは2価金属イオン)、または、ガーネット型フェライト(R3Fe5O12:Rは3価金属イオン)であることが好ましい。Moreover, it is preferable that the magnetic permeability of the
本実施形態では、基材層2は、例えばFe−Ni−Zn−Cu系のフェライトセラミックから構成される。この場合、酸化第二鉄(Fe2O3)、酸化亜鉛(ZnO)、酸化ニッケル(NiO)を所定の割合で調合したものを用いれば、1MHzでの透磁率が300の特性を有する基材層を得ることができる。In the present embodiment, the
また、表面層3、4や低磁性層14a、14b、14c、14dは、例えばFe−Zn−Cu系のフェライトセラミックから構成される。この場合、酸化第二鉄(Fe2O3)、酸化亜鉛(ZnO)を上記とは異なる所定の比率で調合したものを用いれば、1MHzでの透磁率が1.0の特性を有する低磁性層や表面層を得ることができる。The surface layers 3 and 4 and the low
上述の例では、Fe−Ni−Zn−Cu系のフェライトセラミックを用いたが、Fe−Mn−Zn系や、Fe−Ni−Zn系のフェライトセラミックを用いても良い。これらの結晶構造は、いずれもスピネル型の結晶構造をとる。ガーネット型等の他の結晶構造をとるフェライトセラミックを用いても良い。 In the above-described example, the Fe—Ni—Zn—Cu based ferrite ceramic is used, but an Fe—Mn—Zn based or Fe—Ni—Zn based ferrite ceramic may be used. All of these crystal structures have a spinel crystal structure. A ferrite ceramic having another crystal structure such as a garnet type may be used.
なお、スピネル型フェライト(MFe2O4:Mは2価金属イオン)としては、例えば、ニッケルジンクフェライト:(Ni1-XZnX)Fe2O4、マンガンジンクフェライト(Mn1-XZnX)Fe2O4、ニッケルフェライト:NiFe2O4、マンガンフェライト:MnFe2O4、亜鉛フェライト:ZnFe2O4、銅フェライト:CuFe2O4、コバルトフェライト:CoFe2O4、マグネシウムフェライト:MgFe2O4、リチウムフェライト:(Li0.5Fe0.5)Fe2O4、ガンマ酸化鉄(γ−Fe2O3):Fe2/3□1/3Fe2O4(「□」は、空孔を示す。)、マグネタイト(鉄フェライト):Fe3O4等が挙げられる。As spinel type ferrite (MFe 2 O 4 : M is a divalent metal ion), for example, nickel zinc ferrite: (Ni 1-X Zn X ) Fe 2 O 4 , manganese zinc ferrite (Mn 1-X Zn X ) Fe 2 O 4 , nickel ferrite: NiFe 2 O 4 , manganese ferrite: MnFe 2 O 4 , zinc ferrite: ZnFe 2 O 4 , copper ferrite: CuFe 2 O 4 , cobalt ferrite: CoFe 2 O 4 , magnesium ferrite: MgFe 2 O 4 , lithium ferrite: (Li 0.5 Fe 0.5 ) Fe 2 O 4 , gamma iron oxide (γ-Fe 2 O 3 ): Fe 2/3 □ 1/3 Fe 2 O 4 (“□” is a vacancy And magnetite (iron ferrite): Fe 3 O 4 and the like.
また、ガーネット型フェライト(R3Fe5O12:Rは3価金属イオン)としては、例えば、YIG(イットリウム鉄ガーネット):Y3Fe5O12、CVG(カルシウムバナジウム鉄ガーネット):Ca3Fe3.5V1.5O12、ガドリニウム鉄ガーネット:Gd3Fe5O12等が挙げられる。Examples of garnet-type ferrite (R 3 Fe 5 O 12 : R is a trivalent metal ion) include, for example, YIG (yttrium iron garnet): Y 3 Fe 5 O 12 , CVG (calcium vanadium iron garnet): Ca 3 Fe 3.5 V 1.5 O 12 , gadolinium iron garnet: Gd 3 Fe 5 O 12 and the like.
図2は磁界の遮蔽の様子を示す模式図である。図2は基材層内に配置されたビア電極8、低磁性層14、磁界源15及び磁力線16を、積層セラミック電子部品の上方からみた図である。ビア電極8の周囲には、低磁性層14が配置されている。理解のために、磁界を生じさせる磁界源15を仮定する。磁界源15としては、図1のコイルパターンを想定している。磁力線16は磁界源15の周囲に発生する。
FIG. 2 is a schematic diagram showing how the magnetic field is shielded. FIG. 2 is a view of the via
この場合、透磁率の低い低磁性層14は、透磁率の高い基材層に比べて分極しにくく、磁力線16が通り難くなる。そのため、磁力線16は低磁性層14内に浸入し難くなる。したがって、ビア電極8内に磁力線が浸入し難くなり、ビア電極8内の磁界の変化を抑えることができる。
In this case, the low
また、本発明において磁界源としては、コイルパターンだけでなく、ビア電極も磁界源となりうる。すなわち、ビア電極に電流が流れる場合、電流よりビア電極の周囲に磁界が発生する。その磁界が他のビア電極に影響を及ぼし、ノイズを発生させる場合がある。本発明は、かかるビア電極に起因する磁界に対しても効果的である。 In the present invention, as the magnetic field source, not only the coil pattern but also the via electrode can be a magnetic field source. That is, when a current flows through the via electrode, a magnetic field is generated around the via electrode by the current. The magnetic field may affect other via electrodes and generate noise. The present invention is also effective against a magnetic field caused by such a via electrode.
次に、積層セラミック電子部品の製造方法について説明する。 Next, a method for manufacturing a multilayer ceramic electronic component will be described.
本発明の構成である、ビア電極の周囲の低磁性層は、図3のように作製される。まず、図3(A)に示すように、特定のセラミックグリーンシート21を用意する。このセラミックグリーンシートは、調合されたフェライト原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られる。そして、図3(B)に示すように、セラミックグリーンシート21に貫通孔22を形成する。貫通孔22はレーザー等で形成することができる。次に、図3(C)に示すように、貫通孔22内に低磁性層14を形成する。低磁性層14は、例えば調合されたフェライト原料粉末に、バインダ、可塑剤等を加えてペースト状にして、貫通孔22に充填する。そして、図3(D)に示すように、低磁性層14の内部に再度貫通孔22を形成する。そして、図3(E)に示すように、貫通孔22内に導電性ペーストを充填して、ビア電極8を形成する。貫通孔22の大きさや位置を調整することで、低磁性層14とビア電極8との位置関係を調整することが可能である。例えば、低磁性層14がビア電極8の周囲の一部を覆うような位置関係にすることも可能である。
The low magnetic layer around the via electrode, which is a configuration of the present invention, is produced as shown in FIG. First, as shown in FIG. 3A, a specific ceramic
また、特定のセラミックグリーンシート上に、内部電極、外部電極、及びコイルパターンとなるべき電極パターンを形成する。電極パターンは例えば導電性ペーストを印刷することで形成することができる。 In addition, an internal electrode, an external electrode, and an electrode pattern to be a coil pattern are formed on a specific ceramic green sheet. The electrode pattern can be formed, for example, by printing a conductive paste.
そして、基材層2及び表面層3、4の各々を形成するため、所定の枚数のセラミックグリーンシートを所定の枚数で積層して圧着後に焼成を行う。次に、外部電極をめっき処理する。例えば、無電解めっきにより、ニッケルめっき膜および金めっき膜を順次形成する。そして、外部電極上に実装部品を実装する。
And in order to form each of the
なお、ビア電極については、断面が円形状だけでなく、楕円形状、正方形及び長方形の形状も形成することができる。例えば、図3において、低磁性層14の断面形状を四角にして、ビア電極8の断面形状を円にすることも可能である。
The via electrode can be formed not only in a circular cross section but also in an elliptical shape, a square shape, and a rectangular shape. For example, in FIG. 3, the cross-sectional shape of the low
また、複数の積層セラミック電子部品を同時に製造するために、複数の積層セラミック電子部品を集合状態で形成しても良い。その場合には、焼成前に分割溝を形成しておく。そして、焼成後に分割溝に沿って分割して、個々の積層セラミック電子部品を取り出すことができる。また、焼成前に分割してもよい。この場合、焼成工程は、個々の積層セラミック電子部品の状態で実施される。めっき工程は、例えばバレルによる電解めっきを用いることができる。また、複数の積層セラミック電子部品を集合状態で形成して、焼成後に分割溝を形成して、分割しても良い。 Further, in order to simultaneously manufacture a plurality of multilayer ceramic electronic components, a plurality of multilayer ceramic electronic components may be formed in a collective state. In that case, dividing grooves are formed before firing. And it can divide | segment along a division | segmentation groove | channel after baking, and can take out each multilayer ceramic electronic component. Moreover, you may divide | segment before baking. In this case, the firing step is performed in the state of individual multilayer ceramic electronic components. For the plating step, for example, electrolytic plating using a barrel can be used. Alternatively, a plurality of multilayer ceramic electronic components may be formed in an aggregated state, and may be divided by forming divided grooves after firing.
以上、積層セラミック電子部品の製造方法について説明した。本発明の積層セラミック電子部品はこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜変更を加えることができる。 In the above, the manufacturing method of the multilayer ceramic electronic component was demonstrated. The multilayer ceramic electronic component of the present invention is not limited to this content, and can be appropriately changed within a range not impairing the gist of the invention.
1 基板
2 基材層
3、4 表面層
5 積層体
6c、6d 内部電極
7a、7b、7c、7d、7e 表面電極
8、8a、8b、8c、8d、8e ビア電極
9 コイルパターン
10、11 実装部品
12 はんだバンプ
13 はんだ
14、14a、14b、14c、14d 低磁性層
15 磁界源
16 磁力線
21 セラミックグリーンシート
22 貫通孔
102 基材層
103、104 表面層
106 内部電極
107 表面電極
108 ビア電極
109 コイルパターン
110、111 実装部品
112 はんだバンプ
113 はんだDESCRIPTION OF SYMBOLS 1 Board |
Claims (7)
前記ビア電極の周囲の前記基材層と接する部分の少なくとも一部が、前記基材層の透磁率よりも低い透磁率の低磁性層で覆われている、積層セラミック電子部品。A laminate having a base material layer, a coil pattern that is arranged inside the base material layer and generates a magnetic field in the base material layer, and a via electrode that is at least partially arranged inside the base material layer Equipped with a body,
A multilayer ceramic electronic component, wherein at least part of a portion in contact with the base material layer around the via electrode is covered with a low magnetic layer having a magnetic permeability lower than that of the base material layer.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257900 | 2009-11-11 | ||
JP2009257900 | 2009-11-11 | ||
PCT/JP2010/069825 WO2011058945A1 (en) | 2009-11-11 | 2010-11-08 | Laminated ceramic electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011058945A1 true JPWO2011058945A1 (en) | 2013-03-28 |
Family
ID=43991604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011540495A Pending JPWO2011058945A1 (en) | 2009-11-11 | 2010-11-08 | Multilayer ceramic electronic components |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2011058945A1 (en) |
CN (1) | CN102598165A (en) |
WO (1) | WO2011058945A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6493778B2 (en) * | 2014-07-17 | 2019-04-03 | 日立金属株式会社 | Laminated component and manufacturing method thereof |
JP6662204B2 (en) | 2016-06-01 | 2020-03-11 | 株式会社村田製作所 | Electronic components |
JP6504320B2 (en) | 2016-10-24 | 2019-04-24 | 株式会社村田製作所 | Coil built-in multilayer board, power supply module |
JP6924084B2 (en) * | 2017-06-26 | 2021-08-25 | 新光電気工業株式会社 | Wiring board |
WO2024024027A1 (en) * | 2022-07-28 | 2024-02-01 | 日本碍子株式会社 | Core substrate and interposer |
WO2024024069A1 (en) * | 2022-07-29 | 2024-02-01 | 日本碍子株式会社 | Interposer and method for manufacturing interposer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267609U (en) * | 1988-11-08 | 1990-05-22 | ||
JPH05315139A (en) * | 1992-05-07 | 1993-11-26 | Murata Mfg Co Ltd | Lc composite electronic component |
JPH06112047A (en) * | 1992-09-26 | 1994-04-22 | Taiyo Yuden Co Ltd | Laminated ceramic inductor and manufacture thereof |
JPH06283882A (en) * | 1993-03-26 | 1994-10-07 | Cmk Corp | Printed wiring board with field/electromagnetic shield layer and its manufacture |
JPH10215044A (en) * | 1997-01-28 | 1998-08-11 | Kyocera Corp | Wiring board and manufacturing method thereof |
JPH11224817A (en) * | 1998-02-06 | 1999-08-17 | Murata Mfg Co Ltd | Laminated inductor array |
WO2007148556A1 (en) * | 2006-06-23 | 2007-12-27 | Murata Manufacturing Co., Ltd. | Multilayered ceramic electronic part |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387809A (en) * | 1986-09-30 | 1988-04-19 | Citizen Watch Co Ltd | Operational amplifier |
-
2010
- 2010-11-08 WO PCT/JP2010/069825 patent/WO2011058945A1/en active Application Filing
- 2010-11-08 JP JP2011540495A patent/JPWO2011058945A1/en active Pending
- 2010-11-08 CN CN2010800504893A patent/CN102598165A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267609U (en) * | 1988-11-08 | 1990-05-22 | ||
JPH05315139A (en) * | 1992-05-07 | 1993-11-26 | Murata Mfg Co Ltd | Lc composite electronic component |
JPH06112047A (en) * | 1992-09-26 | 1994-04-22 | Taiyo Yuden Co Ltd | Laminated ceramic inductor and manufacture thereof |
JPH06283882A (en) * | 1993-03-26 | 1994-10-07 | Cmk Corp | Printed wiring board with field/electromagnetic shield layer and its manufacture |
JPH10215044A (en) * | 1997-01-28 | 1998-08-11 | Kyocera Corp | Wiring board and manufacturing method thereof |
JPH11224817A (en) * | 1998-02-06 | 1999-08-17 | Murata Mfg Co Ltd | Laminated inductor array |
WO2007148556A1 (en) * | 2006-06-23 | 2007-12-27 | Murata Manufacturing Co., Ltd. | Multilayered ceramic electronic part |
Also Published As
Publication number | Publication date |
---|---|
WO2011058945A1 (en) | 2011-05-19 |
CN102598165A (en) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840447B2 (en) | Multilayer ceramic electronic components | |
JP5065603B2 (en) | Coil-embedded substrate and electronic device | |
JP4703459B2 (en) | Coil built-in board | |
KR101156987B1 (en) | Electronic component | |
US8362865B2 (en) | Electronic component | |
WO2011058945A1 (en) | Laminated ceramic electronic component | |
JPWO2008018203A1 (en) | Multilayer coil component and manufacturing method thereof | |
JP4659469B2 (en) | Coil built-in board | |
JP5078340B2 (en) | Coil built-in board | |
US20140085038A1 (en) | Electronic component | |
US8207810B2 (en) | Multilayer electronic component | |
WO2013005482A1 (en) | Electronic component | |
JP5327231B2 (en) | Electronic components | |
JP4930228B2 (en) | Laminated electronic components | |
JP4475965B2 (en) | Glass ceramic substrate with built-in coil | |
JP2012138496A (en) | Coil built-in substrate | |
JP5617614B2 (en) | Coil built-in board | |
JP4429051B2 (en) | Glass ceramic substrate with built-in coil | |
JP4557690B2 (en) | Coil built-in board | |
JP2013034006A (en) | Substrate with built-in coil and electronic device | |
JP4889423B2 (en) | Coil built-in board | |
JP4428992B2 (en) | Glass ceramic substrate with built-in coil | |
JP2012060049A (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131015 |