JP5617614B2 - Coil built-in board - Google Patents
Coil built-in board Download PDFInfo
- Publication number
- JP5617614B2 JP5617614B2 JP2010290502A JP2010290502A JP5617614B2 JP 5617614 B2 JP5617614 B2 JP 5617614B2 JP 2010290502 A JP2010290502 A JP 2010290502A JP 2010290502 A JP2010290502 A JP 2010290502A JP 5617614 B2 JP5617614 B2 JP 5617614B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- coil
- coil conductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 220
- 239000004020 conductor Substances 0.000 claims description 186
- 239000002344 surface layer Substances 0.000 claims description 112
- 239000000758 substrate Substances 0.000 claims description 77
- 230000035699 permeability Effects 0.000 claims description 46
- 239000000696 magnetic material Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 15
- 230000004907 flux Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 6
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910007565 Zn—Cu Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
Description
本発明は、内部にコイルを備え、例えばDC−DCコンバータモジュールに適用されるコイル内蔵基板に関する。 The present invention relates to a coil-embedded substrate that includes a coil inside and is applied to, for example, a DC-DC converter module.
基板の内部にコイルが構成されたDC−DCコンバータモジュールが特許文献1に開示されている。図1は特許文献1に示されている積層型セラミック電子部品(DC−DCコンバータモジュール)1の断面図である。積層型セラミック電子部品1は、フェライトセラミックからなる基材層2と、基材層2の上下主面上にそれぞれ配置されかつフェライトセラミックからなる表面層3,4とを含む積層構造を有するセラミック積層体5を備えている。また、積層型セラミック電子部品1は、セラミック積層体5の内部および外部に設けられる導体パターンを備えている。導体パターンには大別して面内配線導体6と表面導体膜7と層間接続導体8とがある。面内配線導体6および表面導体膜7は、この積層型セラミック電子部品1を製造する過程において、基材層2または表面層3,4を形成するために積層されるセラミックグリーンシートの主面上に形成されていて、層間接続導体8は上記セラミックグリーンシートを厚み方向に貫通するように設けられている。面内配線導体6はセラミック積層体5の内部に形成されている。
特定の面内配線導体6および特定の層間接続導体8によって、コイル導体9が基材層2の内部に形成されている。この積層型セラミック電子部品1は、たとえばDC−DCコンバータを構成するもので、表面層3の外方に向く主面上には、表面実装型電子部品10および11が搭載される。電子部品10はたとえばICチップであり、表面層3の外方に向く主面上に形成された表面導体膜7にはんだバンプ12を介して電気的に接続される。他方の電子部品11はたとえばチップコンデンサであり、表面層3の外方に向く主面上に形成された表面導体膜7にはんだ13を介して電気的に接続されている。下方の表面層4の外方に向く主面上に形成された表面導体膜7は、図示しないマザー基板上に、この積層型セラミック電子部品1を実装する際の端子電極として用いられている。
A
コイル導体の周囲に各種配線やシールド導体等がある場合、これらの各種配線やシールド導体とコイル導体との距離が不均一であると、コイル導体による磁界が周囲の各種配線やシールド導体に妨げられるなどして、理想的な磁界分布が実現できない。その結果、インダクタの電気特性が劣化する。すなわち、得られるインダクタンス値が小さくなり、必要なインダクタンス値を得るためにコイル導体の線幅を細くして巻回数を増すと、Q値および直流抵抗値が劣化する。 When there are various wirings, shield conductors, etc. around the coil conductor, if the distance between these various wirings, shield conductor, and coil conductor is non-uniform, the magnetic field due to the coil conductor is obstructed by the surrounding wiring and shield conductor. Thus, an ideal magnetic field distribution cannot be realized. As a result, the electrical characteristics of the inductor deteriorate. That is, when the obtained inductance value is reduced and the wire width of the coil conductor is reduced to increase the number of turns in order to obtain a required inductance value, the Q value and the DC resistance value deteriorate.
図1に示したDC−DCコンバータモジュールに用いられる従来のコイル内蔵基板においては、コイル導体9を基材層2の中央高さ位置に配置しているので、このコイル導体9の形成層から表面層3,4までの厚みが等しく、コイル導体9の周囲の磁束密度の集中(偏り)が少ない。
In the conventional coil-embedded substrate used in the DC-DC converter module shown in FIG. 1, the
しかし、このコイル内蔵基板を備えるモジュールの小型低背化に伴い、図1に示した基材層2が薄くなると、コイル導体9の形成層は基材層2の中央高さ位置に必ずしも配置できない。例えば、基材層2内の配線導体(層間接続導体8など)の影響を加味してコイル導体9の形成層を中央高さ位置より上または下に配置することも必要になる。
However, if the
そこで、本発明は、コイル導体9の形成層を中央高さよりずれた位置に配置するとともに、コイル導体のインダクタとしての電気特性の劣化を抑えたコイル内蔵基板を提供することを目的としている。
Accordingly, an object of the present invention is to provide a coil-embedded substrate in which the formation layer of the
(1)本発明は、コイル導体と磁性体とが積層された第1の磁性体層と、第1主面側に形成され、表面導体膜を含む第1表面層と、第2主面側に形成され、表面導体膜を含む第2表面層と、を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第1表面層との間に第2の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第2の磁性体層の透磁率をμ2で表すと、A<B、μ1<μ2の関係であることを特徴とする。
(1) The present invention provides a first magnetic layer in which a coil conductor and a magnetic body are laminated, a first surface layer formed on the first main surface side and including a surface conductor film, and a second main surface side. A coil-embedded substrate comprising: a second surface layer including a surface conductor film;
A second magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the first surface layer,
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the second magnetic property is When the magnetic permeability of the body layer is expressed by μ2, the relationship is A <B and μ1 <μ2.
(2)本発明は、コイル導体と磁性体とが積層された第1の磁性体層と、第1主面側に形成され、表面導体膜を含む第1表面層と、第2主面側に形成され、表面導体膜を含む第2表面層と、を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第2表面層との間に第3の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第3の磁性体層の透磁率をμ3で表すと、A<B、μ3<μ1の関係であることを特徴とする。
(2) The present invention provides a first magnetic layer in which a coil conductor and a magnetic body are laminated, a first surface layer formed on the first main surface side and including a surface conductor film, and a second main surface side. A coil-embedded substrate comprising: a second surface layer including a surface conductor film;
A third magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the second surface layer,
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the third magnetic property is When the magnetic permeability of the body layer is expressed by μ3, the relationship is A <B and μ3 <μ1.
(3)本発明は、コイル導体と磁性体とが積層された第1の磁性体層と、
第1主面側に形成され、表面導体膜を含む第1表面層と、第2主面側に形成され、表面導体膜を含む第2表面層と、を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第1表面層との間に第2の磁性体層を備え、
前記コイル導体を含む層であるコイル導体形成層と前記第2表面層との間に第3の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第2の磁性体層の透磁率をμ2、第3の磁性体層の透磁率をμ3で表すと、A<B、μ3<μ1<μ2の関係であることを特徴とする。
(3) The present invention provides a first magnetic layer in which a coil conductor and a magnetic body are laminated,
In the coil-embedded substrate provided with the first surface layer formed on the first main surface side and including the surface conductor film, and the second surface layer formed on the second main surface side and including the surface conductor film,
A second magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the first surface layer,
A third magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the second surface layer,
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the second magnetic property is When the magnetic permeability of the body layer is expressed by μ2 and the magnetic permeability of the third magnetic body layer is expressed by μ3, the relationship is A <B and μ3 <μ1 <μ2.
(4)(1)または(3)において、前記コイル導体形成層と前記第2磁性体層との間、または前記第1表面層と前記第2磁性体層との間に第4の磁性体層を備え、第4の磁性体層の透磁率をμ4で表すと、μ1<μ2<μ4の関係であることが好ましい。 (4) In (1) or (3), a fourth magnetic body is provided between the coil conductor forming layer and the second magnetic layer, or between the first surface layer and the second magnetic layer. When the magnetic permeability of the fourth magnetic layer is expressed by μ4, it is preferable that μ1 <μ2 <μ4.
(5)(2)または(3)において、前記コイル導体形成層と前記第3磁性体層との間、または前記第2表面層と前記第3磁性体層との間に第5の磁性体層を備え、第5の磁性体層の透磁率をμ5で表すと、μ5<μ3<μ1の関係であることが好ましい。 (5) In (2) or (3), a fifth magnetic body is provided between the coil conductor forming layer and the third magnetic layer, or between the second surface layer and the third magnetic layer. When the magnetic permeability of the fifth magnetic layer is expressed by μ5, it is preferable that μ5 <μ3 <μ1.
本発明によれば、基板内の配線設計によるコイル導体周囲の配線導体に合わせて、コイル導体による磁束をコントロールし、より均一な磁界を発生するコイルが形成でき、直流抵抗が低く、Q値が高いコイル内蔵基板を構成できる。 According to the present invention, in accordance with the wiring conductor around the coil conductor by the wiring design in the substrate, the magnetic flux generated by the coil conductor can be controlled to form a coil that generates a more uniform magnetic field, the DC resistance is low, and the Q value is low. A high coil built-in substrate can be configured.
《第1の実施形態》
図2は第1の実施形態のコイル内蔵基板、およびそれを備えたDC−DCコンバータモジュールの構成を示す断面図である。このDC−DCコンバータモジュール111は、コイル内蔵基板101と、このコイル内蔵基板101の上面に搭載された電子部品(11等)とで構成されている。通常、コイル内蔵基板101の上面には複数の電子部品が搭載されるが、図2ではそれらの電子部品のうち一つ(電子部品11)のみを図示している。
<< First Embodiment >>
FIG. 2 is a cross-sectional view showing the configuration of the coil-embedded substrate of the first embodiment and a DC-DC converter module including the same. The DC-
コイル内蔵基板101は、コイル導体9と磁性体とが積層された第1の磁性体層21と、電子部品搭載面側(第1主面側)に形成され、表面導体膜7を含む第1表面層31と、実装先の配線基板に対する実装面側(第2主面側)に形成され、表面導体膜7を含む第2表面層32と、を備えている。
The coil built-in
第1の磁性体層21、第1表面層31および第2表面層32には面内配線導体6、層間接続導体8を必要に応じて備えている。
コイル導体9を含む層であるコイル導体形成層21Cと第1表面層31との間に第2の磁性体層22を備えている。
ここで、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第2の磁性体層22の透磁率をμ2で表すと、A<B、μ1<μ2の関係にある。
The first
A second
Here, the interval between the coil
このように、コイル導体形成層21Cが電子部品搭載面側(第1主面側)に寄っている場合には、コイル導体形成層21Cと第1表面層31との間に第1の磁性体層21より透磁率の高い第2の磁性体層22を配置することにより、コイル導体形成層21Cと第1表面層31との間隔が狭いことによる磁界分布の不均一性が抑制される。具体的には、第2の磁性体層22はコイル導体9による磁束を層方向に導き、第1表面層31への(垂直方向への)磁束の拡がりが抑制される。そのため、第1表面層31に形成されている面内配線導体6、表面導体膜7および層間接続導体8等に渦電流が流れにくくなる。すなわち、第1表面層31に形成されている面内配線導体6、表面導体膜7および層間接続導体8等の影響を受けにくくなり、コイル導体9のインダクタとしての電気的特性の劣化が抑制される。
As described above, when the coil
これにより、より均一な磁界を発生するコイルが形成でき、直流抵抗が低く、Q値が高いコイル内蔵基板を構成できる。 As a result, a coil that generates a more uniform magnetic field can be formed, and a substrate with a built-in coil having a low DC resistance and a high Q value can be configured.
前記コイル内蔵基板101はグリーンシートプロセスにより製造される。前記第1の磁性体層21および第2の磁性体層22は、例えばFe-Ni-Zn-Cu系の酸化物を主成分とする磁性フェライトである。焼成前は、これらのセラミックグリーンシートの積層体である。また、前記第1表面層31および第2表面層32は、Fe-Zn-Cu系の酸化物を主成分とする非磁性フェライトである。焼成前はこのセラミックグリーンシートの積層体である。
The coil-embedded
前記層間接続導体8は導電性ペーストの焼結体である。焼成前は所定のセラミックグリーンシートに形成された貫通孔に充填された導電性ペースト(未焼結の層間接続導体)である。また、コイル導体9、面内配線導体6、表面導体膜7、層間接続導体8は導電性ペーストの焼結体である。焼成前は所定のセラミックグリーンシート上に印刷された導電性ペーストである。これらの導電性ペーストに含まれる導電性金属は銀または銀/パラジウムを主成分としているものであることが好ましい。
The
《第2の実施形態》
図3は第2の実施形態のコイル内蔵基板、およびそれを備えたDC−DCコンバータモジュールの構成を示す断面図である。このDC−DCコンバータモジュール112は、コイル内蔵基板102と、このコイル内蔵基板102の上面に搭載された電子部品(11等)とで構成されている。
<< Second Embodiment >>
FIG. 3 is a cross-sectional view showing a configuration of a coil-embedded substrate and a DC-DC converter module including the same according to the second embodiment. The DC-
コイル内蔵基板102は、コイル導体9と磁性体とが積層された第1の磁性体層21と、電子部品搭載面側(第1主面側)に形成され、表面導体膜7を含む第1表面層31と、実装先の配線基板に対する実装面側(第2主面側)に形成され、表面導体膜7を含む第2表面層32と、を備えている。
コイル導体9を含む層であるコイル導体形成層21Cと第2表面層32との間に第3の磁性体層23を備えている。
The coil-embedded
A third
ここで、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第3の磁性体層23の透磁率をμ3で表すと、A<B、μ3<μ1の関係にある。
Here, the interval between the coil
このように、コイル導体形成層21Cが電子部品搭載面側(第1主面側)に寄っている場合には、コイル導体形成層21Cと第2表面層32との間に第1の磁性体層21より透磁率の低い第3の磁性体層23を配置することにより、コイル導体形成層21Cと第2表面層32との間隔が広いことによる磁界分布の不均一性が抑制される。具体的には、第3の磁性体層23はコイル導体9による磁束の透過が抑制され、コイル導体形成層21Cの上下にほぼ均等に磁界が集中する。そのため、第2表面層32に形成されている面内配線導体6、表面導体膜7および層間接続導体8等に渦電流が流れにくくなる。すなわち、第2表面層32に形成されている面内配線導体6、表面導体膜7および層間接続導体8等の影響を受けにくくなり、コイル導体9のインダクタとしての電気的特性の劣化が抑制される。
As described above, when the coil
また、透磁率の小さなフェライトは一般に誘電正接(tanδ)が相対的に小さいので、透磁率の小さな第3の磁性体層23を配置することにより、誘電体損失が低減されて、そのことによってもQ値を高めることができる。
In addition, since ferrite having a small magnetic permeability generally has a relatively small dielectric loss tangent (tan δ), disposing a third
これにより、より均一な磁界を発生するインダクタが形成でき、直流抵抗が低く、Q値が高いコイル内蔵基板を構成できる。 As a result, an inductor that generates a more uniform magnetic field can be formed, and a substrate with a built-in coil having a low DC resistance and a high Q value can be configured.
《第3の実施形態》
図4(A)、図4(B)、図4(C)は第3の実施形態の三種のコイル内蔵基板103A,103B,103C、およびそれらを備えたDC−DCコンバータモジュール113A,113B,113Cの構成を示す断面図である。これらのDC−DCコンバータモジュール113A,113B,113Cは、コイル内蔵基板103A,103B,103Cと、これらのコイル内蔵基板103A,103B,103Cの上面に搭載された電子部品(11等)とで構成されている。
<< Third Embodiment >>
4A, FIG. 4B, and FIG. 4C show the three types of coil-embedded
前記コイル内蔵基板103A,103B,103Cと第1の実施形態で図2に示したコイル内蔵基板101と異なるのは第2の磁性体層22の配置である。第1の実施形態ではコイル導体形成層21Cと第1表面層31との間に第2の磁性体層22を単に配置された例を示したが、図4(A)のコイル内蔵基板103Aでは、第2の磁性体層22が第1表面層31寄りの位置または第1表面層31に接する位置に配置されている。図4(B)のコイル内蔵基板103Bでは、第2の磁性体層22がコイル導体形成層21C寄りの位置またはコイル導体形成層21Cに接する位置に配置されている。さらに、図4(C)のコイル内蔵基板103Cでは、第2の磁性体層22をコイル導体形成層21Cと第1表面層31との間の全体にわたって第2の磁性体層22が配置されている。
The arrangement of the second
このように、第2の磁性体層22の厚みと位置を適宜定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
Thus, the magnetic flux by the
《第4の実施形態》
図5(A)、図5(B)、図5(C)は第4の実施形態の三種のコイル内蔵基板104A,104B,104C、およびそれらを備えたDC−DCコンバータモジュール114A,114B,114Cの構成を示す断面図である。これらのDC−DCコンバータモジュール114A,114B,114Cは、コイル内蔵基板104A,104B,104Cと、これらのコイル内蔵基板104A,104B,104Cの上面に搭載された電子部品(11等)とで構成されている。
<< Fourth Embodiment >>
5A, FIG. 5B, and FIG. 5C show three types of coil-embedded
前記コイル内蔵基板104A,104B,104Cと第2の実施形態で図3に示したコイル内蔵基板102と異なるのは第3の磁性体層23の配置である。第2の実施形態ではコイル導体形成層21Cと第2表面層32との間に第3の磁性体層23が単に配置された例を示したが、図5(A)のコイル内蔵基板104Aでは、第3の磁性体層23が第2表面層32寄りの位置または第2表面層32に接する位置に配置されている。図5(B)のコイル内蔵基板104Bでは、第3の磁性体層23がコイル導体形成層21C寄りの位置またはコイル導体形成層21Cに接する位置に配置されている。さらに、図5(C)のコイル内蔵基板104Cでは、第3の磁性体層23がコイル導体形成層21Cと第2表面層32との間の全体にわたって第3の磁性体層23が配置されている。
The arrangement of the third
このように、第3の磁性体層23の厚みと位置を適宜定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
Thus, the magnetic flux by the
《第5の実施形態》
図6(A)、図6(B)、図6(C)は第5の実施形態の三種のコイル内蔵基板105A,105B,105C、およびそれらを備えたDC−DCコンバータモジュール115A,115B,115Cの構成を示す断面図である。これらのDC−DCコンバータモジュール115A,115B,115Cは、コイル内蔵基板105A,105B,105Cと、これらのコイル内蔵基板105A,105B,105Cの上面に搭載された電子部品(11等)とで構成されている。
<< Fifth Embodiment >>
FIGS. 6A, 6B, and 6C show three types of coil-embedded
第5の実施形態のコイル内蔵基板105A,105B,105Cは、コイル導体形成層21Cと第1表面層31との間に第2の磁性体層22が配置されていて、コイル導体形成層21Cと第2表面層32との間に第3の磁性体層23が配置されている。
In the coil-embedded
図6(A)のコイル内蔵基板105Aでは、第2の磁性体層22が第1表面層31寄りの位置または第1表面層31に接する位置に配置されている。また第3の磁性体層23が第2表面層32寄りの位置または第2表面層32に接する位置に配置されている。
In the coil built-in substrate 105 </ b> A of FIG. 6A, the second
図6(B)のコイル内蔵基板105Bでは、第2の磁性体層22がコイル導体形成層21C寄りの位置またはコイル導体形成層21Cに接する位置に配置されている。また第3の磁性体層23がコイル導体形成層21C寄りの位置またはコイル導体形成層21Cに接する位置に配置されている。
In the coil-embedded
図6(C)のコイル内蔵基板105Cでは、第2の磁性体層22がコイル導体形成層21Cと第1表面層31との間の全体にわたって配置されている。また第3の磁性体層23がコイル導体形成層21Cと第2表面層32との間の全体にわたって配置されている。
In the coil built-in substrate 105 </ b> C in FIG. 6C, the second
ここで、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第2の磁性体層22の透磁率をμ2、第3の磁性体層23の透磁率をμ3で表すと、A<B、μ3<μ1<μ2の関係にある。
Here, the interval between the coil
このように、コイル導体形成層21Cと第1表面層31との間に第2の磁性体層22、コイル導体形成層21Cと第2表面層32との間に第3の磁性体層23をそれぞれ設けることにより、コイル導体形成層21Cに近い導体(第1表面層31に形成されている面内配線導体6、表面導体膜7および層間接続導体8等)と遠い導体(第2表面層32に形成されている面内配線導体6、表面導体膜7および層間接続導体8等)の両方について渦電流損による悪影響をより効果的に抑制できる。
As described above, the second
また、第2の磁性体層22および第3の磁性体層23の厚みと位置を適宜定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
Further, by appropriately determining the thickness and position of the second
《第6の実施形態》
図7(A)、図7(B)は第6の実施形態の二種のコイル内蔵基板106A,106B、およびそれらを備えたDC−DCコンバータモジュール116A,116Bの構成を示す断面図である。これらのDC−DCコンバータモジュール116A,116Bは、コイル内蔵基板106A,106Bと、これらのコイル内蔵基板106A,106Bの上面に搭載された電子部品(11等)とで構成されている。
<< Sixth Embodiment >>
FIGS. 7A and 7B are cross-sectional views showing configurations of the two types of coil-embedded
図7(A)の例では、コイル導体形成層21Cと第2の磁性体層22との間に第4の磁性体層24を備えている。図7(B)の例では、第1表面層31と第2の磁性体層22との間に第4の磁性体層24を備えている。図7(A)、図7(B)のいずれについても、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第2の磁性体層22の透磁率をμ2、第4の磁性体層24の透磁率をμ4で表すと、A<B、μ1<μ2<μ4の関係にある。
In the example of FIG. 7A, the fourth
このように、コイル導体形成層21Cと第1表面層31との間に、互いに透磁率の異なる二層の磁性体層を配置し、それらの厚み、透磁率および位置関係を定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
As described above, the two conductor layers having different magnetic permeability are arranged between the coil
《第7の実施形態》
図8(A)、図8(B)は第7の実施形態の二種のコイル内蔵基板107A,107B、およびそれらを備えたDC−DCコンバータモジュール117A,117Bの構成を示す断面図である。これらのDC−DCコンバータモジュール117A,117Bは、コイル内蔵基板107A,107Bと、これらのコイル内蔵基板107A,107Bの上面に搭載された電子部品(11等)とで構成されている。
<< Seventh Embodiment >>
FIGS. 8A and 8B are cross-sectional views showing the configurations of the two types of coil-embedded
図8(A)の例では、コイル導体形成層21Cと第3の磁性体層23との間に第5の磁性体層25を備えている。図8(B)の例では、第2表面層32と第3の磁性体層23との間に第5の磁性体層25を備えている。図8(A)、図8(B)のいずれについても、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第3の磁性体層23の透磁率をμ3、第5の磁性体層25の透磁率をμ5で表すと、A<B、μ5<μ3<μ1の関係にある。
In the example of FIG. 8A, a fifth
このように、コイル導体形成層21Cと第2表面層32との間に、互いに透磁率の異なる二層の磁性体層を配置し、それらの厚み、透磁率および位置関係を定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
As described above, the two conductor layers having different magnetic permeability are arranged between the coil
《第8の実施形態》
図9は第8の実施形態のコイル内蔵基板108、およびそれらを備えたDC−DCコンバータモジュール118の構成を示す断面図である。このDC−DCコンバータモジュール118は、コイル内蔵基板108と、このコイル内蔵基板108の上面に搭載された電子部品(11等)とで構成されている。
<< Eighth Embodiment >>
FIG. 9 is a cross-sectional view showing the configuration of the coil-embedded
図9の例では、コイル導体形成層21Cと第1表面層31との間に第2の磁性体層22が設けられ、この第2の磁性体層22と第1表面層31との間に第4の磁性体層24が設けられている。また、コイル導体形成層21Cと第2表面層32との間に第3の磁性体層23が設けられ、この第3の磁性体層23と第2表面層32との間に第5の磁性体層25が設けられている。
In the example of FIG. 9, the second
ここで、コイル導体形成層21Cと第1表面層31との間隔をA、コイル導体形成層21Cと第2表面層32との間隔をB、第1の磁性体層21の透磁率をμ1、第2の磁性体層22の透磁率をμ2、第3の磁性体層23の透磁率をμ3、第4の磁性体層24の透磁率をμ4、第5の磁性体層25の透磁率をμ5で表すと、A<B、
μ5<μ3<μ1<μ2<μ4または、
μ3<μ5<μ1<μ2<μ4または、
μ5<μ3<μ1<μ4<μ2または、
μ3<μ5<μ1<μ4<μ2
の関係にある。
Here, the interval between the coil
μ5 <μ3 <μ1 <μ2 <μ4 or
μ3 <μ5 <μ1 <μ2 <μ4 or
μ5 <μ3 <μ1 <μ4 <μ2 or
μ3 <μ5 <μ1 <μ4 <μ2
Are in a relationship.
このように、コイル導体形成層21Cと第1表面層31との間および第2表面層32との間に、互いに透磁率の異なる二層の磁性体層をそれぞれ配置し、それらの厚み、透磁率および位置関係を定めることによってコイル導体9による磁束がコントロールされて、磁界分布の均一性をより高めることができる。
In this way, two magnetic layers having different magnetic permeability are arranged between the coil
《他の実施形態》
以上に示した各実施形態では、電子部品搭載面を第1表面層31とし、実装面を第2表面層32側としたが、逆に、実装面が第1表面層31、電子部品搭載面が第2表面層32であってもよい。その場合でも、コイル導体形成層21Cと第1表面層との間隔をA、コイル導体形成層21Cと第2表面層との間隔をBで表したとき、A<Bの関係であれば、各実施形態で示した記述がそのまま当てはまる。
<< Other embodiments >>
In each of the embodiments described above, the electronic component mounting surface is the
6…面内配線導体
7…表面導体膜
8…層間接続導体
9…コイル導体
11…電子部品
21…第1の磁性体層
21C…コイル導体形成層
22…第2の磁性体層
23…第3の磁性体層
24…第4の磁性体層
25…第5の磁性体層
31…第1表面層
32…第2表面層
101,102,108…コイル内蔵基板
103A,103B,103C…コイル内蔵基板
104A,104B,104C…コイル内蔵基板
105A,105B,105C…コイル内蔵基板
106A,106B…コイル内蔵基板
107A,107B…コイル内蔵基板
111,112,118…DC−DCコンバータモジュール
113A,113B,113C…DC−DCコンバータモジュール
114A,114B,114C…DC−DCコンバータモジュール
115A,115B,115C…DC−DCコンバータモジュール
116A,116B…DC−DCコンバータモジュール
117A,117B…DC−DCコンバータモジュール
6 ... In-
Claims (5)
第1主面側に形成され、表面導体膜を含む第1表面層と、
第2主面側に形成され、表面導体膜を含む第2表面層と、
を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第1表面層との間に磁性体からなる第2の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第2の磁性体層の透磁率をμ2で表すと、A<B、μ1<μ2の関係であることを特徴とするコイル内蔵基板。 A first magnetic layer in which a coil conductor and a magnetic body are laminated;
A first surface layer formed on the first main surface side and including a surface conductor film;
A second surface layer formed on the second main surface side and including a surface conductor film;
In the coil-embedded substrate with
A second magnetic layer made of a magnetic material between a coil conductor forming layer that is a layer containing the coil conductor and the first surface layer;
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the second magnetic property is A substrate with a built-in coil, wherein the magnetic permeability of the body layer is expressed by μ2, and A <B and μ1 <μ2.
第1主面側に形成され、表面導体膜を含む第1表面層と、
第2主面側に形成され、表面導体膜を含む第2表面層と、
を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第2表面層との間に第3の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第3の磁性体層の透磁率をμ3で表すと、A<B、μ3<μ1の関係であることを特徴とするコイル内蔵基板。 A first magnetic layer in which a coil conductor and a magnetic body are laminated;
A first surface layer formed on the first main surface side and including a surface conductor film;
A second surface layer formed on the second main surface side and including a surface conductor film;
In the coil-embedded substrate with
A third magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the second surface layer,
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the third magnetic property is A substrate with a built-in coil, wherein the magnetic permeability of the body layer is expressed by μ3, wherein A <B and μ3 <μ1.
第1主面側に形成され、表面導体膜を含む第1表面層と、
第2主面側に形成され、表面導体膜を含む第2表面層と、
を備えたコイル内蔵基板において、
前記コイル導体を含む層であるコイル導体形成層と前記第1表面層との間に第2の磁性体層を備え、
前記コイル導体を含む層であるコイル導体形成層と前記第2表面層との間に第3の磁性体層を備え、
前記コイル導体形成層と前記第1表面層との間隔をA、前記コイル導体形成層と前記第2表面層との間隔をB、第1の磁性体層の透磁率をμ1、第2の磁性体層の透磁率をμ2、第3の磁性体層の透磁率をμ3で表すと、A<B、μ3<μ1<μ2の関係であることを特徴とするコイル内蔵基板。 A first magnetic layer in which a coil conductor and a magnetic body are laminated;
A first surface layer formed on the first main surface side and including a surface conductor film;
A second surface layer formed on the second main surface side and including a surface conductor film;
In the coil-embedded substrate with
A second magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the first surface layer,
A third magnetic layer is provided between the coil conductor forming layer that is a layer including the coil conductor and the second surface layer,
The distance between the coil conductor forming layer and the first surface layer is A, the distance between the coil conductor forming layer and the second surface layer is B, the magnetic permeability of the first magnetic layer is μ1, and the second magnetic property is A coil-embedded substrate characterized in that A <B and μ3 <μ1 <μ2 when the magnetic permeability of the body layer is expressed by μ2 and the magnetic permeability of the third magnetic layer is expressed by μ3.
第4の磁性体層の透磁率をμ4で表すと、μ1<μ2<μ4の関係であることを特徴とする、請求項1または3に記載のコイル内蔵基板。 A fourth magnetic layer is provided between the coil conductor forming layer and the second magnetic layer, or between the first surface layer and the second magnetic layer;
4. The coil-embedded substrate according to claim 1, wherein when the magnetic permeability of the fourth magnetic layer is expressed by μ4, a relationship of μ1 <μ2 <μ4 is satisfied.
第5の磁性体層の透磁率をμ5で表すと、μ5<μ3<μ1の関係であることを特徴とする、請求項2または3に記載のコイル内蔵基板。 A fifth magnetic layer is provided between the coil conductor forming layer and the third magnetic layer, or between the second surface layer and the third magnetic layer,
4. The coil-embedded substrate according to claim 2, wherein the magnetic permeability of the fifth magnetic layer is expressed by μ5, and a relationship of μ5 <μ3 <μ1 is satisfied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010290502A JP5617614B2 (en) | 2010-12-27 | 2010-12-27 | Coil built-in board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010290502A JP5617614B2 (en) | 2010-12-27 | 2010-12-27 | Coil built-in board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012138495A JP2012138495A (en) | 2012-07-19 |
JP5617614B2 true JP5617614B2 (en) | 2014-11-05 |
Family
ID=46675682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290502A Active JP5617614B2 (en) | 2010-12-27 | 2010-12-27 | Coil built-in board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5617614B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6149392B2 (en) * | 2012-12-14 | 2017-06-21 | 株式会社村田製作所 | Multilayer board |
US20150116950A1 (en) * | 2013-10-29 | 2015-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component, manufacturing method thereof, coil component-embedded substrate, and voltage adjustment module having the same |
JP2018018868A (en) | 2016-07-26 | 2018-02-01 | イビデン株式会社 | Coil substrate and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3447786B2 (en) * | 1993-12-28 | 2003-09-16 | 太陽誘電株式会社 | Multilayer electronic components |
JP4202902B2 (en) * | 2003-12-24 | 2008-12-24 | 太陽誘電株式会社 | LAMINATED SUBSTRATE, METHOD FOR DESIGNING MULTIPLE TYPES OF MULTILAYER SUBSTRATES, AND SINTERED LAMINATED SUBSTRATE |
JP4475965B2 (en) * | 2004-01-28 | 2010-06-09 | 京セラ株式会社 | Glass ceramic substrate with built-in coil |
JP4659469B2 (en) * | 2005-01-27 | 2011-03-30 | 京セラ株式会社 | Coil built-in board |
JP5082675B2 (en) * | 2007-08-23 | 2012-11-28 | ソニー株式会社 | Inductor and method of manufacturing inductor |
-
2010
- 2010-12-27 JP JP2010290502A patent/JP5617614B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012138495A (en) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101670184B1 (en) | Multilayered electronic component and manufacturing method thereof | |
KR102105389B1 (en) | Multilayered electronic component | |
US9251943B2 (en) | Multilayer type inductor and method of manufacturing the same | |
KR102025708B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR102127811B1 (en) | Multilayered electronic component and manufacturing method thereof | |
KR102004793B1 (en) | Multi-layered electronic part and board having the same mounted thereon | |
KR102163414B1 (en) | Coil electronic component | |
KR101607027B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR101823191B1 (en) | Chip electronic component and manufacturing method thereof | |
JP2012235080A (en) | Chip-type coil component | |
JP6535450B2 (en) | Electronic parts | |
JP2012235080A5 (en) | ||
KR102632343B1 (en) | Inductor array component and board for mounting the same | |
US20140022042A1 (en) | Chip device, multi-layered chip device and method of producing the same | |
CN104979069A (en) | Chip coil component and board for mounting the same | |
KR102105396B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR20120122590A (en) | Chip-type coil component | |
KR102105395B1 (en) | Chip electronic component and board having the same mounted thereon | |
US11094444B2 (en) | Coil component | |
KR20150089279A (en) | Chip-type coil component | |
US11887764B2 (en) | Laminated electronic component | |
JP5617614B2 (en) | Coil built-in board | |
KR20180006262A (en) | Coil component | |
KR20160008318A (en) | Chip coil component | |
JP5716391B2 (en) | Coil built-in board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5617614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |