JP5078340B2 - Coil built-in board - Google Patents
Coil built-in board Download PDFInfo
- Publication number
- JP5078340B2 JP5078340B2 JP2006338228A JP2006338228A JP5078340B2 JP 5078340 B2 JP5078340 B2 JP 5078340B2 JP 2006338228 A JP2006338228 A JP 2006338228A JP 2006338228 A JP2006338228 A JP 2006338228A JP 5078340 B2 JP5078340 B2 JP 5078340B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- coil
- planar coil
- ferrite magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、コイル導体が埋設されたフェライト磁性層が絶縁層の内部に設けられたコイル内蔵基板に関するものである。 The present invention relates to a coil-embedded substrate in which a ferrite magnetic layer in which a coil conductor is embedded is provided inside an insulating layer.
従来、携帯電話機をはじめとする移動体通信機器等の電子機器には多数の電子装置が組み込まれている。これら電子機器は小型化が急激に進んでおり、これに伴い各種電子装置も小型化や薄型化が要求されている。電子装置の小型化・薄型化の一例としては、従来は比較的大型のチップコイルやチップコンデンサを基板に搭載して形成されていたLCフィルタは、チップコイルを搭載するのに代えてガラスセラミックスからなる絶縁層が積層されたセラミック基板の内部にコイル導体を形成したコイル内蔵基板を用いることによって薄型化が図られている。 2. Description of the Related Art Conventionally, many electronic devices are incorporated in electronic devices such as mobile communication devices such as mobile phones. These electronic devices have been rapidly reduced in size, and accordingly, various electronic devices are also required to be reduced in size and thickness. As an example of downsizing and thinning of electronic devices, LC filters that were conventionally formed by mounting relatively large chip coils and chip capacitors on a substrate are made of glass ceramics instead of mounting chip coils. Thinning is achieved by using a coil-embedded substrate in which a coil conductor is formed inside a ceramic substrate on which an insulating layer is laminated.
しかしながら、携帯電話機に用いられるDC−DCコンバータ用途のような比較的高いインダクタンスを必要とする電子装置では、コイル内蔵基板は磁性を持たないセラミック基板内にコイルを形成しているため、100nH程度の比較的大きなインダクタンスを得るためにはコイル導体の巻き数を多くしなければならず、小型化や薄型化を効果的に達成することができないという不具合があった。 However, in an electronic device that requires a relatively high inductance such as a DC-DC converter used in a cellular phone, the coil-embedded substrate is formed with a coil in a ceramic substrate that does not have magnetism. In order to obtain a relatively large inductance, the number of turns of the coil conductor has to be increased, and there has been a problem that it is impossible to effectively reduce the size and thickness.
そこで、近年ではセラミック基板内部に高透磁率を有するフェライト磁性体層を形成し、このフェライト磁性層にコイル導体を埋設させることにより、コイルの巻き数を多くすることなく100nHを超えるコイルを内蔵させ、高インダクタンスのコイル内蔵基板とすることが行なわれている(例えば特許文献1,2を参照。)。
Therefore, in recent years, a ferrite magnetic body layer having a high magnetic permeability is formed inside a ceramic substrate, and a coil conductor is embedded in the ferrite magnetic layer, so that a coil exceeding 100 nH can be incorporated without increasing the number of turns of the coil. A high-inductance coil-embedded substrate is used (see, for example,
このようなコイル内蔵基板は、例えば、図13(a)に断面図で一例を示すように、配線層15が形成された一対の絶縁層11と、絶縁層11に挟まれて積層されるとともに内部に平面コイル導体13が埋設されたフェライト磁性体層12とによって構成されている。配線層15や平面コイル導体13には抵抗による電気的なロスを抑えるために低抵抗のCuやAg等の低抵抗金属を用い、このような低抵抗金属は比較的低融点であることから、絶縁層11としてガラスセラミックスを用い、フェライト磁性体層12として低温焼成が可能なNi−Zn系フェライトを用いて同時焼成することによって製造されている。そして、配線層15の一つとして、コイル内蔵基板を外部基板に接続するための電極パッドからIC搭載用電極間に生じるインダクタンス成分を削減し、搭載するICの電源ノイズを削減させるための大面積の接地導体層14が形成されている。この接地導体層14は、絶縁層11とフェライト磁性体層12との間に生じる、焼成収縮挙動の差や熱膨張係数の差に起因する応力を緩和して、絶縁層11とフェライト磁性体層12との接合をより強固にするために、絶縁層11とフェライト磁性体層12との間に形成されている。
Such a coil-embedded substrate is laminated with a pair of insulating layers 11 formed with a
また、コイル内蔵基板の小型化を図るために、携帯電話機に用いられるDC−DCコンバータ用途のコイル内蔵基板においては、使用する電源用ICを高周波化することにより、内蔵コイルに必要なインダクタンス値を小さくすることで内蔵コイル自体を小さくすることも提案されており、そのために例えば1MHz以上といった高周波で使用可能なコイル内蔵基板が要求されてきている。
しかしながら、コイル内蔵基板においては、内蔵コイルと絶縁層に形成された配線層との間で共振が起こり、この共振が起こるときの周波数(共振周波数)より高い周波数ではインダクタンス値が低下して所定のインダクタンス値が得られないので、共振周波数より高い周波数ではコイル内蔵基板が所定の動作をすることができないという問題がある。このことから、より高い共振周波数を有するコイル内蔵基板が求められるようになっている。 However, in the coil-embedded substrate, resonance occurs between the built-in coil and the wiring layer formed in the insulating layer, and the inductance value decreases at a frequency higher than the frequency at which this resonance occurs (resonance frequency). Since the inductance value cannot be obtained, there is a problem that the coil-embedded substrate cannot perform a predetermined operation at a frequency higher than the resonance frequency. For this reason, a coil-embedded substrate having a higher resonance frequency has been demanded.
この共振周波数(fr)は、内蔵コイルのインダクタンス値をL、内蔵コイルと絶縁層に形成された配線層との間の容量値をCとすると、fr=1/(2×π√(L×C))の式で表されるので、共振周波数を高くするには内蔵コイルのインダクタンス値または内蔵コイルと絶縁層に形成された配線層との間の容量値を小さくしなければならない。 This resonance frequency (fr) is fr = 1 / (2 × π√ (L ×), where L is the inductance value of the built-in coil and C is the capacitance value between the built-in coil and the wiring layer formed in the insulating layer. In order to increase the resonance frequency, the inductance value of the built-in coil or the capacitance value between the built-in coil and the wiring layer formed in the insulating layer must be reduced.
しかし、インダクタンス値を小さくし過ぎるとコイル内蔵基板が所定の機能を果たすことができなくなり、これに対し、機能する範囲内で小さくしたとしても、上述したようにコイル内蔵基板の小型化の要求には反することとなってしまうので、インダクタンス値を小さくすることにより共振周波数を高くすることは困難であった。また、容量値を小さくする方法としては、平面コイル導体とともに容量を形成する接地導体層間のフェライト磁性体層の厚みを厚くする方法、またはフェライト磁性体層の比誘電率を小さくする方法が考えられるが、フェライト磁性体層の厚みを厚くすることは小型化の一つである低背化の要求に反することとなり、高透磁率で低温焼結可能なままフェライト磁性体層を低誘電率化することも困難であった。 However, if the inductance value is too small, the coil-embedded substrate cannot perform a predetermined function. On the other hand, even if it is reduced within the functioning range, as described above, the requirement for downsizing the coil-embedded substrate is met. Therefore, it is difficult to increase the resonance frequency by reducing the inductance value. Further, as a method of reducing the capacitance value, a method of increasing the thickness of the ferrite magnetic layer between the ground conductor layers forming the capacitance together with the planar coil conductor, or a method of reducing the relative dielectric constant of the ferrite magnetic layer can be considered. However, increasing the thickness of the ferrite magnetic layer is contrary to the demand for lowering the height, which is one of the miniaturizations, and lowering the dielectric constant of the ferrite magnetic layer while maintaining high permeability and low temperature sintering It was also difficult.
本発明は以上のような従来の問題点を解決するために案出されたものであり、その目的は、基板の厚みやフェライト磁性体層の組成を変更することなく共振周波数を高めることのできる、例えば、小型で低背のDC−DCコンバータ用途のコイル内蔵基板を提供することにある。 The present invention has been devised in order to solve the conventional problems as described above, and its purpose is to increase the resonance frequency without changing the thickness of the substrate or the composition of the ferrite magnetic layer. An object of the present invention is to provide a small-sized and low-profile DC-DC converter built-in coil substrate.
本発明のコイル内蔵基板は、配線層が形成された一対の絶縁層と、該一対の絶縁層に挟持されたフェライト磁性体層と、該フェライト磁性体層内に形成された平面コイル導体と、前記絶縁層の少なくとも一方と前記フェライト磁性体層との間に形成された接地導体層
とを有するコイル内蔵基板であって、前記接地導体層は平面視で前記平面コイル導体の形成領域に対応するように該平面コイル導体の形成領域に沿って設けられた開口部を有することを特徴とするものである。
The coil-embedded substrate of the present invention includes a pair of insulating layers formed with a wiring layer, a ferrite magnetic layer sandwiched between the pair of insulating layers, a planar coil conductor formed in the ferrite magnetic layer, A coil-embedded substrate having a ground conductor layer formed between at least one of the insulating layers and the ferrite magnetic layer, wherein the ground conductor layer corresponds to a formation region of the planar coil conductor in a plan view. Thus, it has an opening provided along the formation region of the planar coil conductor .
また、本発明のコイル内蔵基板は、上記構成において、前記開口部は分割されて複数形成されていることを特徴とするものである。 The coil-embedded substrate according to the present invention is characterized in that, in the above configuration, a plurality of the openings are divided and formed.
また、本発明のコイル内蔵基板は、上記各構成において、前記フェライト磁性体層は平面視で矩形状に形成され、前記平面コイル導体は平面視で最外周が前記フェライト磁性体層の形状に沿った形状で形成されており、前記接地導体層の前記開口部は平面視で前記平面コイル導体の角部と重ならないように配置されていることを特徴とするものである。 In the coil-embedded substrate of the present invention, in each of the above-described configurations, the ferrite magnetic layer is formed in a rectangular shape in plan view, and the planar coil conductor has an outermost periphery along the shape of the ferrite magnetic layer in plan view. The opening portion of the ground conductor layer is disposed so as not to overlap the corner portion of the planar coil conductor in plan view.
また、本発明のコイル内蔵基板は、上記各構成において、前記平面コイル導体の角部は、曲線状に曲がっている形状または複数の屈曲部を有する形状であることを特徴とするものである。 The coil-embedded substrate of the present invention is characterized in that, in each of the above-described configurations, the corner portion of the planar coil conductor has a curved shape or a shape having a plurality of bent portions.
また、本発明のコイル内蔵基板は、配線層が形成された一対の絶縁層と、該一対の絶縁層に挟持されたフェライト磁性体層と、該フェライト磁性体層内に形成された平面コイル導体と、前記絶縁層の少なくとも一方に、または前記絶縁層の少なくとも一方と前記フェライト磁性体層との間に形成された接地導体層とを有するコイル内蔵基板であって、前記接地導体層と前記平面コイル導体との間に平面視で前記平面コイル導体および前記接地導体層と重なる浮き導体層が形成されていることを特徴とするものである。
The coil-embedded substrate of the present invention includes a pair of insulating layers formed with wiring layers, a ferrite magnetic layer sandwiched between the pair of insulating layers, and a planar coil conductor formed in the ferrite magnetic layer. A coil-embedded substrate having a ground conductor layer formed on at least one of the insulating layers or between at least one of the insulating layers and the ferrite magnetic layer, the ground conductor layer and the plane A floating conductor layer that overlaps the planar coil conductor and the ground conductor layer in a plan view is formed between the coil conductor and the coil conductor.
本発明のコイル内蔵基板によれば、接地導体層の平面視で平面コイル導体の形成領域に対応するように平面コイル導体の形成領域に沿って設けられた開口部を形成したことから、接地導体層の平面コイル導体に対向する部分の面積が小さくなり、平面コイル導体と接地導体層との間の容量が小さくなるので、基板厚みを厚くすることなく、コイルのインダクタンスとキャパシタンスによって生じる共振周波数を高くすることができる。その結果として、より高い周波数においても高インダクタンス値を得ることができるので内蔵コイルをより小さくすることができ、小型のコイル内蔵基板を得ることができる。 According to the coil-embedded substrate of the present invention, the opening provided along the planar coil conductor formation region is formed so as to correspond to the planar coil conductor formation region in plan view of the ground conductor layer. Since the area of the portion of the layer facing the planar coil conductor is reduced and the capacitance between the planar coil conductor and the ground conductor layer is reduced, the resonance frequency generated by the coil inductance and capacitance can be reduced without increasing the substrate thickness. Can be high. As a result, since a high inductance value can be obtained even at a higher frequency, the built-in coil can be made smaller, and a small coil-embedded substrate can be obtained.
また、本発明のコイル内蔵基板によれば、上記構成において、開口部が分割されて複数形成されている、すなわち複数の開口部が間隔をあけて配置されているときには、この開口部同士の間の接地導体層が、接地導体層内における、平面視で平面コイル導体と交差する方向に電流が流れるための経路となるので、開口部による電源インダクタンスの上昇やそれに伴う電源ノイズの増大が抑えられ、コイル内蔵基板に搭載されるICを高周波で安定して動作させることが可能なコイル内蔵基板を得ることができる。 Further, according to the coil-embedded substrate of the present invention, in the above configuration, when the openings are divided and formed in a plurality, that is, when the openings are arranged at intervals, the openings are arranged between the openings. The ground conductor layer is a path through which current flows in the direction intersecting the planar coil conductor in plan view in the ground conductor layer, so that an increase in power supply inductance due to the opening and an accompanying increase in power supply noise can be suppressed. Thus, it is possible to obtain a coil-embedded substrate that can stably operate an IC mounted on the coil-embedded substrate at a high frequency.
また、本発明のコイル内蔵基板によれば、上記構成において、接地導体層の開口部が平面視で平面コイル導体の角部と重ならないように配置されているときには、平面コイル導体の角部に電界が集中することによってノイズが放射されたとしても、平面コイル導体の角部と接地導体層とが平面視で重なり、接地導体層がシールドとして機能することとなるので、放射されたノイズによる配線層への影響が抑えられ、搭載されるICをより安定して動作させることが可能なコイル内蔵基板を得ることができる。 According to the coil-embedded substrate of the present invention, in the above configuration, when the opening of the ground conductor layer is arranged so as not to overlap the corner of the planar coil conductor in plan view, the corner of the planar coil conductor is arranged. Even if noise is radiated due to concentration of the electric field, the corners of the planar coil conductor and the ground conductor layer overlap in plan view, and the ground conductor layer functions as a shield. It is possible to obtain a coil-embedded substrate in which the influence on the layer is suppressed and the mounted IC can be operated more stably.
また、本発明のコイル内蔵基板によれば、上記構成において、平面コイル導体の角部が、曲線状に曲がっている形状または複数の屈曲部を有する形状であるときには、平面コイル導体の角部の形状が電流の集中しにくい形状となることでその部分への電界の集中が低減し、平面コイル導体の角部から放射されるノイズが低減されることとなるので、コイル内蔵基板に搭載されるICをより安定して動作させることが可能なコイル内蔵基板を得ることができる。また、平面コイル導体と接地導体層とが対向する面積が小さくなり平面コイル導体と接地導体層との間の容量が小さくなることで、より高周波まで要求されるインダクタンス値を得ることができる。 According to the coil-embedded substrate of the present invention, in the above configuration, when the corner of the planar coil conductor has a curved shape or a shape having a plurality of bent portions, Since the shape is less likely to concentrate current, the concentration of the electric field on that portion is reduced, and noise radiated from the corners of the planar coil conductor is reduced. It is possible to obtain a coil built-in substrate capable of operating the IC more stably. In addition, since the area where the planar coil conductor and the ground conductor layer face each other is reduced and the capacitance between the planar coil conductor and the ground conductor layer is reduced, an inductance value required up to a higher frequency can be obtained.
また、本発明のコイル内蔵基板によれば、接地導体層と平面コイル導体との間に平面視で平面コイル導体および接地導体層と重なる浮き導体層を形成したことから、接地導体層と平面コイル導体との間に位置する浮き導体層が、接地導体層と平面コイル導体との間の電磁気的結合を妨げることで容量の発生をなくすことができるので、より高周波まで要求されるインダクタンス値を得ることができる。 Further, according to the coil-embedded substrate of the present invention, the floating conductor layer that overlaps the planar coil conductor and the ground conductor layer in plan view is formed between the ground conductor layer and the planar coil conductor. Since the floating conductor layer positioned between the conductors prevents the electromagnetic coupling between the ground conductor layer and the planar coil conductor, the generation of capacitance can be eliminated, so that an inductance value required up to a higher frequency is obtained. be able to.
また、平面コイル導体から放射されるノイズが、浮き導体層および接地導体層の2層の導体層でシールドされることとなるので、コイル内蔵基板に搭載されるICをノイズの影響を抑えて、より安定して動作させることが可能なコイル内蔵基板を得ることができる。 In addition, since the noise radiated from the planar coil conductor is shielded by the two conductor layers of the floating conductor layer and the ground conductor layer, the influence of the noise on the IC mounted on the coil-embedded substrate is suppressed, A coil-embedded substrate that can be operated more stably can be obtained.
以上より、本発明によれば、より高周波までインダクタンス値を有し、搭載されるICを安定して動作させることが可能な小型で低背のコイル内蔵基板を提供することができる。 As described above, according to the present invention, it is possible to provide a small and low-profile coil-embedded substrate that has an inductance value up to a higher frequency and can stably operate a mounted IC.
本発明のコイル内蔵基板について添付図面を参照しつつ以下に詳細に説明する。図1は本発明のコイル内蔵基板の実施の形態の一例を示す図であり、図1(a)は本発明のコイル内蔵基板の断面図、図1(b)は図1(a)における要部を上面から透視した平面図である。図1(a)は、図1(b)におけるA−A’線の位置で切断した断面図である。これらの図において、1は絶縁層、2はフェライト磁性体層、3は平面コイル導体、4は接地導体層、4aは接地導体層に形成された開口部、5は配線層である。 The coil-embedded substrate of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a diagram showing an example of an embodiment of a substrate with a built-in coil according to the present invention. FIG. 1 (a) is a cross-sectional view of the substrate with a built-in coil according to the present invention, and FIG. It is the top view which saw through the part from the upper surface. FIG. 1A is a cross-sectional view taken along the line A-A ′ in FIG. In these drawings, 1 is an insulating layer, 2 is a ferrite magnetic layer, 3 is a planar coil conductor, 4 is a ground conductor layer, 4a is an opening formed in the ground conductor layer, and 5 is a wiring layer.
図1に示す例においては、配線層5として、絶縁層1の外表面にはIC等の半導体チップやチップ部品が搭載される搭載用電極5bおよび外部電気回路と電気的に接続される電極パッド5dが形成され、絶縁層1内には内部配線層5aが形成されている。フェライト磁性体層2の内部には平面コイル導体3が上下に2つ重ねて形成されており、一方の平面コイル導体3の一端部と他方の平面コイル導体3の一端部とがフェライト磁性体層2の内部に形成された貫通導体(図示せず)により接続され、上下の平面コイル導体3それぞれの他端部は貫通導体(図示せず)により配線層5に接続されている。そして、内部配線層5a,搭載用電極5b,電極パッド5dおよび平面コイル導体3は貫通導体5cを介して互いに接続されている。
In the example shown in FIG. 1, as the
本発明のコイル内蔵基板は、配線層5が形成された一対の絶縁層1と、この一対の絶縁層1に挟持されたフェライト磁性体層2と、このフェライト磁性体層2内に形成された平面コイル導体3と、絶縁層1の少なくとも一方とフェライト磁性体層2との間に形成された接地導体層4とを有するコイル内蔵基板であって、接地導体層4は平面視で平面コイル導体3と重なる部分に開口部4aを有することを特徴とするものである。
The coil-embedded substrate of the present invention is formed in a pair of insulating
本発明のコイル内蔵基板によれば、接地導体層4の平面視で平面コイル導体3と重なる部分に開口部4aを形成したことから、接地導体層4の平面コイル導体3に対向する部分の面積が小さくなり、平面コイル導体3と接地導体層4との間の容量が小さくなるので、基板厚みを厚くすることなく、コイルのインダクタンスとキャパシタンスによって生じる共振周波数を高くすることができる。その結果として、より高い周波数においても高インダクタンス値を得ることができるので内蔵コイルをより小さくすることができ、小型のコイル内蔵基板を得ることができる。
According to the coil-embedded substrate of the present invention, since the
接地導体層4と平面コイル導体3とが対向しないような開口部4aにするためには、開口部4aの大きさは平面コイル導体3より一回り大きいものがよく、図1(a)に示すような形状の開口部4aの場合であれば、コイル内蔵基板を製造する際の積層の位置ずれを考慮すると、平面コイル導体3の幅に対して0.1mm程度大きい幅の開口部4aを設ければよい。
In order to make the
図1に示す例においては、開口部4aは平面コイル導体3と重なる部分が全て開口した、平面コイル導体3に沿った形状であるが、図2に図1(b)と同様の平面図で示す例におけるような形状としてもよい。すなわち、開口部4aは分割されて複数形成されていることが好ましい。図2に示す例のように開口部4aが分割されて複数形成されている、つまり複数の開口部4aが間隔をあけて配置されているときには、この開口部4a同士の間の接地導体層4が、接地導体層4内における、平面視で平面コイル導体3と交差する方向に電流が流れるための電流経路となるので、開口部4aによる電源インダクタンスの上昇やそれに伴う電源ノイズの増大が抑えられ、コイル内蔵基板に搭載されるICを高周波で安定して動作させることが可能なコイル内蔵基板を得ることができる。
In the example shown in FIG. 1, the
開口部4aは、図1(a)に示した例におけるように平面コイル導体3と重なる部分のみ開口した平面コイル導体3に沿った形状としてもよいが、図3(b)に図1(b)と同様の平面図で示す例におけるような、平面コイル導体3の内周から外周にかけて複数周の導体に重なるような形状としてもよい。特に、平面コイル導体3における隣接する外周の導体と内周の導体との距離が短い場合は、このような形状の開口部4aとすることで、例えば導体ペーストの印刷によって開口部4aを有する接地導体層4を形成するのが容易になるので好ましい。開口部4aをこのような形状とする場合は、接地導体層4の外周部から中央部への電流経路を確保するために、図3(b)に示すように分割されて複数形成することが望ましい。
The
開口部4aの分割の形態、すなわち電流経路の配置や大きさは、特に制限されるものではない。図2に示した例におけるように、図1(a)に示した例におけるような形状の開口部4aに対して格子状に多数の電流経路を配置してもよいし、放射状に配置してもよいし、より少ない数の幅の広い電流経路を設けてもよい。
The form of division of the
複数の開口部4a間の間隔は、開口部4a間の接地導体層4を電源インダクタンスの上昇やそれに伴う電源ノイズの増大が抑えられるような電流経路とするには、0.1mm以上の幅があればよい。
The interval between the plurality of
また、図4に図1(b)と同様の平面図で示すように、フェライト磁性体層2は平面視で矩形状に形成され、平面コイル導体3は平面視で最外周がフェライト磁性体層2の形状に沿った形状で形成されており、接地導体層4の開口部4aは平面視で平面コイル導体3の角部と重ならないように配置されていることが好ましい。フェライト磁性体層2は平面視で矩形状に形成され、平面コイル導体3は平面視で最外周がフェライト磁性体層2の形状に沿った形状で形成されていることから、矩形状のコイル内蔵基板を縦横に複数列配置して、いわゆる多数個取り配線基板の形態にして多数のコイル内蔵基板を効率よく容易に作製しようとした場合においても、コイル内蔵基板の外寸を変えずに平面コイル導体3の長さを最大限長く形成することができるため、平面コイル導体3の長さに比例するインダクタンス値を大きいものとすることができる。そして、そのときの平面コイル導体3の角部がフェライト磁性体層2の形状に合わせて直角になり、平面コイル導体3の角部に特に電界が集中することによって発生するノイズが放射されやすくなったとしても、接地導体層4の開口部4aは平面視で平面コイル導体3の角部と重ならないように配置されていることから、平面コイル導体3の角部と接地導体層4とが平面視で重なり、接地導体層4がシールドとして機能することとなるので、放射されたノイズによる配線層5への影響が抑えられ、搭載されるICをより安定して動作させることが可能なコイル内蔵基板を得ることできる。
Further, as shown in FIG. 4 in a plan view similar to FIG. 1B, the ferrite
コイル導体3の角部とは、平面視で最外周がフェライト磁性体層2の形状に沿った形状で形成され、内周も順次外周に沿った形状のコイル導体3において、フェライト磁性体層2の形状に沿ってコイル導体3が屈曲した部分のうち外側の突出した部分である。よって、図4に示す例のように、開口部4aはコイル導体3の屈曲した部分のうち外側と重ならないように配置されていればよい。
The corner of the
開口部4aはコイル導体3の屈曲した部分の内側と外側の両方に重ならないように、例えば、図5に図1(b)と同様の平面図で示す例におけるように、コイル導体3の外周の角部から内周の角部にかけて連続して重ならないように配置してもよい。この場合は、接地導体層4の平面コイル導体3の角部と重なる部分が上記した電流経路も兼ねることができる。
The
コイル導体3の角部には、コイル導体3が屈曲した部分だけでなく、コイル導体3の両端部が電界の集中し易い直角や鋭角の角を有する形状である場合はその部分も含まれる。開口部4aがこの部分と重ならないようにするには、図4に示す例のように角だけが重ならないようにしてもよいし、図5に示す例のように二つの角を含む端部が重ならないようにしてもよい。
The corners of the
コイル導体3の角部と接地導体層4と重なる領域は、ノイズに対するシールド性の観点からはできるだけ広いほうがよいが、通常は角部(頂点)からコイル導体3の線幅程度の位置まで接地導体層4と重なっていればよい。
The area where the corner of the
また、図6,図7および図8に図1(b)と同様の平面図で示す例におけるように、平面コイル導体3の角部は、曲線状に曲がっている形状または複数の屈曲部を有する形状であることが好ましい。平面コイル導体3の角部の形状が電流の集中しにくい形状となることで平面コイル導体3の角部への電界の集中が低減し、平面コイル導体3の角部から放射されるノイズが低減されることとなるので、コイル内蔵基板に搭載されるICをより安定して動作させることが可能なコイル内蔵基板を得ることができる。また、平面コイル導体3と接地導体層4とが対向する面積が小さくなり平面コイル導体3と接地導体層4との間の容量が小さくなることで、より高周波まで要求されるインダクタンス値が得られるものとなる。
Further, as in the example shown in the plan view similar to FIG. 1B in FIGS. 6, 7, and 8, the corner portion of the
この場合の平面コイル導体3の角部も、平面コイル導体3が屈曲した部分のうち外側の突出した部分であり、図6および図7に示す例のように、平面コイル導体3の屈曲した部分のうち外側の形状が曲線状に曲がっている形状または複数の屈曲部を有する形状であればよい。同様に、平面コイル導体3の角部には、平面コイル導体3の両端部が電界の集中し易い直角や鋭角の角を有する形状である場合はその部分も含まれる。
The corner portion of the
平面コイル導体3の角部が曲線状に曲がっている形状の場合は、その曲率半径が大きい方が電界が集中しにくくなるのでよい。その曲率半径が小さすぎると電界の集中を低減する効果が小さくなるので、通常は平面コイル導体3の線幅の2分の1程度以上であればよい。曲率半径は平面コイル導体3の線幅の2分の1程度以上であれば一定でなくてもよい。
In the case where the corners of the
平面コイル導体3の角部が複数の屈曲部を有する形状の場合は、屈曲部の角度はできるだけ大きい方がよく、いずれかの屈曲部が直角に比してあまり大きくならないようにするのは好ましくない。例えば、図7に示す例のように平面コイル導体3の角部が2つの屈曲部を有する場合は、いずれもその角度を135度程度とするのが好ましい。
In the case where the corner portion of the
平面コイル導体3の角部は、図8に示す例のように、平面コイル導体3が屈曲した部分の内側も同様に曲線状に曲がっている形状または複数の屈曲部を有する形状であってもよく、このような形状とした場合は、平面コイル導体3を流れる電流にとって角部においても屈曲による抵抗が小さくなるので好ましい。
The corner portion of the
この場合の開口部4aの形状は、平面コイル導体3の角部の形状に合わせて曲線状に曲がっている形状または複数の屈曲部を有する形状としてもよい。
The shape of the
また、図9〜図10は本発明のコイル内蔵基板の実施の形態の他の一例を示す図であり、それぞれの図において(a)は本発明のコイル内蔵基板の断面図、(b)は(a)における要部を上面から透視した平面図である。(a)は、(b)におけるA−A’線の位置で切断した断面図である。これらの図において、6は浮き導体層である。 9 to 10 are diagrams showing other examples of embodiments of the coil-embedded substrate of the present invention. In each figure, (a) is a sectional view of the coil-embedded substrate of the present invention, and (b) is a cross-sectional view. It is the top view which saw through the principal part in (a) from the upper surface. (A) is sectional drawing cut | disconnected in the position of the A-A 'line in (b). In these figures, 6 is a floating conductor layer.
本例のコイル内蔵基板は、配線層5が形成された一対の絶縁層1と、一対の絶縁層1に挟持されたフェライト磁性体層2と、フェライト磁性体層2内に形成された平面コイル導体3と、絶縁層1の少なくとも一方に、または絶縁層1の少なくとも一方とフェライト磁性体層2との間に形成された接地導体層4とを有するコイル内蔵基板であって、接地導体層4と平面コイル導体3との間に平面視で平面コイル導体3と重なる浮き導体層6が形成されていることを特徴とするものである。
The coil-embedded substrate of this example includes a pair of insulating
接地導体層4と平面コイル導体3との間に平面視で平面コイル導体3と重なる浮き導体層6を形成したことから、接地導体層4と平面コイル導体3との間に位置する浮き導体層6が、接地導体層4と平面コイル導体3との間の電磁気的結合を妨げることで容量の発生をなくすことができるので、より高周波まで、要求されるインダクタンス値を得ることができる。浮き導体層6および浮き導体層6と接地導体層4との間の絶縁層1(またはフェライト磁性体層2)の厚みの分だけ基板の厚みは厚くなるが、平面コイル導体3と接地導体層4との間のフェライト磁性体層2の厚みを厚くすることで容量を小さくする方法に比較すると、厚みの増加は十分小さい。また、容量削減効果が大きいので、より高い周波数においても高インダクタンス値を得ることができ、その結果として内蔵コイルをより小さくすることができ、平面方向により小型のコイル内蔵基板を得ることができる。
Since the floating conductor layer 6 overlapping the
また、平面コイル導体3から放射されるノイズが、浮き導体層6および接地導体層4の2層の導体層でシールドされることとなるので、コイル内蔵基板に搭載されるICをノイズの影響を抑えて、より安定して動作させることが可能なコイル内蔵基板を得ることができる。
Further, since noise radiated from the
浮き導体層6は、例えば接地導体層4,平面コイル導体3,電源等の他の回路配線と電気的に接続されていない導体層である。例えば、接地導体層4と接続されていると、浮き導体層6と平面コイル導体3との間に容量を持つこととなってしまうので、期待される機能を果たさない、意味のないものとなってしまう。
The floating conductor layer 6 is a conductor layer that is not electrically connected to other circuit wiring such as a
浮き導体層6は、平面視で平面コイル導体3と重なるように形成されればよく、図9に示すように、平面コイル導体3とほぼ同じ形状であれば接地導体層4と平面コイル導体3との電磁気的結合の大部分を妨げることができる。この場合、コイル内蔵基板を製造する際の積層の位置ずれを考慮すると、平面コイル導体3の幅に対して0.1mm程度大きい幅の浮き導体層6を設ければよい。
The floating conductor layer 6 may be formed so as to overlap with the
また、浮き導体層6は、図10に示すように、平面コイル導体3の内周から外周にかけて複数周の導体に重なるような形状として、平面コイル導体3の形成領域より広い範囲に形成してもよい。特に、平面コイル導体3における隣接する外周の導体と内周の導体との距離が短く、これに対応する浮き導体層6の外周の導体と内周の導体との距離がより短くなるような場合は、このような形状の浮き導体層6とすることで、例えば導体ペーストの印刷によって形成するのが容易になり、また積層する際に外周の導体と内周の導体との間に空隙が発生してしまうおそれがないので好ましい。また、外周の導体と内周の導体との間の近傍において、積層位置ずれにより浮き導体層6が平面コイル導体3と重ならなくなってしまうこともない。この場合も、コイル内蔵基板を製造する際の積層の位置ずれを考慮すると、平面コイル導体3の最内周および最外周よりそれぞれ内側および外側に0.1mm程度大きい幅の浮き導体層6を設ければよい。
Further, as shown in FIG. 10, the floating conductor layer 6 is formed so as to overlap with a plurality of conductors from the inner periphery to the outer periphery of the
また、浮き導体層6は、図11に示すように、コイル内蔵基板の平面方向のほぼ全面にわたって接地導体層4と重なるような形状すると、平面コイル導体3に対して垂直方向の電磁気的結合だけでなく、斜め方向の電磁気的結合まで妨げることができるので、接地導体層4と浮き導体層6との電磁気的結合のほぼすべてを妨げることができる。この場合、コイル内蔵基板の側面にまで至るような、全面にわたるような浮き導体層6としてもよいが、図11に示すように、基板の外周より一回り小さいものとするのが好ましい。これは、コイル内蔵基板を製造する際に、各導体層をAgで形成して多数個取りの形態で作製し、表面の導体層にめっき皮膜を被着させた後に分割した場合などは、基板の側面から浮き導体層6が露出してしまうので、雰囲気中の水分等によりAgのマイグレーションが発生してしまう場合があるからである。また、コイル内蔵基板を製造する際のグリーンシート積層時に、導体層より密着性のよいグリーンシート同士を密着させることにより、グリーンシート間の剥離がより発生しにくいようにするためである。このためには、0.1mm程度以上小さくするとよい。
Further, as shown in FIG. 11, when the floating conductor layer 6 is shaped so as to overlap the
浮き導体層6を形成する場合の接地導体層4は、絶縁層1の少なくとも一方に、または絶縁層1の少なくとも一方とフェライト磁性体層2との間に形成される。例えば、図9および図10に示すように、接地導体層4が絶縁層1とフェライト磁性体層2との間に形成される場合は、浮き導体層6はフェライト磁性体層2内に形成され、図11に示すように接地導体層4が絶縁層1に形成される場合は、浮き導体層6は絶縁層1とフェライト磁性体層2との間に形成される。いずれの場合においても、浮き導体層6と平面コイル導体3との距離は、平面コイル導体3の周囲に発生する磁束の量に応じて設定され、発生した磁束が通過できるような距離(フェライト磁性体層2の厚み)が必要である。この距離は、平面コイル導体3の寸法、平面コイル導体3に流れる電流の周波数や電流値、あるいはフェライト磁性体層2の透磁率により異なるが、例えば、フェライト磁性体層2の透磁率が500の場合は0.1mm以上とすればよい。接地導体層4と浮き導体層6との距離は絶縁性が保たれる距離であればよく、通常は15μm程度以上の厚みがあればよく、グリーンシートの成形性やハンドリング性,絶縁層1やフェライト磁性体層2の材質,コイル内蔵基板に要求される厚み等を考慮して設定される。
When forming the floating conductor layer 6, the
絶縁層1は、その表面や内部に形成される配線層5や絶縁層1に挟持されて形成されるフェライト磁性体層2および平面コイル導体3とともに800〜1000℃の温度で同時焼成された絶縁体粉末の焼結体から成るものであり、配線層5のインダクタンスが高くなることを抑制するという観点からは、非磁性フェライトやガラスセラミックス等の非磁性絶縁体が好ましい。絶縁層1は、絶縁体の粉末および有機バインダーを主成分とする絶縁層1用グリーンシートを製作し、この絶縁層1用グリーンシートを必要な配線展開ができるだけの枚数積層した後、800〜1000℃の温度で焼成することにより作製される。
The insulating
絶縁層1が非磁性フェライトから成る場合は、Zn系フェライトやCu系フェライトを用いればよい。中でも、X−Fe2O4(XはCu,Zn)として示される正スピネル構造の固溶体であるCu−Zn系フェライトが好適である。
When the insulating
Cu−Zn系フェライトの場合であれば、その組成比は焼結体としてFe2O3を50〜70質量%,CuOを5〜20質量%,ZnOを20〜35質量%とすると、1000℃以下の低温で焼結密度5.0g/cm3以上の高密度焼成が可能であり、かつ、焼成後の非磁性フェライト層は低温度域でも非磁性であるので好ましい。Fe2O3はフェライトの主成分であり、その割合が50質量%未満であると磁性が発生する傾向があり、70質量%より多いと焼結密度の低下により機械的強度が低下する傾向がある。CuOは焼結温度の低温化のために重要な要素であり、CuOが低温で液相を形成することにより焼結を促進させる効果を用いて、磁気特性を損なわずに800〜1000℃の低温で焼成することができる。このことからその割合が5質量%未満であると、配線層5と同時に800〜1000℃で焼成を行なうと焼結密度が不十分になり、機械強度が不足する傾向があり、20質量%より多いとキュリー温度が上がり、低温領域で磁性が発生する傾向がある。ZnOは非磁性フェライトを非磁性にするために重要な要素であり、その割合が20質量%未満であると焼結密度の低下により機械的強度が低下する傾向があり、35質量%より多いと磁性が発生する傾向がある。
In the case of Cu—Zn ferrite, the composition ratio is 1000 ° C. when the sintered body is 50 to 70 mass% Fe 2 O 3 , 5 to 20 mass% CuO and 20 to 35 mass% ZnO. High density firing with a sintered density of 5.0 g / cm 3 or more is possible at the following low temperature, and the nonmagnetic ferrite layer after firing is preferable because it is nonmagnetic even in a low temperature range. Fe 2 O 3 is the main component of ferrite, and if its proportion is less than 50% by mass, magnetism tends to occur, and if it exceeds 70% by mass, mechanical strength tends to decrease due to a decrease in sintered density. is there. CuO is an important factor for lowering the sintering temperature, and CuO promotes sintering by forming a liquid phase at a low temperature, and the low temperature of 800 to 1000 ° C. without damaging the magnetic properties. Can be fired. Therefore, if the proportion is less than 5% by mass, the sintering density tends to be insufficient and the mechanical strength tends to be insufficient when firing at 800 to 1000 ° C. simultaneously with the
また、絶縁層1が非磁性フェライトから成る場合は、非磁性フェライトの粉末に軟化点の低いガラスを加えて低温焼成したものであってもよい。このときのガラスとしては、例えばSiO2−B2O3系,SiO2−B2O3−Al2O3系,SiO2−B2O3−Al2O3−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す),SiO2−Al2O3−M1O−M2O系(但し、M1及びM2は同じまたは異なってCa,Sr,Mg,BaまたはZnを示す),SiO2−B2O3−Al2O3−M1O−M2O系(但し、M1及びM2は上記と同じである),SiO2−B2O3−M3 2O系(但し、M3はLi,NaまたはKを示す),SiO2−B2O3−Al2O3−M3 2O系(但し、M3は上記と同じである),Pb系ガラス,Bi系ガラス等を用いることができ、ガラスの軟化点が600℃以下であることがフェライトの焼結を阻害しないうえで望ましい。
Further, when the insulating
絶縁層1がガラスセラミックスから成る場合は、絶縁体粉末は上記のようなガラスの粉末とフィラー粉末との混合物の焼結体から成り、フィラー粉末としては、例えばAl2O3,SiO2,ZrO2とアルカリ土類金属酸化物との複合酸化物、TiO2とアルカリ土類金属酸化物との複合酸化物,Al2O3およびSiO2から選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等のセラミック粉末が挙げられる。
When the insulating
配線層5は、Cu,Ag,Au,Pt,Ag−Pd合金およびAg−Pt合金等の低抵抗金属の粉末の焼結体であるメタライズ金属からなるものであり、絶縁層1用グリーンシートに配線層5用導体ペーストを印刷することにより配線パターンを形成しておき、絶縁層1用グリーンシートと同時焼成することにより形成される。
The
フェライト磁性体層2は、強磁性フェライトであるNi−Zn系フェライト,Mn−Zn系フェライト,Mg−Zn系フェライト,Ni−Co系フェライト等の磁性フェライト粉末の焼結体であるが、X−Fe2O4(XはCu,Ni,Zn)として示される逆スピネル構造の固溶体であるNi−Zn系フェライトが高周波帯域で十分に高い透磁率を得るのに好ましい。
The ferrite
Ni−Zn系フェライトの場合であれば、その組成比は焼結体としてFe2O3を63〜73質量%,CuOを5〜10質量%,NiOを5〜12質量%,ZnOを10〜23質量%とすると、1000℃以下の低温で焼結密度5.0g/cm3以上の高密度焼成が可能であり、かつ高周波帯域で十分に高い透磁率を得ることができるので好ましい。Fe2O3はフェライトの主成分であり、その割合が63質量%未満であると十分な透磁率が得られない傾向があり、73質量%より多いと焼結密度の低下により機械的強度が低下する傾向がある。CuOは焼結温度の低温化のために重要な要素であり、CuOが低温で液層を形成することにより焼結を促進させる効果を用いて、磁気特性を損なわずに800〜1000℃の低温で焼成することができる。このことからその割合が5質量%未満であると、配線層5や平面コイル導体3と同時に800〜1000℃で焼成を行なうと焼結密度が不十分になり、機械強度が不足する傾向があり、10質量%より多いと磁気特性の低いCuFe2O4の割合が多くなるため磁気特性を損ないやすくなる傾向がある。NiOはフェライト磁性体層2の高周波域における透磁率を確保するために含有させる。NiFe2O4は高周波域まで共振による透磁率の減衰を起こさず、高周波域での透磁率を比較的高い値に維持することができるが、初期透磁率は低いという特性をもつため、5質量%未満であると10MHz乃至それ以上の高周波域での透磁率が低下する傾向があり、12質量%より多いと初期透磁率が低下する傾向にある。ZnOはフェライト磁性体層2の透磁率向上のために重要な要素であり、フェライト組成のうち10質量%未満であると透磁率が低くなり、逆に23質量%より多くても磁気特性が悪くなる傾向がある。
In the case of Ni-Zn ferrite, the composition ratio of the sintered body is 63 to 73% by mass of Fe 2 O 3 , 5 to 10% by mass of CuO, 5 to 12% by mass of NiO, and 10 to 10% of ZnO. A mass ratio of 23% by mass is preferable because high-density firing at a sintering density of 5.0 g / cm 3 or higher is possible at a low temperature of 1000 ° C. or lower, and a sufficiently high magnetic permeability can be obtained in a high-frequency band. Fe 2 O 3 is the main component of ferrite, and if its proportion is less than 63% by mass, there is a tendency that sufficient magnetic permeability cannot be obtained, and if it exceeds 73% by mass, mechanical strength is reduced due to a decrease in sintered density. There is a tendency to decrease. CuO is an important factor for lowering the sintering temperature, and CuO promotes sintering by forming a liquid layer at a low temperature, and the low temperature of 800 to 1000 ° C. without damaging the magnetic properties. Can be fired. For this reason, if the ratio is less than 5% by mass, sintering at 800 to 1000 ° C. simultaneously with the
フェライト磁性体層2は、絶縁層1に用いられる絶縁層用グリーンシートと同様の手法で形成されたフェライト磁性体層2用グリーンシートを用いることで作製される。
The ferrite
平面コイル導体3は、配線層5と同様に金属粉末の焼結体であるメタライズ金属層からなるものであり、フェライト磁性体層2用グリーンシートの表面に平面コイル導体2用導体ペーストを印刷することによりコイルパターンを形成し、さらにその上にフェライト磁性体層2用グリーンシートを積層して同時焼成することにより、フェライト磁性体層2に埋設されて形成される。図1(a)や図3(a)に示す例のように平面コイル導体3が上下に2つ重ねて形成される場合は、コイルパターンおよび平面コイル導体3間および平面コイル導体3と配線層5とを接続するための貫通導体となる貫通導体パターンを形成したフェライト磁性体層2用グリーンシートを2枚積層した上にさらにフェライト磁性体層2用グリーンシートを積層すればよい。
The
平面コイル導体3の作製に用いられる金属粉末は、配線層5と同様のCu,Ag,Au,Pt,Ag−Pd合金およびAg−Pt合金等の低抵抗金属の粉末を用いる。例えばコイル内蔵基板に搭載される半導体チップがDC−DCコンバータ用途の電源用であるような場合であれば、平面コイル導体3に高い電流が流せるほど好ましく、平面コイル導体3の導体抵抗が高いと平面コイル導体3が発熱することで半導体チップの動作に影響を与えてしまう場合があるので、上記のような低抵抗金属がよい。
The metal powder used for the production of the
絶縁層1用グリーンシートまたはフェライト磁性体層2用グリーンシートは、絶縁体粉末または磁性フェライト粉末に有機バインダー,有機溶剤,必要に応じて分散剤や可塑剤等を混合してスラリーを得て、これからドクターブレード法,圧延法,カレンダーロール法,押し出し成形法等によってシート状に塗布し、乾燥して成形することにより作製される。
The green sheet for the insulating
絶縁層1用グリーンシートに用いられる絶縁体粉末は、絶縁層1が非磁性フェライトから成る場合は、Fe2O3とCuOやZnOの粉体を所定の割合で混合して仮焼したものを粉砕し、原料粉末とすることができる。
When the insulating
フェライト磁性体層2用グリーンシートに用いられる強磁性フェライト粉末は、Fe2O3とCuO,ZnO,またはNiOとを予め仮焼することにより作製されたフェライト粉末であり、平均粒径が0.1μm〜0.9μmの範囲で均一であり、粒形状は球形状に近いものが望ましい。これは、平均粒径が0.1μmより小さいと、フェライト磁性体層2用グリーンシートの製作においてフェライト粉末の均一な分散が困難であり、平均粒径が0.9μmより大きいとフェライト磁性体層2用グリーンシートの焼結温度が高くなりやすくなるからである。また、粒径が均一で球状に近いことにより均一な焼結状態を得ることができる。例えばフェライト粉末で部分的に小さい粒径が存在した場合は、その部分のみ結晶粒の成長が低下し、焼結後に得られるフェライト磁性体層2の透磁率が安定しにくい傾向がある。
The ferromagnetic ferrite powder used for the ferrite
有機バインダーは、従来よりセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸またはそれらのエステルの単独重合体または共重合体,具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,セルロース系等の単独重合体または共重合体が挙げられる。焼成工程での分解性や揮発性を考慮すると、アクリル系バインダーがより好ましい。 As the organic binder, those conventionally used for ceramic green sheets can be used. For example, acrylic (acrylic acid, methacrylic acid or a homopolymer or copolymer thereof, specifically an acrylic ester. Copolymer, methacrylic acid ester copolymer, acrylic acid ester-methacrylic acid ester copolymer, etc.), polyvinyl butyral, polyvinyl alcohol, acrylic-styrene, polypropylene carbonate, cellulose, etc. Examples thereof include a polymer or a copolymer. In view of decomposability and volatility in the firing step, an acrylic binder is more preferable.
グリーンシートの有機溶剤は、絶縁体粉末やフェライト粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、トルエン,ケトン類,アルコール類の有機溶媒や水等が挙げられる。これらの中で、トルエン,メチルエチルケトン,イソプロピルアルコール等の蒸発係数の高い溶剤はスラリー塗布後の乾燥工程が短時間で実施できるので好ましい。 The organic solvent for the green sheet is not particularly limited as long as the insulator powder or ferrite powder and the organic binder can be well dispersed and mixed, and examples thereof include organic solvents such as toluene, ketones, alcohols, water, and the like. Among these, solvents having a high evaporation coefficient such as toluene, methyl ethyl ketone, and isopropyl alcohol are preferable because the drying step after slurry application can be performed in a short time.
グリーンシートを作製するためのスラリーは絶縁体粉末やフェライト粉末100質量部に対して有機バインダーを5〜20質量部、有機溶剤を15〜50質量部加え、ボールミル等の混合手段により混合することにより3〜100cpsの粘度となるように調製される。 The slurry for producing the green sheet is obtained by adding 5 to 20 parts by mass of an organic binder and 15 to 50 parts by mass of an organic solvent with respect to 100 parts by mass of the insulator powder or ferrite powder, and mixing them by a mixing means such as a ball mill. It is prepared to have a viscosity of 3 to 100 cps.
内部配線層5a,搭載用電極5bおよび電極パッド5dとなる配線パターンは、絶縁層1用グリーンシートの表面に配線層5用導体ペーストをスクリーン印刷法やグラビア印刷法等の印刷法で所定パターンに印刷して形成される。貫通導体5cとなる配線パターンは、内部配線層5a,搭載用電極5bおよび電極パッド5dとなる配線パターンの形成に先立って絶縁層1用グリーンシートにパンチング加工やレーザ加工等により貫通孔を形成し、この貫通孔に印刷やプレス充填等の埋め込み手段によって配線層5用導体ペーストを充填することで形成される。
The wiring pattern to be the
平面コイル導体3となるコイルパターンも同様に、フェライト磁性体層2用グリーンシートの表面に平面コイル導体2用導体ペーストをスクリーン印刷法やグラビア印刷法等の印刷法で所定パターンに印刷して形成され、フェライト磁性体層2内の貫通導体となる配線パターンも上記貫通導体5cとなる配線パターンと同様にして形成される。平面コイル導体2用導体ペーストは配線層5用導体ペーストと同じものを用いればよい。
Similarly, the coil pattern to be the
平面コイル導体3となるコイルパターンは、要求されるインダクタンス値やサイズにもよるが、上記のように印刷により形成する場合は線幅および隣接する外周と内周の導体間距離が0.1mm程度以上であれば容易に形成できる。できるだけ小さい面積でコイルの巻き数を多くするためには、線幅0.1〜1mm程度、導体間距離が0.1〜0.2mm程度にすればよい。
The coil pattern to be the
配線層5用導体ペーストおよび平面コイル導体2用導体ペーストは、主成分の金属粉末に有機バインダー,有機溶剤,必要に応じて分散剤等を加えてボールミル,三本ロールミル,プラネタリーミキサー等の混練手段により混合および混練することで作製される。
Conductor paste for
導体ペーストの有機バインダーは、従来より導体ペーストに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸またはそれらのエステルの単独重合体または共重合体,具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,セルロース系等の単独重合体または共重合体が挙げられる。焼成工程での分解、揮発性を考慮すると、アクリル系、アルキド系の有機バインダーがより好ましい。 As the organic binder for the conductive paste, those conventionally used for the conductive paste can be used. For example, acrylic (a homopolymer or copolymer of acrylic acid, methacrylic acid or esters thereof, specifically acrylic Acid ester copolymer, methacrylate ester copolymer, acrylic ester-methacrylic ester copolymer, etc.), polyvinyl butyral, polyvinyl alcohol, acrylic-styrene, polypropylene carbonate, cellulose, etc. A homopolymer or a copolymer is mentioned. In view of decomposition and volatility in the firing step, acrylic and alkyd organic binders are more preferable.
導体ペーストの有機溶剤は、上記した金属粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、テルピネオールやブチルカルビトールアセテートおよびフタル酸等が使用可能である。 The organic solvent for the conductor paste is not particularly limited as long as the above-described metal powder and organic binder can be well dispersed and mixed, and terpineol, butyl carbitol acetate, phthalic acid, and the like can be used.
内部配線層5a,搭載用電極5bおよび電極パッド5dとなる配線パターンを形成するための配線層5用導体ペーストや平面コイル導体2用導体ペーストは、金属導体粉末100質量部に対して有機バインダーを3〜15質量部、有機溶剤を10〜30質量部加えて混練することにより、印刷により導体ペーストの滲みやかすれ等の不具合が発生せず良好に所定形状のパターン形成ができる程度の粘度となるようにすることが望ましい。
The conductor paste for the
貫通導体5cとなる配線パターンを形成するための導体ペーストは、溶剤量や有機バインダー量により、内部配線層5a,搭載用電極5bおよび電極パッド5dとなる配線パターンを形成するための配線層5用導体ペーストや平面コイル導体2用導体ペーストに対して比較的流動性の低いペースト状に調整し、貫通孔への充填を容易にし、かつ加温硬化するようにするとよい。また、焼結挙動の調整のために金属導体粉末にガラスやセラミックスの粉末を加えた無機成分としてもよい。
The conductor paste for forming the wiring pattern to be the through
絶縁層1を非磁性フェライトで形成する場合には、搭載用電極5bや電極パッド5dのような絶縁層1の外表面に形成される配線層5を形成するための配線層5用導体ペーストには、ZnO,CuO,MgO,CoO,NiO,MnO,FeO等の2価の金属酸化物の粉末を添加することが望ましい。2価の金属酸化物を添加することで、外表面の配線層5を非磁性フェライトを主成分とする絶縁層1に強固に接合させることができる。
When the insulating
コイルパターンが形成されたものを含む所定枚数のフェライト磁性体層2用グリーンシートの上下にそれぞれ配線パターンが形成された所定枚数の絶縁層1用グリーンシートを配置して積層体を作製し、この積層体を焼成することによりコイル内蔵基板は作製される。
A predetermined number of green sheets for
接地導体層4は、配線層5と同様にCu,Ag,Au,Pt,Ag−Pd合金およびAg−Pt合金等の低抵抗金属の粉末の焼結体であるメタライズ金属からなるものであり、内部配線層5a等の形成に用いる配線層5用導体ペーストを、スクリーン印刷法やグラビア印刷法等により絶縁層1用グリーンシートまたはフェライト磁性体層2用グリーンシートの表面に所定パターン形状に塗布し、これらとともに同時焼成されて形成される。
The
接地導体層4は、接地導体層4と平面コイル導体3との間に生じる容量値を削減するために、平面視で平面コイル導体3と重なる部分に開口部4aを有している。開口部4aの面積は要求される共振周波数に応じて決定すればよい。また、形状も特に限定されるものではなく、図面に示す例のような四角形以外の多角形や円形等の形状でもよい。
The
浮き導体層6は、配線層5と同様にCu,Ag,Au,Pt,Ag−Pd合金およびAg−Pt合金等の低抵抗金属の粉末の焼結体であるメタライズ金属からなるものであり、内部配線層5a等の形成に用いる配線層5用導体ペーストを、スクリーン印刷法やグラビア印刷法等により絶縁層1用グリーンシートまたはフェライト磁性体層2用グリーンシートの表面に所定パターン形状に塗布し、これらとともに同時焼成されて形成される。
The floating conductor layer 6 is made of a metallized metal that is a sintered body of a low-resistance metal powder such as Cu, Ag, Au, Pt, Ag—Pd alloy, and Ag—Pt alloy, like the
積層体を作製する方法は、積み重ねた絶縁層1用グリーンシートとフェライト磁性体層2用グリーンシートとに熱と圧力とを加えて熱圧着する方法や、有機バインダー,可塑剤,溶剤等からなる密着剤をシート間に塗布して熱圧着する方法等が採用可能である。積層の際の加熱加圧の条件は、用いる有機バインダー等の種類や量により異なるが、概ね30〜100℃、2〜20MPaである。
The method for producing the laminated body includes a method in which heat and pressure are applied to the stacked green sheet for the insulating
積層体の焼成は、300〜600℃の温度で脱バインダーした後、800〜1000℃の温度で焼成することにより行なわれる。焼成雰囲気としては、平面コイル導体3やその他の配線がAg等の酸化しにくい材料から成る場合は大気中にて行なわれ、Cu等の酸化しやすい材料から成る場合は、窒素雰囲気が用いられ、脱バインダーしやすいように加湿したものを用いる。
The laminate is fired by debinding at a temperature of 300 to 600 ° C. and then firing at a temperature of 800 to 1000 ° C. As the firing atmosphere, when the
なお、焼成後のコイル内蔵基板の表面形成された搭載用電極5bと電極パッド5dには、半田等による半導体チップやチップ部品、ならびに外部電気回路との接合を強固なものにするために、その表面にニッケル層および金層をめっき法により順次被着するとよい。 In addition, the mounting electrode 5b and the electrode pad 5d formed on the surface of the coil-embedded substrate after firing are connected to a semiconductor chip or a chip component by solder or the like and an external electric circuit in order to strengthen the bonding. A nickel layer and a gold layer may be sequentially deposited on the surface by a plating method.
なお、本発明は以上の実施の形態の例および以下に示す実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは差し支えない。 In addition, this invention is not limited to the example of the above embodiment, and the Example shown below, A various change may be performed in the range which does not deviate from the summary of this invention.
本発明の実施例について以下に詳細に説明する。 Examples of the present invention will be described in detail below.
本実施例1では、本発明の請求項1に係る発明の実施例を示す。接地導体層は平面視で平面コイル導体と重なる部分に開口部4aを配した、図1の構成のコイル内蔵基板を作製し、インダクタンスの周波数特性と接地導体層と配線導体間のキャパシタンスを測定した。以下に詳細に説明する。
The first embodiment shows an embodiment of the invention according to
まず、Fe2O3粉末630gとCuO粉末80gとZnO粉末290gとを、純水4000cm3とともにジルコニアボールを使用した7000cm3のボールミルにて24時間かけて混合した後、乾燥した混合粉末をジルコニアるつぼに入れて大気中730℃で1時間加熱することにより非磁性フェライト仮焼粉末を作製した。作製した非磁性フェライト仮焼粉末100質量部に対し、バインダーとしてブチラール樹脂を10質量部、有機溶剤としてIPA(イソプロピルアルコール)を45質量部添加し、上記と同様のボールミル法により混合してスラリーとした。このスラリーを用いてドクターブレード法により厚さ100μmの非磁性フェライトからなる絶縁層用グリーンシートを成型した。 First, 630 g of Fe 2 O 3 powder, 80 g of CuO powder, and 290 g of ZnO powder were mixed for 24 hours in a 7000 cm 3 ball mill using zirconia balls together with 4000 cm 3 of pure water, and the dried mixed powder was then added to the zirconia crucible. And heated in the air at 730 ° C. for 1 hour to prepare a nonmagnetic ferrite calcined powder. To 100 parts by mass of the calcined nonmagnetic ferrite calcined powder, 10 parts by mass of butyral resin as a binder and 45 parts by mass of IPA (isopropyl alcohol) as an organic solvent are added and mixed by the same ball mill method as above to form a slurry. did. Using this slurry, a green sheet for an insulating layer made of nonmagnetic ferrite having a thickness of 100 μm was molded by a doctor blade method.
この絶縁層用グリーンシートに金型による打ち抜き加工によって、直径150μmの貫通孔を形成した。この貫通孔に貫通導体ペーストをスクリーン印刷法によって充填し、70℃で30分乾燥した。貫通導体ペーストとしては、Ag粉末100質量部と、焼結助剤としてのガラス粉末10質量部に、アクリル樹脂12質量部と有機溶剤としてのα−テルピネオール2質量部とを加え、攪拌脱泡機により十分に混合した後に3本ロールにて十分に混練したものを用いた。 A through hole having a diameter of 150 μm was formed in the insulating layer green sheet by punching with a mold. This through hole was filled with a through conductor paste by screen printing and dried at 70 ° C. for 30 minutes. As a penetrating conductor paste, 100 parts by mass of Ag powder, 10 parts by mass of glass powder as a sintering aid, 12 parts by mass of acrylic resin and 2 parts by mass of α-terpineol as an organic solvent are added, and a stirring deaerator Then, the mixture was sufficiently kneaded with three rolls after being sufficiently mixed.
次に、この絶縁層用グリーンシートに導体ペーストをスクリーン印刷法により2mm四方のサイズで20μmの厚みに塗布し、70℃で30分乾燥して電気特性測定用の表層配線層パターンを形成した。 Next, a conductive paste was applied to the insulating layer green sheet by screen printing to a thickness of 20 μm in a size of 2 mm square, and dried at 70 ° C. for 30 minutes to form a surface wiring layer pattern for measuring electrical characteristics.
導体ペーストとしては、金属粉末としてAg粉末100質量部に金属酸化物としてCuO粉末10質量部を加えた原料100質量部に、アクリル樹脂12質量部と有機溶剤としてのα−テルピネオール2質量部とを加え、攪拌脱泡機により十分に混合した後に3本ロールにて十分に混練したものを用いた。 As a conductive paste, 100 parts by mass of Ag powder as metal powder and 10 parts by mass of CuO powder as metal oxide, 100 parts by mass of acrylic resin, 12 parts by mass of acrylic resin and 2 parts by mass of α-terpineol as an organic solvent. In addition, after thoroughly mixing with a stirring defoamer, the mixture kneaded sufficiently with three rolls was used.
次に、Fe2O3粉末700gとCuO粉末60gとNiO粉末60gとZnO粉末180gとを用いて、非磁性フェライト仮焼粉末と同様の作製方法で強磁性フェライト仮焼粉末を作製した。作製した磁性フェライト仮焼粉末100質量部に対し、バインダーとしてブチラール樹脂を10質量部、有機溶剤としてIPAを45質量部添加し、上記と同様のボールミル法により混合してスラリーとした。このスラリーを用いてドクターブレード法により厚さ100μmのフェライト磁性体層用グリーンシートを成型した。 Next, 700 g of Fe 2 O 3 powder, 60 g of CuO powder, 60 g of NiO powder, and 180 g of ZnO powder were used to prepare a ferromagnetic ferrite calcined powder by the same production method as the nonmagnetic ferrite calcined powder. To 100 parts by mass of the calcined magnetic ferrite powder, 10 parts by mass of butyral resin as a binder and 45 parts by mass of IPA as an organic solvent were added, and mixed by the same ball mill method to obtain a slurry. Using this slurry, a green sheet for ferrite magnetic layer having a thickness of 100 μm was molded by a doctor blade method.
このフェライト磁性体層用グリーンシートに、金型による打ち抜き加工によって直径150μmの貫通孔を形成した。この貫通孔に、貫通導体ペーストをスクリーン印刷法によって充填し、70℃で30分乾燥して貫通導体となる貫通導体組成物を形成した。貫通導体ペーストとしては、上記と同じものを用いた。 A through hole having a diameter of 150 μm was formed in the green sheet for ferrite magnetic layer by punching with a mold. This through hole was filled with a through conductor paste by screen printing, and dried at 70 ° C. for 30 minutes to form a through conductor composition to be a through conductor. As the through conductor paste, the same one as described above was used.
続いて、フェライト磁性体層用グリーンシート2枚にそれぞれ導体ペーストをスクリーン印刷法によって30μmの厚みに塗布し、70℃で30分乾燥し、図1(b)に示すような3ターン(3巻き)の平面コイル導体パターンを形成した。導体ペーストとしては、Ag粉末100質量部に、アクリル樹脂10質量部と有機溶剤としてのα−テルピネオール1質量部とを加え、攪拌脱泡機により十分に混合した後に3本ロールにて十分に混練したものを用いた。 Subsequently, a conductive paste was applied to each of the two ferrite magnetic layer green sheets by a screen printing method to a thickness of 30 μm, dried at 70 ° C. for 30 minutes, and three turns (three windings) as shown in FIG. ) Planar coil conductor pattern was formed. As a conductor paste, 10 parts by mass of an acrylic resin and 1 part by mass of α-terpineol as an organic solvent are added to 100 parts by mass of Ag powder. What was done was used.
また、別のフェライト磁性層体用グリーンシートおよび絶縁層用グリーンシートそれぞれ1枚には、導体ペーストをスクリーン印刷法によって30μmの厚みに塗布し、70℃で30分乾燥し、図1(b)に示すような平面コイル導体の形状に沿った形状の開口部を有する接地導体層を形成した。 In addition, a conductive paste was applied to a thickness of 30 μm by screen printing on one sheet of another ferrite magnetic layer green sheet and insulating layer green sheet, and dried at 70 ° C. for 30 minutes. FIG. A ground conductor layer having an opening having a shape along the shape of the planar coil conductor as shown in FIG.
次に、3枚のフェライト磁性体層用グリーンシートの上下にそれぞれ4枚の絶縁層用グリーンシートを積み重ねて、5MPaの圧力と50℃の温度で加熱圧着して絶縁層用グリーンシートが表層に位置する積層体を作製した。 Next, four insulating layer green sheets are stacked on top and bottom of the three ferrite magnetic layer green sheets, respectively, and heat insulating with a pressure of 5 MPa and a temperature of 50.degree. A positioned laminate was made.
次に、この積層体を、大気中で500℃、3時間の条件で加熱して有機分を除去した後、大気中で900℃、1時間の条件で焼成して、コイル内蔵基板を作製した。コイル内蔵基板は、フェライト磁性体層2が絶縁層1・1で挟持され、フェライト磁性体層2内においては平面コイル導体3が上下に重なって形成され、上下それぞれの平面コイル導体3の一方端部同士が貫通導体により接続され、上方の平面コイル導体3の他方端部は上方の接地導体層4とは電気的に接続されずに上方の接地導体層4を貫通する貫通導体により表層配線層に接続され、下方の平面コイル導体3の他方端部は下方の接地導体層4に接続され、下方の接地導体層4は貫通導体により別の表層配線層に接続された構造であった。コイル内蔵基板は、外形サイズが10mm角で厚みが0.8mmであり、平面コイル導体3は、導体幅が0.3mm,矩形の最外周が6mm角,隣接する外周と内周の導体間距離が0.15mmであり、接地導体層4の開口幅は0.4mmであった。
Next, this laminate was heated in air at 500 ° C. for 3 hours to remove organic components, and then fired in air at 900 ° C. for 1 hour to produce a coil-embedded substrate. . In the coil-embedded substrate, the ferrite
このコイル内蔵基板の外表面に形成された配線層上には、無電界めっき法を用いてNiめっき皮膜およびAuめっき皮膜を順次形成した。 On the wiring layer formed on the outer surface of the coil-embedded substrate, a Ni plating film and an Au plating film were sequentially formed by using an electroless plating method.
接地導体層4の開口部4aの形状を図2に示すような形状にした以外は、実施例1と同様にしてコイル内蔵基板を作製した。実施例1のコイル内蔵基板に対して、平面コイル導体3の長さ方向の開口部4a間の間隔(電流経路の幅)が0.2mmとなるようにした。
A coil built-in substrate was produced in the same manner as in Example 1 except that the shape of the
接地導体層4の開口部4aの形状を図5に示すような形状にした以外は、実施例1と同様にしてコイル内蔵基板を作製した。実施例1のコイル内蔵基板に対して、平面コイル導体3の長さ方向の開口部4a間の間隔(電流経路の幅)が0.5mmとなるようにした。
A coil-embedded substrate was produced in the same manner as in Example 1 except that the shape of the
接地導体層4の開口部4aの形状を実施例3と同様の図5に示すような形状にし、平面コイル導体3の角部を図8に示すような曲線状に曲がっている形状にした以外は、実施例1と同様にしてコイル内蔵基板を作製した。平面コイル導体3は、角部は半径0.3mmの円弧状とし、端部は半径0.15mmの半円形状とした。
The shape of the
図11に示すような、開口部4aを有さない接地導体層4とし、フェライト磁性体層2と接地導体層4との間にさらに絶縁層1を介して浮き導体層6が形成された、厚さ0.86mmのコイル内蔵基板を作製した。フェライト磁性体層2と接地導体層4との間の絶縁層1用として厚さ40μmの絶縁層用グリーンシートを用いた以外は、実施例1と同様にして作製した。浮き導体層6は、平面コイル導体パターンの形成に用いたものと同じ導体ペーストを用い、平面コイル導体3の端部と接地導体層4とを接続するための貫通導体に接続されないように開口を設けて形成した。
As shown in FIG. 11, a
本発明の実施例との比較のために、従来構成として実施例1の試料に対して図13に示すような開口部4aを有さない接地導体層とした以外は、実施例1と同様にしてコイル内蔵基板を作製した。
For comparison with the example of the present invention, a ground conductor layer having no
以上の実施例1〜5および比較例について、接地導体層のインダクタンスおよびインダクタンスの共振周波数を評価した結果を図12に示す。インダクタンスの測定は、インピーダンスアナライザー(「HP−4194A」、ヒューレットパッカード社製)を用い、電流電圧法にて18mAの印加電流で測定した。 FIG. 12 shows the results of evaluating the inductance of the ground conductor layer and the resonance frequency of the inductance in the above Examples 1 to 5 and the comparative example. The inductance was measured using an impedance analyzer ("HP-4194A", manufactured by Hewlett Packard) with an applied current of 18 mA by the current-voltage method.
図12は、周波数を変えてインダクタンス値を測定した結果を示す線図であり、実施例1は一点鎖線で、実施例2は破線で、実施例3は点線で、実施例4は二点鎖線で、実施例5は長破線で、比較例は実線で、その結果をそれぞれ示す。実施例1〜5および比較例の結果において、インダクタンスが極大値を示すときの周波数が共振周波数である。なお、図12において、横軸は周波数(単位:MHz)を、縦軸はインダクタンスL(単位:μH)を示す。 FIG. 12 is a diagram showing the results of measuring the inductance value at different frequencies. Example 1 is a one-dot chain line, Example 2 is a broken line, Example 3 is a dotted line, and Example 4 is a two-dot chain line. Example 5 is a long broken line, and the comparative example is a solid line, and the results are shown. In the results of Examples 1 to 5 and the comparative example, the frequency at which the inductance shows the maximum value is the resonance frequency. In FIG. 12, the horizontal axis represents frequency (unit: MHz), and the vertical axis represents inductance L (unit: μH).
図12に示す結果から、比較例の共振周波数が2.2MHzであるのに対して、接地導体層に開口部を設けた実施例1〜実施例5の共振周波数はそれぞれ、実施例1が6.3MHz、実施例2が4.8MHz、実施例3が5.0MHz、実施例4が5.1MHz、実施例5が7.0MHzであった。このことから、接地導体層が開口部を有さない比較例に対して、接地導体層が開口部を有する実施例1〜4は、開口部により平面コイル導体と接地導体層との間の容量が低減されることにより、いずれの場合もより高い共振周波数を有するものとなったことが分かる。また、接地導体層4と平面コイル導体3との間に浮き導体層6を有する実施例5は、浮き導体層6により平面コイル導体3と接地導体層4との間の容量が大きく低減されることにより、より高い共振周波数を有するものとなったことが分かる。これにより、比較例に対して実施例1〜5のコイル内蔵基板は、より高周波での使用が可能となるので、搭載するICを高周波化することにより内蔵コイルに必要なインダクタンス値を小さくすることができ、より小さいコイルを内蔵したより小さいコイル内蔵基板とすることができることが確認できた。
From the results shown in FIG. 12, while the resonance frequency of the comparative example is 2.2 MHz, the resonance frequencies of Examples 1 to 5 in which the opening is formed in the ground conductor layer are 6.3 MHz in Example 1. Example 2 was 4.8 MHz, Example 3 was 5.0 MHz, Example 4 was 5.1 MHz, and Example 5 was 7.0 MHz. From this, compared with the comparative example in which the ground conductor layer does not have an opening, in Examples 1 to 4 in which the ground conductor layer has an opening, the capacitance between the planar coil conductor and the ground conductor layer is reduced by the opening. It can be seen that, in each case, the resonance frequency is reduced, so that the resonance frequency is higher. Further, in Example 5 having the floating conductor layer 6 between the
1・・・絶縁層
2・・・フェライト磁性体層
3・・・平面コイル導体
4・・・接地導体層
4a・・開口部
5・・・配線層
6・・・浮き導体層
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338228A JP5078340B2 (en) | 2006-07-26 | 2006-12-15 | Coil built-in board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203081 | 2006-07-26 | ||
JP2006203081 | 2006-07-26 | ||
JP2006338228A JP5078340B2 (en) | 2006-07-26 | 2006-12-15 | Coil built-in board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053675A JP2008053675A (en) | 2008-03-06 |
JP5078340B2 true JP5078340B2 (en) | 2012-11-21 |
Family
ID=39237385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006338228A Expired - Fee Related JP5078340B2 (en) | 2006-07-26 | 2006-12-15 | Coil built-in board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5078340B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245088A (en) * | 2009-04-01 | 2010-10-28 | Murata Mfg Co Ltd | Method for manufacturing multilayer ceramic electronic component |
JP5672091B2 (en) * | 2011-03-17 | 2015-02-18 | 株式会社村田製作所 | Multilayer board |
KR101246692B1 (en) * | 2011-07-14 | 2013-03-21 | 주식회사 한림포스텍 | Wireless power transmitting device for wireless power communication system |
JP6084836B2 (en) * | 2012-12-14 | 2017-02-22 | 京セラ株式会社 | Coil built-in wiring board |
CN104902681A (en) * | 2014-03-06 | 2015-09-09 | 矽创电子股份有限公司 | Panel circuit |
JP6388031B2 (en) * | 2014-07-23 | 2018-09-12 | 株式会社村田製作所 | Multilayer coil parts |
CN105472862B (en) * | 2014-09-11 | 2018-06-08 | 宏启胜精密电子(秦皇岛)有限公司 | The production method of wireless charging circuit plate and wireless charging circuit plate |
JP7176435B2 (en) * | 2019-02-15 | 2022-11-22 | 株式会社村田製作所 | inductor components |
JP7456771B2 (en) * | 2019-12-27 | 2024-03-27 | 株式会社村田製作所 | Multilayer coil parts |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308538A (en) * | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | Multilayer wiring board with built-in inductor |
JP2003109819A (en) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | Semiconductor device with inductor |
JP4557690B2 (en) * | 2004-11-25 | 2010-10-06 | 京セラ株式会社 | Coil built-in board |
-
2006
- 2006-12-15 JP JP2006338228A patent/JP5078340B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008053675A (en) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078340B2 (en) | Coil built-in board | |
JP5046720B2 (en) | Coil built-in board | |
JP4809264B2 (en) | Coil built-in board | |
JP4703459B2 (en) | Coil built-in board | |
US8058964B2 (en) | Laminated coil component | |
JP4818198B2 (en) | Coil built-in board | |
CN212659379U (en) | Laminated coil component | |
JP4659469B2 (en) | Coil built-in board | |
JP4925838B2 (en) | Coil built-in board | |
JP4809262B2 (en) | Coil built-in board | |
WO2011058945A1 (en) | Laminated ceramic electronic component | |
JP2010238777A (en) | Dc-dc converter | |
WO2010084794A1 (en) | Electronic component and method for manufacturing same | |
JP5591009B2 (en) | Coil built-in wiring board | |
JP2007173650A (en) | Wiring board and method of manufacturing same | |
JP4475965B2 (en) | Glass ceramic substrate with built-in coil | |
JP4889423B2 (en) | Coil built-in board | |
JP2022059620A (en) | Stacked coil component | |
JP4429051B2 (en) | Glass ceramic substrate with built-in coil | |
JPH10189342A (en) | Common mode choke coil and its manufacture | |
JP3997520B2 (en) | Non-reciprocal circuit element | |
JP2007266114A (en) | Wiring board manufacturing method | |
JP2015012167A (en) | Common mode noise filter | |
JP2013034006A (en) | Substrate with built-in coil and electronic device | |
CN211907135U (en) | Laminated coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |