JPWO2010092639A1 - 表示装置及びその製造方法、並びにアクティブマトリクス基板 - Google Patents

表示装置及びその製造方法、並びにアクティブマトリクス基板 Download PDF

Info

Publication number
JPWO2010092639A1
JPWO2010092639A1 JP2010550349A JP2010550349A JPWO2010092639A1 JP WO2010092639 A1 JPWO2010092639 A1 JP WO2010092639A1 JP 2010550349 A JP2010550349 A JP 2010550349A JP 2010550349 A JP2010550349 A JP 2010550349A JP WO2010092639 A1 JPWO2010092639 A1 JP WO2010092639A1
Authority
JP
Japan
Prior art keywords
wiring
wiring path
display
path
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010550349A
Other languages
English (en)
Other versions
JP5216874B2 (ja
Inventor
修義 上田
修義 上田
山田　崇晴
崇晴 山田
忠敏 尾関
忠敏 尾関
智 堀内
堀内　　智
岡本　隆
隆 岡本
輝彦 山口
輝彦 山口
小笠原　功
功 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010550349A priority Critical patent/JP5216874B2/ja
Publication of JPWO2010092639A1 publication Critical patent/JPWO2010092639A1/ja
Application granted granted Critical
Publication of JP5216874B2 publication Critical patent/JP5216874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明の表示装置は、互いに平行に延びるように複数の表示用配線（３）が設けられた表示パネル（４０ａ）と、各表示用配線（３）の一方の端部側に設けられ各表示用配線（３）に接続された駆動回路（４４ａ）と、各表示用配線（３）の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）と、各表示用配線（３）の他方の端部に絶縁状態で交差すると共に、第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）に接続された第３配線経路（Ｗｃ）とを備え、第１配線経路（Ｗａ）及び第２配線経路（Ｗｂ）を含む経路、並びに第１配線経路（Ｗａ）及び第３配線経路（Ｗｃ）を含む経路には、増幅回路（Ａ）が設けられている。

Description

本発明は、表示装置及びその製造方法、並びにアクティブマトリクス基板に関し、特に、アクティブマトリクス基板及び表示装置に配設された表示用配線の断線修正技術に関するものである。
液晶表示装置は、例えば、互いに対向して配置されたアクティブマトリクス基板及び対向基板を備えている。このアクティブマトリクス基板は、表示用配線として、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線とを備えている。そのため、このアクティブマトリクス基板を備えた液晶表示装置では、ゲート線やソース線の表示用配線に断線が発生すると、断線が発生した表示用配線において、駆動回路からの表示用信号がその断線箇所から先に供給されないので、表示品位が著しく低下してしまうという問題がある。
この問題を解決するために、画像を表示する表示領域の外側に、断線修正用配線と、その断線修正用配線に接続された増幅回路とを備えた種々の液晶表示装置が提案されている（例えば、特許文献１〜４参照）。
特開２０００−３２１５９９号公報 特開平１１−１６０６７７号公報 特開２０００−１０５５７６号公報 特開２００８−５８３３７号公報
図１４は、特許文献１の図５に記載された液晶表示素子とその外周部に配置された駆動用回路基板との概略平面図に対応する従来の液晶表示装置１５０の平面図である。
液晶表示装置１５０は、図１４に示すように、液晶表示パネル１４０と、液晶表示パネル１４０の図中上端にそれぞれ取り付けられた３つのフィルム基板１４１と、各フィルム基板１４１の図中上端にそれぞれ取り付けられたプリント基板１４５とを備えている。
液晶表示パネル１４０は、図１４に示すように、表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のソース線１０３と、各ソース線１０３と直交する方向に互いに平行に延びるように設けられた複数のゲート線（不図示）とを備えている。ここで、複数のソース線１０３は、図１４に示すように、例えば、互いに隣り合う複数本毎にブロックＢａ、Ｂｂ及びＢｃの３つに区分され、各ブロックＢａ、Ｂｂ及びＢｃ毎に設けられたフィルム基板１４１上の駆動回路（不図示）にそれぞれ接続されている。
また、液晶表示装置１５０は、図１４に示すように、各ソース線１０３の図中下端部に交差するように液晶表示パネル１４０の図中下辺及び左辺に沿って延び、図中左側のフィルム基板１４１を介して、プリント基板１４５の図中上辺に沿って延びるように略Ｕ字状に設けられた第１配線経路Ｗａと、液晶表示パネル１４０の各ブロックＢａ、Ｂｂ及びＢｃ毎に、表示領域Ｄの外側で各ソース線１０３の図中上端部に交差すると共に、プリント基板１４５上の第１配線経路Ｗａに交差するようにＬ字状に設けられた３本の第２配線経路Ｗｂとを備えている。ここで、プリント基板１４５には、図１４に示すように、第１配線経路Ｗａの図中左端部に増幅回路Ａが設けられている。
上記構成の液晶表示装置１５０において、図１４に示すように、ブロックＢｂのソース線１０３がＸ部で断線した場合には、断線したソース線１０３の図中下側部分と第１配線経路Ｗａとの交差部分Ｍａ、断線したソース線１０３の図中上側部分とブロックＢｂの第２配線経路Ｗｂとの交差部分Ｍｂ、及び第１配線経路ＷａとブロックＢｂの第２配線経路Ｗｂとの交差部分Ｍｃにそれぞれレーザ光を照射することにより、断線したソース線１０３の図中下側部分と第１配線経路Ｗａとの導通、断線したソース線１０３の図中上側部分とブロックＢｂの第２配線経路Ｗｂとの導通、及び第１配線経路ＷａとブロックＢｂの第２配線経路Ｗｂとの導通をそれぞれ取ることになる。これにより、断線したＸ部よりも図中下側にあるソース線１０３には、図１４に示すように、フィルム基板１４１に設けられた駆動回路（不図示）からの表示用信号（ソース信号）が、ブロックＢｂの第２配線経路Ｗｂ、及び増幅回路Ａを有する第１配線経路Ｗａを介して供給されることになり、ソース線１０３の断線箇所（Ｘ部）から先にも駆動回路からのソース信号が供給されるので、ソース線１０３の断線を修正することができる。
しかしながら、上記構成の液晶表示装置１５０において、断線を修正したソース線１０３のＸ部よりも図中上側の部分には、図１４に示すように、１ブロック分の第２配線経路Ｗｂが接続されていると共に、その第２配線経路ＷｂがブロックＢｂに配置する全てのソース線１０３に交差しているので、１ブロック分の第２配線経路Ｗｂの引き回しによる電気抵抗、及び１ブロック分の第２配線経路Ｗｂと各ソース線１０３との交差部分の電気容量の負荷がかかり、断線を修正したソース線１０３の断線箇所（Ｘ部）までの部分では、ソース信号が遅延してしまう。そうなると、断線を修正したソース線１０３に沿った各画素は、充電不足により輝度が異なってしまうので、表示品位が低下するおそれがある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、断線を修正する際の表示用配線における信号遅延を抑制することにある。
上記目的を達成するために、本発明は、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）だけでなく一方側（駆動回路側）に対しても増幅回路を介して供給するように配線経路を設けるようにしたものである。
具体的に本発明に係る表示装置は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする。
上記の構成によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられているので、仮に、複数の表示用配線のうちの１本において、断線の存在が検出された場合には、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断することになる。これにより、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されるので、断線を修正する際の表示用配線における信号遅延が抑制される。
上記増幅回路は、上記第１配線経路に設けられていてもよい。
上記の構成によれば、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路を介して、断線した表示用配線の一方側に対して駆動回路からの表示用信号が供給されるので、増幅回路を増設させることなく、断線を修正する際の表示用配線における信号遅延が抑制される。
上記増幅回路は、上記第２配線経路及び第３配線経路にそれぞれ設けられていてもよい。
上記の構成によれば、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路と異なる他の増幅回路を介して、断線した表示用配線の一方側に対して駆動回路からの表示用信号が供給されるので、断線した表示用配線の他方側に対して駆動回路からの表示用信号を供給するための増幅回路の能力と、断線した表示用配線の一方側に対して駆動回路からの表示用信号を供給するための増幅回路の能力とを別々に設定することが可能になる。
上記増幅回路は、上記駆動回路に内蔵されていてもよい。
上記の構成によれば、増幅回路が駆動回路に内蔵されているので、表示パネルに取り付ける外付け基板を削減することが可能になる。
上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、上記駆動回路は、上記各ブロック毎に複数設けられていてもよい。
上記の構成によれば、各ブロック毎に駆動回路が設けられているので、各ブロック毎に表示用配線の断線を修正することが可能になる。
上記駆動回路を１つ有していてもよい。
上記の構成によれば、駆動回路が１つであるので、配線経路が長く設計されることにより、断線を修正した表示用配線で信号遅延が起こり易いものの、上記のように、断線を修正する際の表示用配線における信号遅延が抑制されるので、本発明の作用効果が有効に奏される。
上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されていてもよい。
上記の構成によれば、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されているので、仮に、断線を修正した表示用配線に沿った各画素が正常な他の画素よりも過充電になる場合には、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つに接続された負荷容量及び負荷抵抗の少なくとも一方を機能させることにより、当該表示用配線を第１配線経路、第２配線経路及び第３配線経路により修正することが可能になる。
上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられていてもよい。
上記の構成によれば、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられているので、仮に、断線を修正した表示用配線に沿った各画素が正常な他の画素よりも過充電になる場合には、負荷容量及び負荷抵抗の少なくとも一方とそれに対応する第１配線経路、第２配線経路及び第３配線経路の少なくとも１つとを接続して、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つに接続された負荷容量及び負荷抵抗の少なくとも一方を機能させることにより、当該表示用配線を第１配線経路、第２配線経路及び第３配線経路により修正することが可能になる。
上記駆動回路は、上記表示パネルに設けられ、上記表示パネルには、フィルム基板が取り付けられ、上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板を経由するように設けられていてもよい。
上記の構成によれば、駆動回路が表示パネルに設けられ、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つがフィルム基板を経由するように設けられているので、駆動回路の周囲の配線レイアウトを単純化することが可能になる。
上記表示パネルには、フィルム基板が取り付けられ、上記駆動回路は、上記フィルム基板に設けられ、上記フィルム基板には、プリント基板が取り付けられ、上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板及びプリント基板を経由するように設けられていてもよい。
上記の構成によれば、駆動回路がフィルム基板に設けられ、第１配線経路、第２配線経路及び第３配線経路の少なくとも１つがフィルム基板及びプリント基板を経由するように設けられているので、フィルム基板における配線レイアウトを単純化することが可能になる。
上記駆動回路、第１配線経路、第２配線経路及び第３配線経路は、上記表示パネルに設けられていてもよい。
上記の構成によれば、駆動回路、第１配線経路、第２配線経路及び第３配線経路が表示パネルに設けられているので、例えば、表示パネルに取り付けられたフィルム基板における配線レイアウトを単純化することが可能になる。
上記第１配線経路及び上記第２配線経路は、上記各表示用配線を切断可能に互いに離間するように設けられていてもよい。
上記の構成によれば、第１配線経路及び上記第２配線経路が、例えば、５μｍ以上、互いに離間するように設けられていることにより、第１配線経路及び第２配線経路の間に配置する断線が検出された表示用配線が容易に切断されるので、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されなくすることが具体的に可能になる。
上記表示パネルは、互いに交差するように設けられた複数のゲート線及び複数のソース線と、該複数のゲート線及び複数のソース線の層間に設けられた絶縁膜とを有し、上記各表示用配線と、上記第１配線経路、第２配線経路及び第３配線経路とは、上記絶縁膜にコンタクトホールを形成することにより、接続可能に設けられていてもよい。
上記の構成によれば、各表示用配線と、第１配線経路、第２配線経路及び第３配線経路との層間に配置する絶縁膜と、複数のゲート線と複数のソース線との層間に配置する絶縁膜とが同一であるので、製造工程を追加することなく、断線修正用の第１配線経路、第２配線経路及び第３配線経路を構成することが可能になる。
また、本発明に係る表示装置の製造方法は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられた表示装置を製造する方法であって、上記各表示用配線の断線の存在を検出する断線検出工程と、上記断線検出工程で断線が検出された表示用配線の一方の端部と上記第１配線経路及び第２配線経路とを接続し、該表示用配線の他方の端部と上記第３配線経路とを接続する配線接続工程と、上記断線検出工程で断線が検出された表示用配線の一方側に上記駆動回路からの表示用信号が直接供給されないように、該表示用配線の一方の端部を切断する配線切断工程とを備えることを特徴とする。
上記の方法によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられ、断線検出工程において、複数の表示用配線のうちの１本で断線の存在が検出された場合には、配線接続工程において、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、配線切断工程において、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断するので、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されることになり、断線を修正する際の表示用配線における信号遅延が抑制される。
上記配線接続工程及び配線切断工程は、レーザ光の照射により行われてもよい。
上記の方法によれば、配線接続工程において、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路との各交差部分、並びに断線が検出された表示用配線の他方の端部と第３配線経路との交差部分にレーザ光をそれぞれ照射することにより、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とが接続され、断線が検出された表示用配線の他方の端部と第３配線経路とが接続され、配線切断工程において、断線が検出された表示用配線の一方の端部にレーザ光を照射することにより、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されなくなるので、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給され、断線を修正する際の表示用配線における信号遅延が具体的に抑制される。
また、本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の表示用配線と、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする。
上記の構成によれば、駆動回路からの表示用信号を断線した表示用配線の他方側（駆動回路と反対側）に対して増幅回路を介して供給するために各表示用配線の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路及び第３配線経路の他に、駆動回路からの表示用信号を断線した表示用配線の一方側（駆動回路側）に対して増幅回路を介して供給するために各表示用配線の一方の端部に絶縁状態で交差するように第２配線経路が設けられているので、仮に、複数の表示用配線のうちの１本において、断線の存在が検出された場合には、断線が検出された表示用配線の一方の端部と第１配線経路及び第２配線経路とを接続し、断線が検出された表示用配線の他方の端部と第３配線経路とを接続し、断線が検出された表示用配線の一方側に駆動回路からの表示用信号が直接供給されないように表示用配線の一方の端部を切断することになる。これにより、断線が修正された表示用配線の他方側だけでなく一方側に対しても、駆動回路からの表示用信号が増幅回路を介して供給されるので、アクティブマトリクス基板において、断線を修正する際の表示用配線における信号遅延が抑制される。
本発明によれば、駆動回路からの表示用信号を断線した表示用配線の他方側だけでなく一方側に対しても増幅回路を介して供給するように配線経路が設けられているので、断線を修正する際の表示用配線における信号遅延を抑制することができる。
図１は、実施形態１に係る液晶表示装置５０ａの平面図である。 図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。 図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図である。 図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。 図５は、実施形態２に係る液晶表示装置５０ｂの平面図である。 図６は、実施形態３に係る液晶表示装置５０ｃの平面図である。 図７は、液晶表示装置５０ｃを構成する負荷容量部Ｃの平面図である。 図８は、液晶表示装置５０ｃを構成する他の負荷容量部Ｃの平面図である。 図９は、液晶表示装置５０ｃを構成する負荷抵抗部Ｒの平面図である。 図１０は、液晶表示装置５０ｃを構成する他の負荷抵抗部Ｒの平面図である。 図１１は、液晶表示装置５０ｃを構成する負荷抵抗容量部Ｅの平面図である。 図１２は、実施形態４に係る液晶表示装置５０ｄの平面図である。 図１３は、実施形態５に係る液晶表示装置５０ｅの平面図である。 図１４は、従来の液晶表示装置１５０の平面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図４は、本発明に係る表示装置及びその製造方法、並びにアクティブマトリクス基板の実施形態１を示している。
具体的に、図１は、本実施形態の液晶表示装置５０ａの平面図であり、図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。また、図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図であり、図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
液晶表示装置５０ａは、図１に示すように、液晶表示パネル４０ａと、液晶表示パネル４０ａの図中上端にＡＣＦ（Anisotropic Conductive Film、不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ａと、各フィルム基板４１ａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ａとを備えている。
液晶表示パネル４０ａは、図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に設けられた液晶層２５とを備えている。
また、液晶表示パネル４０ａでは、図１に示すように、画像表示を行う表示領域Ｄが規定され、表示領域Ｄが互いに平行に延びる３つのブロックＢａ、Ｂｂ及びＢｃを有している。
アクティブマトリクス基板２０ａは、図１〜図３に示すように、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように表示用配線として設けられた複数のゲート線１ａと、各ゲート線１ａの間に互いに平行に延びるように設けられた複数の容量線１ｂと、各ゲート線１ａ及び各容量線１ｂを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上に各ゲート線１ａと直交する方向に互いに平行に延びるように表示用配線として設けられた複数のソース線３と、各ゲート線１ａ及び各ソース線３の交差部分にそれぞれ設けられた複数のＴＦＴ（Thin Film Transistor）５と、各ＴＦＴ５及び各ソース線３を覆うように設けられた層間絶縁膜１２と、層間絶縁膜１２上にマトリクス状に設けられた複数の画素電極６と、各画素電極６を覆うように設けられた配向膜（不図示）とを備えている。
ＴＦＴ５は、図２及び図３に示すように、各ゲート線１ａの側方に突出した部分であるゲート電極１ａａと、ゲート電極１ａａを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極１ａａに対応する位置に島状に設けられた半導体層２と、半導体層２上で互いに対峙するように設けられたソース電極３ａ及びドレイン電極３ｂとを備えている。ここで、ソース電極３ａは、図２に示すように、各ソース線３の側方に突出した部分である。また、ドレイン電極３ｂは、図２に示すように、容量線１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１ｂ上で層間絶縁膜１２に形成されたコンタクトホール１２ａを介して画素電極６に接続されている。
対向基板３０は、図３に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に枠状に且つその枠内に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。
液晶層２５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
フィルム基板４１ａには、図１に示すように、駆動回路としてソースドライバ４４ａが実装されている。
ソースドライバ４４ａには、図１に示すように、各ブロックＢａ〜Ｂｃに配置する全てのソース線３が接続されていると共に、後述する第１配線経路Ｗａの一部、それに設けられた増幅回路Ａ、第２配線経路Ｗｂの一部、及び第３配線経路Ｗｃの一部がそれぞれ内蔵されている。
各ゲート線１ａは、パネル端部又はその端部に取り付けられたフィルム基板に実装されたゲートドライバ（不図示）に接続されている。
液晶表示装置５０ａは、図１に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、各フィルム基板４１ａ及びプリント基板４５ａ側に屈曲する略Ｌ字状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、各フィルム基板４１ａ及びプリント基板４５ａ側に屈曲してプリント基板４５ａ上で各第１配線経路Ｗａに接続された略Ｌ字状の３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分からプリント基板４５ａの図中上辺に沿って延びた後に、図中左側のフィルム基板４１ａを経由して、液晶表示パネル４０ａの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ａの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。ここで、第１配線経路Ｗａ及び第２配線経路Ｗｂは、それらの間に配置するソース線３を切断することができるように、例えば、５μｍ以上、互いに離間している。
上記構成の液晶表示装置５０ａでは、画像の最小単位である各画素において、ゲートドライバ（不図示）からゲート信号がゲート線１ａを介してゲート電極１ａａに送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ４４ａからソース信号がソース線３を介してソース電極３ａに送られて、半導体層２及びドレイン電極３ｂを介して、画素電極６に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極６と対向基板３０の共通電極１８との間において電位差が生じ、液晶層２５に所定の電圧が印加される。そして、液晶表示装置５０ａでは、液晶層２５に印加する電圧の大きさによって液晶層２５の配向状態を変えることにより、液晶層２５の光透過率を調整して画像が表示される。
次に、本実施形態の液晶表示装置５０ａの製造方法（及び修正方法）について一例を挙げて説明する。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、液晶表示パネル作製工程、断線検出工程、配線接続工程、配線切断工程及び実装工程を備える。
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線経路Ｗａのパネル部分、第２配線経路Ｗｂのパネル部分、及び第３配線経路Ｗｃのパネル部分を厚さ４０００Å程度に形成する。
続いて、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線経路Ｗａのパネル部分、第２配線経路Ｗｂのパネル部分、及び第３配線経路Ｗｃのパネル部分が形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜１１を厚さ４０００Å程度に形成する。
さらに、ゲート絶縁膜１１が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、フォトリソグラフィによりゲート電極１ａａ上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。
そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、ソース線３、ソース電極３ａ及びドレイン電極３ｂを厚さ２０００Å程度に形成する。
続いて、ソース電極３ａ及びドレイン電極３ｂをマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層２及びそれを備えたＴＦＴ５を形成する。
さらに、ＴＦＴ５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ドレイン電極３ｂ上にコンタクトホール１２ａを有する層間絶縁膜１２を厚さ２μｍ程度に形成する。
そして、層間絶縁膜１２上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極６を厚さ１０００Å程度に形成する。
最後に、画素電極６が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。
続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。
さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。
その後、共通電極１８が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶表示パネル作製工程＞
まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材を枠状に描画する。
続いて、上記シール材が描画された対向基板３０におけるシール材の内側の領域に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
最後に、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。
以上のようにして、液晶表示パネル４０ａを作製することができる。さらに、作製された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付けた後に、下記の断線検出工程を行い、ソース線３に断線の存在が検出された場合には、下記の配線接続工程及び配線切断工程を行うことにより、ソース線３の断線を修正する。
＜断線検出工程＞
例えば、各ゲート線１ａにバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ５をオン状態にする。さらに、各ソース線３に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴ５のソース電極３ａ及びドレイン電極３ｂを介して画素電極６に±２Ｖに対応した電荷を書き込む。それと同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力する。
このとき、画素電極６と共通電極１８との間に構成される液晶容量（液晶層２５）に電圧が印加され、その画素電極６で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。このとき、液晶表示パネル４０ａの裏面側に光源を配置することにより、その表示状態を目視により確認することができる。ここで、断線が発生したソース線３に沿った画素では、それに対応する画素電極６に所定の電荷が書き込むことができず、非点灯（輝点）となるので、ソース線３の断線箇所（Ｘ部）が検出される。
＜配線接続工程＞
上記断線検出工程においてＸ部で断線が検出されたソース線３の図１中上端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとの交差部分Ｍａ及びＭｂ（図１参照）、並びにＸ部で断線が検出されたソース線３の図１中下端部と第３配線経路Ｗｃとの交差部分Ｍｃ（図１参照）に、図４に示すように、ＹＡＧレーザなどから発振されたレーザ光Ｌを絶縁基板１０ａ側からそれぞれ照射することにより、交差部分Ｍａ（並びにＭｂ及びＭｃ）のゲート絶縁膜１１にコンタクトホール１１ｃを形成して、各配線を形成するメタル層を溶融させて、断線したソース線３の図１中上端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとを導通させると共に、断線したソース線３の図１中下端部と第３配線経路Ｗｃとを導通させる。
＜配線切断工程＞
上記断線検出工程においてＸ部で断線が検出されたソース線３の図１中上端部の交差部分Ｍａ及びＭｂの間のＹ部にＹＡＧレーザなどから発振されたレーザ光を絶縁基板１０ａ側から照射することにより、ソースドライバ４４ａからのソース信号が断線したソース線３の図１中上側に直接供給されないように、断線したソース線３の図１中上端部をＹ部で切断する。
＜実装工程＞
予め、プリント基板４５ａに、３つのフィルム基板４１ａをＡＣＦを介してそれぞれ貼り付けておき、上記断線検出工程で断線が検出されなかった液晶表示パネル４０ａ、又は上記配線接続工程及び配線切断工程を経て断線が修正された液晶表示パネル４０ａに、各フィルム基板４１ａをＡＣＦを介してそれぞれ貼り付ける。
以上のようにして、本実施形態の液晶表示装置５０ａを製造することができる。
以上説明したように、本実施形態の液晶表示装置５０ａ及びその製造方法によれば、ソースドライバ４４ａからのソース信号を断線したソース線３の他方側（ソースドライバ４４ａと反対側）に対して増幅回路Ａを介して供給するために各ソース線３の両方の端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ａからのソース信号を断線した表示用配線の一方側（ソースドライバ４４ａ側）に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線検出工程において、各ブロックＢａ〜Ｂｃに配置する全てのソース線３のうちの１本において、断線の存在が検出された場合には、配線接続工程において、断線が検出されたソース線３の一方の端部と第１配線経路Ｗａ及び第２配線経路Ｗｂとを接続し、断線が検出されたソース線３の他方の端部と第３配線経路Ｗｃとを接続し、配線切断工程において、断線が検出されたソース線３の一方側にソースドライバ４４ａからのソース信号が直接供給されないようにソース線３の一方の端部を切断することになる。これにより、断線が修正されたソース線３の他方側だけでなく一方側に対しても、ソースドライバ４４ａからのソース信号が増幅回路Ａを介して供給されるので、断線を修正する際のソース線３における信号遅延を抑制することができる。すなわち、断線を修正した際のソース線３における信号遅延を抑制することができると共に、ソース信号の遅延を抑制して断線の修正が可能な液晶表示装置を容易な構成で提供することができる。
また、本実施形態の液晶表示装置５０ａによれば、断線したソース線３の他方側に対してソースドライバ４４ａからのソース信号を供給するための増幅回路Ａを介して、断線したソース線３の一方側に対してソースドライバ４４ａからのソース信号が供給されるので、増幅回路Ａを増設させることなく、断線を修正する際のソース線３における信号遅延を抑制することができる。
また、本実施形態の液晶表示装置５０ａによれば、増幅回路Ａがソースドライバ４４ａに内蔵されているので、液晶表示パネル４０に取り付ける外付け基板を削減することができる。
また、本実施形態の液晶表示装置５０ａによれば、各ブロック毎Ｂａ、Ｂｂ及びＢｃにソースドライバ４４ａが設けられているので、各ブロックａ、Ｂｂ及びＢｃ毎にソース線３の断線を修正することができる。
また、本実施形態の液晶表示装置５０ａによれば、第１配線経路Ｗａ及び第２配線経路Ｗｂが、例えば、５μｍ以上、互いに離間するように設けられているので、第１配線経路Ｗａ及び第２配線経路Ｗｂの間に配置する断線が検出されたソース線３を容易に切断することができる。
また、本実施形態の液晶表示装置５０ａによれば、各ソース線３と、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃとの層間に配置する絶縁膜と、複数のゲート線１ａと複数のソース線３との層間に配置する絶縁膜とが同一のゲート絶縁膜１１であるので、製造工程を追加することなく、断線修正用の第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃを構成することができる。
なお、本実施形態では、偏光板の貼り付けを断線検出工程の前に行う製造方法を例示したが、偏光板の貼り付けを実装工程などで行ってもよい。ここで、実装工程で偏光板の貼り付けを行う場合には、断線検出工程で断線が検出されなかった液晶表示パネル４０ａ、又は配線接続工程及び配線切断工程を経て断線が修正された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。また、実装工程で偏光板の貼り付けを行う場合には、断線検出工程において、液晶表示パネル４０ａの表面側、及び液晶表示パネル４０ａと光源との間に、偏光板をそれぞれ配置して、表示状態を確認することになる。
また、本実施形態では、断線検出工程の後に、配線接続工程及び配線切断工程を順に行う製造方法を例示したが、配線接続工程及び配線切断工程を行う順序は、特に限定されない。
《発明の実施形態２》
図５は、本実施形態の液晶表示装置５０ｂの平面図である。なお、以下の各実施形態において、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
液晶表示装置５０ｂは、図５に示すように、液晶表示パネル４０ｂと、液晶表示パネル４０ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ｂと、各フィルム基板４１ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ｂとを備えている。
液晶表示パネル４０ｂは、図５に示すように、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃの配線パターンの形状を除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
フィルム基板４１ｂには、図５に示すように、駆動回路としてソースドライバ４４ｂが実装されている。
ソースドライバ４４ｂには、図５に示すように、各ブロックＢａ〜Ｂｃに配置する全てのソース線３が接続されていると共に、第３配線経路Ｗｃの一部及びそれに設けられた第１増幅回路Ａａ、並びに第２配線経路Ｗｂの一部及びそれに設けられた第２増幅回路Ａｂがそれぞれ内蔵されている。
液晶表示装置５０ｂは、図５に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ｂの図中上辺に沿って延びる線状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｂの図中上辺に沿って延びた後に、各フィルム基板４１ｂ及びプリント基板４５ｂを経由して液晶表示パネル４０ｂ上で各第１配線経路Ｗａに接続された３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分から各フィルム基板４１ｂを経由してプリント基板４５ｂの図中上辺に沿って延びた後に、図中左側のフィルム基板４１ｂを経由して、液晶表示パネル４０ｂの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｂの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。
上記構成の液晶表示装置５０ｂは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
本実施形態の液晶表示装置５０ｂ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｂからのソース信号を断線したソース線３の他方側に対して第１増幅回路Ａａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｂからのソース信号を断線したソース線３の一方側に対して第２増幅回路Ａｂを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、断線したソース線３の他方側に対してソースドライバ４４ｂからのソース信号を供給するための第１増幅回路Ａａと異なる第２増幅回路Ａｂを介して、断線したソース線３の一方側に対してソースドライバ４４ｂからのソース信号が供給されるので、第１増幅回路Ａａの能力と、第２増幅回路Ａｂの能力とを別々に設定することができる。
《発明の実施形態３》
図６は、本実施形態の液晶表示装置５０ｃの平面図である。そして、図７は、液晶表示装置５０ｃを構成する負荷容量部Ｃの平面図であり、図８は、他の負荷容量部Ｃの平面図である。また、図９は、液晶表示装置５０ｃを構成する負荷抵抗部Ｒの平面図であり、図１０は、他の負荷抵抗部Ｒの平面図である。さらに、図１１は、液晶表示装置５０ｃを構成する負荷抵抗容量部Ｅの平面図である。
液晶表示装置５０ｃは、図６に示すように、液晶表示パネル４０ｃと、液晶表示パネル４０ｃの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた３つのフィルム基板４１ａと、各フィルム基板４１ａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたプリント基板４５ａとを備えている。
液晶表示パネル４０ｃは、図６に示すように、第１配線経路Ｗａ及び第３配線経路Ｗｃに負荷容量部Ｃが設けられている点を除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
負荷容量部Ｃは、図７に示すように、互いに対向するように配置された上側容量電極３ｃａ及び下側容量電極１ｃａと、上側容量電極３ｃａ及び下側容量電極１ｃａの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えている。ここで、上側容量電極３ｃａは、ソース線３と同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。また、下側容量電極１ｃａは、ゲート線１ａと同一層に同一材料により矩形状に形成され、第１配線経路Ｗａに接続されている。そして、この負荷容量部Ｃは、図７に示すように、不要な場合に、第１配線経路Ｗａ及び下側容量電極１ｃａの間のＺａ部にレーザ光を照射することにより、第１配線経路Ｗａとの接続が解除可能に構成されている。
また、負荷容量部Ｃは、図８に示すように、互いに対向するように配置された上側容量電極３ｃｂ及び下側容量電極１ｃｂと、上側容量電極３ｃｂ及び下側容量電極１ｃｂの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えていてもよい。ここで、上側容量電極３ｃｂは、ソース線３と同一層に同一材料により矩形状に形成され、その矩形状の部分から線状に延びる接続部が第１配線経路Ｗａにゲート絶縁膜１１を介して交差するように設けられている。また、下側容量電極１ｃｂは、ゲート線１ａと同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。そして、この負荷容量部Ｃは、図８に示すように、必要な場合に、第１配線経路Ｗａと上側容量電極３ｃｂの接続部との交差部分Ｍｄにレーザ光を照射することにより、第１配線経路Ｗａとの接続が可能に構成されている。
また、図７及び図８に示す負荷容量部Ｃの代わりに、図９及び図１０に示すように、第１配線経路Ｗａに負荷抵抗部Ｒを設けてもよい。
負荷抵抗部Ｒは、図９に示すように、第１配線経路Ｗａの一部に並列に接続された配線抵抗部１ｄにより構成されている。ここで、配線抵抗部１ｄは、ゲート線１ａと同一層に同一材料によりジグザグ状に形成されている。そして、この負荷抵抗部Ｒは、図９に示すように、必要な場合に、配線抵抗部１ｄに並列に配置する第１配線経路ＷａのＺｂ部にレーザ光を照射することにより、第１配線経路ＷａをＺｂ部で切断して、第１配線経路Ｗａが配線抵抗部１ｄを経由するように構成されている。
また、負荷抵抗部Ｒは、図１０に示すように、第１配線経路Ｗａの一部に並列に接続可能な配線抵抗部３ｄにより構成されていてもよい。ここで、配線抵抗部３ｄは、図１０に示すように、ソース線３と同一層に同一材料によりジグザグ状に形成され、両端部がゲート絶縁膜（１１、図３及び図４参照）を介して第１配線経路Ｗａに交差するように設けられている。そして、この負荷抵抗部Ｒは、図１０に示すように、必要な場合に、配線抵抗部３ｄと第１配線経路Ｗａとの交差部分Ｍｅａ及びＭｅｂにレーザ光を照射することにより、配線抵抗部３ｄと第１配線経路Ｗａとを並列に接続すると共に、配線抵抗部３ｄに並列に配置する第１配線経路ＷａのＺｃ部にレーザ光を照射することにより、第１配線経路ＷａをＺｃ部で切断して、第１配線経路Ｗａが配線抵抗部３ｄを経由するように構成されている。
さらに、図７及び図８に示す負荷容量部Ｃ、並びに図９及び図１０に示す負荷抵抗部Ｒの代わりに、図１１に示すように、第１配線経路Ｗａに負荷抵抗容量部Ｅを設けてもよい。
負荷抵抗容量部Ｅは、図１１に示すように、第１配線経路Ｗａの一部に並列に接続可能な配線抵抗部３ｅと、配線抵抗部３ｅに対向して配置された容量電極１ｅと、配線抵抗部３ｅ及び容量電極１ｅの間に設けられたゲート絶縁膜（１１、図３及び図４参照）とを備えている。ここで、配線抵抗部３ｅは、図１１に示すように、ソース線３と同一層に同一材料によりジグザグ状に形成され、両端部がゲート絶縁膜（１１、図３及び図４参照）を介して第１配線経路Ｗａに交差するように設けられている。また、容量電極１ｅは、ゲート線１ａと同一層に同一材料により矩形状に形成され、容量線１ｂ又は共通電極１８に接続されている。そして、この負荷抵抗容量部Ｅは、図１１に示すように、必要な場合に、配線抵抗部３ｅと第１配線経路Ｗａとの交差部分Ｍｆａ及びＭｆｂにレーザ光を照射することにより、配線抵抗部３ｅと第１配線経路Ｗａとを並列に接続すると共に、配線抵抗部３ｅに並列に配置する第１配線経路ＷａのＺｄ部にレーザ光を照射することにより、第１配線経路ＷａをＺｄ部で切断して、第１配線経路Ｗａが配線抵抗部３ｅを経由するように構成されている。
上記構成の液晶表示装置５０ｃは、上記実施形態１の液晶表示装置５０ａの製造方法における配線パターンの形状を変更することにより、製造することができる。
本実施形態の液晶表示装置５０ｃ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ａからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ａからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、第１配線経路Ｗａ及び第３配線経路Ｗｃには、ソースドライバ４４ａからのソース信号の波形を調整することができる負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つが接続され、又は接続可能に設けられているので、仮に、断線を修正したソース線３に沿った各画素が正常な他の画素よりも過充電になる場合には、負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを機能させることにより、当該ソース線３を第１配線経路Ｗａ及び第３配線経路Ｗｃにより修正することができる。
なお、本実施形態では、上記実施形態１の液晶表示装置５０ａにおける第１配線経路Ｗａ及び第３配線経路Ｗｃに負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設ける構成を例示したが、本発明は、上記実施形態１の液晶表示装置５０ａにおける第２配線経路Ｗｂ及びそれらの両方に負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設けてもよく、さらに、上記実施形態２の液晶表示装置５０ｂにおける第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃの少なくとも１つに、負荷容量部Ｃ、負荷抵抗部Ｒ及び負荷抵抗容量部Ｅの少なくとも１つを設けてもよい。
《発明の実施形態４》
図１２は、本実施形態の液晶表示装置５０ｄの平面図である。
上記各実施形態では、ソースドライバがフィルム基板上に設けられたＣＯＦ（Chip On Film）タイプの液晶表示装置を例示したが、本実施形態では、ソースドライバが液晶表示パネル上に設けられたＣＯＧ（Chip On Glass）タイプの液晶表示装置を例示する。
液晶表示装置５０ｄは、図１２に示すように、液晶表示パネル４０ｄと、液晶表示パネル４０ｄの図中上端にＡＣＦ（不図示）を介して取り付けられたフィルム基板４１ｄとを備えている。
液晶表示パネル４０ｄでは、図１２に示すように、表示領域Ｄの外側に駆動回路として１つのソースドライバ４４ｄが実装されている。
ソースドライバ４４ｄには、図１２に示すように、全てのソース線３が接続されていると共に、１つの増幅回路Ａが内蔵されている。
液晶表示装置５０ｄは、図１２に示すように、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｄの図中上辺に沿って延びた後に、フィルム基板４１ｄ側に屈曲する略Ｌ字状の第１配線経路Ｗａと、同様に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ａの図中上辺に沿って延びた後に、フィルム基板４１ｄ側に屈曲してフィルム基板４１ｄの手前で第１配線経路Ｗａに接続された略Ｌ字状の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの接続部分からフィルム基板４１ｄの図中上辺に沿って延びた後に、液晶表示パネル４０ｄ側に屈曲して、液晶表示パネル４０ｄの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺に沿って延びる略Ｕ字状の第３配線経路Ｗｃとを有している。
上記構成の液晶表示装置５０ｄは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
本実施形態の液晶表示装置５０ｄ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｄからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｄからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、ソースドライバ４４ｄが液晶表示パネル４０ｄに設けられ、第３配線経路Ｗｃがフィルム基板４１ｄを経由するように設けられているので、ソースドライバ４４ｄの周囲の配線レイアウトを単純化することができる。
《発明の実施形態５》
図１３は、本実施形態の液晶表示装置５０ｅの平面図である。
上記実施形態４では、第３配線経路Ｗｃがフィルム基板４１ｄを経由するように設けられていたが、本実施形態では、第３配線経路Ｗｃが液晶表示パネル４０ｅ内のみに設けられている。
液晶表示装置５０ｅは、図１３に示すように、液晶表示パネル４０ｅにより構成されている。
液晶表示パネル４０ｅでは、図１３に示すように、表示領域Ｄの外側において、各ブロックＢａ、Ｂｂ及びＢｃ毎に駆動回路としてソースドライバ４４ｅが設けられている。
ソースドライバ４４ｅには、図１３に示すように、各ブロックＢａ〜Ｂｃに配置する全てのソース線３が接続されていると共に、後述する第１配線経路Ｗａの一部、それに設けられた増幅回路Ａ、第２配線経路Ｗｂの一部、及び第３配線経路Ｗｃの一部がそれぞれ内蔵されている。
液晶表示装置５０ｅは、図１３に示すように、各ブロックＢａ、Ｂｂ及びＢｃに配置する全てのソース線３の図中上端部に交差するように液晶表示パネル４０ｅの図中上辺に沿って延びた後に、ソースドライバ４４ｅ側に屈曲する略Ｌ字状の３本の第１配線経路Ｗａと、同様に、各ブロックＢａ、Ｂｂ及びＢｃ毎に、各ソース線３の図中上端部に交差するように液晶表示パネル４０ｅの図中上辺に沿って延びた後に、ソースドライバ４４ｅ側に屈曲してソースドライバ４４ｅ内で各第１配線経路Ｗａに接続された略Ｌ字状の３本の第２配線経路Ｗｂと、第１配線経路Ｗａ及び第２配線経路Ｗｂの各接続部分から液晶表示パネル４０ｅの図中上辺に沿って延びた後に、液晶表示パネル４０ｅの図中左辺に沿って延び、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺に沿って延びる略Ｕ字状の３本の第３配線経路Ｗｃとを有している。
上記構成の液晶表示装置５０ｅは、上記実施形態１の液晶表示装置５０ａの製造方法における第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路Ｗｃのパターン形状を変更することにより、製造することができる。
本実施形態の液晶表示装置５０ｅ及びその製造方法によれば、上記実施形態１と同様に、ソースドライバ４４ｅからのソース信号を断線したソース線３の他方側に対して増幅回路Ａを介して供給するために各ソース線３の両端部に絶縁状態でそれぞれ交差するように設けられた第１配線経路Ｗａ及び第３配線経路Ｗｃの他に、ソースドライバ４４ｅからのソース信号を断線したソース線３の一方側に対して増幅回路Ａを介して供給するために各ソース線３の一方の端部に絶縁状態で交差するように第２配線経路Ｗｂが設けられているので、断線を修正する際のソース線３における信号遅延を抑制することができると共に、ソースドライバ４４ｅ、第１配線経路Ｗａ、第２配線経路Ｗｂ及び第３配線経路が液晶表示パネル４０ｅに設けられているので、例えば、液晶表示パネルに取り付けられるフィルム基板（不図示）における配線レイアウトを単純化することができる。
《その他の実施形態》
上記各実施形態では、液晶表示パネルを作製した後に、断線を修正する液晶表示装置及びその製造方法を例示したが、本発明は、上記実施形態１の液晶表示パネル４０ａを構成するアクティブマトリクス基板２０ａを作製した後に、断線を修正してもよい。この場合、アクティブマトリクス基板は、対向基板との間に液晶層を封入することにより液晶表示装置を構成してもよく、また、例えば、Ｘ線センサーなどのように、各画素電極に帯電する電荷を読み取るセンサー基板を構成してもよい。なお、後者の場合には、液晶層や液晶層を封入しておくための対向基板が不要である。
また、上記各実施形態では、表示装置として、液晶表示装置を例示したが、本発明は、有機ＥＬ（Electro Luminescence）表示装置やＦＥＤ（Field Emission Display）などの他の表示装置にも適用することができる。
また、上記各実施形態では、断線を修正する表示用配線として、ソース線を例示したが、本発明は、ゲート線の断線の修正にも適用できるだけでなく、ゲート線及びソース線の間が短絡した場合に、その短絡した部分を挟むようにゲート線又はソース線をレーザ光の照射などにより切断して、ゲート線又はソース線を断線状態にした後に、そのゲート線又はソース線の断線を上記各実施形態のように修正することにより、ゲート線及びソース線の間の短絡の修正にも適用することができる。
また、上記各実施形態では、第１配線経路、第２配線経路及び第３配線経路がそれぞれ一体に形成されていたが、第１配線経路、第２配線経路及び第３配線経路は、互いに接続可能に設けられた複数の配線部によりそれぞれ構成されていてもよい。
また、本発明は、断線を修正した表示用配線における信号遅延を抑制することができるので、高価なソースドライバの個数の削減が要望され、配線経路に起因する抵抗及び容量が増大する傾向にある中小型機種の液晶表示装置だけでなく、各画素の充電時間が比較的短くなる倍速駆動方式が採用された液晶テレビ用途の液晶表示装置においても、特に有効である。
以上説明したように、本発明は、断線を修正する際の表示用配線における信号遅延を抑制することができるので、ドライバの個数の削減が要望されるパーソナルナビゲーション、産業機器、情報端末などの用途の中小型機種を始め、ノートパソコン、モニター、液晶テレビなどの用途の液晶表示装置について有用である。
Ａ，Ａａ，Ａｂ 増幅回路
Ｂａ〜Ｂｃ ブロック
Ｃ 負荷容量部
Ｅ 負荷抵抗容量部
Ｌ レーザ光
Ｒ 負荷抵抗部
Ｗａ 第１配線経路
Ｗｂ 第２配線経路
Ｗｃ 第３配線経路
３ ソース線（表示用配線）
２０ａ アクティブマトリクス基板
４０ａ〜４０ｅ 液晶表示パネル
４１ａ，４１ｂ，４１ｄ フィルム基板
４４ａ，４４ｂ，４４ｄ，４０ｅ ソースドライバ（駆動回路）
４５ａ，４５ｂ プリント基板
５０ａ〜５０ｅ 液晶表示装置

Claims (16)

  1. 互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
    上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とする表示装置。
  2. 請求項１に記載された表示装置において、
    上記増幅回路は、上記第１配線経路に設けられていることを特徴とする表示装置。
  3. 請求項１に記載された表示装置において、
    上記増幅回路は、上記第２配線経路及び第３配線経路にそれぞれ設けられていることを特徴とする表示装置。
  4. 請求項１乃至３の何れか１つに記載された表示装置において、
    上記増幅回路は、上記駆動回路に内蔵されていることを特徴とする表示装置。
  5. 請求項１乃至４の何れか１つに記載された表示装置において、
    上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、
    上記駆動回路は、上記各ブロック毎に複数設けられていることを特徴とする表示装置。
  6. 請求項１乃至４の何れか１つに記載された表示装置において、
    上記駆動回路を１つ有していることを特徴とする表示装置。
  7. 請求項１乃至６の何れか１つに記載された表示装置において、
    上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続されていることを特徴とする表示装置。
  8. 請求項１乃至６の何れか１つに記載された表示装置において、
    上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つには、上記駆動回路からの表示用信号の波形を調整可能な負荷容量及び負荷抵抗の少なくとも一方が接続可能に設けられていることを特徴とする表示装置。
  9. 請求項１乃至８の何れか１つに記載された表示装置において、
    上記駆動回路は、上記表示パネルに設けられ、
    上記表示パネルには、フィルム基板が取り付けられ、
    上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板を経由するように設けられていることを特徴とする表示装置。
  10. 請求項１乃至８の何れか１つに記載された表示装置において、
    上記表示パネルには、フィルム基板が取り付けられ、
    上記駆動回路は、上記フィルム基板に設けられ、
    上記フィルム基板には、プリント基板が取り付けられ、
    上記第１配線経路、第２配線経路及び第３配線経路の少なくとも１つは、上記フィルム基板及びプリント基板を経由するように設けられていることを特徴とする表示装置。
  11. 請求項１乃至８の何れか１つに記載された表示装置において、
    上記駆動回路、第１配線経路、第２配線経路及び第３配線経路は、上記表示パネルに設けられていることを特徴とする表示装置。
  12. 請求項１乃至１１の何れか１つに記載された表示装置において、
    上記第１配線経路及び上記第２配線経路は、上記各表示用配線を切断可能に互いに離間するように設けられていることを特徴とする表示装置。
  13. 請求項１乃至１２の何れか１つに記載された表示装置において、
    上記表示パネルは、互いに交差するように設けられた複数のゲート線及び複数のソース線と、該複数のゲート線及び複数のソース線の層間に設けられた絶縁膜とを有し、
    上記各表示用配線と、上記第１配線経路、第２配線経路及び第３配線経路とは、上記絶縁膜にコンタクトホールを形成することにより、接続可能に設けられていることを特徴とする表示装置。
  14. 互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
    上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられた表示装置を製造する方法であって、
    上記各表示用配線の断線の存在を検出する断線検出工程と、
    上記断線検出工程で断線が検出された表示用配線の一方の端部と上記第１配線経路及び第２配線経路とを接続し、該表示用配線の他方の端部と上記第３配線経路とを接続する配線接続工程と、
    上記断線検出工程で断線が検出された表示用配線の一方側に上記駆動回路からの表示用信号が直接供給されないように、該表示用配線の一方の端部を切断する配線切断工程とを備えることを特徴とする表示装置の製造方法。
  15. 請求項１４に記載された表示装置の製造方法において、
    上記配線接続工程及び配線切断工程は、レーザ光の照射により行われることを特徴とする表示装置の製造方法。
  16. 互いに平行に延びるように設けられた複数の表示用配線と、
    上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
    上記各表示用配線の一方の端部に絶縁状態で交差するようにそれぞれ設けられた第１配線経路及び第２配線経路と、
    上記各表示用配線の他方の端部に絶縁状態で交差すると共に、上記第１配線経路及び第２配線経路にそれぞれ接続された第３配線経路とを備え、
    上記第１配線経路及び第２配線経路を含む経路、並びに上記第１配線経路及び第３配線経路を含む経路には、増幅回路がそれぞれ設けられていることを特徴とするアクティブマトリクス基板。
JP2010550349A 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板 Expired - Fee Related JP5216874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010550349A JP5216874B2 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009031493 2009-02-13
JP2009031493 2009-02-13
PCT/JP2009/005343 WO2010092639A1 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板
JP2010550349A JP5216874B2 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPWO2010092639A1 true JPWO2010092639A1 (ja) 2012-08-16
JP5216874B2 JP5216874B2 (ja) 2013-06-19

Family

ID=42561493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010550349A Expired - Fee Related JP5216874B2 (ja) 2009-02-13 2009-10-14 表示装置及びその製造方法、並びにアクティブマトリクス基板

Country Status (7)

Country Link
US (1) US20110310343A1 (ja)
EP (1) EP2398007A4 (ja)
JP (1) JP5216874B2 (ja)
CN (1) CN102301408B (ja)
BR (1) BRPI0924626A2 (ja)
RU (1) RU2479001C1 (ja)
WO (1) WO2010092639A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
CN105607367B (zh) * 2016-01-04 2017-12-15 重庆京东方光电科技有限公司 显示面板、显示装置以及断线修复方法
JP6561142B2 (ja) * 2016-01-22 2019-08-14 堺ディスプレイプロダクト株式会社 液晶表示装置
JP7503111B2 (ja) 2022-10-20 2024-06-19 シャープディスプレイテクノロジー株式会社 表示パネル、表示パネルの欠陥修正方法および表示パネルの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152928A (ja) * 1997-08-06 1999-02-26 Mitsubishi Electric Corp 液晶駆動装置
JP3842884B2 (ja) * 1997-12-01 2006-11-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示装置
JP2000105576A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置および信号線駆動用ｌｓｉ素子
JP2000321599A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP5194714B2 (ja) * 2003-06-02 2013-05-08 セイコーエプソン株式会社 電気光学装置及びこれを備えた電子機器
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
TWI288387B (en) * 2004-12-01 2007-10-11 Sunplus Technology Co Ltd TFT-LCD capable of repairing discontinuous lines
JP2008058337A (ja) 2005-01-27 2008-03-13 Sharp Corp 表示装置、液晶表示装置、及び表示装置の製造方法
TWI270922B (en) * 2005-06-08 2007-01-11 Au Optronics Corp A display panel and a rescue method thereof
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
TWI319104B (en) * 2005-09-20 2010-01-01 Chi Mei Optoelectronics Corp Apparatus for driving a flat panel display and repair flat panel display signal line
TWI336003B (en) * 2005-11-14 2011-01-11 Au Optronics Corp Liquid crystal apparatus and repair lines structure thereof
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
CN101647049B (zh) * 2007-04-09 2013-08-07 夏普株式会社 显示装置
KR101396936B1 (ko) * 2007-05-25 2014-05-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI391730B (zh) * 2009-02-11 2013-04-01 Au Optronics Corp 平面顯示器

Also Published As

Publication number Publication date
JP5216874B2 (ja) 2013-06-19
BRPI0924626A2 (pt) 2016-03-01
CN102301408B (zh) 2013-09-25
EP2398007A1 (en) 2011-12-21
CN102301408A (zh) 2011-12-28
EP2398007A4 (en) 2014-09-10
WO2010092639A1 (ja) 2010-08-19
RU2479001C1 (ru) 2013-04-10
RU2011137572A (ru) 2013-03-20
US20110310343A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5149967B2 (ja) 表示装置
JP4288303B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
US7027043B2 (en) Wiring substrate connected structure, and display device
JP4916578B2 (ja) 表示装置及びその製造方法、並びにアクティブマトリクス基板
US20160026052A1 (en) Display device
JP5216874B2 (ja) 表示装置及びその製造方法、並びにアクティブマトリクス基板
KR101182302B1 (ko) 액정표시장치 및 이의 제조방법
KR20080056830A (ko) 액정표시장치 및 이의 리페어 방법
KR20120113850A (ko) 액정 표시 장치 및 이의 제조 방법
JP2010181482A (ja) アクティブマトリクス基板及びその製造方法並びに表示装置
JPH11271808A (ja) 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法
JP2007025281A (ja) 液晶表示装置
KR20090105318A (ko) 액정표시장치 및 그 제조방법
JPH11271813A (ja) 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees