JPWO2010084588A1 - 電源回路及びこの電源回路を備えたパワーアンプ、並びに放送設備 - Google Patents

Abstract

同期整流回路を有する電源回路において、電源回路の起動不良を防止した電源回路を提供する。電源回路（１）は、交流電圧を変圧する第１変圧器（７）及び第１変圧器（７）の交流電流から脈流を含む直流電圧を生成する２次側整流回路（８）を有する第１出力系統（４）と、交流電圧を変圧する第２変圧器（１０）及びＭＯＳＦＥＴ（３９，４０）を有するとともに、ＭＯＳＦＥＴ（３９，４０）の制御により、第２変圧器（１０）の交流電圧から直流電圧を生成する同期整流回路（１１）を有する第２出力系統（５）とを備える。そして、電源回路（１）は、第１出力系統（４）の直流電圧からＭＯＳＦＥＴ（３９，４０）の開閉の切り替えを制御する電圧波形を生成する同期整流制御回路（１５）を備える。

Description

本発明は、複数の出力系統を有する電源回路及び、この電源回路を備えたパワーアンプ、並びに放送設備に関する。特に、電源回路の起動不良を防止する技術に関する。

従来、商用電源である交流電源の交流電流から直流電流を生成する電源回路では、交流電流から直流電流を生成するために整流用ダイオードを有した整流回路が用いられてきた。しかし、整流用ダイオードは、整流用ダイオード自体の順方向電圧と電流との積による損失を発生させていた。さらに、大電流を流すと損失が大きくなってしまう。その結果、整流回路を用いた電源回路では、整流用ダイオードの損失による発熱が問題となっていた。

上記問題を解決するため、近年、整流用ダイオードを用いた整流回路に代えて、複数のトランジスタによるスイッチの開閉の切り替えにより、直流電流を生成する同期整流回路を用いた電源回路が主流となっている。複数のトランジスタを用いた同期整流回路は、トランジスタによるスイッチの開閉の切り替え時のスイッチング損失とトランジスタのＯＮ抵抗による損失に限られる。その上、トランジスタ自体が、整流用ダイオードと比較して、損失が少ない。したがって、整流用ダイオードを有した整流回路の損失と比較して、同期整流回路の損失が小さくなるため、電源回路の消費電力が低減される（例えば、特許文献１参照）。
特開２００１−３３３５７８号公報

ところで、電源回路に、交流電源の波形に基づいて制御される同期整流回路を用いる場合、電源を短絡する関係にある複数のトランジスタが同時にオンすることによって発生する貫通電流が流れてしまうため、電源回路が故障してしまう場合がある。そこで、貫通電流の発生を防止するため、複数のトランジスタの切り替え時において、同時にオフする期間（デッドタイム）を設けている。また、複数のトランジスタの切り替えのタイミングは、交流電源の電圧波形が安定した状態を想定して設定されている。

ところで、絶縁型の電源回路を構成する場合、絶縁するための手段として、変圧器（トランス）が用いられる。この場合、電源回路の起動時には、同期整流回路の平滑用コンデンサが充電されるため、突入電流が流れ、変圧器に掛かる電圧の電圧波形が安定せず、変圧器に掛かる電圧波形に基づいた複数のトランジスタの切り替えのタイミングと変圧器の電流供給のタイミングとが異なる場合がある。その結果、トランジスタがオフの期間にも交流電源の電流が供給されることにより、トランジスタがオフとなるべき期間にオンとなり、突入電流が流れ、電源回路の起動不良を発生してしまう場合がある。

本発明は、上記実情に鑑みてなされたものであり、その目的とすることころは、同期整流回路を有する電源回路において、電源回路の起動不良を防止した電源回路を提供することである。

本発明の一つの側面では、電源回路は、直流電圧を第１変圧交流電圧に変圧する第１変圧器、及び前記第１変圧交流電圧から第１直流電圧を生成する第１整流回路を有する第１出力系統と、前記直流電圧を第２変圧交流電圧に変圧する第２変圧器、及び回路の開閉切り替えを行うスイッチング素子を有するとともに、該スイッチング素子により前記第２変圧交流電圧から第２直流電圧を生成する第２整流回路を有する第２出力系統と、前記第１出力系統の電圧の波形に基づいて制御用波形を生成する波形生成回路、及び該制御用波形に基づいて前記スイッチング素子を制御するスイッチング素子制御回路を有する同期整流制御回路とを備え、前記同期整流制御回路は、前記第１出力系統に同期させて前記第２出力系統の前記スイッチング素子を制御することを要旨とする。

この電源回路では、例えば、第１出力系統にスイッチング素子を用いない場合、第１出力系統にスイッチング素子を用いた場合より、第１出力系統の電圧の波形が安定する。そこで、波形生成回路によって、例えば、スイッチング素子を用いない場合の第１出力系統の安定した電圧の波形からスイッチング素子の開閉の切り替えを制御する電圧の波形を生成することにより、スイッチング素子の開閉の切り替えの制御を安定させることができる。したがって、スイッチング素子の開閉の切り替えの制御が安定するため、電源回路の起動時において、電源回路の起動不良を防止することができる。ここで、「第１出力系統の電圧の波形」とは、第１出力系統の第１変圧器にかかる電圧の波形である。

本発明の別の側面では、前記電源回路の前記波形生成回路は、前記第１直流電圧の波形に基づいて、前記制御用波形を生成することを要旨とする。
この電源回路では、第１直流電圧を直接、波形生成回路に供給することにより、第１出力系統の電圧の波形を検出し、その検出した電圧の波形を波形生成回路に供給するための別個の回路が不要となり、電源回路を簡単な回路構成とすることができる。その結果、電源回路のコストダウンを図ることができる。

本発明の別の側面では、前記電源回路は、前記第１変圧交流電圧の波形を検出する変圧波形検出器を更に備え、前記変圧波形検出器によって検出された前記第１変圧交流電圧の前記波形に基づいて、前記波形生成回路が前記制御用波形を生成することを要旨とする。

この電源回路では、第１変圧交流電圧の波形を検出する変圧波形検出器によって検出された第１変圧交流電圧の波形を直接、波形生成回路に供給することにより、第１出力系統の電圧の波形を検出し、その検出した電圧の波形を波形生成回路に供給するための別個の回路が不要となり、電源回路を簡単にすることができる。したがって、電源回路のコストダウンを図ることができる。

本発明の別の側面では、前記電源回路は、前記第１変圧器に供給される前記交流電圧の波形を検出する供給波形検出器を更に備え、前記波形生成回路は、前記供給波形検出器によって検出された前記波形に基づいて、前記制御用波形を生成することを要旨とする。

この電源回路では、供給波形検出器の波形が第１変圧器に供給される電圧の波形を検出するため、電源回路の起動時において、第１出力系統の起動時に第１変圧器にかかる電圧波形が乱れる期間が過ぎた後、第２出力系統を起動することで、電源回路の起動時において、電源回路の起動不良を防止することができる。

本発明の別の側面では、前記電源回路の前記供給波形検出器がパルストランスであることを要旨とする。
この電源回路では、供給波形検出器にパルストランスを用いることにより、第１出力系統と第２出力系統とを絶縁することが可能となる。また、第１出力系統の出力電圧、電力の仕様に関わらず、同期整流を行うスイッチの制御電圧を最適に設定することができる。

本発明の別の側面では、前記電源回路の前記供給波形検出器がフォトトランジスタであることを要旨とする。
この電源回路では、供給波形検出器にフォトトランジスタを用いることにより、第１出力系統の出力電圧、電力の仕様に関わらず、また、第１変圧器の構成にも関わらず、波形生成回路に安定した電圧波形を供給することができる。

本発明の別の側面では、前記電源回路において、第１直流電圧は、第２直流電圧より小さいことを要旨とする。
この電源回路では、第１出力系統からの出力電力が、第２出力系統からの出力電力より小さくすることにより、第１出力系統と第２出力系統とを合わせた損失を少なくすることができる。

本発明の別の側面では、前記電源回路は、作動状態において、前記第２変圧器への電力の供給を遮断する電力遮断回路を更に備え、該電源回路の起動時に前記電力遮断回路を作動状態にすることにより、第２変圧器への電力の供給を該電源回路の起動時に遮断することを要旨とする。

この電源回路では、電源回路の起動時において、電力遮断回路を作動状態とするため、第２整流回路では、電源回路の起動時の不安定な状態において、第２直流電圧を生成することを防止する。したがって、電源回路の起動時において、第２変圧器から第２整流回路に波形が供給されることはないため、電源回路の起動不良を確実に防止することができる。

本発明の別の側面では、前記電源回路は、前記第２出力系統に上限値を超える電流が流れたことを検知する電流検知回路を更に備え、前記電流検知回路が前記第２出力系統に上限値を超える電流が流れたことを検知したときに、前記電力遮断回路を作動状態にすることにより、前記第２変圧器への電力の供給を遮断することを要旨とする。

この電源回路では、例えば、短絡により、電流検知回路へ供給される電流が、上限値以上となった場合、電力遮断回路を作動状態に設定するため、第２整流回路に電力が供給されなくなる。したがって、第２整流回路に接続された機器に大電流が供給されてしまうことによる故障を防ぐことができる。

本発明の別の側面では、前記電源回路には、前記電源回路の起動時において、前記直流電圧の入力源である交流電圧の大きさを制限する電圧制限回路を備えることを要旨とする。

この電源回路では、電源の起動時に発生する突入電流を第１整流回路、及びこの電源回路に接続された機器に供給されることを防ぐことができる。したがって、機器の起動時に起こる突入電流に起因する電圧降下によって他の周辺機器に影響を与えることを防ぐことができる。

本発明の別の側面では、パワーアンプが前記電源回路と、増幅器と、当該増幅器以外の電子部品を備え、前記第２出力系統から前記増幅器へ電源供給を行い、前記第１出力系統から前記電子部品への電流供給を行うことを要旨とする。

このパワーアンプでは、一つの電源において、パワーアンプ内の大電力が必要な信号増幅器には第２出力系統から、大電力が不要な信号増幅器以外の電子部品には第１出力系統からそれぞれ電力を供給でき、信号増幅とそれ以外の機能の制御を同時に行うことができる。

本発明の別の側面では、放送設備が前記電源回路と、パワーアンプと、当該パワーアンプ以外の電子部品とを備え、前記第２出力系統から前記パワーアンプへ電源供給を行い、前記第１出力系統から前記電子部品へ電源供給を行うことを要旨とする。

この放送設備では、一つの電源において、放送設備内の大電力が必要なパワーアンプには第２出力系統から、大電力が不要なパワーアンプ以外の電子部品には第１出力系統からそれぞれ電力供給でき、信号増幅器とそれ以外の放送設備の機能の制御を同時に行うことができる。

本発明によれば、同期整流回路を有する電源回路において、電源回路の起動不良を防止した電源回路を提供することができる。

本発明の電源回路に係る第１の実施形態の全体構成を示すブロック図。 本発明の電源回路に係る第１の実施形態を示す回路図。 （ａ）〜（ｈ）図２の電源回路の電圧波形をそれぞれ示すグラフ。 （ａ）〜（ｉ）図２の電源回路の一部の電圧波形をそれぞれ示すグラフ。 図２の電源回路における同期整流制御回路を示す回路図。 （ａ）〜（ｋ）図２の電源回路における同期整流制御回路の整流波形生成部の各地点における電圧波形をそれぞれ示すグラフ。 本発明の電源回路に係る第２の実施形態を示す回路図。 （ａ）交流電源の電圧波形を示すグラフ。（ｂ）交流電源の電流波形を示すグラフ。（ｃ）〜（ｋ）図７の電源回路の電圧波形をそれぞれ示すグラフ。 本発明の電源回路に係る第３の実施形態を示す回路図。 本発明の電源回路に係る第４の実施形態を示す回路図。 本発明の電源回路に係る第５の実施形態を示す回路図。 本発明の電源回路に係る第１の実施形態の変形例を示す回路図。 本発明の電源回路に係る第１の実施形態の変形例を示す回路図。 本発明の電源回路に係る第１の実施形態の変形例を示す回路図。

（第１の実施形態）
図１及び図２を参照して、本発明の電源回路として具体化した第１の実施形態について説明する。なお、図１は、本発明の電源回路の全体構成を示したブロック図である。図２は、本発明の電源回路に係る第１の実施形態を示した回路図である。なお、図中の第１変圧器及び第２変圧器の巻線に付されている黒点は、巻線の巻き始め側を示す。

図１及び図２に示すように、電源回路１は、交流電源２より供給された交流電圧を、ラインフィルタ２ａ（図１参照）を介して直流電圧に変換する１次側整流回路３と、１次側整流回路３の直流電圧を電圧変換して出力する第１出力系統４と、第１出力系統４とは別出力系統となるとともに、１次側整流回路３の直流電圧を電圧変換して出力する第２出力系統５とを有する。なお、第１出力系統４の出力電圧である第１直流電圧は、第２出力系統５の出力電圧である第２直流電圧より小さい。第１出力系統４は、ＨＯＴ側４ａとＣＯＭ側４ｂとが第１負荷ＲＬ１に接続されるとともに、第１出力系統４から第１負荷ＲＬ１に第１直流電圧が供給される。また、第２出力系統５は、ＨＯＴ側５ａとＣＯＭ側５ｂとが第２負荷ＲＬ２に接続されるとともに、第２出力系統５から第２負荷ＲＬ２に第２直流電圧が供給される。また、第１出力系統４のＣＯＭ側４ｂと第２出力系統５のＣＯＭ側５ｂとは、配線ＰＬ１によって、互いに接続される。

１次側整流回路３は、ダイオードを４つ組み合わせた整流ブリッジ１６と、整流ブリッジ１６に並列に接続された２つのコンデンサ１７，１８とから構成される。より具体的には、交流電源２の交流電圧を一方向に整える全波整流回路が整流ブリッジ１６により構成されるとともに、整流ブリッジ１６からの脈流を含んだ直流電圧を平滑にする平滑回路がコンデンサ１７，１８により構成されている。従って、１次側整流回路３によって、交流電源２より供給された交流電圧が直流電圧に変換される。

第１出力系統４は、第１スイッチング回路６、第１変圧器７、第１整流回路となる２次側整流回路８、スイッチング制御用回路１２、起動回路１３、制御用電源１４、及び波形生成回路となる同期整流制御回路１５から構成される。以下、第１出力系統４の各構成、及び動作の概要について説明する。

まず、第１出力系統４の各構成について説明する。
起動回路１３は、１次側整流回路３のコンデンサ１７，１８と並列に接続される。そして、起動回路１３は、抵抗１９と、抵抗１９と直列に接続される定電圧ダイオード２０と、抵抗１９と定電圧ダイオード２０との間である接続点ＣＰ４にベース側が接続されるＮＰＮトランジスタ（以下、単に「トランジスタ」という。）２１と、トランジスタ２１のコレクタ側に接続される抵抗２２とを備える。

スイッチング制御用回路１２は、例えば、発振子であり、第１スイッチング回路６の制御用波形である所定の矩形波の電圧波形を第１スイッチング回路６に供給する。このスイッチング制御用回路１２による電圧波形の周波数は、一定である。また、交流電源２の起動時において、起動回路１３より生成される直流電圧により、スイッチング制御用回路１２は起動する。

第１スイッチング回路６は、１次側整流回路３の整流ブリッジ１６と直列に接続されるとともに、コンデンサ１７，１８と並列に接続された２つのスイッチング素子２３，２４と、これらスイッチング素子２３，２４の開閉の切り替えを制御する駆動回路２５とを備える。スイッチング素子２３，２４は、例えば、電界効果型トランジスタであり、第１変圧器７の巻線７ａの導電線の巻き始めの端部を挟んで配置される。

駆動回路２５は、スイッチング制御用回路１２が生成する矩形波の電圧波形に基づいて、スイッチング素子２３，２４の開閉の切り替えを制御する電圧波形を生成する。スイッチング素子２３，２４は、駆動回路２５より生成された電圧波形に基づいて、開閉の切り替えを行う。また、スイッチング素子２３のドレイン・ソース間の容量と第１変圧器７の巻線７ｂの自己インダクタンスとによって共振並列回路が構成される。

第１変圧器７は、例えば、トランスであり、１次側に２つの巻線７ａ，７ｂと、２次側に１つの巻線７ｃと、巻線７ａと巻線７ｃとの間に配置された鉄心７ｄとから構成される。この第１変圧器７は、第１変圧器７の２次側の電圧が所定の電圧となるように、第１変圧器７の１次側の電圧が変圧されて、第１変圧交流電圧が生成される。また、巻線７ａの導電線の巻き終わりの端部は、コンデンサ７ｅと直列に接続される。第１変圧器７の漏れインダクタンスとコンデンサ７ｅとにより、直列共振回路が構成される。そして、コンデンサ７ｅは、１次側整流回路３のコンデンサ１７，１８の間である接続点ＣＰ１と後述する第２変圧器１０の巻線１０ａの巻き終わりの端部とを接続する配線ＰＬ２における接続点ＣＰ２に接続される。また、巻線７ｂの巻き終わりの端部は、１次側整流回路３の整流ブリッジ１６のマイナス側（−側）の接続点ＣＰ３に接続される。

制御用電源１４は、巻線７ｂの導電線の巻き始めの端部に直列に接続された整流用のダイオード２７と、巻線７ｂと並列に接続された平滑用のコンデンサ２８と、起動回路１３からの電流が、巻線７ｂに流れるのを防止する逆流防止用のダイオード２９とを有する。また、制御用電源１４は、起動回路１３のトランジスタ２１のエミッタ側に接続されるとともに、制御用電源１４からトランジスタ２１のエミッタ側に電流が流れるのを防止する逆流防止用のダイオード３０と、起動回路１３の電源ラインでのカップリングを行うコンデンサ３１とを備える。そして、制御用電源１４は、スイッチング制御用回路１２に電流を供給する。

２次側整流回路８は、巻線７ｃの導電線の巻き始めの端部及び巻き終わりの端部にそれぞれ接続される整流用のダイオード３２，３３と、巻線７ｃの中間タップ７ｆとダイオード３２，３３のカソード側との間に接続される平滑用のコンデンサ３４とを有する。この構成により、第１変圧器７の巻線７ｃより生成された第１変圧交流電圧から、平滑化された第１直流電圧が、第１出力系統４の出力電圧として、第１出力系統４に接続された第１負荷ＲＬ１に供給される。

次に、第１出力系統４の動作の概要について説明する。
第１出力系統４の交流電源２の供給開始時において、１次側整流回路３から生成される直流電圧は、起動回路１３及び第１スイッチング回路６に供給される。そして、起動回路１３の直流電圧は、スイッチング制御用回路１２に供給される。スイッチング制御用回路１２が直流電圧から制御用波形である電圧波形を生成することにより、この電圧波形に基づいて、第１スイッチング回路６の開閉の切り替えが制御される。

第１スイッチング回路６では、直流電圧から交流電圧が生成される。そして、第１スイッチング回路６から第１変圧器７に供給される交流電圧は、第１変圧交流電圧に変圧される。そして、第１変圧交流電圧への変圧に伴う電圧の上昇に伴い、制御用電源１４が起動する。そして、制御用電源１４は、起動回路１３に代わり、スイッチング制御用回路１２に電圧を供給する。

第１変圧器７が第１スイッチング回路６から生成される交流電圧を変圧することによって第１変圧交流電圧が生成される。そして、第１変圧交流電圧は、２次側整流回路８によって、第１直流電圧が生成される。この第１直流電圧は、第１出力系統４に接続された第１負荷ＲＬ１に供給され、電力を消費する。

第２出力系統５は、第２スイッチング回路９と、第２変圧器１０と、第２整流回路となる同期整流回路１１と、同期整流回路１１に設けられるとともに、同期整流回路１１の電流の大きさを検知する遮断制御回路である電流検知回路２６とを有する。以下、第２出力系統５の各構成、及び動作の概要について説明する。

まず、第２出力系統５の各構成について説明する。
第２スイッチング回路９は、制御用電源１４のダイオード２９とダイオード３０との間である接続点ＣＰ５に接続されるとともに、スイッチング制御回路１２から駆動回路３８に供給される信号の制御を行う電力遮断回路３５と、１次側整流回路３の整流ブリッジ１６と直列に接続されるとともに、コンデンサ１７，１８と並列に接続された２つのスイッチング素子３６，３７と、これらスイッチング素子３６，３７の開閉を制御する駆動回路３８とを有する。ここで、スイッチング素子３６，３７には、例えば、電界効果型トランジスタが用いられる。

電力遮断回路３５には、スイッチング制御用回路１２の制御用波形である矩形波の電圧波形が入力される。この電力遮断回路３５は、交流電源２の起動時から一定期間、スイッチング素子３６，３７をオフさせる制御信号を出力する。そして、一定時間経過後、スイッチング制御用回路１２の電圧波形に基づいて、駆動回路３８は駆動される。

駆動回路３８は、スイッチング制御用回路１２の電圧波形に基づいて、スイッチング素子３６，３７の開閉の切り替えを制御する電圧波形を生成する。スイッチング素子３６，３７は、駆動回路３８より生成された電圧波形に基づいて、開閉の切り替えを行う。

第２変圧器１０は、例えば、トランスであり、１次側の巻線１０ａと、２次側の巻線１０ｂと、巻線１０ａと巻線１０ｂとの間に配置された鉄心１０ｃとを備える。巻線１０ａの巻き始めの端部は、スイッチング素子３６，３７の間に接続される。そして、巻線１０ａの巻き終わりの端部は、１次側整流回路３のコンデンサ１７，１８の間の接続点ＣＰ１に接続される。また、巻線１０ａの巻き終わりの端部には、コンデンサ１０ｅが直列に接続される。

同期整流回路１１は、巻線１０ｂの巻き始めの端部及び巻き終わりの端部にそれぞれ直列に接続されたスイッチング素子である電界効果型トランジスタ３９，４０と、巻線１０ｂの中間タップ１０ｄと電界効果型トランジスタ３９，４０のソース側との間に接続された平滑用のコンデンサ４１とを備える。本実施形態では、電界効果型トランジスタ３９，４０として、パワーＭＯＳＦＥＴを用いる。以下、電界効果型トランジスタ３９，４０を「ＭＯＳＦＥＴ３９，４０」とする。

ここで、同期整流回路１１の制御について説明する。
同期整流回路１１は、第１出力系統４の同期整流制御回路１５より生成された制御用波形により、ＭＯＳＦＥＴ３９，４０の開閉の切り替えを制御する。より詳細には、第１出力系統４の同期整流制御回路１５は、２次側整流回路８のダイオード３２のアノード側に接続される整流波形生成部４２と、整流波形生成部４２が生成した電圧波形に基づいて、同期整流回路１１のＭＯＳＦＥＴ３９，４０の開閉の切り替えを制御するスイッチング素子制御回路である駆動回路４３，４４とを有する。そして、同期整流制御回路１５は、第１変圧器７に掛かる電圧波形から制御用波形である電圧波形を生成する。このＭＯＳＦＥＴ３９，４０の開閉の切り替えの制御は、同期整流制御回路１５が生成する電圧波形に基づいて制御される。

電流検知回路２６は、例えば、電流計であり、同期整流回路１１において、第２出力系統５のＨＯＴ側５ａに接続される。そして、電流検知回路２６は、同期整流回路１１の直流電流が、例えば、短絡により、予め設定された上限値より大きくなると、電力遮断回路３５に、フォトトランジスタ２６ａを介して、駆動回路３８へスイッチング素子３６，３７がオフするように電圧信号を入力する。その結果、同期整流回路１１に直流電圧が掛からず、同期整流回路１１に接続された第２負荷ＲＬ２に電力が供給されなくなり、第２負荷ＲＬ２が故障することを防ぐことができる。

次に、第２出力系統５の動作の概要について説明する。
１次側整流回路３より生成された直流電圧は、第２スイッチング回路９に供給される。また、第１出力系統４のスイッチング制御用回路１２の制御用波形である矩形波の電圧波形は、電力遮断回路３５を介して、駆動回路３８に供給される。この駆動回路３８が生成する電圧波形に基づいて、第２スイッチング回路９は開閉の切り替えが制御される。

第２スイッチング回路９により生成された交流電圧は、第２変圧器１０によって所定の電圧に変圧される。そして、第２変圧器１０より生成された第２変圧交流電圧は、同期整流回路１１に供給される。そして、第１変圧交流電圧は、同期整流回路１１によって、第２直流電圧が生成される。この第２直流電圧は、第２出力系統５に接続された第２負荷ＲＬ２に供給され、電力を消費する。

次に、電源回路の動作の詳細について、図２及び図３（ａ）〜（ｈ）を用いて説明する。図３は、図２の電源回路の電圧波形を示したグラフである。
交流電源２から電源回路１に電流供給を開始した際、図３（ａ）に示すように、交流電源２の電源電圧波形に応じて、１次側整流回路３のコンデンサ１７，１８が充電される。そして、図３（ｂ）に示すように、コンデンサ１７，１８の充電に伴い、図３（ｃ）に示すように、第１出力系統４の起動回路１３の電圧も上昇する。この起動回路１３の電圧の上昇に伴い、起動回路１３からスイッチング制御用回路１２に電力が供給されて、スイッチング制御用回路１２が起動する。そして、スイッチング制御用回路１２が生成する電圧波形が、図３（ｄ）に示すように、第１スイッチング回路６の駆動回路２５に供給される。そして、駆動回路２５の電圧波形に基づいて、スイッチング素子２３，２４の開閉の切り替えの制御を行う。そして、スイッチング素子２３，２４によって、図３（ｅ）に示すように、第１変圧器７に駆動回路２５に供給された電圧波形と同じ周波数の電圧波形が同期して供給される。

また、第１変圧器７の巻線７ａの電圧の上昇に伴い、巻線７ｂの電圧が上昇する。この巻線７ｂの電圧の上昇により、制御用電源１４の電圧が上昇する。スイッチング制御用回路１２は、起動回路１３の電圧と制御用電源１４の電圧とを比較し、より高い電圧を用いて、駆動される。制御用電源１４の電圧は、図３（ｃ）中の時刻ｓ１において、起動回路１３の電圧より高くなる。したがって、起動回路１３は、交流電源２の供給開始の時刻ｓ０から時刻ｓ１までの期間のみ、スイッチング制御用回路１２に電力を供給する。その後は、制御用電源１４により、スイッチング制御用回路１２に電力が供給される。

第１変圧器７の２次側には、第１変圧器７に供給された電圧波形と同じ周波数の電圧波形の第１直流電圧が同期して生成される。そして、第１変圧器７の２次側の第１直流電流の電圧波形を同期整流制御回路１５に供給することにより、同期整流制御回路１５は、制御用波形である電圧波形を生成する。そして、この同期整流制御回路１５の電圧波形に基づいて、同期整流回路１１のＭＯＳＦＥＴ３９，４０の開閉の切り替えが行われる。ここで、第１出力系統４が出力する第１直流電流は、第２出力系統５が出力する第２直流電流より小さいため、第１出力系統４の２次側整流回路８に供給される電流は、同期整流回路１１に供給される電流よりも小さい。したがって、第１出力系統４は、第２出力系統５よりも先に起動し、第２出力系統５は、第１出力系統４が安定した後に起動することで、安定した起動を確保しつつ、損失が少ない動機整流方式で作動させることができる。

ところで、電源回路１の起動時において、コンデンサ１７，１８に充電されることにより、図３（ｅ）に示すように、第１変圧器７の１次側の電圧波形が不安定となるため、２次側整流回路８の電圧波形も不安定となる。したがって、図３（ｆ）に示すように、２次側整流回路８の電圧波形から電圧波形を生成する駆動回路４３にも電圧波形が不安定な期間Ｑ１が生じる。

そのため、第２出力系統５の電力遮断回路３５は、図３（ｇ）に示すように、期間Ｑ１より長い期間である期間Ｑ２の間、駆動回路３８にスイッチング素子３６，３７をオフする信号を供給する。期間Ｑ２の経過後、同期整流制御回路１５の矩形波の電圧波形が安定している状態において、電力遮断回路３５は、駆動回路３８にスイッチング素子３６，３７をオフする信号を供給することをやめ、スイッチング制御回路１２が生成する電圧波形に基づいて、スイッチング素子３６，３７の開閉の切り替えが行われる。即ち、図３（ｈ）に示すように、第２変圧器１０に駆動回路３８と同じ周波数の電圧波形が同期して供給される。また、同期整流回路１１には、既に同期整流制御回路１５により、ＭＯＳＦＥＴ３９，４０の開閉の切り替えが行われているため、第２変圧器１０の２次側に電圧が生成され次第、同期整流が行われる。ここで、電源回路１の起動時とは、交流電源２が電源回路１に電力供給を開始した時刻からコンデンサ１７，１８の電圧が一定となるまでの期間Ｔ５をいう。

次に、駆動回路２５から同期整流回路１１までの詳細な動作について、図２及び図４を用いて、説明する。図４は、図２の電源回路の一部の電圧波形を示したグラフである。
図４（ａ）及び図４（ｂ）に示すように、電源回路１の起動前及び起動開始時である時刻ｓ０には、スイッチング素子２３，２４は、ともにオフ状態となっている。次に、図４（ａ）に示すように、スイッチング素子２３が、時刻ｔ１にオン状態（即ち、図４（ａ）中のスイッチング素子２３の電圧波形が、Ｈレベル。）とした場合、この時刻ｔ１において、図４（ｂ）に示すように、スイッチング素子２４は未だオフ状態（即ち、図４（ｂ）中のスイッチング素子２４の電圧波形が、Ｌレベル。）である。そして、時刻ｔ２において、図４（ａ）に示すように、スイッチング素子２３は、オフ状態とした場合、この時刻ｔ２において、図４（ｂ）に示すように、スイッチング素子２４は、未だオフ状態である。そして、図４（ｂ）に示すように、時刻ｔ３において、スイッチング素子２４がオン状態（即ち、図４（ｂ）中のスイッチング素子２４の電圧波形が、Ｈレベル。）とした場合、この時刻ｔ３において、図４（ａ）に示すように、スイッチング素子２３はオフ状態（即ち、図４（ａ）中のスイッチング素子２３の電圧波形が、Ｌレベル。）となる。このように、スイッチング素子２３，２４には、スイッチング素子２３，２４が同時にオフとなる時刻ｔ２から時刻ｔ３までの期間（デッドタイム）Ｔ１が設けられる。この期間Ｔ１を設けることにより、スイッチング素子２３，２４が同時にオンとなる場合を防ぐとともに、コンデンサ１７，１８の破損を防止することができる。

また、期間Ｔ１において、スイッチング素子２３の容量と第１変圧器７の巻線７ａの自己インダクタンスとによる並列共振により、図４（ｃ）に示すように、第１変圧器７の１次側であるスイッチング素子２３と第１変圧器７との接続点７ｈの電圧が、時間の経過に伴い降下する。この接続点７ｈの電圧の降下する期間Ｔ２は、期間Ｔ１より通常短く設定する。

また、第１変圧器７の２次側の電圧は接続点７ｈと同期するため、図４（ｄ）に示すように、第１変圧器７の２次側の電圧は、期間Ｔ２において、接続点７ｈと同じく、時間の経過に伴い降下する。

駆動回路２５及び駆動回路３８は、共通のスイッチング制御用回路１２の電圧波形に基づいて、制御されるため、第１スイッチング回路６のスイッチング素子２３，２４、及び第２スイッチング回路９のスイッチング素子３６，３７は、同じタイミングによって開閉の制御が行われる。したがって、第２変圧器１０の２次側に生成される電圧は、第１変圧器７の２次側に生成される電圧と同期する。即ち、第２変圧器１０の２次側に生成される電圧波形は、第１変圧器７の２次側に生成される電圧波形と同様である。

同期整流制御回路１５において、第１変圧器７の２次側の電圧の波形に基づいて、駆動回路４３，４４が、ＭＯＳＦＥＴ３９，４０のそれぞれの駆動波形を生成する。即ち、ＭＯＳＦＥＴ３９，４０は、同期整流制御回路１５及び駆動回路４３，４４を介して、第１変圧器７の電圧波形に基づいて制御される。図４（ｆ）に示すように、スイッチング素子２３がオン状態のときに、オン状態（即ち、ＭＯＳＦＥＴ４０の電圧が、Ｈレベル。）となり、スイッチング素子２３がオフ状態のときに、ＭＯＳＦＥＴ４０がオフ状態（即ち、ＭＯＳＦＥＴ４０の電圧が、Ｌレベル。）となる。また、図４（ｅ）に示すように、スイッチング素子２４がオン状態のときに、ＭＯＳＦＥＴ３９がオン状態（即ち、ＭＯＳＦＥＴ３９の電圧が、Ｈレベル。）となり、スイッチング素子２４がオフ状態のときに、ＭＯＳＦＥＴ３９がオフ状態（即ち、ＭＯＳＦＥＴ３９の電圧が、Ｌレベル。）となる。また、ＭＯＳＦＥＴ３９，４０のオン状態の期間Ｔ３は、スイッチング素子２３，２４のオン状態の期間Ｔ４より短い。

ここで、同期整流回路１１が、電源回路１に用いられることにより、一般的なダイオードを使用した整流回路と比較して、電源回路１の消費電力を低減することができる。即ち、ダイオードは、オンの期間（即ち、期間Ｔ３の間）において、損失を発生させるが、図４（ｈ）及び図４（ｉ）に示すように、ＭＯＳＦＥＴ３９，４０による損失の大部分は開閉の切り替え前後に発生するため、大電流を整流する場合、ＭＯＳＦＥＴ３９，４０は、ダイオードと比較して、整流損失を低減することができる。

また、同期整流回路１１のＭＯＳＦＥＴ３９，４０の制御を、ダイオード３２，３３によって整流している第１出力系統４の第１変圧器７の２次側の第１直流電圧の電圧波形に基づいて行われることにより、電源回路１の起動時において、電源回路１の起動不良を防止することができる。特に、第１変圧器７の２次側の第１変圧交流電圧の電圧波形に基づいて行われるため、ＭＯＳＦＥＴ３９，４０の制御用波形の電圧波形の生成のための別個の回路を追加することなく、簡単な回路構成にて、ＭＯＳＦＥＴ３９，４０の制御を行うことができる。したがって、電源回路１のコストダウンを図ることができる。

また、電力遮断回路３５によって、駆動回路４３，４４が生成する電圧波形である駆動波形が安定するまで、駆動回路３８にスイッチング素子３６，３７をオフする信号を供給するため、駆動回路３８は、ＭＯＳＦＥＴ３９，４０の制御が安定した後に、第２変圧器１０に電圧波形を供給する。したがって、電源回路１の起動時においても、確実に、電源回路１の起動不良を防止することができる。

次に、同期整流制御回路の構成について、図５及び図６を用いて説明する。図５は、図２の電源回路における同期整流制御回路の整流波形生成部の回路図を示し、図６（ａ）〜（ｋ）は、整流波形生成部の各地点Ｐ１〜Ｐ１１における電圧波形をそれぞれ示したグラフである。

図５に示すように、整流波形生成部４２は、第１波形生成部４７と、第２波形生成部４８と、第１波形生成部４７の波形及び第２波形生成部４８の波形を重ね合わせた波形を生成する第３波形生成部４９とを備える。

第１波形生成部４７は、ダイオード３２（図２参照）のカソード側に接続されるインバータ５０と、インバータ５０と直列に接続される抵抗５１と、抵抗５１と並列に接続されるダイオード５２と、ダイオード５２のアノード側に接続されるコンデンサ５３と、抵抗５１と直列に接続されるインバータ５４と、インバータ５４に直列に接続されるインバータ５５と、インバータ５５にアノード側が接続されるダイオード５６とを備える。

第２波形生成部４８は、第１波形生成部４７と接続点４８ａ及び接続点４８ｂにおいて並列に接続される。そして、第２波形生成部４８は、インバータ５７と、インバータ５７にアノード側が直列に接続されるダイオード５８とを備える。また、接続点４８ｂには、抵抗５９がコンデンサ５３と並列に接続される。

第３波形生成部４９は、第１波形生成部４７のダイオード５６のカソード側と直列に接続されるインバータ６０と、インバータ６０と直列に接続される抵抗６１と、抵抗６１と並列に接続されるダイオード６２と、ダイオード６２のアノード側に接続されるコンデンサ６３と、抵抗６１と直列に接続されるインバータ６４と、インバータ６４と直列に接続されるインバータ６５とを備える。

図６（ａ）に示すように、地点Ｐ１における直流電圧の電圧波形は、２次側整流回路８における脈流を含んだ直流電圧の電圧波形と同一である。この直流電圧は、ＨレベルとＬレベルとの期間が略同一の台形波である。そして、この直流電圧は、インバータ５０を通過することによって、図６（ｂ）に示すように、地点Ｐ２において、地点Ｐ１の電圧波形のＨレベルとＬレベルの期間が略反転した矩形波の電圧波形が生成される。

図６（ｃ）に示すように、地点Ｐ３の電圧波形は、抵抗５１及びコンデンサ５３を通過することにより、略三角形状の電圧波形が生成される。そして、図６（ｄ）に示すように、地点Ｐ４の電圧波形は、インバータ５４を通過することによって、Ｌレベルの期間と比較して、Ｈレベルの期間が大幅に長い矩形波の電圧波形が生成される。そして、図６（ｅ）に示すように、地点Ｐ５では、インバータ５５を通過することにより、Ｈレベルの期間と比較して、Ｌレベルの期間が大幅に長い矩形波の電圧波形が生成される。

図６（ｆ）に示すように、第２波形生成部４８の地点Ｐ６では、インバータ５７を通過することよって、地点Ｐ２における電圧波形のＨレベルとＬレベルとが反転した電圧波形が生成される。そして、図６（ｇ）に示すように、地点Ｐ７において、地点Ｐ５の電圧波形及び地点Ｐ６の電圧波形の重ね合わせにより、地点Ｐ６のＨレベルの期間と比較して、長いＨレベルの期間を有する電圧波形が生成される。

図６（ｈ）に示すように、地点Ｐ８の電圧波形は、第３波形生成部４９のインバータ６０を通過することによって、地点Ｐ７のＨレベルとＬレベルとが反転した電圧波形となる。そして、図６（ｉ）に示すように、地点Ｐ９の電圧波形は、抵抗６１及びコンデンサ６３を通過することによって、Ｈレベルの立ち上がりがなだらかな電圧波形を生成する。そして、図６（ｊ）に示すように、地点Ｐ１０の波形は、インバータ６４を通過することによって、地点Ｐ９の電圧波形のＨレベルとＬレベルとが略反転した矩形波の電圧波形となる。最後に、図６（ｋ）に示すように、地点Ｐ１１の波形は、インバータ６５を通過することによって、地点Ｐ１０のＨレベルとＬレベルとが反転した矩形波となる。

同期整流制御回路１５では、地点Ｐ１１の電圧波形を駆動回路４３，４４の一方にそれぞれ供給し、地点Ｐ１１の電圧波形生成と同様の方法で生成した位相が１８０°ずれた波形をもう一方に供給することで、ＭＯＳＦＥＴ３９，４０の開閉の切り替えの制御を行う。

本実施形態の電源回路１では、以下の効果を得ることができる。
（１）本実施形態の電源回路１では、第１出力系統４の第１変圧器７の２次側の電圧の波形からＭＯＳＦＥＴ３９，４０の開閉の切り替えの制御する電圧波形を生成する波形生成回路である同期整流制御回路１５を備える構成とする。この構成によれば、第１変圧器７の２次側の電圧の波形が安定した後、ＭＯＳＦＥＴ３９，４０の開閉の切り替えを制御する電圧波形を生成するため、ＭＯＳＦＥＴ３９，４０の開閉の切り替えの制御を安定させることができる。したがって、ＭＯＳＦＥＴ３９，４０の制御が安定するため、交流電源２の起動時において、電源回路１の起動不良を防止することができる。

（２）本実施形態の電源回路１では、同期整流制御回路１５は、第１変圧器７の２次側の電圧の波形から電圧波形を生成する構成とする。したがって、第１変圧器７の２次側の電圧の波形を直接、同期整流制御回路１５に供給することにより、第１出力系統４の電圧波形を検出し、その検出した電圧波形を同期整流制御回路１５に供給するための別個の回路が不要となり、電源回路１を簡単な回路構成とすることができる。その結果、電源回路１のコストダウンを図ることができる。

（３）本実施形態の電源回路１では、第１出力系統４の出力電流は、第２出力系統５の出力電流よりも小さい構成とする。この構成によれば、第１出力系統４の損失は、出力電流が少ないため小さく、第２出力系統５の損失は、同期整流方式を用いることで小さくすることができる。

（４）本実施形態の電源回路１では、電源回路１の起動時において、同期整流回路１１の電圧波形が安定する期間Ｔ４（即ち、駆動回路４３，４４の駆動波形が安定する期間Ｔ３より長い期間）まで、第２変圧器１０への電力の供給を遮断するためにスイッチング素子３６，３７をオフする信号を供給する電力遮断回路３５を備える構成とする。この構成によれば、電力遮断回路３５が、期間Ｔ４の間、駆動回路３８にスイッチング素子３６，３７をオフする信号を供給する。同期整流制御回路１５では、電源回路１の起動時の不安定な状態においても、ＭＯＳＦＥＴ３９，４０を駆動する信号を生成して、ＭＯＳＦＥＴ３９，４０をオン／オフさせているが、第２変圧器１０に電力を供給するスイッチング素子３６，３７がオフしているため、第２変圧器１０の２次側には、電圧は掛かっておらず、ＭＯＳＦＥＴ３９，４０を駆動する信号が如何なる状態でも、第２出力系統５は、故障することはない。また、整流制御回路１５に信号を遮断するような回路を設ける必要はなく、簡単な構成でコストを抑えることができる。

（５）本実施形態の電源回路１では、第２出力系統５には、所定値以上の電流を検知する電流検知回路２６が設けられ、電流検知回路２６が所定値以上の電流を検知した際、電力遮断回路３５が第２変圧器１０への電力の供給を遮断する構成とする。この構成によれば、例えば、短絡により、電流検知回路２６へ供給される電流が、所定値以上となった場合、電力遮断回路３５が第２変圧器１０への電力の供給を遮断するため、同期整流回路１１に直流電流が流れなくなる。したがって、同期整流回路１１に接続された第２負荷ＲＬ２に大電流が供給されてしまうことによる故障を防ぐことができる。

（第２の実施形態）
本発明の電源回路に係る第２の実施形態について、図７を用いて説明する。図７は、本発明の電源回路に係る第２の実施形態を示した回路図である。なお、電源回路の第２の実施形態においては、第１の実施形態と同じ構成の部分には、同一符号を付し、その説明を省略する。以下、第１の実施形態と異なる部分について、説明する。

図７に示すように、交流電源２に接続される電流制限回路６６と、整流ブリッジ１６のマイナス側及び電力遮断回路３５に接続され、電流制限回路６６の制御を行う時定数回路である制御回路６７とを備える点において、電源回路１ａは第１の実施形態における電源回路１と異なっている。また、電源回路１ａは、交流電源２に接続されるとともに交流電源２の交流波形を検知する検知回路６８と、第１出力系統４のＨＯＴ側４ａに設けられたリレースイッチ６９と、検知回路６８に基づき、リレースイッチ６９を制御する時定数回路である制御回路７０とを備える。

電流制限回路６６は、電源回路１の起動時において、交流電源２から電源回路１ａに供給される電流を制限する。そして、電流制限回路６６は、交流電源２と直列に接続された抵抗７１と、抵抗７１と並列に接続されたリレースイッチ７２とを備える。制御回路６７は、リレースイッチ７２の開閉の切り替えの制御を行う。

次に、電源回路の第２の実施形態の動作について、図８（ａ）〜（ｋ）を用いて説明する。図８（ａ）、（ｂ）は交流電源２の電圧波形、及び電流波形をそれぞれ示し、図８（ｃ）〜（ｋ）は、図７の電源回路の電圧波形をそれぞれ示したグラフである。なお、電源回路の第２の実施形態においては、第１の実施形態と同じ動作の部分については、その説明を省略する。また、以下、電流制限回路６６の動作及びリレースイッチ６９の動作を主に説明する。

図８（ｈ）において、電源回路１ａの起動前において、電流制限回路６６のリレースイッチ７２は、オフ状態である。そして、交流電源２が電源回路１ａに電流を供給開始したとき、交流電源２の交流電流は、抵抗７１を通過する。また、交流電源２の交流電流は、図８（ａ）及び図８（ｂ）に示すように、電源回路１ａの起動時において、振幅が大きい電流（突入電流）を発生させてしまう。しかしながら、図８（ｂ）に示すように、交流電流は、抵抗７１を通過するため、整流ブリッジ１６に供給される電流は、小さくなる。そして、交流電源２の交流電流の振幅が安定した後に、制御回路６７により、リレースイッチ７２をオン状態とする。より詳細には、この制御回路６７は、制御用電源１４の電圧が安定する期間を設定する。図８（ｃ）に示すように、交流電源２の交流電流とコンデンサ１７，１８の充電との関係により、コンデンサ１７、１８の電圧が一定となったとき、交流電源２の交流電流の振幅は略安定する。したがって、制御回路６７は、図８（ｄ）に示すように、コンデンサ１７，１８の電圧が一定となる期間Ｔ６より、少し長い時刻ｔ４において、リレースイッチ７２をオン状態とする。この設定により、交流電源２の起動時に発生する突入電流を電源回路１ａの１次側整流回路３に供給されることを防ぐことができる。

電流制限回路６６のリレースイッチ７２がオン状態にした後、図８（ｈ）に示すように、リレースイッチ６９をオン状態とする。この設定により、第１出力系統４に接続された第１負荷ＲＬ１に突入電流が供給されるのを確実に防止することができる。制御回路７０は、検知回路６８によって、交流電源２の交流電流を検知した信号に基づいて、リレースイッチ７２がオン状態となった後に、リレースイッチ６９がオン状態となるように設定される。

電力遮断回路３５は、図８（ｉ）に示すように、駆動回路４３，４４の駆動波形が安定する期間Ｑ１を経過後、及び電流制限回路６６のリレースイッチ７２がオン状態になった後に、駆動回路３８にスイッチング制御用回路１２の電圧波形を供給するように設定される。即ち、駆動回路３８は、電力遮断回路３５により、スイッチング素子３６，３７をオフする信号を供給する期間Ｑ２が形成されている。この設定により、突入電流が供給されることを防ぐことができ、且つ、第２出力系統５に同期整流回路を構成し、整流損失を低減することができる。

また、電力遮断回路３５によって、第２変圧器１０への電力供給を遮断することが可能であるため、第２出力系統５に大容量を有するリレー等の別個の電流を遮断するための回路を設ける必要がなく、電源回路１ａを簡単な構成とすることができる。したがって、電源回路１ａの小型化を図るとともに、電源回路１ａのコストダウンを図ることができる。

本実施形態の電源回路１ａでは、電源回路１の第１の実施形態にて得られた効果に加え、以下の効果を得ることができる。
（６）本実施形態の電源回路１ａでは、電源回路１には、電源回路１ａの起動時において、交流電源２から電源回路１ａに供給される交流電流を制限する電流制限回路６６を備える構成とする。この構成によれば、電源回路１ａの起動時に発生する突入電流を防ぐことができる。

（第３の実施形態）
本発明の電源回路に係る第３の実施形態について、図９を用いて説明する。図９は、本発明の電源回路に係る第３の実施形態を示した回路図である。なお、電源回路の第３の実施形態において、電源回路の第１の実施形態と同じ構成の部分には、同じ符号を付し、その説明を省略する。以下、電源回路の第１の実施形態と異なる部分について説明する。

図９に示すように、電源回路１ｂには、スイッチング制御用回路１２の電圧波形を同期整流制御回路１５に供給する供給波形検出器であるフォトカプラ４５が設けられる。フォトカプラ４５は、発光ダイオード４５ａと、フォトトランジスタ４５ｂとから構成される。

発光ダイオード４５ａは、スイッチング制御用回路１２と電流遮断回路３５との間、及び１次側整流回路３の整流ブリッジ１６のマイナス側にそれぞれ接続される。また、フォトトランジスタ４５ｂは、エミッタ側に同期整流制御回路１５が接続されるとともに、２次側整流回路８のダイオード３２のカソード側とコンデンサ３４との間にコレクト側がそれぞれ接続される。

本実施形態の電源回路１ｂによれば、第１の実施形態の電源回路１ａの効果（１）〜（５）と同様の効果を得ることに加え、以下の効果を得ることができる。
（７）本実施形態の電源回路１ｂでは、フォトカプラ４５によって、スイッチング制御用回路１２の電圧波形を同期整流制御回路１５に供給することができるため、高精度の電圧波形を同期整流制御回路１５に供給することができる。したがって、交流電源２の起動時において、負荷電流の影響を抑制することができるため、電源回路１ｂの起動不良を防止することができる。

（第４の実施形態）
本発明の電源回路に係る第４の実施形態について、図１０を用いて説明する。図１０は、本発明の電源回路に係る第４の実施形態を示した回路図である。なお、電源回路の第４の実施形態において、電源回路の第１の実施形態と同じ構成の部分には、同じ符号を付し、その説明を省略する。以下、電源回路の第１の実施形態と異なる部分について説明する。

図１０に示すように、電源回路１ｃの第１変圧器７には、巻線７ａ〜７ｃに加え、変圧波形検出器となる巻線７ｇが設けられる。この巻線７ｇの巻き終わりの端部は、第１出力系統４のＣＯＭ側４ｂに接続される。そして、巻線７ｇの巻き始めの端部は、同期整流制御回路１５に接続される。この巻線７ｇの電圧波形は、同期整流制御回路１５に供給されるとともに、巻線７ｇの電圧波形に基づいて、同期整流制御回路１５は、駆動回路４３，４４を制御する電圧波形を生成する。したがって、同期整流回路１１のＭＯＳＦＥＴ３９，４０は、巻線７ｇの電圧波形に基づいて、開閉の切り替えが制御される。

本実施形態の電源回路１ｃによれば、第１の実施形態の電源回路１ａの効果（１）〜（５）と同様の効果を得ることに加え、以下の効果を得ることができる。
（８）本実施形態の電源回路１ｃでは、第１変圧器７には、波形生成回路である同期整流制御回路１５に電圧波形を供給する波形生成器である巻線７ｇが設けられる構成とする。この構成によれば、巻線７ｇから同期整流制御回路１５へ波形情報を供給し、また、整流波形生成部４２、駆動回路４３，４４の電源も供給できるため、電源電圧が駆動回路の動作電圧に比べ、十分に高い場合、適切な電源電圧で、整流波形生成部４２、駆動回路４３，４４を動作させることができるため、不要な損失をなくすことができる。また、第１出力系統４の負荷電流の影響を受けないため、より安定した電圧波形を整流波形生成部４２に供給することができる。

（第５の実施形態）
本発明の電源回路に係る第５の実施形態について、図１１を用いて説明する。図１１は、本発明の電源回路に係る第５の実施形態を示した回路図である。なお、電源回路の第５の実施形態において、電源回路の第１の実施形態と同じ構成の部分には、同じ符号を付し、その説明を省略する。以下、電源回路の第１の実施形態と異なる部分について説明する。

図１１に示すように、電源回路１ｄには、同期整流制御回路１５に電圧波形を供給する供給波形検出器のパルストランスとなる第３変圧器７３が設けられる。そして、同期整流制御回路１５は、第３変圧器７３の電圧波形に基づいて、ＭＯＳＦＥＴ３９，４０の開閉の切り替えを制御する電圧波形を生成する。第３変圧器７３は、１次側の巻線７４と、２次側の巻線７５と、巻線７４及び巻線７５の間に配置された鉄心７６とを備える。

巻線７４の巻き始めの端部は、スイッチング制御用回路１２と電流遮断回路３５との間に接続される。そして、巻線７４の巻き終わりの端部は、１次側整流回路３の整流ブリッジ１６のマイナス側と接続される。また、巻線７５の巻き始めの端部は、同期整流制御回路１５に接続される。そして、巻線７５の巻き終わりの端部は、第１出力系統４のＣＯＭ側４ｂに接続される。

本実施形態の電源回路１ｄによれば、第１の実施形態の電源回路１ａの効果（１）〜（５）と同様の効果を得ることに加え、以下の効果を得ることができる。
（９）本実施形態の電源回路１ｄでは、１次側整流回路３に接続された波形検出器である第３変圧器７３が設けられ、第３変圧器７３の直流電圧から電圧波形を生成する構成とする。この構成によれば、電源回路１ｄの起動時において、第１変圧器７の影響による整流波形生成部４２へ伝達する電圧の波形の乱れを抑制することができる。したがって、電源回路１ｄの起動時において、電源回路１ｄの起動不良を防止することができる。また、この構成により、第１出力系統４と第２出力系統５とを絶縁することも可能になる。

（その他の実施形態）
・本発明の実施態様は、上記実施形態にて例示した態様に限られるものではない。例えば、上記実施形態を以下のように変更して本発明を実施することができる。

・第１の実施形態の電源回路１では、電流検知回路２６は、同期整流回路１１における、第２出力系統５のＨＯＴ側５ａに接続されたが、これを例えば、次のように変更することもできる。即ち、図１２に示す電源回路１ｅのように、電流検知回路２６は、同期整流回路１１における、第２出力系統５のＣＯＭ側５ｂに接続されてもよい。また、図１３に示す電源回路１ｆのように、電流検知回路２６は、第２変圧器１０の巻線１０ａの巻き終わりの端部側に接続されてもよい。この場合、電流検知回路２６が、第２変圧器１０の１次側に配置されるため、フォトカプラ２６ａが不要となる。したがって、電源回路１の回路構成が簡単にすることができる。その結果、電源回路１のコストダウンを図ることができる。

・第１の実施形態の電源回路１では、同期整流回路１１は、第２変圧器１０の巻線１０ｂの巻き始めの端部及び巻き終わりの端部が、第２出力系統５のＣＯＭ側５ｂとして、構成されたが、これを例えば、次のように変更することもできる。即ち、図１４に示す電源回路１ｇのように、第２変圧器１０の巻線１０ｂの巻き始めの端部及び巻き終わりの端部が、第２出力系統５のＨＯＴ側５ａとして、構成されてもよい。この場合、ＭＯＳＦＥＴ３９，４０は、同様に、巻線１０ｂの巻き始めの端部及び巻き終わりの端部に接続される。

・第２の実施形態の電源回路１ａは、第１出力系統４にリレースイッチ６９を設けたが、これを例えば、次のように変更することもできる。即ち、第１出力系統４の出力する電流が低い場合、第１出力系統４にリレースイッチ６９を設けなくともよい。それに伴い、検知回路６８及び制御回路７０も設けなくともよい。

・第２の実施形態の電源回路１ａは、第１出力系統４のＨＯＴ側４ａにリレースイッチ６９のみが設けられたが、例えば、次のように変更することもできる。即ち、交流電源２の起動時において、第１出力系統４のＨＯＴ側４ａに電流制限を加える場合、抵抗をリレースイッチ６９と並列に接続してもよい。

・第２の実施形態の電源回路１ａは、リレースイッチ６９のオン状態となる時刻が、電流遮断回路３５の期間Ｔ４と、略同等程度であったが、例えば、次のように変更することもできる。即ち、リレースイッチ６９のオン状態となる時刻は、電流遮断回路３５の期間Ｔ４に対して前後してもよい。

・第１〜第５の実施形態の電源回路１〜１ｄは、第１出力系統４及び第２出力系統５の２つの出力系統から構成されたが、これを例えば、次のように変更することもできる。即ち、電源回路は、３以上の出力系統を備えてもよい。

電源回路１〜１ｄは、複数の出力系統を有する電源回路に適用されることが望ましい。特に、電源回路１〜１ｄは、パワーアンプ、及びパワーアンプ等の大電流を要する機器を含んだ放送設備に用いられることが好ましい。より具体的には、パワーアンプにおいて、第２出力系統５には、信号増幅器を接続し、第１出力系統４には、パワーアンプの制御を行う内部電子部品を接続する。これにより、一つの交流電源２において、パワーアンプの信号増幅器とそれ以外の機能の駆動を同時に行うことができる。

また、放送設備において、第２出力系統５には、パワーアンプ等の大電流を要する機器を接続し、第１出力系統４には、放送設備のパワーアンプ以外の機器（例えば、放送設備の制御機器等）を接続する。これにより、一つの交流電源２において、放送設備内の、パワーアンプとパワーアンプ以外の機器の駆動を同時に行うことができる。

Claims (12)

1. 直流電圧を第１変圧交流電圧に変圧する第１変圧器、及び前記第１変圧交流電圧から第１直流電圧を生成する第１整流回路を有する第１出力系統と、
   前記直流電圧を第２変圧交流電圧に変圧する第２変圧器、及び回路の開閉切り替えを行うスイッチング素子を有するとともに、該スイッチング素子により前記第２変圧交流電圧から第２直流電圧を生成する第２整流回路を有する第２出力系統と、
   前記第１出力系統の電圧の波形に基づいて制御用波形を生成する波形生成回路、及び該制御用波形に基づいて前記スイッチング素子を制御するスイッチング素子制御回路を有する同期整流制御回路とを備え、
   前記同期整流制御回路は、前記第１出力系統に同期させて前記第２出力系統の前記スイッチング素子を制御すること
   を特徴とする電源回路。
2. 請求項１に記載の電源回路において、
   前記波形生成回路は、前記第１直流電圧の波形に基づいて、前記制御用波形を生成すること
   を特徴とする電源回路。
3. 請求項２に記載の電源回路は更に、
   前記第１変圧交流電圧の波形を検出する変圧波形検出器を備え、
   前記変圧波形検出器によって検出された前記第１変圧交流電圧の前記波形に基づいて、前記波形生成回路が前記制御用波形を生成すること
   を特徴とする電源回路。
4. 請求項１に記載の電源回路は更に、
   前記第１変圧器に供給される前記交流電圧の波形を検出する供給波形検出器を備え、
   前記波形生成回路は、前記供給波形検出器によって検出された前記波形に基づいて、前記制御用波形を生成すること
   を特徴とする電源回路。
5. 請求項４に記載の電源回路において、
   前記供給波形検出器がパルストランスであること
   を特徴とする電源回路。
6. 請求項４に記載の電源回路において、
   前記供給波形検出器がフォトトランジスタであること
   を特徴とする電源回路。
7. 請求項１乃至請求項６のいずれか一項に記載の電源回路において、
   第１直流電圧は、第２直流電圧より小さいこと
   を特徴とする電源回路。
8. 請求項１乃至請求項７のいずれか一項に記載の電源回路は更に、
   作動状態において、前記第２変圧器への電力の供給を遮断する電力遮断回路を備え、
   該電源回路の起動時に前記電力遮断回路を作動状態にすることにより、第２変圧器への電力の供給を該電源回路の起動時に遮断すること
   を特徴とする電源回路。
9. 請求項８に記載の電源回路は更に、
   前記第２出力系統に上限値を超える電流が流れたことを検知する電流検知回路を備え、
   前記電流検知回路が前記第２出力系統に上限値を超える電流が流れたことを検知したときに、前記電力遮断回路を作動状態にすることにより、前記第２変圧器への電力の供給を遮断すること
   を特徴とする電源回路。
10. 請求項１乃至請求項９のいずれか一項に記載の電源回路は更に、
    前記電源回路の起動時において、前記直流電圧の入力源である交流電圧の大きさを制限する電圧制限回路を備えること
    を特徴とする電源回路。
11. 請求項１乃至請求項１０のいずれか一項に記載の電源回路と、増幅器と、当該増幅器以外の電子部品とを備え、
    前記第２出力系統から前記増幅器へ電源供給を行い、前記第１出力系統から前記電子部品へ電源供給を行うことを特徴とするパワーアンプ。
12. 請求項１乃至請求項１０のいずれか一項に記載の電源回路と、パワーアンプと、当該パワーアンプ以外の電子部品とを備え、
    前記第２出力系統から前記第２出力系統から前記パワーアンプへ電源供給を行い、前記第１出力系統から前記電子部品へ電源供給を行うことを特徴とする非常用放送設備。

Images