JPWO2010082339A1 - 光伝送システム、送信装置および受信装置 - Google Patents

Abstract

送信部１０１は、強度情報および位相情報を生成する４ビット／５ビット変換部２を備え、４ビット／５ビット変換部２は、符号系列がビット変換された入力信号の所定のビットと遅延後の強度情報に基づいて強度情報を生成する排他的論理和演算部３と、強度情報を遅延させる１タイムスロット遅延部４と、強度情報と遅延後の強度情報に基づいて遅延検波後に信号点が配置される同心円の半径を計算する遅延検波後半径計算部５と、予め設定した入力信号のビットを位相情報の一部として出力する場合に、ダミービット付与数を決定し、所定のビット以外のビットとダミービット付与数に基づいて残りの位相情報を生成するダミービット生成部６を備え、受信部３０１は、ダミービットを切り捨て、入力信号を構成するビット列を出力するダミービット切捨部５３と、ビット列を所定の数だけ蓄積後、符号系列の信号として出力する記憶部５４を備える。

Description

本発明は、雑音耐性を向上させる光伝送システムに関する。

近年、光ファイバ通信の需要が増えており、大容量通信を行うため、占有帯域を広げることなく、１波長当たりのビットレートを高速化する技術が求められている。このような技術として、１シンボル当たりのビット数を増やす多値変復調方式が注目されている。このうち、受信装置で信号光と遅延させた信号光とを干渉させることで元符号を復元する遅延検波方式は、受信装置が局部発振光源を備える同期検波方式と比較して、受信装置の構成、制御が簡素となる利点がある。

光多値変調方式に遅延検波方式を組み合わせる場合、変調方式は差動振幅位相変調（ＡＰＳＫ：Amplitude Phase-Shift Keying）が望ましい。ＡＰＳＫは、強度変調と位相変調を直列接続して得られる同心円状の信号点配置を持つ変調方式である。光ファイバ通信における遅延検波では、通常、ＭＺ（Mach-Zehnder）型遅延干渉計とツイン光子検出器（Twin-PD：Twin-Photodetector）が用いられる。ＡＰＳＫでは、遅延検波後の強度と位相の組み合わせにより符号識別が行えるように、差動強度変調と差動位相変調を組み合わせて複素信号を生成する。具体的には、下記特許文献１において、１６値（４ビット）ＡＰＳＫにおいて、位相方向に前タイムスロットからの位相差として３ビットの情報を割り当てて通常の差動８相位相変調を行い、強度方向に１ビットを割り当てて差動強度変調を行う技術が開示されている。

国際公開０７／１３２５０３号パンフレット

しかしながら、上記従来の技術では、遅延検波後の信号点間の距離が同心円毎に異なり、半径の小さい円上の信号点ほど信号点間の距離が近くなる。そのため、各信号点で雑音耐性が平準化されている場合と比べて雑音耐性が悪くなる、という問題があった。

本発明は、上記に鑑みてなされたものであって、遅延検波後の信号点の雑音耐性を平準化し、全体として雑音耐性の向上が可能な光伝送システムを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、伝送路を介し、送信装置および受信装置が差動振幅位相変調方式を採用した光信号通信を行う光伝送システムであって、前記送信装置は、所定の符号系列がビット変換された入力信号に基づいて、振幅の大きさを示す強度情報および位相の大きさを示す位相情報を生成するビット数変換手段と、前記強度情報および前記位相情報を光信号に変換して前記受信装置へ送信する送信手段と、を備え、前記ビット数変換手段は、前記入力信号の所定のビットと、所定時間だけ遅延された過去の強度情報とに基づいて、現時点における強度情報を生成し、当該強度情報を出力する強度情報生成手段と、前記強度情報生成手段から出力された強度情報を前記所定時間分だけ遅延させる遅延手段と、前記強度情報生成手段から出力された強度情報および前記遅延後の強度情報に基づいて、遅延検波後に信号点が配置される同心円の半径を計算する遅延検波後半径計算手段と、前記ビット変換された信号における前記所定のビットを除く予め設定されたビットを前記位相情報の一部として出力する場合に、前記半径の計算結果に基づいてダミービットを付与する数を決定し、前記所定のビット以外のビットおよび前記ダミービットの付与数に基づいて、ダミービットを含む残りの位相情報を生成して出力するダミービット生成手段と、を備え、前記受信装置は、位相情報にダミービットが含まれている場合にダミービットを切り捨て、前記入力信号を構成するビット列を出力するダミービット切捨手段と、前記ダミービット切捨手段から出力されたビット列を蓄積し、所定のビット数を蓄積した後、符号系列の信号として出力する記憶手段と、を備えることを特徴とする。

本発明にかかる光伝送システムは、雑音耐性を向上させることができる、という効果を奏する。

図１は、強度についての状態遷移と割り当て位相数を示す図である。 図２は、強度ビット入力に基づく状態遷移を示す図である。 図３は、遅延検波前の信号点配置を示す図である。 図４は、遅延検波後の信号点配置を示す図である。 図５は、強度についての状態遷移と割り当て位相数を示す図である。 図６は、遅延検波前の信号点配置を示す図である。 図７は、遅延検波後の信号点配置を示す図である。 図８は、光伝送システムの構成例を示す図である。 図９は、信号点生成部１０２の構成例を示す図である。 図１０は、遅延検波後の信号点配置を示す図である。 図１１は、ダミービットの挿入方法を示す図である。 図１２は、ダミービットの論理の割り当て方法を示す図である。 図１３は、１ビット／強度変換部７の対応を示す図である。 図１４は、４ビット／位相変換部８の対応を示す図である。 図１５は、光信号生成部１０３の構成例を示す図である。 図１６は、フロントエンド３０２の構成例を示す図である。 図１７は、後処理部３０３の構成例を示す図である。 図１８は、記憶部５４の記憶領域を示す図である。 図１９は、記憶部５４の記憶領域を示す図である。 図２０は、光伝送システムの構成例を示す図である。 図２１は、後処理部３０３ａの構成例を示す図である。

符号の説明

１ ４ビット変換部
２ ４ビット／５ビット変換部
３ 排他的論理和演算部
４ １タイムスロット遅延部
５ 遅延検波後半径計算部
６ ダミービット生成部
７ １ビット／強度変換部
８ ４ビット／位相変換部
９ 加算部
１０ １タイムスロット遅延部
１１ 直交座標変換部
２１ アップサンプラ
２２，２４ ＤＡ変換器
２３，２５ ドライバ
２６ 光源
２７ 変調器
３１ 光分岐部
３２，４２ ＭＺ型遅延干渉計
３３，４３ 光分岐部
３４，４４ 遅延線
３５，４５ 移相器
３６，４６ 光分岐部
３７，４７ Twin-PD部
３８，４８ ＡＤ変換器
５０ 極座標変換部
５１ 強度復元部
５２ 位相復元部
５３ ダミービット切捨部
５４ 記憶部
６０ Viterbi復号部
６１ 遅延部
６２ 正規化位相復元部
１０１ 送信部
１０２ 信号点生成部
１０３ 光信号生成部
２０１ 伝送部
３０１，３０１ａ 受信部
３０２ フロントエンド
３０３，３０３ａ 後処理部

以下に、本発明にかかる光伝送システムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
最初に、従来の技術における１６値（４ビット）ＡＰＳＫについて説明する。図１は、従来の技術における強度の状態遷移と割り当て位相数を示す図である。位相方向には前タイムスロットからの位相差として３ビット分の情報を割り当て、通常の差動８相位相変調を行う。また、強度方向には１ビットを割り当て、図１に示す状態遷移図に従って強度が定められる差動強度変調を行う。

図２は、強度ビット入力に基づく状態遷移を示す図である。強度はＲ_SとＲ_L（０＜Ｒ_S＜Ｒ_L）の２値をとる。状態Ｓ_Sと状態Ｓ_Lは、出力中の強度に対応する。状態Ｓ_Sにおいて、強度ビット入力「０」があった場合の出力強度はＲ_Sであり、状態遷移先はＳ_Sである。同様に、状態Ｓ_Sにおいて、強度ビット入力「１」のとき、出力強度はＲ_L、状態遷移先はＳ_Lである。状態Ｓ_Lにおいて、強度ビット入力「０」のとき、出力強度はＲ_L、状態遷移先はＳ_Lである。状態Ｓ_Lにおいて、強度ビット入力「１」のとき、出力強度はＲ_S、状態遷移先はＳ_Sである。強度ビット入力「０」の場合は２タイムスロット間で出力強度は変わらず、強度ビット入力「１」の場合は２タイムスロット間で出力強度が変わることを示す。

このようなアルゴリズムによって遅延検波したときの信号点の配置について説明する。図３は、遅延検波前の信号点配置を示す図である。また、図４は、遅延検波後の同相（Ｉ）成分と直交（Ｑ）成分を平面に配置した信号点配置を示す図である。強度ビット「０」に対応する信号点を「◆」で示し、強度ビット「１」に対応する信号点を「□」で示す。遅延検波後は、２タイムスロット間の強度の組合せに応じて、強度レベルは３値をとる。（Ｒ_S，Ｒ_S）の場合には半径が最小（半径Ｒ_SS∝Ｒ_SS ²）の円上の点をとり、（Ｒ_S，Ｒ_L）および（Ｒ_L，Ｒ_S）の場合には半径が中央値（半径Ｒ_SL∝Ｒ_SL ²）の円上の点をとり、（Ｒ_L，Ｒ_L）の場合には半径が最大（半径Ｒ_LL∝Ｒ_LL ²）の円上の点をとる（０＜Ｒ_SS＜Ｒ_SL＜Ｒ_LL）。差動強度変調を行うことにより、「◆」は半径Ｒ_SSの円上の点または半径Ｒ_LLの円上の点をとり、「□」は半径Ｒ_SL上の点をとることになるため、符号識別が可能である。

送信装置は、遅延検波により、光信号の複素電界ｒ（ｔ）と１タイムスロットＴ遅延させた光信号の電界の複素共役ｒ^*（ｔ−Ｔ）との積に比例する電気信号を出力する。すなわち、遅延検波後の強度は｜ｒ（ｔ）｜と｜ｒ（ｔ−Ｔ）｜の積から得ることができ、また、位相は「ａｒｇ｛ｒ（ｔ）｝−ａｒｇ｛ｒ（ｔ−Ｔ）｝」から得ることができる。

つぎに、本実施の形態の光伝送システムにおいて実現するアルゴリズムについて説明する。図５は本実施の形態における強度の状態遷移と割り当て位相数を示す図である。１６値変調（うち強度２値）の場合を示す図である。遅延検波後の信号点は３つの同心円（半径Ｒ_SS，Ｒ_SL，Ｒ_LL（０＜Ｒ_SS＜Ｒ_SL＜Ｒ_LL））に配置され、どの円上に配置されるかは、図５に示す状態遷移図により決まる。

従来の技術では、遅延検波後のすべての同心円において位相方向に８値（＝３ビット）をとるように位相ビットを割り当てていたが、本実施の形態では、遅延検波後の信号点が半径Ｒ_SSの円上の点をとる場合には位相方向に４値（＝２ビット）を割り当て、遅延検波後の信号点が半径Ｒ_SLの円上の点をとる場合には従来どおりの８値（＝３ビット）を割り当て、遅延検波後の信号点が、半径Ｒ_LLの円上の点をとる場合には位相方向に１６値（＝４ビット）を割り当てる。図６は、遅延検波前の信号点配置を示す図である。また、図７は、遅延検波後の同相（Ｉ）成分と直交（Ｑ）成分を平面に配置した信号点配置を示す図である。図７の遅延検波後の半径Ｒ_SSの円上の点をとる信号点は、図４の遅延検波後の半径Ｒ_SSの円上の点と比較して信号点間の距離が広くなるため雑音耐性が向上する。

ここで、遅延検波後のすべての信号点が均等な確率で生じると、半径Ｒ_LLの円上の信号点の出現確率が大きくなり、信号点間の距離が広がっても平均電力が高くなる可能性がある。本実施の形態では、遅延検波後の信号点がいずれの半径の円上の点をとるかは強度ビットのみに依存し、遅延検波後の信号点が半径Ｒ_SS，Ｒ_SL，Ｒ_LLの円上に出現する確率はそれぞれ、１／４，１／２（１／４＋１／４），１／４である。そのため、平均電力は従来と比較して変化せず、平均電力上昇に起因する雑音耐力の低下は生じない。

なお、図７に示すように半径Ｒ_SLの円上の信号点に位相オフセットをπ／８与えて、半径Ｒ_SSの円上の信号点と半径Ｒ_SLの円上の信号点との距離を大きくし、雑音耐性を向上させることが可能である。ただし、位相オフセット量はπ／８に限定するものではない。

このように、位相変調のアルゴリズムに修正を加えるだけで雑音耐性を向上させることが可能であるため、送受信装置の構成を過度に複雑にする必要がない。以下、具体的に上記アルゴリズムを実現する光伝送システムについて説明する。なお、１６値変調の場合について説明するが、これに限定するものではない。

図８は、光伝送システムの構成例を示す図である。光伝送システムは、送信部１０１と、伝送部２０１と、受信部３０１を備える。送信部１０１は、信号点生成部１０２と、光信号生成部１０３を備える。送信部１０１では、符号系列が入力されると、信号点生成部１０２が符号系列に従って電気領域での信号点を生成し、光信号生成部１０３へ出力する。光信号生成部１０３は、入力された信号点情報に従って光を変調し、光信号を生成して伝送部２０１へ入力する。伝送部２０１は、光信号生成部１０３から入力された光信号を伝送し、受信部３０１へ出力する。伝送部２０１は、たとえば、伝送媒体としてシングルモード光ファイバを用いる。受信部３０１は、フロントエンド３０２と、後処理部３０３を備える。受信部３０１では、光信号が入力されると、フロントエンド部３０２が、光信号に従って遅延検波を行ってから電気信号に変換し、さらにデジタル値に変換して後処理部３０３へ出力する。後処理部３０３は、入力された電気信号に従って符号系列を復元し、外部へ出力する。

つづいて、光伝送システムにおける変調および復調処理について説明する。光伝送システムでは、符号系列の信号が入力されると、まず、受信部１０１の信号点生成部１０２が、入力された符号系列に基づいて信号点の生成を行う。図９は、信号点生成部１０２の構成例を示す図である。信号点生成部１０２は、４ビット変換部１と、４ビット／５ビット変換部２と、１ビット／強度変換部７と、４ビット／位相変換部８と、加算部９と、１タイムスロット遅延部１０と、直交座標変換部１１と、を備える。４ビット／５ビット変換部２は、排他的論理和演算部３と、１タイムスロット遅延部４と、遅延検波後半径計算部５と、ダミービット生成部６と、を備える。

４ビット変換部１は、入力された符号系列を、１６値変調のために４つのトリビュータリｅ_i，ｆ_i，ｇ_i，ｈ_i（４ビット系列）に変換する。４ビット／５ビット変換部２は、４ビット変換部１から入力された４ビット系列ｅ_i，ｆ_i，ｇ_i，ｈ_iを、強度１ビットＡ_iと位相４ビットＰ_1i〜Ｐ_4iに変換して出力する。排他的論理和演算部３は、トリビュータリの１つであるｅ_iと強度１ビットＡ_iを１タイムスロット分遅延させたＡ_i-1に基づいて強度１ビットＡ_iを出力する。１タイムスロット遅延部４は、排他的論理和演算部３から出力されたＡ_iを１タイムスロット分遅延させる。遅延検波後半径計算部５は、Ａ_iおよびＡ_i-1を入力し、Ｒ_iの情報を３値で出力する。ダミービット生成部６は、遅延検波後半径計算部５からのＲ_iおよびトリビュータリｆ_i，ｇ_i，ｈ_iに基づいて、ダミービットを挿入する。

１ビット／強度変換部７は、強度１ビットＡ_iを強度ａ（ｔ）に変換する。４ビット／位相変換部８は、Ｐ_1i〜Ｐ_4iを位相φ（ｔ）に変換する。加算部９は、４ビット／位相変換部８から出力されたφ（ｔ）とφ（ｔ）を１タイムスロット分遅延させたφ（ｔ−Ｔ）との和を算出して位相方向に差動符号化する。１タイムスロット遅延部１０は、φ（ｔ）を１タイムスロット分遅延させる。直交座標変換部１１は、１ビット／強度変換部７からの強度ａ（ｔ）および加算部９からの位相和Σφ（ｔ）について直交座標変換を行い、Ｉ成分Ｉ_T（ｔ）およびＱ成分Ｑ_T（ｔ）を出力する。なお、遅延時間は１シンボル継続時間でなく、複数シンボル、たとえばＮ（Ｎ≧２）シンボル継続時間分遅延させてもよい。

つづいて、信号点生成部１０２の信号点の生成処理について説明する。４ビット変換部１において、たとえば、ＬＡＮ／ＰＨＹ（Local Area Network／PHYsical sublayer）４チャネル分に相当する４１．２５Ｇｂ／ｓの速度で入力された符号系列を、１６値変調のために４つのトリビュータリｅ_i，ｆ_i，ｇ_i，ｈ_i（４ビット系列）に変換する。４ビット／５ビット変換部２は、４ビット変換部１から入力された４ビット系列ｅ_i，ｆ_i，ｇ_i，ｈ_iを、図５の状態遷移図に従って、強度１ビットＡ_iと位相４ビットＰ_1i〜Ｐ_4iとに変換して出力する。たとえば、遅延検波後の信号点配置が図７に示す信号点を生成する際、強度方向に１ビットを割り当て、遅延検波後の信号点が半径Ｒ_SSの円上に配置される場合には位相方向に２ビットを割り当て、遅延検波後の信号点が半径Ｒ_SLの円上に配置される場合には位相方向に３ビットを割り当て、遅延検波後の信号点が半径Ｒ_LLの円上に配置される場合には位相方向に４ビットを割り当てる。すなわち、位相方向に最大４ビットを割り当てる。

強度１ビットＡ_iは、排他的論理和演算部３が、４ビット／５ビット変換部２に入力されたトリビュータリの１つであるｅ_iと、１タイムスロット遅延部４によって１タイムスロット分遅延されたＡ_i-1との排他的論理和をとることにより算出する（下記（１）式参照）。

ｅ_i＝０の場合にはＡ_i＝Ａ_i-1となり、ｅ_i＝１の場合にはＡ_i≠Ａ_i-1となる。なお、排他的論理和の演算を行う際、Ａ_iの初期値を決めておく必要がある。ここでは、一例として、Ａ_iの初期値を「０」とする。

つぎに、４ビット／５ビット変換部２では、前記位相方向のビット割り当てを実現するために、位相方向に２ビットを割り当てる場合と、位相方向に３ビットを割り当てる場合においても、図１０に示すように、４ビット表現しておくことが簡易である。図１０は、遅延検波後の信号点配置を示す図である。図１０において、下線を付していないビットは位相方向に割り当てられる情報ビットを示す。遅延検波後の信号点が半径Ｒ_SSの円上に配置される場合には２ビットが割り当てられている。同様に、遅延検波後の信号点が半径Ｒ_SLの円上に配置される場合には３ビットが割り当てられており、遅延検波後の信号点が半径Ｒ_LLの円上に配置される場合には４ビットが割り当てられている。

一方、下線を付したビットは位相方向に割り当てられるダミービットを示す。遅延検波後の信号点が半径Ｒ_SSの円上に配置される場合に、ダミービットを２ビット割り当てる。同様に、遅延検波後の信号点が半径Ｒ_SLの円上に配置される場合に、ダミービットを１ビット割り当てる。なお、遅延検波後の信号点が半径Ｒ_LLの円上に配置される場合は、ダミービットを割り当てない。図１０においては、位相と４ビット表現は遅延検波後の信号点配置の半径Ｒ_SS，Ｒ_SL，Ｒ_LLに依存せず、一対一に対応するように定めている。これにより、後述する４ビット／位相変換部８における処理が簡易となる。

ｅ_i，ｆ_i，ｇ_i，ｈ_iに基づく位相ビットＰ_1i〜Ｐ_4iの割り当てには、図１１に示す対応関係を用いる。図１１は、ダミービットの挿入方法を示す図である。Ｐ_1i，Ｐ_2iについては、それぞれｆ_i，ｇ_iをそのまま割り当て、Ｐ_3i，Ｐ_4iにはｈ_j，ｈ_j+1またはダミービットを割り当てる。ここで、ｈ_j，ｈ_j-1の添え字をｉではなくｊとしているのは、ダミービット挿入によりタイミングがずれている場合が多いためである。ｊは出力待機している先頭のビット番号を示す。ｄｕｍｍｙ１〜ｄｕｍｍｙ３はダミービットを示す。挿入すべきダミービットの数は、遅延検波後の信号点が配置される円の半径Ｒ_i（Ｒ_SS，Ｒ_SL，Ｒ_LL）により決まる。ここで、半径Ｒ_iは、Ａ_i，Ａ_i-1の組合せにより決まる。遅延検波後半径計算部５は、Ａ_i，Ａ_i-1を入力とし、Ｒ_iについての情報を３値で出力する。

図１２は、ダミービットの論理の割り当て方法を示す図である。ダミービット生成部６は、ダミービット生成の際、この対応関係に従い、ｆ_i，ｇ_iおよびｈ_jに基づいてダミービットの論理の割り当てを行う。ダミービット生成部６は、ｆ_i，ｇ_i，ｈ_iおよびＲ_iの３値情報を入力とし、図１１および図１２に示す対応関係に基づいてＰ_3i，Ｐ_4iを出力する。

４ビット／５ビット変換部２は、上記処理により、４ビット系列ｅ_i，ｆ_i，ｇ_i，ｈ_iを、強度１ビットＡ_iと位相４ビットＰ_1i〜Ｐ_4iとに変換して出力する。

なお、ダミービットとはいえ、ダミービット生成部６から出力されるＰ_3i，Ｐ_4iには信号情報が含まれることに注意を要する。ダミービット数は、１タイムスロットにつき０〜２ビットである。Ｒ_iの並びによっては、ダミービット数２の場合が続き、ｈ_iを出力待機させ続けなければならない。また、ダミービット数０の場合が続き、ｈ_iを２ビットずつ出力させ続けなければならない。ｅ_iがランダムの場合、シンボル系列長を十分長くとれば、挿入されるダミービット数の１タイムスロット平均は１ビットになり、平均すればｈ_iは１ビットずつ出力されることになる。ここで、シンボル系列はフレーム単位で取り扱うため、このフレーム単位で、位相割り当てビット数の増減をキャンセルすることが望ましい。また、ダミービット数の１タイムスロット平均が１となることが望ましい。

その後、１ビット／強度変換部７は、Ａ_iを強度ａ（ｔ）に変換する。図１３は、１ビット／強度変換部７の対応を示す図である。Ａ_i＝「０」のときａ（ｔ）＝Ｒ_Sとし、Ａ_i＝「１」のときａ（ｔ）＝Ｒ_Lとする。この対応に基づいて変換することにより、差動強度変調を実現できる。一方、４ビット／位相変換部８は、Ｐ_1i〜Ｐ_4iを位相φ（ｔ）に変換する。図１４は、４ビット／位相変換部８の対応を示す図である。たとえば、Ｐ_1i〜Ｐ_4iが全て「０」の場合、φ（ｔ）は「０」となる。この対応に基づいて変換することにより、位相方向において１６値変調を実現できる。

加算部９は、４ビット／位相変換部８から出力されるφ（ｔ）と、１タイムスロット遅延部１０において１タイムスロット分遅延されたφ（ｔ−Ｔ）との和をとることで、位相方向に差動符号化する。加算を行う際、初期値を決めておく必要がある。ここでは、一例として、初期値を「０」とする。直交座標変換部１１は、１ビット／強度変換部７から出力された強度ａ（ｔ）と、加算部９から出力された位相和Σφ（ｔ）について直交座標変換を行い、Ｉ成分Ｉ_T（ｔ）およびＱ成分Ｑ_T（ｔ）に変換し、光信号生成部１０３へ出力する。

つぎに、信号点生成部１０２から出力されたＩ成分Ｉ_T（ｔ）およびＱ成分Ｑ_T（ｔ）は、光信号生成部１０３が光信号に変換して伝送部２０１へ出力する。図１５は、光信号生成部１０３の構成例を示す図である。光信号生成部１０３は、アップサンプラ２１と、ＤＡ（Digital Analogue）変換器２２と、ドライバ２３と、ＤＡ変換器２４と、ドライバ２５と、光源２６と、変調器２７と、を備える。アップサンプラ２１は、入力したＩ成分Ｉ_T（ｔ）およびＱ成分Ｑ_T（ｔ）について２倍アップサンプリングを行う。ＤＡ変換器２２は、デジタル値であるＩ成分をアナログ値に変換する。ドライバ２３は、アナログ信号を増幅して変調器２７へ出力する。ＤＡ変換器２４は、デジタル値であるＱ成分をアナログ値に変換する。ドライバ２５は、アナログ信号を増幅して変調器２７へ出力する。光源２６は、無変調（ＣＷ：Continuous Wave）光を出力する。変調器２７は、光信号を生成し伝送部２０１へ出力する。

ＤＡ変換器２２，２４におけるＤＡ変換は、一例として、６ビット分解能で行う。変調器２７はＤＰＭＺ（Dual Parallel MZ）変調器を用い、光源２６には、ＤＦＢ（Distributed Feed Back）アレイ型波長可変光源を、たとえば、１５５０ｎｍで発振するよう制御する。ただし、分解能、変調器、光源の種類や出力波長を限定するものではない。

つづいて、光信号生成部１０３の光信号の生成処理について説明する。光信号生成部１０３にＩ成分Ｉ_T（ｔ）およびＱ成分Ｑ_T（ｔ）が入力されると、アップサンプラ２１は、Ｉ成分Ｉ_T（ｔ）を２倍アップサンプリングしてＤＡ変換器２２へ出力する。また、Ｑ成分Ｑ_T（ｔ）を２倍アップサンプリングしてＤＡ変換器２４へ出力する。ＤＡ変換器２２は、デジタル値であるＩ成分をアナログ値に変換してドライバ２３へ出力する。ドライバ２３は、入力されたアナログ信号を変調器駆動に十分な振幅まで増幅し、変調器２７へ出力する。ＤＡ変換器２４は、デジタル値であるＱ成分をアナログ値に変換してドライバ２５へ出力する。ドライバ２５は、入力されたアナログ信号を変調器駆動に十分な振幅まで増幅し、変調器２７へ出力する。変調器２７は、光源２６からの無変調光を、ドライバ２３およびドライバ２５から入力された電気信号に基づいて変調し、光信号を生成して伝送部２０１へ出力する。

伝送部２０１については、シングルモードファイバを用いるとしたが、分散シフトファイバ、または非零分散シフトファイバを用いてもよい。また、伝送部２０１は、伝送距離が数１００ｋｍ以上に及ぶ長距離伝送を行う場合、波長分散を補償する分散補償ファイバ、伝送損失を補償するエルビウム添加ファイバ増幅器（ＥＤＦＡ：Erbium Doped Fiber Amplifier）、分布ラマン増幅器（ＤＲＡ：Distributed Raman Amplifier）、雑音成分を除去したり任意の波長を取り出したりするための光学的帯域通過フィルタ（たとえば、帯域０．３ｎｍのもの）等を含むものとする。

つぎに、受信部３０１のフロントエンド３０２が、伝送部２０１を経由して、光信号生成部１０３からの光信号を受信する。図１６は、フロントエンド３０２の構成例を示す図である。フロントエンド３０２は、光分岐部３１と、ＭＺ（Mach-Zehnder）型遅延干渉計３２と、Twin-PD部３７と、ＡＤ（Analogue Digital）変換器３８と、ＭＺ型遅延干渉計４２と、Twin-PD部４７と、ＡＤ変換器４８と、を備える。ＭＺ型遅延干渉計３２は、光分岐部３３と、遅延線３４と、移相器３５と、光分岐部３６を備える。ＭＺ型遅延干渉計４２は、光分岐部４３と、遅延線４４と、移相器４５と、光分岐部４６を備える。

光分岐部３１は、伝送部２０１から入力された光信号（複素電界ｒ（ｔ））を二分岐して出力する。ＭＺ型遅延干渉計３２は、入力された複素電界の和成分と差成分を出力する。光分岐部３３は、入力された複素電界を二分岐する。遅延線３４は、１タイムスロット分、光信号を遅延させる。移相器３５は、位相をシフトさせるが、Ｉ成分における移相器３５では、位相シフト量を０とする。光分岐部３６は、入力された２つの光信号の和成分と差成分を出力する。Twin-PD部３７は、複素電界と１タイムスロット遅延させた光信号の複素電界の複素共役との複素積の実数成分に比例した大きさの電気信号を出力する。ＡＤ変換器３８は、電気信号のアナログ値をデジタル値Ｉ_R（ｔ）に変換する。

ＭＺ型遅延干渉計４２は、入力された複素電界の和成分と差成分を出力する。光分岐部４３は、入力された複素電界を二分岐する。遅延線４４は、１タイムスロット分、光信号を遅延させる。移相器４５は、Ｑ成分において位相を−π／２シフトする。光分岐部４６は、入力された２つの光信号の和成分と差成分を出力する。Twin-PD部４７は、複素電界と１タイムスロット遅延させた光信号の複素電界の複素共役との複素積の虚数成分に比例した大きさの電気信号を出力する。ＡＤ変換器４８は、電気信号のアナログ値をデジタル値Ｑ_R（ｔ）に変換する。ＡＤ変換器３８，４８におけるＡＤ変換の分解能は、一例として、６ビットとする。

つづいて、フロントエンド３０２の信号処理について説明する。受信部３０１が光信号を受信すると、フロントエンド３０２の光分岐部３１が、光信号（複素電界ｒ（ｔ））を二分岐して、ＭＺ型遅延干渉計３２（Ｉ成分）およびＭＺ型遅延干渉計４２（Ｑ成分）へ、複素電界ｒ（ｔ）／ｓｑｒｔ（２）の光信号を出力する。なお、「ｓｑｒｔ」は「√」を表すものとする。

ＭＺ型遅延干渉計３２（Ｉ成分）は、一般的に、入力された光信号の複素電界ｒ（ｔ）とすると、１タイムスロット遅延させた光信号の複素電界ｒ（ｔ−Ｔ）の複素共役ｒ^*（ｔ−Ｔ）との複素積「ｒ（ｔ）×ｒ^*（ｔ−Ｔ）」の実数成分「Ｒｅ｛ｒ（ｔ）×ｒ^*（ｔ−Ｔ）｝」に比例した大きさの電気信号Ｅ_I（ｔ）を出力する。ここでは、光分岐部３３が、入力された光信号（複素電界ｒ（ｔ）／ｓｑｒｔ（２））を更に二分岐して、遅延線３４と移相器３５へ、複素電界ｒ（ｔ）／２の信号を出力する。

遅延線３４は、１タイムスロット、すなわち１シンボル継続時間Ｔ（＝ビットレート／変調方式の多値度、４１．２５Ｇｂ／ｓで１６値変調を行う場合９７ｐｓ）分、光信号を遅延させる。光分岐部３６へ出力する光信号の複素電界はｒ（ｔ−Ｔ）／２である。移相器３５は、位相をシフトさせるが、ＭＺ型遅延干渉計３２（Ｉ成分）においては位相シフト量を０とする。光分岐部３６へ出力する光信号の複素電界はｒ（ｔ）／２である。

光分岐部３６は、入力された２つの光信号の和成分と差成分を出力する。図１６において、上側のポートからは和成分（複素電界｛ｒ（ｔ−Ｔ）＋ｒ（ｔ）｝／２ｓｑｒｔ（２））を出力し、下側のポートからは差成分（複素電界｛ｒ（ｔ−Ｔ）−ｒ（ｔ）｝／２ｓｑｒｔ（２））を出力する。

Twin-PD部３７は、２つの光子検出器を備え、それぞれの光電変換の感度が等しくなるように作られている。感度をＲ_sensと表す。２つの光子検出器に入力する光信号をＥ₁（ｔ），Ｅ₂（ｔ）とすると、Ｅ₁（ｔ）は下記式（２）で、Ｅ₂（ｔ）は下記式（３）で表される。

Twin-PD部３７が出力する電気信号は、「Ｅ_I（ｔ）＝Ｒ_sens｛｜Ｅ₁（ｔ）｜²−｜Ｅ₂（ｔ）｜²｝」と表され、これを計算すると、理想的には、下記式（４）で表す値が得られる。

このＥ_I（ｔ）をＡＤ変換器３８へ出力する。ここで、上記式（４）においては、下記式（５）〜式（７）の関係となる。ＡＤ変換器３８では、電気信号のアナログ値Ｅ_I（ｔ）をデジタル値Ｉ_R（ｔ）に変換し、受信部３０１の後処理部３０３へ出力する。

同様に、ＭＺ型遅延干渉計４２（Ｑ成分）は、一般的に、入力された光信号の複素電界ｒ（ｔ）とすると、１タイムスロット遅延させた光信号の複素電界ｒ（ｔ−Ｔ）の複素共役ｒ^*（ｔ−Ｔ）との複素積「ｒ（ｔ）×ｒ^*（ｔ−Ｔ）」の虚数成分「Ｉｍ｛ｒ（ｔ）×ｒ^*（ｔ−Ｔ）｝」に比例した大きさの電気信号Ｅ_Q（ｔ）を出力する。ここでは、光分岐部４３が、入力された光信号（複素電界ｒ（ｔ）／ｓｑｒｔ（２））を更に二分岐して、遅延線４４と移相器４５へ、複素電界ｒ（ｔ）／２の信号を出力する。

遅延線４４は、１タイムスロット、すなわち１シンボル継続時間Ｔ分、光信号を遅延させる。光分岐部４６へ出力する光信号の複素電界はｒ（ｔ−Ｔ）／２である。移相器４５は、位相をシフトさせる。ＭＺ型遅延干渉計４２（Ｑ成分）においては位相シフト量を−π／２とする。光分岐部４６へ出力する光信号の複素電界はｒ（ｔ）ｅｘｐ（−ｊπ／２）／２である。

光分岐部４６は、入力された２つの光信号の和成分と差成分を出力する。図１６において、上側のポートからは和成分（複素電界｛ｒ（ｔ−Ｔ）＋ｒ（ｔ）ｅｘｐ（−ｊπ／２）｝／２ｓｑｒｔ（２））を出力し、下側のポートからは差成分（複素電界｛ｒ（ｔ−Ｔ）−ｒ（ｔ）ｅｘｐ（−ｊπ／２）｝／２ｓｑｒｔ（２））を出力する。

Twin-PD部４７は、２つの光子検出器を備え、それぞれの光電変換の感度はTwin-PD部３７のＲ_sensと同一とする。２つの光子検出器に入力する光信号をＥ₃（ｔ），Ｅ₄（ｔ）とすると、Ｅ₃（ｔ）は下記式（８）で、Ｅ₄（ｔ）は下記式（９）で表される。

Twin-PD部４７が出力する電気信号は、「Ｅ_Q（ｔ）＝Ｒ_sens｛｜Ｅ₃（ｔ）｜²−｜Ｅ₄（ｔ）｜²｝」と表され、これを計算すると、理想的には、下記式（１０）で表す値が得られる。

このＥ_Q（ｔ）をＡＤ変換器４８へ出力する。ＡＤ変換器４８では、電気信号のアナログ値Ｅ_Q（ｔ）をデジタル値Ｑ_R（ｔ）に変換し、受信部３０１の後処理部３０３へ出力する。

なお、ＭＺ型遅延干渉計３２，４２については、ある光信号とそれを１シンボル継続時間遅延させた光信号との干渉成分が出力できればよく、ＭＺ型の干渉計に限定するものではない。また、フロントエンド３０２の構成については、２組のＭＺ型遅延干渉計とTwin-PD部に加えて、強度検出部を別途設けることも可能である。

また、移相器３５の位相シフト量を０とし、移相器４５の位相シフト量を−π／２としたが、位相シフト量はその差が±π／２であれば、複素平面上における直交する二軸分の情報が得られるため、位相シフト量はいかなる値に設定してもよい。たとえば、π／４と−π／４の組合せにすることも可能である。

つぎに、後処理部３０３が、フロントエンド３０２から出力されたＩ_R（ｔ）およびＱ_R（ｔ）を受信する。図１７は、後処理部３０３の構成例を示す図である。後処理部３０３は、極座標変換部５０と、強度復元部５１と、位相復元部５２と、ダミービット切捨部５３と、記憶部５４と、を備える。

極座標変換部５０は、入力されたＩ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）の直交座標表現を変換して、強度情報と位相情報に分解する。強度復元部５１は、強度積ａ（ｔ）ａ（ｔ−Ｔ）に基づいて強度ビット情報（遅延検波後の信号点が配置される円の半径）Ｒ_iを復元する。位相復元部５２は、位相φ（ｔ）に基づいて、位相ビットを４ビット情報Ｐ_1i〜Ｐ_4iとして復元する。ダミービット切捨部５３は、送信部１０１のダミービット生成部６が挿入したダミービットを破棄する。記憶部５４は、ビット情報の記憶を行い、また、外部へ符号系列を出力する際のタイミング制御を行う。

つづいて、後処理部３０３の復元処理について説明する。後処理部３０３では、極座標変換部５０が、直交座標表現されたＩ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）を受信すると強度情報と位相情報とに分解する。Ｉ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）を平面上にプロットした場合、強度については、理想的には、送信側での２タイムスロット間の強度積であるａ（ｔ）ａ（ｔ−Ｔ）に比例する値を得る。同じく、位相については、理想的には、φ（ｔ）を得る。

つぎに、強度復元部５１が、強度積ａ（ｔ）ａ（ｔ−Ｔ）に基づいて、強度ビット情報Ｒ_iを復元し、ダミービット切捨部５３へ出力する。強度積ａ（ｔ）ａ（ｔ−Ｔ）は、理想的には、図７に示すように３値（Ｒ_SS，Ｒ_SL，Ｒ_LL）をとる。Ｒ_i＝Ｒ_SSまたはＲ_i＝Ｒ_LLとなる場合には差動化前の強度ビットｅ_iとして「０」を復元し、Ｒ_i＝Ｒ_SLとなる場合にはｅ_iとして「１」を復元しなければならない。

なお、後段のダミービット切捨部５３は、Ｒ_iに応じて位相ビットに含まれる情報ビットとダミービットを判別する。そのため、強度復元部５１は、ダミービット切捨部５３に対して、ｅ_iではなくＲ_iの３値情報として出力する。ただし、強度復元部５１からはｅ_iを出力し、ダミービット切捨部５３においてＲ_iの３値情報を復元してもよい。

位相復元部５２は、位相φ（ｔ）に基づいて、位相ビットを４ビット情報Ｐ_1i〜Ｐ_4iとして復元し、ダミービット切捨部５３へ出力する。

ダミービット切捨部５３の動作について説明する。位相φ（ｔ）は、理想的には、図７に示すように１６値をとる。ダミービット切捨部５３は、Ｒ_i＝Ｒ_SSとなる場合には、図１０および図１１に従い、Ｐ_1i〜Ｐ_4iのうち、後方２ビット（Ｐ_3i，Ｐ_4i）をダミービットと認識して破棄し、前方２ビット（Ｐ_1i，Ｐ_2i）のみを有効とし、ｆ_i，ｇ_iとｅ_iの３ビット情報を記憶部５４へ出力する。同様に、Ｒ_i＝Ｒ_SLとなる場合は、Ｐ_1i〜Ｐ_4iのうち、後方１ビット（Ｐ_4i）をダミービットと認識して破棄し、前方３ビット（Ｐ_1i〜Ｐ_3i）のみを有効とし、ｆ_i，ｇ_i，ｈ_jとｅ_iの４ビット情報を記憶部５４へ出力する。Ｒ_i＝Ｒ_LLとなる場合は、Ｐ_1i〜Ｐ_4iには、ダミービットは含まれないと認識し、ｆ_i，ｇ_i，ｈ_j，ｈ_j+1とｅ_iの５ビット情報を記憶部５４へ出力する。

ここで、記憶部５４の必要性について説明する。ダミービット数に応じて、１タイムスロット間に入力される情報ビット数が異なる。１タイムスロット間に伝送される情報ビット数は、平均４ビットであるが、後続のビットが到着を待って外部へ出力しなければならない場合がある。出力待機のためにはビット情報を記憶しておく必要がある。また、外部へ符号系列を出力する際にタイミング制御を行う必要もある。記憶部５４は、ビット情報の記憶を行うとともに、外部へ符号系列を出力する際のタイミング制御を行う。

記憶部５４の動作について説明する。図１８は、記憶部５４の記憶領域を示す図である。記憶部５４は、図１８に示す記憶領域を備える。右側に示す格子が記憶領域を示し、幅４（Ｗ₁〜Ｗ₄）、深さｍ（ｄ₁，ｄ₂，…，ｄ_m）からなる。記憶部５４には、「Ａ」で示す強度ビット、「１」，「２」，「３」，「４」で示す位相ビットが格納される。「○」，「□」，「△」はそれぞれ、記憶部５４の記憶領域に上記符号系列が入力されるタイミングを区別するためのものである。強度ビットはＷ₁の行に格納され、位相ビットはＷ₂〜Ｗ₄の行に格納される。入力する系列は、あるタイミングにおいて、３ビット、４ビットまたは５ビットである。図１８において、「Ａ」，「１」，「２」はすべてのタイミングで入力されるため、Ｗ₁〜Ｗ₃の領域にそのまま記憶する。「３」，「４」はタイミングによって入力の有無が変化するため、Ｗ₄の領域に随時直列に記憶する。そして、１ブロック（特定のフレーム数）分蓄積された時点で、符号系列を外部へ出力する。

ここで、ダミービット切捨部５３において、図５に示す状態遷移の推定を誤った場合、すなわち、強度ビットの判定を誤ることが原因でダミービットの破棄を誤った場合の、記憶部５４への符号系列の収容状態を図１９に示す。図１９は、記憶部５４の記憶領域を示す図である。図１８が正しい収容状態を示すのに対し、図１９は、最初のタイミングで入力されるビットの破棄を１ビット分少なく行った場合を示す。この場合、後続の系列を収容するタイミングが一つずつ後ろにずれる。すなわち、破棄すべきビット数を誤った場合、タイミングの誤りが伝播する可能性がある。タイミング誤りの伝播長を有限に抑えるため、一定の符号長内では記憶部５４のＷ₁〜Ｗ₄に収容される深さが全て等しくなるよう、ある長さのブロック（特定のフレーム数）で保護し、タイミング誤りが蓄積して伝播しないようにする。

なお、後処理部３０３において、極座標変換部５０による極座標変換を使用せず、直交座標のまま取り扱って復号する方法を用いてもよい。

以上説明したように、本実施の形態では、送信部１０１において、信号点生成部１０２が、入力された符号系列をビット変換した後、変換後のビット情報に基づいて遅延検波後の信号点の配置に対応したダミービットを挿入し、光信号生成部１０３が、ダミービットを挿入した状態で変調処理後に光信号を送信する。光信号を受信した受信部３０１では、フロントエンド３０２が、ダミービットが挿入された状態で復調処理を行い、後処理部３０３が、ダミービットを破棄して符号系列を復元することとした。これにより、遅延検波後の信号点において雑音耐性を平準化し、システム全体として雑音耐性を向上させることができる。

なお、本実施の形態では、入力論理と位相割り当てはグレイ符号化等を利用し、適宜最適化を行うものとする。また、４ビット変換部１に入力する符号系列は、冗長度２５％のＵｌｔｒａ ＦＥＣなど、誤り訂正符号（ＦＥＣ：Forward Error Correction code）等により冗長化されていてもよい。また、波長多重（ＷＤＭ：Wavelength Division Multiplexing）システムや再構成可能光アド・ドロップ（ＲＯＡＤＭ：Reconfigurable Optical Add-Drop Multiplexer）システムに適用することも可能である。

なお、一般的に使用されている送受信部の電気特性を含む光伝送システム全体における信号歪みを補償する構成を、送信部１０１、伝送部２０１および受信部３０１に適用することも可能である。

実施の形態２．
本実施の形態では、後処理部においてViterbi復号を行う。実施の形態１と異なる部分について説明する。

図２０は、本実施の形態の光伝送システムの構成例を示す図である。光伝送システムは、送信部１０１と、伝送部２０１と、受信部３０１ａを備える。受信部３０１ａは、フロントエンド３０２と、後処理部３０３ａを備える。受信部３０１ａでは、光信号が入力されると、フロントエンド３０２が、入力された光信号に従って遅延検波を行ってから電気信号に変換し、さらにデジタル値に変換して後処理部３０３ａへ出力する。後処理部３０３ａは、入力された電気信号に従って符号系列を復元し、外部へ出力する。

図２１は、後処理部３０３ａの構成例を示す図である。後処理部３０３ａは、Viterbi復号部６０と、遅延部６１と、正規化位相復元部６２と、ダミービット切捨部５３と、記憶部５４と、を備える。Viterbi復号部６０は、Ｉ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）について、軟判定Viterbi復号を用いて送信側の状態遷移を追跡し情報を復元する。遅延部６１は、Viterbi復号による計算を行っている間Ｉ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）を保持する。正規化位相復元部６２は、入力されたＩ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）を、入力されたＲ_iに基づいて強度方向に正規化して位相方向にのみ識別を行い、Ｐ_1i〜Ｐ_4iを復元して出力する。

つづいて、後処理部３０３ａの復号処理について説明する。後処理部３０３ａでは、Viterbi復号部６０が、入力されたＩ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）に従い、無線通信で一般に用いられる軟判定Viterbi復号を用いて送信側の状態遷移（図５）を追跡し、一連のＲ_iについての情報を復元する。まず、強度のみについて、たとえば、１フレーム分の情報をすべて復元する。Viterbi復号部６０の復号処理と平行して、遅延部６１は、Viterbi復号による計算を行っている間、Ｉ成分Ｉ_R（ｔ）とＱ成分Ｑ_R（ｔ）を保持する。Viterbi復号部６０におけるViterbi復号結果Ｒ_iは１ビットずつ随時出力されるため、タイミングを合わせて正規化位相復元部６２へＩ_R（ｔ）とＱ_R（ｔ）を出力する。正規化位相復元部６２は、入力されたＩ_R（ｔ）とＱ_R（ｔ）を、入力されたＲ_iに基づいて強度方向に正規化し、位相方向にのみ識別を行い、Ｐ_1i〜Ｐ_4iを復元して出力する。ダミービット切捨部５３以降の処理については実施の形態１と同様である。

以上説明したように、本実施の形態では、後処理部３０３ａにおいて、軟判定Viterbi復号による処理を行うこととした。これにより、実施の形態１と比べて、さらに雑音耐性を向上させることができる。

なお、本実施の形態では、Viterbi復号を軟判定に基づいて行うものとしたが、硬判定で行っても良い。

以上のように、本発明にかかる光伝送システムは、光ファイバ通信に有用であり、特に、雑音耐性の向上に適している。

Claims (12)

1. 伝送路を介し、送信装置および受信装置が差動振幅位相変調方式を採用した光信号通信を行う光伝送システムであって、
   前記送信装置は、
   所定の符号系列がビット変換された入力信号に基づいて、振幅の大きさを示す強度情報および位相の大きさを示す位相情報を生成するビット数変換手段と、
   前記強度情報および前記位相情報を光信号に変換して前記受信装置へ送信する送信手段と、
   を備え、
   前記ビット数変換手段は、
   前記入力信号の所定のビットと、所定時間だけ遅延された過去の強度情報とに基づいて、現時点における強度情報を生成し、当該強度情報を出力する強度情報生成手段と、
   前記強度情報生成手段から出力された強度情報を前記所定時間分だけ遅延させる遅延手段と、
   前記強度情報生成手段から出力された強度情報および前記遅延後の強度情報に基づいて、遅延検波後に信号点が配置される同心円の半径を計算する遅延検波後半径計算手段と、
   前記ビット変換された信号における前記所定のビットを除く予め設定されたビットを前記位相情報の一部として出力する場合に、前記半径の計算結果に基づいてダミービットを付与する数を決定し、前記所定のビット以外のビットおよび前記ダミービットの付与数に基づいて、ダミービットを含む残りの位相情報を生成して出力するダミービット生成手段と、
   を備え、
   前記受信装置は、
   位相情報にダミービットが含まれている場合にダミービットを切り捨て、前記入力信号を構成するビット列を出力するダミービット切捨手段と、
   前記ダミービット切捨手段から出力されたビット列を蓄積し、所定のビット数を蓄積した後、符号系列の信号として出力する記憶手段と、
   を備えることを特徴とする光伝送システム。
2. 前記受信装置は、さらに、
   前記送信装置からの光信号を受信し、当該光信号を遅延検波した後に、光電変換およびＡＤ変換を行い、同相成分および直交成分の電気信号を出力するフロントエンドと、
   前記フロントエンドから出力された電気信号を極座標変換し、当該変換結果に基づいて強度情報および位相情報を復元して前記ダミービット切捨手段へ出力する復元手段と、
   を備えることを特徴とする請求項１に記載の光伝送システム。
3. 前記受信装置は、さらに、
   前記送信装置からの光信号を受信し、当該光信号を遅延検波した後に、光電変換およびＡＤ変換を行い、同相成分および直交成分の電気信号を出力するフロントエンドと、
   前記電気信号に対するViterbi復号により、強度情報を復元して前記ダミービット切捨手段へ出力するViterbi復号手段と、
   前記電気信号に対して、前記Viterbi復号手段における処理時間分の遅延時間を付加する受信信号遅延手段と、
   前記遅延手段により遅延付加後の電気信号と、前記Viterbi復号手段により復元された強度情報に基づいて、位相情報を復元して前記ダミービット切捨手段へ出力する正規化位相復元手段と、
   を備えることを特徴とする請求項１に記載の光伝送システム。
4. 前記遅延手段は、前記所定時間として、１タイムスロット分だけ遅延させることを特徴とする請求項１に記載の光伝送システム。
5. 前記送信装置は、
   前記遅延検波後半径計算手段による計算の結果、前記同心円が複数存在する場合に、遅延検波後の信号点が配置される同心円の半径の大きさによって、配置する信号点の数を適宜変更することを特徴とする請求項１に記載の光伝送システム。
6. 前記ダミービット生成手段は、
   前記遅延検波後半径計算手段による計算の結果、前記同心円が複数存在する場合に、遅延検波後の信号点が配置される同心円の半径の大きさによって、位相情報へ割り当てるビット数を適宜変更することを特徴とする請求項１に記載の光伝送システム。
7. 前記ダミービット生成手段は、
   しきい値よりも大きい半径の同心円に配置される信号点に対して位相情報へ割り当てるビット数を増やし、前記しきい値よりも小さい半径の同心円に配置される信号点に対して位相情報へ割り当てるビット数を減らすことを特徴とする請求項６に記載の光伝送システム。
8. 前記ダミービット生成手段は、
   位相情報へ割り当てるビット数として設定した上限のビット数を割り当てられた信号点以外の信号点に対して、前記上限のビット数との差分だけダミービットを生成して付与することを特徴とする請求項１に記載の光伝送システム。
9. 前記ダミービット生成手段は、
   遅延検波後の信号点が配置される同心円の半径に基づいて、あらかじめ設定した半径の同心円に配置される信号点の位相をオフセットすることを特徴とする請求項１に記載の光伝送システム。
10. 前記記憶手段は、
    所定の符号系列数を１ブロックとして出力するための１ブロック分の記憶領域を備え、
    前記記憶領域が埋まった場合に、１ブロック単位で符号系列を外部へ出力することを特徴とする請求項１〜９のいずれか１つに記載の光伝送システム。
11. 伝送路を介し、送信装置および受信装置が差動振幅位相変調方式を採用した光信号通信を行う光伝送システムにおける前記送信装置であって、
    所定の符号系列がビット変換された入力信号に基づいて、振幅の大きさを示す強度情報および位相の大きさを示す位相情報を生成するビット数変換手段と、
    前記強度情報および前記位相情報を光信号に変換して前記受信装置へ送信する送信手段と、
    を備え、
    前記ビット数変換手段は、
    前記入力信号の所定のビットと、所定時間だけ遅延された過去の強度情報とに基づいて、現時点における強度情報を生成し、当該強度情報を出力する強度情報生成手段と、
    前記強度情報生成手段から出力された強度情報を前記所定時間分だけ遅延させる遅延手段と、
    前記強度情報生成手段から出力された強度情報および前記遅延後の強度情報に基づいて、遅延検波後に信号点が配置される同心円の半径を計算する遅延検波後半径計算手段と、
    前記ビット変換された信号における前記所定のビットを除く予め設定されたビットを前記位相情報の一部として出力する場合に、前記半径の計算結果に基づいてダミービットを付与する数を決定し、前記所定のビット以外のビットおよび前記ダミービットの付与数に基づいて、ダミービットを含む残りの位相情報を生成して出力するダミービット生成手段と、
    を備えることを特徴とする送信装置。
12. 請求項１１に記載の送信装置と差動振幅位相変調方式による光信号通信を行う受信装置であって、
    位相情報にダミービットが含まれている場合にダミービットを切り捨て、前記入力信号を構成するビット列を出力するダミービット切捨手段と、
    前記ダミービット切捨手段から出力されたビット列を蓄積し、所定のビット数を蓄積した後、符号系列の信号として出力する記憶手段と、
    を備えることを特徴とする受信装置。

Images