JPWO2010044237A1 - スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 - Google Patents

スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2010044237A1
JPWO2010044237A1 JP2010533815A JP2010533815A JPWO2010044237A1 JP WO2010044237 A1 JPWO2010044237 A1 JP WO2010044237A1 JP 2010533815 A JP2010533815 A JP 2010533815A JP 2010533815 A JP2010533815 A JP 2010533815A JP WO2010044237 A1 JPWO2010044237 A1 JP WO2010044237A1
Authority
JP
Japan
Prior art keywords
target
substrate
sputtering
transport
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010533815A
Other languages
English (en)
Other versions
JP5334984B2 (ja
Inventor
敬臣 倉田
敬臣 倉田
清田 淳也
淳也 清田
新井 真
新井  真
泰彦 赤松
泰彦 赤松
石橋 暁
暁 石橋
一也 斎藤
斎藤  一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010533815A priority Critical patent/JP5334984B2/ja
Publication of JPWO2010044237A1 publication Critical patent/JPWO2010044237A1/ja
Application granted granted Critical
Publication of JP5334984B2 publication Critical patent/JP5334984B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568Transferring the substrates through a series of coating stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32752Means for moving the material to be treated for moving the material across the discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405Magnetron sputtering
    • H01J37/3408Planar magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】下地層のダメージを低減することができるスパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法を提供すること。【解決手段】スパッタリング装置100は、搬送機構と、第1のターゲットTc1と、第2のターゲット(Tc2〜Tc5)と、スパッタ手段とを具備する。搬送機構は、真空槽の内部に配置され、基板を支持する支持部を、基板の被処理面と平行な搬送面に沿って直線的に搬送する。第1のターゲットTc1は、搬送面と第1の間隔を空けて対向する。第2のターゲット(Tc2〜Tc5)は、第1のターゲットTc1よりも基板の搬送方向下流側に配置され、搬送面と、第1の間隔よりも小さい第2の間隔を空けて対向する。スパッタ手段は、各ターゲットをスパッタする。このスパッタリング装置100によれば、下地層に与えるダメージが小さく、成膜特性の良好な薄膜を形成することが可能である。【選択図】図3

Description

本発明は、基板の上に薄膜を形成するためのスパッタリング装置及びこの装置を用いた薄膜形成方法、並びに電界効果型トランジスタの製造方法に関する。
従来、基板の上に薄膜を形成する工程にはスパッタリング装置が用いられている。スパッタリング装置は、真空槽の内部に配置されたスパッタリングターゲット(以下「ターゲット」という。)と、ターゲットの表面近傍にプラズマを発生させるためのプラズマ発生手段とを有している。スパッタリング装置は、プラズマ中のイオンでターゲットの表面をスパッタし、当該ターゲットから叩き出された粒子(スパッタ粒子)を基板上に堆積させることで、薄膜を形成する(例えば特許文献1参照)。
特開2007−39712号公報
スパッタリング法によって形成された薄膜(以下「スパッタ薄膜」ともいう。)は、ターゲットから飛来するスパッタ粒子が基板の表面に高エネルギーで入射するため、真空蒸着法などで形成された薄膜に比べて、基板との密着性が高い。したがって、スパッタ薄膜が形成される下地層(下地膜あるいは下地基板)は、入射するスパッタ粒子との衝突により大きなダメージを受け易い。例えば、薄膜トランジスタの活性層をスパッタリング法で成膜する場合、下地層のダメージによって所期の膜特性が得られない場合がある。
以上のような事情に鑑み、本発明の目的は、下地層のダメージを低減することができるスパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法を提供することにある。
本発明の一形態に係るスパッタリング装置は、基板の被処理面に薄膜を形成するスパッタリング装置であって、真空槽と、支持部と、搬送機構と、第1のターゲットと、第2のターゲットと、スパッタ手段とを具備する。
上記真空槽は、真空状態を維持する。
上記支持部は、上記真空槽の内部に配置され、上記基板を支持する。
上記搬送機構は、上記真空槽の内部に配置され、上記支持部を、上記被処理面と平行な搬送面に沿って直線的に搬送する。
上記第1のターゲットは、上記搬送面と第1の間隔を空けて対向する。
上記第2のターゲットは、上記第1のターゲットよりも上記基板の搬送方向下流側に配置され、上記搬送面と、上記第1の間隔よりも小さい第2の間隔を空けて対向する。
上記スパッタ手段は、上記第1のターゲット及び上記第2のターゲットをスパッタする。
本発明の一形態に係る薄膜形成方法は、被処理面を有する基板を、基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、基板の搬送面に対して上記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置することを含む。
上記基板は第1の位置から第2の位置に搬送される。
上記被処理面は、上記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより、成膜される。
上記被処理面は、上記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により、成膜される。
本発明の一形態に係る電界効果型トランジスタは、基板の上にゲート絶縁膜を形成することを含む。
上記基板は、In−Ga−Zn−O系組成を有し基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、In−Ga−Zn−O系組成を有し基板の搬送面に対して上記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置される。
上記基板は、第1の位置から第2の位置に搬送される。
上記被処理面は、上記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより成膜され、上記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により成膜され、活性層を形成する。
第1の実施形態に係る真空処理装置を示す平面図である。 保持機構を示す平面図である。 第1のスパッタ室を示す平面図である。 スパッタの様子を示す模式図である。 基板処理プロセスを示すフローチャートである。 実験に用いられたスパッタリング装置を示す図である。 実験により得られた薄膜の膜厚分布を示す図である。 スパッタ粒子の入射各を説明する図である。 実験により得られた薄膜の成膜レートを示す図である 実験により製造された薄膜トランジスタの各サンプルを200℃でアニールしたときのオン電流特性及びオフ電流特性を示す図である。 実験により製造された薄膜トランジスタの各サンプルを400℃でアニールしたときのオン電流特性及びオフ電流特性を示す図である。 第2の実施形態に係る第1のスパッタ室を示す平面図である。
本発明の一実施形態に係るスパッタリング装置は、基板の被処理面に薄膜を形成するスパッタリング装置であって、真空槽と、支持部と、搬送機構と、第1のターゲットと、第2のターゲットと、スパッタ手段とを具備する。
上記真空槽は、真空状態を維持する。
上記支持部は、上記真空槽の内部に配置され、上記基板を支持する。
上記搬送機構は、上記真空槽の内部に配置され、上記支持部を、上記被処理面と平行な搬送面に沿って直線的に搬送する。
上記第1のターゲットは、上記搬送面と第1の間隔を空けて対向する。
上記第2のターゲットは、上記第1のターゲットよりも上記基板の搬送方向下流側に配置され、上記搬送面と、上記第1の間隔よりも小さい第2の間隔を空けて対向する。
上記スパッタ手段は、上記第1のターゲット及び上記第2のターゲットをスパッタする。
上記スパッタリング装置は、基板の被処理面とターゲットとの間隔によりスパッタ粒子の入射エネルギー(単位面積あたりの入射エネルギー)を調節し、成膜する。これにより、下地層に与えるダメージが小さく、成膜特性の良好な薄膜を形成することが可能である。
上記搬送機構は、第1の位置と第2の位置を順に通って上記基板を搬送し、上記第1の位置は、上記被処理面に、上記第1のターゲットから斜め方向に出射されたスパッタ粒子のみが到達する位置であり、上記第2の位置は、上記被処理面に、上記第2のターゲットから垂直方向に出射されたスパッタ粒子が到達する位置であってもよい。
上記スパッタリング装置は、スパッタしながら、第1の位置から第2の位置に基板を搬送することによって、入射エネルギーを段階的に強くしていくことが可能である。
上記第1のターゲットの被スパッタ面は、上記搬送面に平行に配置されていてもよい。
上記スパッタリング装置は、第1のターゲットから出射されるスパッタ粒子の照射面積を、第2のターゲットから出射されるスパッタ粒子の照射面積より大きくすることが可能である。
上記第1のターゲットの被スパッタ面は、前記第2の位置側に配向されていてもよい。
上記スパッタリング装置は、第1のターゲットから斜め方向に出射されたスパッタ粒子を、基板の被処理面に垂直に入射させることが可能である。
本発明の一実施形態に係る薄膜形成方法は、被処理面を有する基板を、基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、基板の搬送面に対して上記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置することを含む。
上記基板は第1の位置から第2の位置に搬送される。
上記被処理面は、上記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより、成膜される。
上記被処理面は、上記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により、成膜される。
本発明の一実施形態に係る電界効果型トランジスタは、基板の上にゲート絶縁膜を形成することを含む。
上記基板は、In−Ga−Zn−O系組成を有し基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、In−Ga−Zn−O系組成を有し基板の搬送面に対して上記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置される。
上記基板は、第1の位置から第2の位置に搬送される
上記被処理面は、上記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより成膜され、上記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により成膜され、活性層を形成する。
以下、本発明の実施の形態を図面に基づき説明する。
本発明の実施形態に係る真空処理装置100について説明する。
図1は、真空処理装置100を示す模式的な平面図である。
真空処理装置100は、基材として例えばディスプレイに用いられるガラス基板(以下、単に基板という。)10を処理する装置であり、典型的には、いわゆるボトムゲート型のトランジスタ構造を有する電界効果型トランジスタの製造の一部を担う装置である。
真空処理装置100は、クラスタ型処理ユニット50と、インライン型処理ユニット60と、姿勢変換室70とを備える。これらの各室は、単一の真空槽あるいは複数組み合わされた真空槽の内部に形成されている。
クラスタ型処理ユニット50は、基板10を実質的に水平にした状態で基板10を処理する、複数の横型の処理室を備えている。典型的には、クラスタ型処理ユニット50は、ロードロック室51、搬送室53、複数のCVD(Chemical Vapor Deposition)室52を含む。
ロードロック室51は、大気圧及び真空状態を切り替え、真空処理装置100の外部から基板10をロードし、また、当該外部へ基板10をアンロードする。搬送室53は、図示しない搬送ロボットを備えている。各CVD室52は、搬送室53にそれぞれ接続されており、基板10にCVD処理を行う。搬送室53の搬送ロボットは、ロードロック室51、各CVD室52及び後述の姿勢変換室70へ基板10を搬入し、また、それらの各室から基板10を搬出する。
CVD室52では、典型的には、電界効果型トランジスタのゲート絶縁膜が形成される。
これら搬送室53及びCVD室52内は、所定の真空度に維持することが可能となっている。
姿勢変換室70は、基板10の姿勢を水平から垂直状態、また、垂直から水平状態へ変換する。例えば、図2に示すように姿勢変換室70内には、基板10を保持する保持機構71が設けられており、保持機構71は、回転軸72を中心に回転可能に構成されている。保持機構71は、メカチャックまたは真空チャック等により基板10を保持する。姿勢変換室70は、搬送室53と実質的に同じ真空度に維持されることが可能となっている。
保持機構71の両端部に接続された図示しない駆動機構の駆動により保持機構71が回転してもよい。
クラスタ型処理ユニット50は、搬送室53に接続された、CVD室52、姿勢変換室70の他、加熱室やその他の処理を行うための室が設けられてもよい。
インライン型処理ユニット60は、第1のスパッタ室61(真空槽)、第2のスパッタ室62及びバッファ室63を含み、基板10を実質的に垂直に立てた状態で基板10を処理する。
第1のスパッタ室61では、典型的には、後述するように基板10上にIn−Ga−Zn−O系組成を有する薄膜(以下、単にIGZO膜という。)が形成される。第2のスパッタ室62では、そのIGZO膜上にストッパ層膜が形成される。IGZO膜は、電界効果型トランジスタの活性層を構成する。ストッパ層膜は、ソース電極及びドレイン電極を構成する金属膜のパターニング工程、及び、IGZO膜の不要領域をエッチング除去する工程において、IGZO膜のチャネル領域をエッチャントから保護するエッチング保護層として機能する。
第1のスパッタ室61は、そのIGZO膜を形成するためのターゲット材料を含む複数のスパッタカソードTcを有している。第2のスパッタ室62は、ストッパ層膜を形成するためのターゲット材料を含む単一のスパッタカソードTsを有している。
第1のスパッタ室61は、後述するように、通過成膜方式のスパッタリング装置として構成されている。一方、第2のスパッタ室62は、固定成膜方式のスパッタリング装置として構成されてもよいし、通過成膜方式のスパッタリング装置として構成されてもよい。
第1のスパッタ室61、第2のスパッタ室62及びバッファ室63内には、例えば往路64及び復路65で構成される2経路の基板10の搬送経路が用意され、基板10を垂直にした状態、あるいは垂直から多少傾けた状態で支持する図示しない支持機構が設けられている。上記支持機構により支持された基板10は、図示しない搬送ローラ、ラックアンドピニオン等の機構により搬送されるようになっている。
各室の間には、ゲートバルブ54が設けられており、これらのゲートバルブ54が個々に独立して開閉制御される。
バッファ室63は、姿勢変換室70と第2のスパッタ室62との間に接続され、姿勢変換室70及び第2のスパッタ室62のそれぞれの圧力雰囲気の緩衝領域となるように機能する。例えば、姿勢変換室70とバッファ室63との間に設けられたゲートバルブ54が開放されるときは、姿勢変換室70内の圧力と実質的に同じ圧力になるように、バッファ室63の真空度が制御される。また、バッファ室63と第2のスパッタ室62との間に設けられたゲートバルブ54が開放されるときは、第2のスパッタ室62内の圧力と実質的に同じ圧力になるように、バッファ室63の真空度が制御される。
CVD室52では、クリーニングガス等の特殊ガスが用いられて室内がクリーニングされる場合がある。例えば、CVD室52が縦型の装置で構成される場合、上述した第2のスパッタ室62に設けられているような、縦型の処理装置に特有の支持機構や搬送機構が、特殊ガスにより腐食する等の問題が懸念される。しかし、本実施の形態では、CVD室52は横型の装置で構成されるため、そのような問題を解決することができる。
一方、スパッタ装置が横型の装置として構成される場合において、例えばターゲットが基板の直上に配置される場合、ターゲットの周囲に付着したターゲット材料が基板上に落ちて基板10が汚染されるおそれがある。逆に、ターゲットが基板の下に配置される場合、基板の周囲に配置された防着板に付着したターゲット材料が電極に落ちて電極が汚染されるおそれがある。これらの汚染によりスパッタ処理中に起こる異常放電が懸念される。しかしながら、第2のスパッタ室62が縦型の処理室として構成されることにより、これらの問題を解決することができる。
次に、第1のスパッタ室61の詳細について説明する。図3は、第1のスパッタ室61を示す概略平面図である。第1のスパッタ室61は、図示しないガス導入ラインに接続されており、上記ガス導入ラインを介して第1のスパッタ室61内にアルゴン等のスパッタ用ガス及び酸素等の反応性ガスが導入される。
第1のスパッタ室61は、スパッタカソードTcを有する。スパッタカソードTcは、それぞれ同一の構成を有するターゲット部Tc1、Tc2、Tc3、Tc4及びTc5からなり、ターゲット部Tc1、Tc2、Tc3、Tc4及びTc5はこの順に、後述する搬送機構による基板10の搬送方向に直列に配列し、各被スパッタ面が搬送面に平行となるように配置されている。なお、ターゲット部の数は5つに限られない。
搬送方向の最も上流側に位置するターゲット部Tc1は、他のターゲット部Tc2、Tc3、Tc4及びTc5と比較して搬送機構の搬送面(あるいは基板10の被処理面)からの間隔が大きくなるように配置されている。
それぞれのターゲット部Tc1〜Tc5は、ターゲット板81と、バッキングプレート82と、マグネット83とを有する。
ターゲット板81は、成膜材料のインゴットあるいは焼結体で構成されている。本実施の形態では、In−Ga−Zn−O組成を有する合金インゴットあるいは焼結体材料で形成されている。ターゲット板81はその被スパッタ面が、基板10の被処理面と平行となるように取り付けられる。
バッキングプレート82は、図示しない交流電源(高周波電源を含む。)あるいは直流電源と接続される電極として構成される。バッキングプレート82は、内部に冷却水等の冷却媒体が循環する冷却機構を備えていてもよい。バッキングプレート82は、ターゲット板81の背面(被スパッタ面と反対側の面)に取り付けられている。
マグネット83は、永久磁石とヨークの組合せ体で構成されており、ターゲット板81の表面(被スパッタ面)の近傍に所定の磁場84を形成する。マグネット83は、バッキングプレート82の背面側(ターゲット板81と反対側)に取り付けられている。
以上のように構成されるスパッタカソードTcは、上記電源、バッキングプレート82、マグネット83、上記ガス導入ラインなどを含むプラズマ発生手段によって、第1のスパッタ室61内にプラズマを発生させる。すなわち、バッキングプレート82に所定の交流電源または直流電源が印加されると、ターゲット板81の被スパッタ面の近傍に、スパッタ用ガスのプラズマが形成される。そして、プラズマ中のイオンによりターゲット板81の被スパッタ面がスパッタされる。また、マグネット83によりターゲット表面に形成された磁場によって高密度プラズマ(マグネトロン放電)が生成され、磁場分布に対応するプラズマの密度分布を得ることが可能となる。
ターゲット板81から生成されるスパッタ粒子は、被スパッタ面から一定範囲にわたって拡散して出射される。当該範囲は、プラズマの形成条件などによって制御される。スパッタ粒子は、被スパッタ面から垂直方向に飛び出す粒子と、ターゲット板81の表面から斜め方向に飛び出す粒子を含む。各ターゲット部Tc1〜Tc5のターゲット板81から飛び出したスパッタ粒子は、基板10の被処理面に堆積する。
第1のスパッタ室61には、基板10が配置される。基板10は、支持板91とクランプ機構92とを備えた支持部93によって支持される。クランプ機構92は、支持板91の支持領域に支持された基板10の周縁部を保持する。支持部93は、図示しない搬送機構により基板10の被処理面と平行な搬送面に沿って、図3及び図4に矢印Aで示す一方向に搬送される。
ターゲット部Tc1、Tc2、Tc3、Tc4及びTc5と基板10の配置関係について説明する。
搬送機構は、基板10が第1の位置と第2の位置を通過するように支持部93を搬送する。第1の位置は、ターゲット部Tc1と基板10が対向(正対)する位置よりも上流側である。この位置は、ターゲット部Tc1から斜め方向に出射されたスパッタ粒子のみが基板10の被処理面に到達する位置である。第2の位置は、最下流側のターゲット部(本実施の形態ではターゲット部Tc5)と基板10が対向する位置である。この位置は、ターゲット部Tc5から垂直方向に出射されたスパッタ粒子が基板10の被処理面に到達する位置である。なお、第2の位置では、隣接するターゲット部Tc4から斜め方向に出射されたスパッタ粒子が到達していてもよい。搬送機構は、少なくとも第1の位置の上流側から第2の位置の下流側まで支持部93(基板10)を搬送する。
以上のように構成された真空処理装置100における基板10の処理順序について説明する。図5は、その順序を示すフローチャートである。
搬送室53、CVD室52、姿勢変換室70、バッファ室63、第1のスパッタ室61及び第2のスパッタ室62は、それぞれ所定の真空状態に維持されている。まず、ロードロック室51に基板10がロードされる(ステップ101)。その後、基板10は、搬送室53を介してCVD室52に搬入され、CVD処理により所定の膜、例えばゲート絶縁膜が基板10上に形成される(ステップ102)。CVD処理の後、搬送室53を介して姿勢変換室70に搬入され、基板10の姿勢が水平姿勢から垂直姿勢に変換される(ステップ103)。
垂直姿勢となった基板10は、バッファ室63を介してスパッタ室に搬入され、往路64を通って第1のスパッタ室61の端部まで搬送される。その後、基板10は復路65を通り、第1のスパッタ室61で停止され、以下のようにしてスパッタリング処理される。これにより、基板10の表面に、例えばIGZO膜が形成される(ステップ104)。
図3を参照して、基板10は、支持機構によって第1のスパッタ室61内に搬送され、
第1の位置、あるいは第1の位置より上流側の位置で停止される。第1のスパッタ室61には、所定流量のスパッタガス(アルゴンガスと酸素ガス等)がそれぞれ導入される。上述したように、スパッタガスに電場と磁場が印加され、プラズマが形成されることで、各ターゲット部Tc1、Tc2、Tc3、Tc4及びTc5のスパッタが開始される。なお、各ターゲット部Tc1、Tc2、Tc3、Tc4及びTc5は、基板10の搬送開始前にその全てのスパッタが開始されずともよく、搬送の進行にともなって、基板の搬送方向Aに沿って順にスパッタが開始されてもよい。
図4はスパッタの様子を示す図である。
図4(A)は基板10が第1の位置にある状態、図4(C)は基板10が第2の位置にある状態、図4(B)は基板10が第1の位置及び第2の位置の中間の位置にある状態を示し、スパッタは図4(A)、(B)、(C)の順に進行する。
これらの図に示すように、基板10(支持部93)は搬送機構によって搬送されながら、成膜されていく。なお、搬送は、連続的であってもよく、段階的(搬送と停止を繰り返す)であってもよい。
図4(A)に示すスパッタの開始段階では、基板10は第1の位置に搬送されている。この位置では、ターゲット部Tc1の被スパッタ面から斜め方向に出射されたスパッタ粒子のみが基板10の被処理面に到達する。基板10は、ターゲット部Tc1と対向していないため、被スパッタ面に対して垂直方向に出射されたスパッタ粒子は被処理面に到達しない。上述したように、ターゲット部Tc1は、他のターゲット部Tc2、Tc3、Tc4及びTc5と比較して基板10との間隔が大きいため、斜め方向に出射されたスパッタ粒子は、より拡散して被処理面に到達する。これにより、他のターゲット部Tc2、Tc3、Tc4及びTc5がスパッタされた場合に比べ、成膜される面積は大きくなり、その結果、被処理面の単位面積あたりのスパッタ粒子の入射エネルギーが低下する。
被処理面は、ターゲット部Tc1から斜め方向に出射されたスパッタ粒子により成膜された後、搬送に伴ってターゲット部Tc1と対向し、ターゲット部Tc1から垂直方向に出射されたスパッタ粒子やターゲット部Tc2から斜め方向に出射されたスパッタ粒子により成膜される。
図4(B)に示すように、基板10はさらに搬送され、他のターゲット部Tc2、Tc3、Tc4及びTc5のそれぞれから出射されたスパッタ粒子により成膜されていく。基板10は事前に被処理面との間隔が大きく、成膜面積が大きいターゲット部Tc1によって成膜されている。これにより、間隔が小さく、より大きい入射エネルギーを有するターゲット部Tc2、Tc3、Tc4及びTc5から出射されたスパッタ粒子が、成膜されていない(新規な)被処理面に直接到達することはない。
図4(C)に示すように、基板10はターゲット部Tc5と対向する位置である第2の位置まで搬送され、成膜が終了する。なお、搬送は、基板10が第2の位置の下流側に移動するまでされてもよいが、第2の位置の下流側では、ターゲット部Tc5から斜め方向に出されたスパッタ粒子のみが被処理面に到達し、既成の薄膜の最上層に堆積する。被処理面へのスパッタ粒子の入射角度が、形成された薄膜の膜特性に影響を与える場合、基板が第2の位置まで搬送された段階でスパッタを終了させてもよい。
以上のようにして、基板10の被処理面は、最初に、ターゲット部Tc1から出射されたスパッタ粒子により成膜され、次に、ターゲット部Tc2、Tc3、Tc4及びTc5から出射されたスパッタ粒子により成膜される。被処理面との間隔が大きいターゲット部Tc1から出射されたスパッタ粒子は、被処理面との間隔が小さい他のターゲット部Tc2、Tc3、Tc4及びTc5から出射されたスパッタ粒子よりも拡散する。これにより被処理面が受ける単位面積あたりの入射エネルギーも小さくなり、被処理面が受けるダメージも小さい。一方、ターゲット部Tc1から出射されたスパッタ粒子は粒子数が少ないため成膜速度が遅いが、後続するターゲット部Tc2、Tc3、Tc4及びTc5から出射されたスパッタ粒子により、全体の成膜速度をそれほど低下させずに成膜することが可能である。ターゲット部Tc2、Tc3、Tc4及びTc5から出射されたスパッタ粒子は、被処理面の、既に成膜されている領域にのみ到達するため、既成の膜が緩衝材となり、被処理面にダメージを及ぼさない。
第1のスパッタ室61においてIGZO膜が成膜された基板10は、支持板91とともに第2のスパッタ室62へ搬送される。第2のスパッタ室62において、基板10の表面に、例えばシリコン酸化膜からなるストッパ層が形成される(ステップ104)。
第2のスパッタ室62における成膜処理は、第1のスパッタ室61における成膜処理と同様に、基板10を第2のスパッタ室62で静止させて成膜する固定成膜方式が採用される。これに限られず、基板10が第2のスパッタ室62を通過する過程で成膜する通過成膜方式が採用されてもよい。
スパッタリング処理後、基板10はバッファ室63を介して姿勢変換室70に搬入され、基板10の姿勢が垂直姿勢から水平姿勢に変換される(ステップ105)。その後、基板10は搬送室53及びロードロック室51を介して真空処理装置100の外部へアンロードされる(ステップ106)。
以上のように、本実施の形態によれば、ひとつの真空処理装置100の内部において、基板10を大気に曝すことなくCVD成膜とスパッタ成膜を一貫して処理することができる。これにより、生産性の向上を図ることができる。また、大気中の水分やダストが基板10に付着することを防止できるので、膜質の向上をも図ることが可能となる。
また、上述のように、入射エネルギーが低い状態で初期のIGZO膜を成膜することによって、下地層であるゲート絶縁膜のダメージを低減できるので、高特性の電界効果型薄膜トランジスタを製造することができる。
(第2の実施形態)
第2の実施形態に係る真空処理装置について説明する。
以下の説明では、上述の実施形態の構成と同様な構成を有する部分に関しては説明を簡略化する。
図12は、第2の実施形態に係る第1のスパッタ室261を示す模式的な平面図である。
第1の実施形態に係る真空処理装置100とは異なり、本実施形態に係る真空処理装置は、搬送面に対して斜めに配向されたターゲット部Td1を有する
真空処理装置の第1のスパッタ室261は、スパッタカソードTdを有する。スパッタカソードTdは、基板210の搬送方向Bに沿って直列に配列した、それぞれ同一の構成を有するターゲット部Td1、Td2、Td3、Td4及びTd5を有する。搬送方向Bの最も上流側に位置するターゲット部Td1は、他のターゲット部Td2、Td3、Td4及びTd5と比較して搬送機構の搬送面からの間隔が大きくなるように配置されている。また、ターゲット部Td1は、その被スパッタ面が、図12に矢印Bで示す搬送方向の下流側を向くように、搬送面に対して傾いて配置されている。ターゲット部Td1は、傾いた状態で第1のスパッタ室261に固定されていてもよく、傾動可能に取り付けられていてもよい。
各スパッタカソードTdは、ターゲット板281と、バッキングプレート282と、マグネット283とを含む。
搬送機構は、基板210が第1の位置と第2の位置を通過するように支持部293を搬送する。第1の位置は、ターゲット部Td1の被スパッタ面から斜め方向に出射されたスパッタ粒子のみが基板210の被処理面に到達する位置である。この位置は、ターゲット部Td1は搬送面に対して傾いているため、第1の実施形態に係る第1の位置に比べターゲット部Td1に接近し得る。第2の位置は、最下流側のターゲット部(本実施形態ではターゲット部Td5)の被スパッタ面から垂直方向に出射されたスパッタ粒子が基板210の被処理面に到達する位置である。なお、第2の位置では、隣接するターゲット部Td4から斜め方向に出射されたスパッタ粒子が到達していてもよい。搬送機構は、少なくとも第1の位置の上流側から第2の位置の下流側まで支持部293(基板210)を搬送する。
以上のように構成された真空処理装置によるスパッタについて説明する。
第1の実施形態に係るスパッタと同様に、印加された電場及び磁場によりスパッタガスがプラズマ化される。
基板210の搬送が開始され、第1の位置において、ターゲット部Td1から斜め方向に出射されたスパッタ粒子により成膜される。ここで、ターゲット部Td1は、搬送方向Bの下流側に被スパッタ面が向くように傾いて配置されているため、ターゲット部Td1の被スパッタ面から斜め方向に出射されたスパッタ粒子は、被処理面に垂直に入射する。このスパッタ粒子は、ターゲット部Td1の被スパッタ面から斜め方向に出射されたものであるため、入射エネルギーは小さい。
以降、第1の実施形態に係るスパッタと同様に、基板210が搬送され、ターゲット部Td2、Td3、Td4及びTd5のそれぞれから出射されたスパッタ粒子により成膜される。
上述のように、被処理面へのスパッタ粒子の入射角度が、形成された薄膜の膜特性に影響を与える場合がある。特に、ターゲット部Td1から出射されたスパッタ粒子は、膜が形成されていない被処理面に最初に堆積する。
本実施形態に係るスパッタにおいては、ターゲット部Td1が傾いているため、入射エネルギーが低い、斜め方向に出射されたスパッタ粒子を基板210に垂直に入射させると共に、ターゲット部から垂直に出射されたスパッタ粒子を基板210に距離を置いて入射させることが可能である。
以下では、ターゲットの被スパッタ面に対して斜め方向に出射されたスパッタ粒子と、垂直方向に出射されたスパッタ粒子による成膜の、成膜速度及び下地層に与えるダメージの差について言及する。
図6は、本発明者らが行った実験を説明するスパッタリング装置の概略構成図である。このスパッタリング装置は、2つのスパッタカソードT1及びT2を備え、それぞれがターゲット11と、バッキングプレート12と、マグネット13とを有する。各スパッタカソードT1及びT2のバッキングプレート12は交流電源14の各電極にそれぞれ接続されている。ターゲット11には、In−Ga−Zn−O組成のターゲット材を用いた。
これらスパッタカソードT1及びT2に対向して、表面にゲート絶縁膜としてシリコン酸化膜が形成された基板を配置した。スパッタカソードと基板との間の距離(TS距離)は260mmとした。基板の中心は、スパッタカソードT1及びT2の中間地点(A点)に合わせた。このA点から各ターゲット11の中心(B点)までの距離は100mmである。減圧アルゴン雰囲気(流量230sccm、分圧0.74Pa)に維持された真空槽内部に酸素ガスを所定流量導入し、各スパッタカソードT1及びT2間に交流電力(0.6kW)を印加することで形成されたプラズマ15で各ターゲット11をスパッタした。
図7は、A点を原点とした基板上の各位置における膜厚の測定結果を示す。各点の膜厚は、A点の膜厚を1として換算した相対比とした。基板温度は室温とした。C点は、A点から250mm離れた位置であり、スパッタカソードT2のマグネット13の外周側からの距離は82.5mmであった。図中「◇」は酸素導入量が1sccm(分圧0.004Pa)のときの膜厚、「■」は酸素導入量が5sccm(分圧0.02Pa)のときの膜厚、「△」は酸素導入量が25sccm(分圧0.08Pa)のときの膜厚、「●」は酸素導入量が50sccm(分圧0.14Pa)のときの膜厚をそれぞれ示す。
図7に示すように、2つのスパッタカソードT1及びT2から出射するスパッタ粒子が到達するA点の膜厚が最も大きく、A点から離れるにしたがって膜厚は減少する。C点においては、スパッタカソードT2から斜め方向に出射するスパッタ粒子の堆積領域であるため、スパッタカソードT2から垂直方向に入射するスパッタ粒子の堆積領域(B点)に比べて膜厚が小さい。このC点におけるスパッタ粒子の入射角θは、図8に示すように72.39°であった。
図9は、A点、B点及びC点において測定した、導入分圧と成膜レートとの関係を示す図である。成膜位置に関係なく、酸素分圧(酸素導入量)が上昇するほど成膜レートが低下することが確認された。
上記A及びCの各点において、酸素分圧を異ならせて成膜したIGZO膜を活性層とする薄膜トランジスタをそれぞれ作製した。各トランジスタのサンプルを大気中、200℃で15分間加熱することで、活性層をアニールした。そして、各サンプルについてオン電流特性及びオフ電流特性を測定した。その結果を図10に示す。図中縦軸はオン電流またはオフ電流を示し、横軸はIGZO膜の成膜時の酸素分圧を示す。参照用として、IGZO膜をRFスパッタリング法により通過成膜方式で形成したサンプルのトランジスタ特性を併せて示す。図中「△」はC点におけるオフ電流、「▲」はC点におけるオン電流、「◇」はA点におけるオフ電流、「◆」はA点におけるオン電流、「○」は参照用サンプルのオフ電流、「●」は参照用サンプルのオン電流である。
図10の結果から明らかなように、各サンプルともに酸素分圧が増加するにしたがってオン電流が低下する。これは、膜中の酸素濃度が高くなることで活性層の導電特性が低下するからであると考えられる。また、A点及びC点の各サンプルを比較すると、A点のサンプルはC点よりもオン電流が低い。これは、活性層(IGZO膜)の成膜時において、スパッタ粒子との衝突によって下地膜(ゲート絶縁膜)が受けるダメージが大きく、下地膜の所期の膜質を維持できなかったためであると考えられる。また、C点のサンプルは、参照用サンプルと同程度のオン電流特性が得られた。
一方、図11は、活性層のアニール条件を大気中、400℃、15分間としたときの上記薄膜トランジスタのオン電流特性及びオフ電流特性を測定した実験結果である。このアニール条件では、各サンプルについてオン電流特性に大きさ違いは現れなかった。しかし、オフ電流特性に関しては、A点のサンプルがC点及び参照用の各サンプルに比べて高いことが確認された。これは、活性層の成膜時において、スパッタ粒子との衝突によって下地膜が大きなダメージを受け、所期の絶縁特性が失われたためであると考えられる。
また、アニール温度を高温化することによって、酸素分圧の影響を受けずに高いオン電流特性が得られることが確認された。
以上の結果から明らかなように、薄膜トランジスタの活性層をスパッタ成膜するに際して、斜め方向から基板に入射するスパッタ粒子によって薄膜の初期層を形成することで、オン電流が高く、オフ電流が低いという優れたトランジスタ特性を得ることができる。また、所期のトランジスタ特性を有する、In−Ga−Zn−O系組成の活性層を安定して製造することが可能となる。
以上、本発明の実施の形態について説明したが、勿論本発明はこれに限られず、本発明の技術的思想に基づいて種々の変形が可能である。
上述した実施形態では、第1のターゲットは、一つのターゲット部であるとしたがこれに限られず、複数のターゲット部からなるものとしてもよい。また、第1のターゲットは、基板の搬送方向に沿って、搬送面との間隔が次第に小さくなるように配置された複数のターゲット部からなるものとしてもよい。
上述した実施形態では、IGZO膜を活性層とする薄膜トランジスタの製造方法を例に挙げて説明したが、金属材料などの他の成膜材料をスパッタ成膜する場合にも、本発明は適用可能である。
10 基板
11 ターゲット
13 マグネット
61 第1のスパッタ室
71 保持機構
81 ターゲット板
83 マグネット
93 支持部
100 真空処理装置
210 基板
261 第1のスパッタ室
281 ターゲット板
283 マグネット
293 支持部
Tc スパッタリングカソード
Td スパッタリングカソード

Claims (6)

  1. 基板の被処理面に薄膜を形成するスパッタリング装置であって、
    真空状態を維持可能な真空槽と、
    前記真空槽の内部に配置され、前記基板を支持する支持部と、
    前記真空槽の内部に配置され、前記支持部を、前記被処理面と平行な搬送面に沿って直線的に搬送する搬送機構と、
    前記搬送面と第1の間隔を空けて対向する第1のターゲットと、
    前記第1のターゲットよりも前記基板の搬送方向下流側に配置され、前記搬送面と、前記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットと
    前記第1のターゲット及び前記第2のターゲットをスパッタするスパッタ手段と、
    を具備するスパッタリング装置。
  2. 請求項1に記載のスパッタリング装置であって、
    前記搬送機構は、第1の位置と第2の位置を順に通って前記基板を搬送し、
    前記第1の位置は、前記被処理面に、前記第1のターゲットから斜め方向に出射されたスパッタ粒子のみが到達する位置であり、
    前記第2の位置は、前記被処理面に、前記第2のターゲットから垂直方向に出射されたスパッタ粒子が到達する位置である
    スパッタリング装置。
  3. 請求項2に記載のスパッタリング装置であって、
    前記第1のターゲットの被スパッタ面は、前記搬送面に平行に配置されている
    スパッタリング装置。
  4. 請求項2に記載のスパッタリング装置であって、
    前記第1のターゲットの被スパッタ面は、前記第2の位置側に配向されている
    スパッタリング装置。
  5. 被処理面を有する基板を、基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、基板の搬送面に対して前記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置し、
    第1の位置から第2の位置に前記基板を搬送し、
    前記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより、前記被処理面を成膜し、
    前記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により、前記被処理面を成膜する
    薄膜形成方法。
  6. 基板の上にゲート絶縁膜を形成し、
    前記基板を、In−Ga−Zn−O系組成を有し基板の搬送面に対して第1の間隔を空けて対向する第1のターゲットと、In−Ga−Zn−O系組成を有し基板の搬送面に対して前記第1の間隔よりも小さい第2の間隔を空けて対向する第2のターゲットとが設けられた真空槽内に配置し、
    第1の位置から第2の位置に基板を搬送し、
    前記第1の位置で、第1のターゲットをスパッタすることで斜め方向に出射されたスパッタ粒子のみにより前記被処理面を成膜し、前記第2の位置で、第2のターゲットをスパッタすることで垂直方向に出射されたスパッタ粒子により前記被処理面上を成膜して、活性層を形成する
    電界効果型トランジスタの製造方法。
JP2010533815A 2008-10-16 2009-10-09 スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 Active JP5334984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010533815A JP5334984B2 (ja) 2008-10-16 2009-10-09 スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008267925 2008-10-16
JP2008267925 2008-10-16
JP2010533815A JP5334984B2 (ja) 2008-10-16 2009-10-09 スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
PCT/JP2009/005284 WO2010044237A1 (ja) 2008-10-16 2009-10-09 スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2010044237A1 true JPWO2010044237A1 (ja) 2012-03-15
JP5334984B2 JP5334984B2 (ja) 2013-11-06

Family

ID=42106409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010533815A Active JP5334984B2 (ja) 2008-10-16 2009-10-09 スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法

Country Status (6)

Country Link
US (1) US20110201150A1 (ja)
JP (1) JP5334984B2 (ja)
KR (1) KR101299755B1 (ja)
CN (1) CN102187008A (ja)
TW (1) TWI428463B (ja)
WO (1) WO2010044237A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123455B1 (ko) * 2013-01-30 2020-06-17 엘지디스플레이 주식회사 스퍼터링 장치 및 산화물 반도체 물질의 스퍼터링 방법
JP5801500B2 (ja) * 2013-08-29 2015-10-28 株式会社アルバック 反応性スパッタ装置
JP6666524B1 (ja) * 2018-05-11 2020-03-13 株式会社アルバック スパッタリング方法
JP6605657B1 (ja) 2018-05-24 2019-11-13 キヤノントッキ株式会社 成膜装置、成膜方法及び電子デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188843A (ja) * 1987-01-31 1988-08-04 Nec Home Electronics Ltd 光磁気デイスクの製造方法
US5556525A (en) * 1994-09-30 1996-09-17 Advanced Micro Devices, Inc. PVD sputter system having nonplanar target configuration and methods for operating same
JP2003147519A (ja) * 2001-11-05 2003-05-21 Anelva Corp スパッタリング装置
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
KR101213888B1 (ko) * 2006-05-08 2012-12-18 엘지디스플레이 주식회사 스퍼터링 장치, 그 구동 방법 및 이를 이용한 패널 제조방법
US8137511B2 (en) * 2006-06-22 2012-03-20 Shibaura Mechatronics Corporation Film forming apparatus and film forming method
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008063616A (ja) * 2006-09-07 2008-03-21 Tokki Corp スパッタリング装置及びスパッタリング方法並びに有機el素子
JP4465004B2 (ja) * 2007-12-21 2010-05-19 キヤノンアネルバ株式会社 スパッタリング装置
US10043642B2 (en) * 2008-02-01 2018-08-07 Oerlikon Surface Solutions Ag, Pfäffikon Magnetron sputtering source and arrangement with adjustable secondary magnet arrangement

Also Published As

Publication number Publication date
KR20110042218A (ko) 2011-04-25
KR101299755B1 (ko) 2013-08-23
JP5334984B2 (ja) 2013-11-06
WO2010044237A1 (ja) 2010-04-22
TW201026871A (en) 2010-07-16
TWI428463B (zh) 2014-03-01
US20110201150A1 (en) 2011-08-18
CN102187008A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
JP5309150B2 (ja) スパッタリング装置及び電界効果型トランジスタの製造方法
US9472384B2 (en) Electronic device manufacturing method and sputtering method
US7884032B2 (en) Thin film deposition
US10734235B2 (en) Systems and methods for low resistivity physical vapor deposition of a tungsten film
TWI774283B (zh) 用於產生派形加工的電漿源組件、處理腔室及方法
KR100297971B1 (ko) 스퍼터화학증착복합장치
KR20130019405A (ko) 스퍼터링 장치 및 전자 디바이스의 제조 방법
JP5334984B2 (ja) スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
KR101438129B1 (ko) 스퍼터링 장치
KR101279214B1 (ko) 스퍼터링 장치, 박막 형성 방법 및 전계 효과형 트랜지스터의 제조 방법
JP4858492B2 (ja) スパッタリング装置
JPH10237639A (ja) 集積回路用バリア膜を作成するスパッタリング装置
KR20190005929A (ko) 진공 처리를 위한 방법 및 장치
JP2000223440A (ja) スパッタリング装置及び基板処理装置
JP2020041167A (ja) 成膜装置用の部品及び成膜準備方法
TW201437397A (zh) 物理蒸氣沉積系統
JPH11172429A (ja) 超平滑膜の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250