JPWO2009034652A1 - 情報処理装置及びその制御方法 - Google Patents
情報処理装置及びその制御方法Info
- Publication number
- JPWO2009034652A1 JPWO2009034652A1 JP2009532031A JP2009532031A JPWO2009034652A1 JP WO2009034652 A1 JPWO2009034652 A1 JP WO2009034652A1 JP 2009532031 A JP2009532031 A JP 2009532031A JP 2009532031 A JP2009532031 A JP 2009532031A JP WO2009034652 A1 JPWO2009034652 A1 JP WO2009034652A1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control device
- data
- controller
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
1、2、3、4 プロセッサ
11、21、31、41 メモリコントローラ
10、12、13、14、15、20、22、23、24、25、30、32、33、34、35、40、42、43、44、45 システムバス
16、17、18、26、27、28、36、37、38、46、47、48 メモリモジュール
19、39 コア
5、6、7、8、1064 マルチプレクサ
51、61、71、81 拡張サブメモリコントローラ
100 システムボード
101、102 システムコントローラ
104 システムバスコントローラ
105 メモリコントローラ
106 拡張メモリコントローラ
110、410、510、810、1022、1044 設定レジスタ
200 I/Oボード
202、204 バス
300 クロスバ
400 システムマネージメントボード
401、402、403、404 システムマネージメントバス
512、513、514、515、516、518 バス
520、1069 データバッファ
522 論理積回路
524、1062 リクエストバッファ
526、532、534、1044 設定レジスタ
528、536、538 セレクタ
530 ローカルアドレステーブル
600 メモリ空間
704 システムアドレス
706 メモリ番号
708 メモリローカルアドレス
1042 アドレスチェック手段
1066 アービタ
1068 アドレステーブル
図1は、本実施形態における情報処理装置0を表す。情報処理装置0は、例えば、4つのシステムボード100及び4つの入出力(I/O:Input Output)ボード200から構成される。なお、システムボード100及びI/Oボードの数は任意に設定することができる。
図2に、本実施形態におけるシステムボード100を表す。システムボード100は、クロスバ(図示せず)に接続される。当該クロスバには、他のシステムボードも接続される。システムボード100には、クロスバを介して他のシステムボードからリクエストが送信される。システムボード100は、例えば、プロセッサ1、2、3、4、各プロセッサに搭載されたメモリコントローラ11、21、31、41、各メモリコントローラに接続されたシステムコントローラ102及びシステムコントローラ102に接続された複数のメモリモジュールを有する。ここで、一般に、プロセッサ内のメモリコントローラは、自身の管理下にあるメモリモジュールにアクセスする際には、高速アクセスが可能である。しかし、メモリインターフェースのピンの制限から自身の管理下にあるメモリモジュールを増設することは困難である。
図3は、システムコントローラ102を表す。システムコントローラ102は、システムバスコントローラ104及び拡張メモリコントローラ106を有している。
拡張メモリコントローラ106は、リクエストバッファ1062、マルチプレクサ1064、アービタ1066、アドレステーブル1068、拡張サブメモリコントローラ51、61、71、81及びデータバッファ1069を有している。拡張サブメモリコントローラ51、61、71及び81には、バス204を通じてプロセッサ1〜4からリクエストが送信される。
図4に拡張サブメモリコントローラ51を表す。拡張サブメモリコントローラ51は、設定レジスタ526、設定レジスタ532、設定レジスタ534、論理積回路522、データバッファ520、リクエストバッファ524、セレクタ528、ローカルアドレステーブル530、セレクタ536、セレクタ538から構成される。なお、図4では、拡張サブメモリコントローラ51のみを図示し、他の拡張サブメモリコントローラ61、71及び81については図示していないが、他の拡張サブメモリコントローラの構成も拡張サブメモリコントローラ51と同様である。
まずは、モード1の場合について説明する。ここでは、プロセッサ1がメモリモジュール16をアクセスする状況を想定する。
次に、モード2の場合について説明する。モード2では、プロセッサが、拡張サブメモリコントローラを介してメモリモジュールにメモリアクセスを行う。ここでは、プロセッサ1がいずれかのメモリモジュール16〜18をアクセスする状況を想定する。システムマネージメントボード400は、例えば、プロセッサ1に搭載されたメモリコントローラ11が無効となるように、設定レジスタ110を設定する。また、システムマネージメントボード400は、例えば、拡張サブメモリコントローラ51が有効となるように、設定レジスタ510を設定する。プロセッサ1は、バス512を通じてリクエストバッファ524にリクエストを送信する。リクエストバッファ524は受信したリクエストを格納する。
続いて、モード3の場合について説明する。モード3では、プロセッサが、システムバスコントローラ104及び拡張サブメモリコントローラを介してメモリモジュールにメモリアクセスを行う。
最後に、モード1及びモード3を混在させるモードについて説明する。システムマネージメントボード400は、メモリコントローラ11が有効となるように、設定レジスタ110を設定する。また、システムマネージメントボード400は、システムバスコントローラ104が有効となるように、設定レジスタ1044を設定する。また、システムマネージメントボード400は、拡張サブメモリコントローラ51が有効となるように、設定レジスタ510を設定する。
最後に本実施例の有効性について説明する。
Claims (18)
- データが格納される第一のメモリと、
データが格納される第二のメモリと、
該第一のメモリに対するデータの書き込み又は読み出しを制御する第一のメモリ制御装置と、
該第一のメモリ及び該第二のメモリに対するデータの書き込み又は読み出しを制御する第二のメモリ制御装置と、
該第一のメモリ制御装置又は該第二のメモリ制御装置のいずれか一つを選択して、該第一のメモリに対するデータの書き込み又は読み出しを行わせる選択手段と、
を有することを特徴とする情報処理装置。 - 該選択手段が該第一のメモリ制御装置を選択した場合、該第一のメモリ制御装置は、該第一のメモリに対してデータの書き込み又は読み出しを行うことを特徴とする請求項1記載の情報処理装置。
- 該選択手段が該第二のメモリ制御装置を選択した場合、該第二のメモリ制御装置は、該第一のメモリ及び該第二のメモリに対してデータの書き込み又は読み出しを行うことを特徴とする請求項1記載の情報処理装置。
- 該情報処理装置は、さらに、該第二のメモリ制御装置を制御する制御装置を有し、
該選択手段が該第一のメモリ制御装置を選択した場合、該制御装置は該第二のメモリ制御装置に該第二のメモリに対してデータの書き込み又は読み出しを行わせることを特徴とする請求項1記載の情報処理装置。 - 該情報処理装置は、さらに、データを処理する処理装置を有し、
該第一のメモリ制御装置は、該処理装置に設けられていることを特徴とする請求項1記載の情報処理装置。 - 該第二のメモリ制御装置は、該処理装置に接続されていることを特徴とする請求項5記載の情報処理装置。
- データが格納される第一のメモリと、データが格納される第二のメモリと、該第一のメモリに対するデータの書き込み又は読み出しを制御する第一のメモリ制御装置と、該第一のメモリ及び該第二のメモリに対するデータの書き込み又は読み出しを制御する第二のメモリ制御装置と、該第一のメモリ制御装置又は該第二のメモリ制御装置のいずれか一つを選択して該第一のメモリに対してデータの書き込み又は読み出しを行わせる第一の選択手段とを有する第一のシステムボードと、
データが格納される第三のメモリと、データが格納される第四のメモリと、該第三のメモリに対するデータの書き込み又は読み出しを制御する第三のメモリ制御装置と、該第三のメモリ及び該第四のメモリに対するデータの書き込み又は読み出しを制御する第四のメモリ制御装置と、該第三のメモリ制御装置又は該第四のメモリ制御装置のいずれか一つを選択して該第三のメモリに対してデータの書き込み又は読み出しを行わせる第二の選択手段とを有する第二のシステムボードと、
を有することを特徴とする情報処理装置。 - 該第一の選択手段は該第一のメモリ制御装置を選択し、該第一のメモリ制御装置は、該第一のメモリに対してデータの書き込み又は読み出しを行い、
該第二の選択手段は該第四のメモリ制御装置を選択し、該第四のメモリ制御装置は、該第三のメモリまたは該第四のメモリに対してデータの書き込み又は読み出しを行うことを特徴とする請求項7記載の情報処理装置。 - 該第二のシステムボードは、さらに、該第四のメモリ制御装置を制御する制御装置を有し、
該第一の選択手段は該第一のメモリ制御装置を選択し、該第一のメモリ制御装置は、該第一のメモリに対してデータの書き込み又は読み出しを行い、
該制御装置は該第四のメモリ制御装置に該第三のメモリまたは該第四のメモリに対してデータの書き込み又は読み出しを行わせることを特徴とする請求項7記載の情報処理装置。 - 該第二のシステムボードは、さらに、該第四のメモリ制御装置を制御する制御装置を有し、
該第一の選択手段は該第二のメモリ制御装置を選択し、該第二のメモリ制御装置は、該第一のメモリまたは該第二のメモリに対してデータの書き込み又は読み出しを行い、
該制御装置は該第四のメモリ制御装置に該第三のメモリまたは該第四のメモリに対してデータの書き込み又は読み出しを行わせることを特徴とする請求項7記載の情報処理装置。 - 該第一のシステムボードは、さらに、データを処理する第一の処理装置を有し、
該第二のシステムボードは、さらに、データを処理する第二の処理装置を有し、
該第一のメモリ制御装置は、該第一の処理装置に設けられ、
該第三のメモリ制御装置は、該第二の処理装置に設けられていることを特徴とする請求項7記載の情報処理装置。 - 該第二のメモリ制御装置は、該第一の処理装置に接続され、
該第四のメモリ制御装置は、該第二の処理装置に接続されていることを特徴とする請求項11記載の情報処理装置。 - 情報処理装置の制御方法において、
該情報処理装置が、データが格納される第一のメモリに対するデータの書き込み又は読み出しを制御する第一のメモリ制御装置と、該第一のメモリ及びデータが格納される第二のメモリに対するデータの書き込み又は読み出しを制御する第二のメモリ制御装置のいずれか一つを選択して、該第一のメモリに対するデータの書き込み又は読み出しを行わせることを特徴とする制御方法。 - 該情報処理装置が該第一のメモリ制御装置を選択した場合、該第一のメモリ制御装置は、該第一のメモリに対してデータの書き込み又は読み出しを行うことを特徴とする請求項13記載の制御方法。
- 該情報処理装置が該第二のメモリ制御装置を選択した場合、該第二のメモリ制御装置は、該第一のメモリ及び該第二のメモリに対してデータの書き込み又は読み出しを行うことを特徴とする請求項13記載の制御方法。
- 該情報処理装置は、さらに、該第二のメモリ制御装置を制御する制御装置を有し、
該情報処理装置が該第一のメモリ制御装置を選択した場合、該制御装置は該第二のメモリ制御装置に該第二のメモリに対してデータの書き込み又は読み出しを行わせることを特徴とする請求項13記載の制御方法。 - 該情報処理装置は、さらに、データを処理する処理装置を有し、
該第一のメモリ制御装置は、該処理装置に設けられていることを特徴とする請求項13記載の制御方法。 - 該第二のメモリ制御装置は、該処理装置に接続されていることを特徴とする請求項17記載の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/067984 WO2009034652A1 (ja) | 2007-09-14 | 2007-09-14 | 情報処理装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009034652A1 true JPWO2009034652A1 (ja) | 2010-12-16 |
JP5218413B2 JP5218413B2 (ja) | 2013-06-26 |
Family
ID=40451676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009532031A Expired - Fee Related JP5218413B2 (ja) | 2007-09-14 | 2007-09-14 | 情報処理装置及びその制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20100153663A1 (ja) |
EP (1) | EP2189909B1 (ja) |
JP (1) | JP5218413B2 (ja) |
KR (1) | KR101192938B1 (ja) |
CN (1) | CN101802795B (ja) |
WO (1) | WO2009034652A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2778934B1 (en) * | 2011-11-10 | 2021-05-12 | Fujitsu Limited | Information processing device, information processing method, information processing program, and recording medium in which program is recorded |
US8880819B2 (en) * | 2011-12-13 | 2014-11-04 | Micron Technology, Inc. | Memory apparatuses, computer systems and methods for ordering memory responses |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4282572A (en) * | 1979-01-15 | 1981-08-04 | Ncr Corporation | Multiprocessor memory access system |
JPS62145431A (ja) * | 1985-12-20 | 1987-06-29 | Fujitsu Ltd | プロセツサ制御方式 |
US5269009A (en) | 1990-09-04 | 1993-12-07 | International Business Machines Corporation | Processor system with improved memory transfer means |
US5265236A (en) * | 1990-11-29 | 1993-11-23 | Sun Microsystems, Inc. | Method and apparatus for increasing the speed of memory access in a virtual memory system having fast page mode |
JPH05210645A (ja) | 1991-05-08 | 1993-08-20 | Hitachi Ltd | 並列処理システムとそのためのコンパイル方法 |
JPH0895851A (ja) * | 1994-07-28 | 1996-04-12 | Tec Corp | メモリ拡張可能な電子機器 |
US5896492A (en) * | 1996-10-28 | 1999-04-20 | Sun Microsystems, Inc. | Maintaining data coherency between a primary memory controller and a backup memory controller |
JP3050194B2 (ja) | 1996-12-26 | 2000-06-12 | 日本電気株式会社 | ホスト間共用メモリファイル動的追加システム、ホスト間共用メモリファイル動的追加方法、およびホスト間共用メモリファイル動的追加プログラムを記録した記録媒体 |
JPH11161778A (ja) * | 1997-11-26 | 1999-06-18 | Ricoh Co Ltd | デジタル画像処理システム |
JP2000099391A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | プリンタ装置およびプリンタ制御方法、並びに記録媒体 |
JP2002007200A (ja) * | 2000-06-16 | 2002-01-11 | Nec Corp | メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 |
US6842857B2 (en) | 2001-04-12 | 2005-01-11 | International Business Machines Corporation | Method and apparatus to concurrently boot multiple processors in a non-uniform-memory-access machine |
US7234052B2 (en) * | 2002-03-08 | 2007-06-19 | Samsung Electronics Co., Ltd | System boot using NAND flash memory and method thereof |
JP4225223B2 (ja) * | 2004-03-19 | 2009-02-18 | 富士ゼロックス株式会社 | メモリ制御装置および方法 |
JP2007018161A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | メモリ制御装置 |
US20070094454A1 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Program memory source switching for high speed and/or low power program execution in a digital processor |
-
2007
- 2007-09-14 WO PCT/JP2007/067984 patent/WO2009034652A1/ja active Application Filing
- 2007-09-14 EP EP07807388.9A patent/EP2189909B1/en not_active Not-in-force
- 2007-09-14 JP JP2009532031A patent/JP5218413B2/ja not_active Expired - Fee Related
- 2007-09-14 KR KR1020107005131A patent/KR101192938B1/ko not_active IP Right Cessation
- 2007-09-14 CN CN2007801005871A patent/CN101802795B/zh not_active Expired - Fee Related
-
2010
- 2010-02-24 US US12/711,454 patent/US20100153663A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2189909A4 (en) | 2010-11-03 |
JP5218413B2 (ja) | 2013-06-26 |
CN101802795B (zh) | 2013-03-13 |
KR20100038474A (ko) | 2010-04-14 |
EP2189909A1 (en) | 2010-05-26 |
US20100153663A1 (en) | 2010-06-17 |
WO2009034652A1 (ja) | 2009-03-19 |
CN101802795A (zh) | 2010-08-11 |
KR101192938B1 (ko) | 2012-10-18 |
EP2189909B1 (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6173356B1 (en) | Multi-port DRAM with integrated SRAM and systems and methods using the same | |
KR100860956B1 (ko) | 메모리 시퀀싱 힌트들을 제공하기 위한 메모리 허브 및방법 | |
JP4677630B2 (ja) | 内部キャッシュおよび/またはメモリアクセス予測を持つメモリハブ | |
JP4926963B2 (ja) | 多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法 | |
US6725336B2 (en) | Dynamically allocated cache memory for a multi-processor unit | |
KR20230054844A (ko) | 복수의 명령 서브 큐 및 대응하는 아비터를 갖는 메모리 컨트롤러 | |
US7418559B2 (en) | Address snoop method and multi-processor system | |
US6266751B1 (en) | Continuously sliding window method and apparatus for sharing single-ported memory banks between two agents | |
US20090037688A1 (en) | Communicating between Partitions in a Statically Partitioned Multiprocessing System | |
JP5218413B2 (ja) | 情報処理装置及びその制御方法 | |
KR102142509B1 (ko) | 고체 상태 디바이스를 위한 다중 어드레스 레지스터를 위한 장치 및 방법 | |
JP5382113B2 (ja) | 記憶制御装置及びその制御方法 | |
JP4715219B2 (ja) | 共有メモリ装置 | |
KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
US6775742B2 (en) | Memory device storing data and directory information thereon, and method for providing the directory information and the data in the memory device | |
US9081673B2 (en) | Microprocessor and memory access method | |
JP4983133B2 (ja) | 入出力制御装置およびその制御方法、並びにプログラム | |
JP2006048691A (ja) | ストリーミングidメソッドによるdmac発行メカニズム | |
JP2005107873A (ja) | 半導体集積回路 | |
JP2008102759A (ja) | メモリアクセス制御装置 | |
WO2011030498A1 (ja) | データ処理装置及びデータ処理方法 | |
JP2001273191A (ja) | コンピュータシステム | |
JP2007334835A (ja) | メモリ制御装置及びその制御方法 | |
JP2005078481A (ja) | 半導体システム | |
JP2007066039A (ja) | 共有メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |