CN101802795A - 信息处理装置及其控制方法 - Google Patents

信息处理装置及其控制方法 Download PDF

Info

Publication number
CN101802795A
CN101802795A CN200780100587A CN200780100587A CN101802795A CN 101802795 A CN101802795 A CN 101802795A CN 200780100587 A CN200780100587 A CN 200780100587A CN 200780100587 A CN200780100587 A CN 200780100587A CN 101802795 A CN101802795 A CN 101802795A
Authority
CN
China
Prior art keywords
memory
control device
data
controller
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780100587A
Other languages
English (en)
Other versions
CN101802795B (zh
Inventor
菅野文武
高桥仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101802795A publication Critical patent/CN101802795A/zh
Application granted granted Critical
Publication of CN101802795B publication Critical patent/CN101802795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

在信息处理装置中能够设置从第一存储器控制装置到存储器模块的访问路径和从第二存储器控制装置到存储器模块的访问路径。例如，在第一存储器控制装置，设置在处理装置，能够对存储器模块进行高速访问，第二存储器控制装置，与该处理装置连接，能够增设存储器模块的情况下，能够从第一存储器控制装置对要求高速访问的存储器模块进行访问，能够从第二存储器控制装置对要求存储器容量增大的存储器模块进行访问。因此，能够实现针对存储器模块的访问时间的缩短和存储器容量的增大。

Description

信息处理装置及其控制方法
技术领域
本发明涉及信息处理装置及其控制方法。
背景技术
信息处理装置有由处理器、系统控制器、存储器控制器和存储器模块等多个装置构成的装置。在这样的信息处理装置中，例如，处理器通过系统控制器访问存储器控制器，由此，对存储器模块进行数据的写入或读出。
另一方面，上述的信息处理装置，在进行针对存储器模块的数据的写入或读出时，必须经由系统控制器。因此，直到对存储器模块进行数据的写入或读出为止，需要花费时间。
因此，例如，存在处理器中搭载的存储器控制器对直接管理的存储器模块进行数据的写入或读出的信息处理装置。这样的信息处理装置，不经由系统控制器，存储器控制器可直接对存储器模块进行数据的写入或读出。因此，能够缩短直到对存储器模块进行数据的写入或读出为止所花费的时间。
但是，通常1个存储器接口能装配的存储器模块的块数已确定，在这样的信息处理装置中，由于存储器接口的插脚的限制，增设存储器模块变得困难。其结果，还是无法加大信息处理装置的存储器容量。
有下列的在先技术文献。
专利文献1：日本特开平05-210645号公报
专利文献2：日本特开平05-216757号公报
专利文献3：日本特开平10-240696号公报
专利文献4：日本特开2003-006174号公报
发明内容
本发明的课题，实现能够缩短针对存储器模块的访问时间，而且，能够增大存储器容量的信息处理装置。
本发明的信息处理装置，其特征在于，具有：保存数据的第一存储器；保存数据的第二存储器；控制针对该第一存储器的数据的写入或读出的第一存储器控制装置；控制针对该第一存储器和该第二存储器的数据的写入或读出的第二存储器控制装置；选择该第一存储器控制装置和该第二存储器控制装置的任意一个，使其进行针对该第一存储器的数据的写入或读出的选择单元。
本发明的信息处理装置，其特征在于，在该选择单元选择了该第一存储器控制装置的情况下，该第一存储器控制装置对该第一存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，在该选择单元选择了该第二存储器控制装置的情况下，该第二存储器控制装置对该第一存储器和该第二存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，还具有控制该第二存储器控制装置的控制装置，在该选择单元选择了该第一存储器控制装置的情况下，该控制装置使该第二存储器控制装置对该第二存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，还具有处理数据的处理装置，该第一存储器控制装置被设置于该处理装置。
本发明的信息处理装置，其特征还在于，该第二存储器控制装置与该处理装置连接。
本发明的信息处理装置，其特征在于，具有第一系统板和第二系统板，该第一系统板具有：保存数据的第一存储器；保存数据的第二存储器；控制对该第一存储器的数据的写入或读出的第一存储器控制装置；控制对该第一存储器和该第二存储器的数据的写入或读出的第二存储器控制装置；选择该第一存储器控制装置和该第二存储器控制装置中的任意一个并使其对该第一存储器进行数据的写入或读出的第一选择单元；该第二系统板，具有：保存数据的第三存储器；保存数据的第四存储器；控制对该第三存储器的数据的写入或读出的第三存储器控制装置；控制对该第三存储器和该第四存储器的数据的写入或读出的第四存储器控制装置；选择该第三存储器控制装置和该第四存储器控制装置中的任意一个并使其对该第三存储器进行数据的写入或读出的第二选择单元。
本发明的信息处理装置，其特征在于，该第一选择单元选择该第一存储器控制装置，该第一存储器控制装置对该第一存储器进行数据的写入或读出，该第二选择单元选择该第四存储器控制装置，该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，该第二系统板还具有控制该第四存储器控制装置的控制装置，该第一选择单元选择该第一存储器控制装置，该第一存储器控制装置对该第一存储器进行数据的写入或读出，该控制装置使该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，该第二系统板还具有控制该第四存储器控制装置的控制装置，该第一选择单元选择该第二存储器控制装置，该第二存储器控制装置对该第一存储器或该第二存储器进行数据的写入或读出，该控制装置使该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
本发明的信息处理装置，其特征在于，该第一系统板还具有处理数据的第一处理装置，该第二系统板还具有处理数据的第二处理装置，该第一存储器控制装置被设置于该第一处理装置；该第三存储器控制装置被设置于该第二处理装置。
本发明的信息处理装置，其特征在于，该第二存储器控制装置与该第一处理装置连接；该第四存储器控制装置与该第二处理装置连接。
本发明的信息处理装置的控制方法，其特征在于，选择第一存储器控制装置和第二存储器控制装置中的任意一个使其进行对该第一存储器的数据的写入或读出，该第一存储器控制装置控制对保存数据的第一存储器的数据的写入或读出，该第二存储器控制装置控制对该第一存储器和保存数据的第二存储器的数据的写入或读出。
本发明的信息处理装置的控制方法，其特征在于，在选择了该第一存储器控制装置的情况下，该第一存储器控制装置对该第一存储器进行数据的写入或读出。
本发明的信息处理装置的控制方法，其特征在于，在选择了该第二存储器控制装置的情况下，该第二存储器控制装置对该第一存储器和该第二存储器进行数据的写入或读出。
本发明的信息处理装置的控制方法，其特征在于，该信息处理装置还具有控制该第二存储器控制装置的控制装置，在选择了该第一存储器控制装置的情况下，该控制装置使该第二存储器控制装置对该第二存储器进行数据的写入或读出。
本发明的信息处理装置的控制方法，即权利要求13记载的控制方法，其特征在于，该信息处理装置还具有处理数据的处理装置，该第一存储器控制装置被设置于该处理装置。
本发明的信息处理装置的控制方法，其特征在于，该第二存储器控制装置与该处理装置连接。
根据本发明，在信息处理装置中能够设置从第一存储器控制装置到存储器模块的访问路径和从第二存储器控制装置到存储器模块的访问路径。例如，在第一存储器控制装置，设置在处理装置，能够对存储器模块进行高速访问，第二存储器控制装置，与该处理装置连接，能够增设存储器模块的情况下，能够从第一存储器控制装置对要求高速访问的存储器模块进行访问，能够从第二存储器控制装置对要求存储器容量增大的存储器模块进行访问。因此，能够实现针对存储器模块的访问时间的缩短和存储器容量的增大。
附图说明
图1是表示信息处理装置的硬件构成的图(其1)。
图2是表示系统板的图(其1)。
图3是表示系统控制器的图。
图4是表示扩展子存储器控制器的图。
图5是表示与寄存器和系统管理板的关系图。
图6是表示本实施方式中的存储器的分配例的图。
图7是表示本实施方式中的本地地址表的译码例的图。
图8是表示多个模式的混合例的图。
图9是表示能够由模式1实现的系统的图。
图10是表示模式1中的针对存储器模块的访问的图(其1)。
图11是表示模式1中的针对存储器模块的访问的图(其2)。
图12是表示模式1中的针对存储器模块的访问的图(其3)。
图13是表示能够由模式2实现的系统的图。
图14是表示模式2中的针对存储器模块的访问的图(其1)。
图15是表示模式2中的针对存储器模块的访问的图(其2)。
图16是表示模式2中的针对存储器模块的访问的图(其3)。
图17是表示能够由模式3实现的系统的图。
图18是表示模式3中的针对存储器模块的访问的图(其1)。
图19是表示模式3中的针对存储器模块的访问的图(其2)。
图20是表示模式3中的针对存储器模块的访问的图(其3)。
图21是表示能够通过混合模式1、3实现的系统的图。
图22是表示模式1、3混合的针对存储器模块的访问的图。
图23是表示系统板的图(其2)。
图24是表示系统板的图(其3)。
图25是表示基于处理器的存储器控制器的无效功能的图。
图26是表示信息处理装置的硬件构成图(其2)。
符号的说明
0信息处理装置
1、2、3、4处理器
11、21、31、41存储器控制器
10、12、13、14、15、20、22、23、24、25、30、32、33、34、35、40、42、43、44、45系统总线
16、17、18、26、27、28、36、37、38、46、47、48存储器模块
19、39核心
5、6、7、8、1064多路复用器
51、61、71、81扩展子存储器控制器
100系统板
101、102系统控制器
104系统总线控制器
105存储器控制器
106扩展存储器控制器
110、410、510、810、1022、1044设定寄存器
200I/O板
202、204总线
300交叉开关矩阵
400系统管理板
401、402、403、404系统管理总线
512、513、514、515、516、518总线
520、1069数据缓冲器
522“与”电路
524、1062请求缓冲器
526、532、534、1044设定寄存器
528、536、538选择器
530本地地址表
600存储器空间
704系统地址
706存储器编号
708存储器本地地址
1042地址校验单元
1066仲裁器
1068地址表
具体实施方式
以下使用附图就本实施方式作出说明。
(信息处理装置)
图1表示本实施方式中的信息处理装置0。信息处理装置0，例如，由4个系统板100和4个输入输出(I/O：Input Output输入输出)板200构成。而且，能够任意地设定系统板100和I/O板的数量。
系统板100具有处理器、系统控制器、存储器控制器和存储器模块。系统控制器统一控制从处理器发送来的指令。系统控制器，基于来自处理器的指令，控制存储器控制器。而且，系统控制器把写入存储器模块的数据发送给存储器控制器。存储器控制器进行对存储器模块的存储器访问，进行数据的写入或读出。而且，存储器控制器把从存储器模块读出的数据发送给系统控制器。存储器模块，例如，是搭载了多个动态随机存取存储器(DRAM：Dynamic Random Access Memory动态随机存取存储器)的双列直插内存模块(DIMM：Dual Inline Memory Module双列直插内存模块)。
I/O板200具有周边元件扩展接口(PCI：Peripheral ComponentInterconnect周边元件扩展接口)装置等。I/O板200用于与磁盘装置(HDD：Hard Disk Drive硬盘驱动)和局域通信网(LAN：Local AreaNetwork局域网)等的I/O连接。
系统板100和I/O板200为了进行任意的系统板100和I/O板之间的数据传送而与交叉开关矩阵300相连接。交叉开关矩阵300由进行地址的发送接收的地址交叉开关矩阵和进行数据的发送接收的数据交叉开关矩阵构成。在图1中，设为概念性地把地址交叉开关矩阵和数据交叉开关矩阵合起来表示交叉开关矩阵300。
信息处理装置0还具有管理系统板100、I/O板200和交叉开关矩阵300的系统管理板400。系统管理总线400通过系统管理总线401与系统板100相连接。而且，系统管理总线400通过系统管理总线402与交叉开关矩阵300相连接。系统管理总线400通过系统管理总线403与I/O板200相连接。
(系统板)
图2表示本实施方式中的系统板100。系统板100与交叉开关矩阵(未图示)连接。该交叉开关矩阵也连接了其他的系统板。通过交叉开关矩阵从其他的系统板向系统板100发送请求。系统板100，例如，具有处理器1、2、3、4、搭载于各处理器的存储器控制器11、21、31、41、与各存储器控制器连接的系统控制器102和与系统控制器102连接的多个存储器模块。在此，一般地，处理器内的存储器控制器，在访问自身管理下的存储器模块时，能够进行高速访问。但是，由于存储器接口的插脚的限制，增设自身管理下的存储器模块是困难的。
处理器1、2、3、4分别互相直接连接。在某个处理器对其他的处理器所管理的存储器模块进行访问的情况下，直接对该其他的处理器进行访问。
系统控制器102具有系统总线控制器104。系统总线控制器104，与处理器和交叉开关矩阵(未图示)进行数据和请求的发送接收。系统总线控制器104与扩展存储器控制器106相连接。扩展存储器控制器106具有扩展子存储器控制器51、61、71、81。扩展子存储器控制器51与处理器1、多路复用器5和存储器模块17、18相连接。此外，能够对扩展子存储器控制器增设存储器模块。据此，能够增大存储器容量。多路复用器5还与存储器模块16相连接。其他的扩展子存储器控制器61、71和81也同样地与处理器、多路复用器和存储器模块相连接。例如，多路复用器5选择从处理器1发送的请求和从扩展子存储器控制器51发送的请求的任意一个发送给存储器模块16。其他的多路复用器6、7和8也是同样。此外，有关系统控制器102、扩展存储器控制器106和扩展子存储器控制器51等将后述。
(系统控制器)
图3表示系统控制器102。系统控制器102具有系统总线控制器104和扩展存储器控制器106。
系统总线控制器104具有地址校验单元1042和设定寄存器1044。系统总线控制器104检测是否通过交叉开关矩阵从其他的系统板(未图示)发送来存储器访问请求。而且，系统总线控制器104也检测是否从本地连接的处理器1～4的系统总线发送来存储器访问请求。该请求从其他的系统板通过交叉开关矩阵，进而，通过总线202被发送给系统总线控制器104。而且，该请求从处理器1～4通过总线204被发送给系统总线控制器104。若系统总线控制器104检测出发送来了存储器访问请求，则地址校验单元1042基于该请求所具有的地址，判定该请求是否为针对系统控制器102所管理的存储器模块的请求。
在向系统总线控制器104发送来的请求，是针对系统控制器102所管理的存储器模块的请求的情况下，地址校验单元1042把该请求发送到扩展存储器控制器106。另一方面，在向系统总线控制器104发送来的请求不是针对系统控制器102所管理的存储器模块的请求的情况下，地址校验单元1042通过交叉开关矩阵把该请求发送给应该发送的其他系统板上的系统控制器。
而且，在存在来自交叉开关矩阵和处理器1～4的数据的写入请求(request)的情况下，系统总线控制器104将从交叉开关矩阵或处理器1～4接收的写数据和该请求一起发送到扩展存储器控制器106。
另外，地址校验单元1042通过设定寄存器1044进行有效和无效的切换。并且，设定寄存器1044由系统管理板设定。系统管理板与系统总线控制器104连接。有关系统管理板在后面将叙述。
(扩展存储器控制器)
扩展存储器控制器106具有请求缓冲器1062、多路复用器1064、仲裁器1066、地址表1068、扩展子存储器控制器51、61、71、81和数据缓冲器1069。通过总线204从处理器1～4向扩展子存储器控制器51、61、71和81发送请求。
从系统总线控制器104向请求缓冲器1062发送请求。请求缓冲器1062保存该请求。仲裁器1066，例如，基于请求的ID，进行仲裁。而且，仲裁器1066把应该执行的请求通知给多路复用器1064。多路复用器1064基于来自仲裁器1066的通知，选择应该执行的请求。多路复用器1064基于从请求缓冲器1062选择的请求和地址表1068，决定发送该请求的存储器模块。而且，多路复用器1064把已选择的请求发送给管理所决定的存储器模块的扩展子存储器控制器。在此，例如，在应该发送请求的存储器模块是存储器模块38的情况下，向管理存储器模块38的扩展服务存储器控制器71发送所选择的请求。扩展子存储器控制器71把接收到的请求发送给存储器模块38。此外，在图3中，只是图示了存储器模块18、28、38和48。
另外，从系统总线控制器104向数据缓冲器1069发送写数据。数据缓冲器1069保存该写数据。而且，扩展存储器控制器106基于仲裁器1066选择的请求，向应该发送该写数据的存储器模块进行发送。在此，例如，在应该发送写数据的存储器模块是存储器模块46的情况下，向管理存储器模块46的扩展存储器控制器81发送保存于数据缓冲器1069内的写数据。扩展存储器控制器81把接收到的写数据发送给存储器模块46(在图2中表示的存储器模块46)。
在本实施方式中，信息处理装置0执行与模式1、2、3相应的动作。在模式1中，搭载于处理器的存储器控制器直接访问存储器模块。在模式2中，把搭载于处理器的存储器控制器的动作设为无效。而且，处理器通过搭载于系统控制器的扩展存储器控制器访问存储器模块。在模式3中，把搭载于系统控制器的扩展存储器控制器与处理器的关系设为无效。而且，从处理器和交叉开关矩阵通过系统总线控制器104访问扩展存储器控制器。进而，在模式3中，扩展存储器控制器访问存储器模块。
也就是说，扩展存储器控制器106执行与上述的模式1、2、3相应的动作。在是模式1、2的情况下，系统总线控制器104不把存储器访问请求发送给请求缓冲器1062。这是由于设定寄存器1044已把地址校验单元1042设为无效。在是模式3的情况下，系统总线控制器104把存储器访问请求保存于请求缓冲器1062。这是由于设定寄存器1044已把地址校验单元1042设为有效。
在此，就系统管理板400进行说明。图5表示系统管理板400与系统板100之间的关系。系统管理板400通过系统管理总线404与系统总线控制器104所具有的设定寄存器1044、扩展存储器控制器106所具有的设定寄存器1022、扩展子存储器控制器51所具有的设定寄存器510和搭载于处理器1的存储器控制器11所具有的设定寄存器110连接。通过系统管理板400对设定寄存器进行管理，能够对使扩展子存储器控制器51和存储器控制器11等有效或无效进行设定。由此，能够在信息处理装置0中实现各种各样的模式。而且，扩展子存储器控制器51以外的扩展子存储器控制器也同样地具有设定寄存器，与系统管理板400连接。例如，扩展子存储器控制器81具有设定寄存器810。另外，搭载于处理器1以外的处理器的存储器控制器也具有设定寄存器，与系统管理板400连接。例如，搭载于处理器4的存储器控制器41具有设定寄存器410。
(扩展子存储器控制器)
图4表示扩展子存储器控制器51。扩展子存储器控制器51由设定寄存器526、设定寄存器532、设定寄存器534、与电路522、数据缓冲器520、请求缓冲器524、选择器528、本地地址(local address)表530、选择器536和选择器538所构成。另外，图4只是图示了扩展子存储器控制器51，有关其他的扩展子存储器控制器61、71和81没有进行图示，但是，其他的扩展子存储器控制器的构成也与扩展子存储器控制器51相同。
(模式1)
首先就模式1的情况进行说明。在此，假设处理器1对存储器模块16进行访问的状况。
在模式1中，处理器利用其内部具有的存储器控制器，通过总线512对存储器模块16直接进行存储器访问。系统管理板400，例如，设定处理器1的设定寄存器110，以使搭载于处理器1的存储器控制器11成为有效。另外，系统管理板400，例如，设定设定寄存器510以使扩展子存储器控制器51成为无效。以使选择器538选择总线512的方式，由系统管理板400来设定设定寄存器534。
在是模式1的情况下，从处理器1通过总线512发送给存储器模块16的请求，由搭载于处理器1的存储器控制器11，已经从系统地址变换为本地地址。具体地，基于存储器控制器11具有的地址表，该请求被从系统地址变换为本地地址。因此，就不需要扩展子存储器控制器51进行请求的地址变换。所以，不用将请求不需要地经由缓冲器和地址表，就能够将请求发送给存储器模块16。在本实施方式中，通过使请求只通过选择器538，处理器1就能够访问存储器模块16。
而且，在本实施方式中，由设定寄存器534，将选择器538的选择路径固定于总线512侧。因此，不存在由于选择器538动态地动作而产生的请求的发送延迟。
另外，在存在写入请求的情况下，处理器1把写数据通过总线512输出给选择器538。选择器538把该写数据输出给存储器模块16。
在此，图9表示能够利用模式1实现的系统的一例。图9示意地表示了系统。处理器1、2、3、4分别互相直接连接。由于各处理器1～4搭载了存储器控制器11～41，从而使针对各个存储器控制器所管理的存储器模块的访问变快了。例如，处理器1，能够从存储器控制器11对存储器模块16发送请求。再如，处理器1能够从处理器3的存储器控制器31对存储器模块36发送请求。再如，处理器1能够通过系统控制器102从处理器3的存储器控制器31对存储器模块36发送请求。再如，处理器1能够通过系统控制器102和交叉开关矩阵300对其他的系统板的存储器模块发送请求。因为其他的处理器2、3和4也相同，故省略其说明。
而且，在此，图10、图11和图12表示模式1中的系统的动作。首先，使用图10就各部分作出说明。处理器1具有存储器控制器11、系统总线12、13、14和15。存储器控制器11把请求发送给多路复用器5或扩展子存储器控制器51。系统总线12～15与其他的部分之间进行请求的发送接收。例如，系统总线12与处理器2的系统总线24之间进行请求的发送接收。再如，系统总线13与处理器3的系统总线33之间进行请求的发送接收。再如，系统总线14与处理器4的系统总线42之间进行请求的发送接收。再如，系统总线15与系统总线控制器104之间进行请求的发送接收。处理器2也同样地具有存储器控制器21、系统总线22、23、24和25。处理器3也同样具有存储器控制器31、系统总线32、33、34和35。处理器4也同样具有存储器控制器41、系统总线42、43、44和45。
图10表示处理器1访问所管理的存储器模块16的情况下系统的动作。处理器1所具有的核心19通过存储器控制器11向存储器模块16发送请求。在此情况下，扩展子存储器控制器51等成为无效。而且，因为处理器1通过存储器控制器11访问存储器模块16，所以处理器1不对存储器模块17、18进行访问。
图11表示某个处理器访问其他的处理器所管理的存储器模块的情况下系统的动作。在此，就处理器1和处理器3的对应作出说明。首先，处理器3所具有的核心39，通过系统总线33向处理器1的系统总线13发送请求。系统总线13将从处理器3接收的请求通过存储器控制器11发送给存储器模块16。
在图12中就通过交叉开关矩阵互相连接的系统板之间的存储器模块访问作出说明。图12表示，搭载于某个系统板的处理器(未图示)访问搭载于其他的系统板的处理器所管理的存储器模块的情况下系统的动作。首先，搭载于某个系统板的处理器通过交叉开关矩阵300把请求发送给处理器1的系统总线15。系统总线15把接收到的请求通过存储器控制器11发送给存储器模块16。
以上，如所说明的那样，在模式1中，不用将请求不需要地经由缓冲器和地址表，就可以把请求发送给存储器模块16。所以，在处理器和存储器模块直接连接的系统中，处理器能够以最小限度的存储器访问等待时间下降的方式，对直接连接的存储器模块进行存储器访问。
(模式2)
下面，就模式2的情况作出说明。在模式2中，处理器通过扩展子存储器控制器，对存储器模块进行存储器访问。在此，假设处理器1访问存储器模块16～18中的任意一个的状况。系统管理板400，例如，设定设定寄存器110以使搭载于处理器1的存储器控制器11成为无效。而且，系统管理板400，例如，设定设定寄存器510以使扩展子存储器控制器51成为有效。处理器1通过总线512向请求缓冲器524发送请求。请求缓冲器524保存接收到的请求。
这样，在模式2中，不通过搭载于处理器1的存储器控制器11，而将请求从处理器1发送给请求缓冲器524。因此，请求被以与上位的扩展存储器控制器106的输入相同的系统总线的格式输入。所以，需要将请求所具有的系统地址基于本地地址表530，变换为存储器模块用的本地地址，来执行存储器访问。
分别地由系统管理板400设定设定寄存器526以使选择器528选择请求缓冲器524的输出，设定设定寄存器532以使选择器536选择总线513，而且设定设定寄存器534以使选择器538选择总线515。请求缓冲器524把保存的请求输出给选择器528。选择器528将该请求输出给本地地址表530。
扩展子存储器控制器51基于本地地址表530，把该请求具有的系统地址变换为本地地址。扩展子存储器控制器51，在判断为应该将该请求发送给存储器模块17、18的情况下，将该请求通过总线513输出给选择器536。选择器536将该请求输出给存储器模块17或18。另一方面，扩展子存储器控制器51，在判断为应该将该请求发送给存储器模块16的情况下，将该请求通过总线515输出给选择器538。选择器538将该请求输出给存储器模块16。
另外，在存在写入请求的情况下，处理器1通过总线512把写数据保存在数据缓冲器520。扩展子存储器控制器51，基于上述的本地地址，决定应该发送该写数据的存储器模块。在判断为应该把该写数据发送给存储器模块17、18的情况下，扩展子存储器控制器51把该写数据通过总线513输出到选择器536。选择器536把该写数据输出给存储器模块17或18。另一方面，在判断为应该把该写数据发送给存储器模块16的情况下，扩展子存储器控制器51把该写数据通过总线515输出给选择器538。选择器538把该写数据输出给存储器模块16。
在此，图13表示能够通过模式2实现的系统的一例。图13示意地表示了系统。由于各处理器1～4分别通过扩展子存储器控制器51～81进行对存储器模块的访问，所以能够增设存储器模块。例如，处理器1能够从系统总线10通过扩展子存储器控制器51对存储器模块16、17和18发送请求。再如，处理器1能够从处理器3的系统总线30通过扩展子存储器控制器71对存储器模块36、37和38发送请求。再如，处理器1能够通过系统控制器102，从处理器3的系统总线30通过扩展子存储器控制器71对存储器模块36、37和38发送请求。再如，处理器1能够通过系统控制器102和交叉开关矩阵300对其他的系统板的存储器模块发送请求。因其他的处理器2、3和4也相同，故省略其说明。
而且，在此，图14、图15和图16表示模式2中的系统的动作。首先，使用图14就各部分作出说明。处理器1具有系统总线10。系统总线10向扩展子存储器控制器51发送请求。处理器2也同样具有系统总线20。处理器3也同样具有系统总线30。处理器4也同样具有系统总线40。而且，有关使用图10所作的说明，省略其说明。
图14表示处理器1从所管理的扩展子存储器控制器51访问存储器模块的情况下系统的动作。处理器1所具有的核心19通过系统总线10向扩展子存储器控制器51发送请求。进而，扩展子存储器控制器51，基于本地地址表530把该请求发送给存储器模块16、17和18的任意一个。在此情况下，处理器1内的存储器控制器11等(未图示)成为无效。
图15表示某个处理器从其他的处理器所管理的扩展子存储器控制器访问存储器模块的情况下系统的动作。在此，就有关处理器1和处理器3的对应作出说明。首先，处理器3所具有的核心39通过系统总线33向处理器1的系统总线13发送请求。系统总线13把从处理器3接收的请求通过系统总线10发送给扩展子存储器控制器51。进而，扩展子存储器控制器51基于该请求的本地地址把该请求向存储器模块16、17和18的任意一个发送。
图16表示搭载于某个系统板的处理器(未图示)从搭载于其他的系统板的处理器所管理的扩展子存储器控制器访问存储器模块的情况下系统的动作。在此情况下，通过系统管理板400，使系统总线控制器104成为有效。首先，搭载于某个系统板的处理器通过交叉开关矩阵300把请求向处理器1的系统总线15发送。系统总线15把接收到的请求通过系统总线10向扩展子存储器控制器51发送。进而，扩展子存储器控制器51基于本地地址表530，把该请求向存储器模块16、17和18的任意一个发送。
以上，如所说明的那样，在模式2中，处理器通过扩展存储器控制器访问存储器模块。因此，能够增设与扩展存储器控制器连接的存储器模块，从而能够使系统的存储器容量增大。
(模式3)
继而，就模式3的情况作出说明。在模式3中，处理器通过系统总线控制器104和扩展子存储器控制器对存储器模块进行存储器访问。
系统管理板400设定设定寄存器1044以使系统总线控制器104成为有效。另外，系统管理板400，例如，设定设定寄存器510以使扩展子存储器控制器51成为有效。而且，系统管理板400，例如，设定设定寄存器110以使存储器控制器11成为无效。
分别地由系统管理板400设定设定寄存器526以使选择器528选择与电路522的输出，设定设定寄存器532以使选择器536选择总线518，而且设定设定寄存器534以使选择器538选择总线515。
由上述的仲裁器1066从总线516向与电路522输入扩展子控制器请求。扩展子控制器请求表示对某个扩展子存储器控制器的访问有效。而且，对于与电路522，由系统总线控制器104把系统地址输入到与电路522。与电路522把该请求和该系统地址通过总线514向本地地址表530输出。
扩展子存储器控制器51基于本地地址表530把系统地址变换为本地地址。扩展子存储器控制器51，在判断为应该把该请求向存储器模块17、18发送的情况下，把该请求输出到选择器536。选择器536把该请求向存储器模块17或18输出。另一方面，扩展子存储器控制器51，在判断为应该把该请求向存储器模块16发送的情况下，把该请求输出到选择器538。选择器538把该请求向存储器模块16输出。
另外，在有写入请求的情况下，写数据从上述的数据缓冲器1069通过总线518被输入给选择器536或选择器538。扩展子存储器控制器51基于上述的本地地址决定应该发送该写数据的存储器模块。扩展子存储器控制器51，在判断为应该把该写数据发送到存储器模块17、18的情况下，把该写数据输出到选择器536。选择器536把该写数据输出到存储器模块17或18。另一方面，扩展子存储器控制器51，在判断为应该把该写数据发送给存储器模块16的情况下，把该写数据输出到选择器538。选择器538把该写数据向存储器模块16输出。
在此，图17表示能够由模式3实现的系统的一例。图17示意地表示了系统。各处理器通过系统控制器102和扩展子存储器控制器进行对存储器模块的访问。例如，处理器1能够从系统控制器102通过扩展子存储器控制器51对存储器模块16、17和18发送请求。再如，处理器3能够从系统控制器102通过扩展子存储器控制器71对存储器模块36、37和38发送请求。再如，处理器1能够通过系统控制器102和交叉开关矩阵300对其他的系统板的存储器模块发送请求。因其他的处理器2、3和4也相同，省略其说明。
而且，在此，图18、图19和图20表示模式3中的系统的动作。图18表示通过系统总线控制器104和在模式2中处理器所管理的扩展子存储器控制器访问存储器模块的情况下系统的动作。处理器1所具有的核心19通过系统总线15向系统总线控制器104发送请求。系统总线控制器104把该请求向扩展子存储器控制器51发送。而且，系统总线控制器104把系统地址向扩展子存储器控制器51发送。扩展子存储器控制器51基于本地地址表530，把该请求发送给存储器模块16、17和18的任意一个。在此情况下，存储器控制器11等成为无效。
图19表示从系统总线控制器104和在模式2中其他的处理器所管理的扩展子存储器控制器访问存储器模块的情况下系统的动作。首先，处理器3所具有的核心39通过系统总线34向系统总线控制器104发送请求。系统总线控制器104把该请求向扩展子存储器控制器51发送。另外，系统总线控制器104把系统地址向扩展子存储器控制器51发送。扩展子存储器控制器51基于本地地址表530把该请求向存储器模块16、17和18的任意一个发送。
图20表示搭载于某个系统板的处理器(未图示)通过系统总线控制器104从搭载于其他的系统板的处理器所管理的扩展子存储器控制器访问存储器模块的情况下系统的动作。首先，搭载于某个系统板的处理器通过交叉开关矩阵300把请求向系统总线控制器104发送。系统总线控制器104把该请求向扩展子存储器控制器51发送。另外，系统总线控制器104把系统地址向扩展子存储器控制器51发送。扩展子存储器控制器51基于本地地址表530把该请求向存储器模块16、17和18的任意一个发送。
以上，如所说明的那样，在模式3中，处理器通过系统总线控制器和扩展存储器控制器访问存储器模块。因此，能够增设与扩展存储器控制器连接的存储器模块，从而能够使系统的存储器容量增大。进而，能够实现多个处理器能够同等地访问存储器模块的对称型多处理器(SMP：Symmetric Multiple Processor对称多处理器)。
(模式1、3)
最后，就使模式1和模式3混合的模式作出说明。系统管理板400设定设定寄存器110以使存储器控制器11成为有效。另外，系统管理板400设定设定寄存器1044以使系统总线控制器104成为有效。另外，系统管理板400设定设定寄存器510以使扩展子存储器控制器51成为有效。
图6表示此模式中的存储器空间600的分配的一例。如图6所示，对系统控制器分配扩展子存储器控制器51、61、71和81。分别对扩展子存储器控制器51分配存储器模块17、18；对扩展子存储器控制器61分配存储器模块27、28；对扩展子存储器控制器71分配存储器模块37、38；对扩展子存储器控制器81分配存储器模块47、48。另外，分别对处理器1分配存储器模块16；对处理器2分配存储器模块26；对处理器3分配存储器模块36；对处理器4分配存储器模块46。这样，在存储器空间中，把能够从扩展子存储器控制器进行访问的存储器模块和能够从处理器进行访问的存储器模块分开进行分配，从而实现了模式1和模式3的混合。
图7表示本地地址表530的译码的实施例。本地地址表530具有多个项(entry)信息。并且，本地地址表530具有系统地址704和作为与该系统地址704对应的存储器编号706和存储器本地地址708的组合的本地地址成为一对的信息。在此，存储器本地地址，例如，如果是双数据速率-双插直列内存模块(DR R-DIMM：Double Data Rate-DualeInline Memory Module双数据速率-双插直列内存模块)，则是DIMM槽(Slot)编号、行地址选通(RAS：Row Address Strobe)/列地址选通(CAS：Column Address Strobe)DRAM(动态随机存储器)地址等。这些信息能够通过管理路径在系统和分区的初始化时任意地设定。通过预先这样设定了本地地址表530，从而利用模式3的访问路径，能够防止对图4的存储器模块16进行访问。具体地，不对本地地址表530定义对应于存储器模块16的存储器本地地址，由此，能够防止请求的发送目的地成为存储器模块16。所以，不存在在图4中通过总线515从选择器538向存储器模块16发送请求的情况。
而且，由系统管理板400设定设定寄存器534以使选择器538选择总线512的输出，设定设定寄存器526以使选择器528选择与电路522的输出，而且设定设定寄存器532以使选择器536选择总线518的输出。据此，总线512的输出不被输入到存储器模块17、18，而只是被输入到存储器模块16。
在此，图21表示能够通过模式1、3混合来实现的系统的一例。图21示意地表示了系统。例如，处理器1能够从存储器控制器11对存储器模块16发送请求。再如，处理器1能够从处理器3的存储器控制器31对存储器模块36发送请求。再如，处理器1能够通过系统控制器102从处理器3的存储器控制器31对存储器模块36发送请求。再如，能够从处理器1通过系统控制器102从扩展子存储器控制器51向存储器模块17和18发送请求。再如，处理器1能够通过系统控制器102和交叉开关矩阵300对其他的系统板的存储器模块发送请求。因为其他的处理器2、3和4也是同样的，故省略其说明。
而且，在此，图22表示模式1、3混合的系统的动作。处理器1通过系统总线控制器104和扩展子存储器控制器51访问存储器模块17、18。另外，处理器3通过存储器控制器11访问存储器模块16。
以上，如所说明的那样，在模式1、3混合的情况下，搭载于处理器1的存储器控制器11对要求存储器访问的高速化的存储器模块16进行访问。另外，通过从扩展子存储器控制器51访问存储器模块17、18来满足存储器容量增大的要求。据此，能够实现存储器访问的高速化和存储器容量的增大。
以上，如所说明的那样，在本实施方式中，有三种存储器访问方法。如上述那样，系统管理板400通过系统管理路径设定各控制器的寄存器来决定各种访问方法。
在此，在信息处理装置中，能够把框体内分割成多个分区，作为按每个分区独立的系统使其运转。也就是说，能够使按每个分区不同的操作系统(OS：Operating System)动作，在同一框体内建立多个任务，于是能够灵活地构成系统。分区的最小构成，是1个系统板和1个输入输出(I/O：Input/Output)板。但是，能够对需要较多中央处理装置(CPU：Central Processing Unit)资源和存储器资源的分区分配较多的系统板，对需要较多I/O资源的分区分配较多的I/O板等，配合系统方式，灵活地进行组合。以不受到来自其他的分区的影响的方式保护各个分区。因此，即使在某个分区产生了故障也不会使其他的分区受到影响。根据本实施例，通过系统管理板400在各个分区设定各控制器的寄存器，能够在各个分区设定不同的存储器访问方法。
系统管理板400设定各控制器的寄存器的定时，例如，是系统整体的初始化、每个分区的初始化或分区的再构成时等。
在此，就存储器访问的模式组合作出说明。例如，在系统初始化时设定各种访问方法。因此，如果在系统初始化结束后没有出现错误，则各个控制器的有效/无效的设定和多路复用器的选择就不作动态地改变。而且，能够独立地进行扩展子存储器控制器的设定。因此，能够对各扩展子存储器控制器设定不同的访问方法。
图8表示对扩展子存储器控制器等设定不同的访问方法的情况下系统的一例。扩展子存储器控制器51执行模式3。扩展子存储器控制器61执行模式1、3的混合。扩展子存储器控制器71执行模式2。扩展子存储器控制器81执行模式1。为了实现图8所表示的系统，更改扩展存储器控制器的地址表的设定即可。具体地，在地址表中，准备多个系统地址和扩展子存储器控制器的对应信息的项即可。据此，在具有多个系统板的系统中，与系统板的区分无关，能够进行相同的系统结构下的分区分割。作为系统构成，例如，存在SMP和非统一的存储器访问(NUMA：Non-Uniform Memory Access)。
(本实施例的有效性)
最后就本实施例的有效性作出说明。
例如，存在图23所表示的那样的系统板100。在这样的系统板100中，处理器1～4通过系统控制器101访问存储器控制器105。而且，存储器控制器105对存储器模块16、26、36、46进行数据的写入或读出。再如，存在图24所表示的那样的系统板100。处理器1～4分别搭载了存储器控制器11、21、31、41。处理器1～4直接相连接，在某个处理器请求的存储器模块由所搭载的存储器控制器管理的情况下，存储器访问在系统上不被表现。而且，对于其他的处理器所具有的存储器，也是直接对该处理器请求访问。图24表示的系统控制器101，例如，在图26表示的那样的系统中需要。在图26表示的系统中，多个系统板100被连接于交叉开关矩阵300。
但是，在图24表示的处理器搭载了存储器控制器的系统中，处理器能够管理的存储器容量比表示于图23的系统小。因此，如图25所表示的那样，处理器1具有将所搭载的存储器控制器11设为无效的功能。处理器1还具有把存储器接口设为与系统总线相同的规格的接口的功能。据此，能够把扩展存储器控制器106连接到处理器1。据此，能够把存储器模块16、26、36、46连接到扩展存储器控制器106，能够消除存储器容量的限制。但是，由于存储器控制器位于处理器之外，所以使得存储器访问的等待时间增大了。
对此，本实施例中，如图22所示那样，在系统中使模式1、3混合。由此，从搭载于处理器1的存储器控制器11对要求存储器访问高速化的存储器模块16进行访问。而且，通过从扩展子存储器控制器51访问存储器模块17、18来满足存储器容量增大的要求。而且，根据本实施例，通过由设定寄存器切换对存储器模块进行访问的存储器控制装置，在信息处理装置内能够使各种各样的系统共存。也就是说，在图1所表示的信息处理装置0中，能够在某个系统板100中，实现SMP，另外，在某个系统板100中实现NUMA，而且，在某个系统板100中实现图24所表示那样的系统。

Claims (18)

1.一种信息处理装置，其特征在于，
具有：保存数据的第一存储器；
保存数据的第二存储器；
控制针对该第一存储器的数据的写入或读出的第一存储器控制装置；
控制针对该第一存储器和该第二存储器的数据的写入或读出的第二存储器控制装置；
选择该第一存储器控制装置和该第二存储器控制装置中的任意一个，并使其进行针对该第一存储器的数据的写入或读出的选择单元。
2.根据权利要求1记载的信息处理装置，其特征在于，
在该选择单元选择了该第一存储器控制装置的情况下，该第一存储器控制装置对该第一存储器进行数据的写入或读出。
3.根据权利要求1记载的信息处理装置，其特征在于，
在该选择单元选择了该第二存储器控制装置的情况下，该第二存储器控制装置对该第一存储器和该第二存储器进行数据的写入或读出。
4.根据权利要求1记载的信息处理装置，其特征在于，
该信息处理装置还具有控制该第二存储器控制装置的控制装置，在该选择单元选择了该第一存储器控制装置的情况下，该控制装置使该第二存储器控制装置对该第二存储器进行数据的写入或读出。
5.根据权利要求1记载的信息处理装置，其特征在于，
该信息处理装置还具有处理数据的处理装置，
该第一存储器控制装置被设置于该处理装置。
6.根据权利要求5记载的信息处理装置，其特征在于，
该第二存储器控制装置与该处理装置连接。
7.一种信息处理装置，其特征在于，
具有第一系统板和第二系统板，
该第一系统板具有：保存数据的第一存储器；保存数据的第二存储器；控制对该第一存储器的数据的写入或读出的第一存储器控制装置；控制对该第一存储器和该第二存储器的数据的写入或读出的第二存储器控制装置；选择该第一存储器控制装置和该第二存储器控制装置中的任意一个并使其对该第一存储器进行数据的写入或读出的第一选择单元；
该第二系统板，具有：保存数据的第三存储器；保存数据的第四存储器；控制对该第三存储器的数据的写入或读出的第三存储器控制装置；控制对该第三存储器和该第四存储器的数据的写入或读出的第四存储器控制装置；选择该第三存储器控制装置和该第四存储器控制装置中的任意一个并使其对该第三存储器进行数据的写入或读出的第二选择单元。
8.根据权利要求7记载的信息处理装置，其特征在于，
该第一选择单元选择该第一存储器控制装置，该第一存储器控制装置对该第一存储器进行数据的写入或读出，
该第二选择单元选择该第四存储器控制装置，该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
9.根据权利要求7记载的信息处理装置，其特征在于，
该第二系统板还具有控制该第四存储器控制装置的控制装置，
该第一选择单元选择该第一存储器控制装置，该第一存储器控制装置对该第一存储器进行数据的写入或读出，
该控制装置使该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
10.根据权利要求7记载的信息处理装置，其特征在于，
该第二系统板还具有控制该第四存储器控制装置的控制装置，
该第一选择单元选择该第二存储器控制装置，该第二存储器控制装置对该第一存储器或该第二存储器进行数据的写入或读出，
该控制装置使该第四存储器控制装置对该第三存储器或该第四存储器进行数据的写入或读出。
11.根据权利要求7记载的信息处理装置，其特征在于，
该第一系统板还具有处理数据的第一处理装置，
该第二系统板还具有处理数据的第二处理装置，
该第一存储器控制装置被设置于该第一处理装置；
该第三存储器控制装置被设置于该第二处理装置。
12.根据权利要求11记载的信息处理装置，其特征在于，
该第二存储器控制装置与该第一处理装置连接；
该第四存储器控制装置与该第二处理装置连接。
13.一种信息处理装置的控制方法，其特征在于，
该信息处理装置选择第一存储器控制装置和第二存储器控制装置中的任意一个使其进行对该第一存储器的数据的写入或读出，该第一存储器控制装置控制对保存数据的第一存储器的数据的写入或读出，该第二存储器控制装置控制对该第一存储器和保存数据的第二存储器的数据的写入或读出。
14.根据权利要求13记载的信息处理方法，其特征在于，
在该信息处理装置选择了该第一存储器控制装置的情况下，该第一存储器控制装置对该第一存储器进行数据的写入或读出。
15.根据权利要求13记载的信息处理方法，其特征在于，
在该信息处理装置选择了该第二存储器控制装置的情况下，该第二存储器控制装置对该第一存储器和该第二存储器进行数据的写入或读出。
16.根据权利要求13记载的信息处理方法，其特征在于，
该信息处理装置还具有控制该第二存储器控制装置的控制装置，在该信息处理装置选择了该第一存储器控制装置的情况下，该控制装置使该第二存储器控制装置对该第二存储器进行数据的写入或读出。
17.根据权利要求13记载的信息处理方法，其特征在于，
该信息处理装置还具有处理数据的处理装置，
该第一存储器控制装置被设置于该处理装置。
18.根据权利要求17记载的信息处理方法，其特征在于，
该第二存储器控制装置与该处理装置连接。
CN2007801005871A 2007-09-14 2007-09-14 信息处理装置及其控制方法 Expired - Fee Related CN101802795B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/067984 WO2009034652A1 (ja) 2007-09-14 2007-09-14 情報処理装置及びその制御方法

Publications (2)

Publication Number Publication Date
CN101802795A true CN101802795A (zh) 2010-08-11
CN101802795B CN101802795B (zh) 2013-03-13

Family

ID=40451676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007801005871A Expired - Fee Related CN101802795B (zh) 2007-09-14 2007-09-14 信息处理装置及其控制方法

Country Status (6)

Country Link
US (1) US20100153663A1 (zh)
EP (1) EP2189909B1 (zh)
JP (1) JP5218413B2 (zh)
KR (1) KR101192938B1 (zh)
CN (1) CN101802795B (zh)
WO (1) WO2009034652A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999159A (zh) * 2011-12-13 2014-08-20 美光科技公司 用于对存储器响应进行排序的存储器设备、计算机系统及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5761368B2 (ja) 2011-11-10 2015-08-12 富士通株式会社 情報処理装置、情報処理方法、情報処理プログラム、および同プログラムを記録した記録媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282572A (en) * 1979-01-15 1981-08-04 Ncr Corporation Multiprocessor memory access system
JPS62145431A (ja) * 1985-12-20 1987-06-29 Fujitsu Ltd プロセツサ制御方式
US5269009A (en) 1990-09-04 1993-12-07 International Business Machines Corporation Processor system with improved memory transfer means
US5265236A (en) * 1990-11-29 1993-11-23 Sun Microsystems, Inc. Method and apparatus for increasing the speed of memory access in a virtual memory system having fast page mode
JPH05210645A (ja) 1991-05-08 1993-08-20 Hitachi Ltd 並列処理システムとそのためのコンパイル方法
JPH0895851A (ja) * 1994-07-28 1996-04-12 Tec Corp メモリ拡張可能な電子機器
US5896492A (en) * 1996-10-28 1999-04-20 Sun Microsystems, Inc. Maintaining data coherency between a primary memory controller and a backup memory controller
JP3050194B2 (ja) 1996-12-26 2000-06-12 日本電気株式会社 ホスト間共用メモリファイル動的追加システム、ホスト間共用メモリファイル動的追加方法、およびホスト間共用メモリファイル動的追加プログラムを記録した記録媒体
JPH11161778A (ja) * 1997-11-26 1999-06-18 Ricoh Co Ltd デジタル画像処理システム
JP2000099391A (ja) * 1998-09-25 2000-04-07 Nec Corp プリンタ装置およびプリンタ制御方法、並びに記録媒体
JP2002007200A (ja) * 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
US6842857B2 (en) 2001-04-12 2005-01-11 International Business Machines Corporation Method and apparatus to concurrently boot multiple processors in a non-uniform-memory-access machine
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
JP4225223B2 (ja) * 2004-03-19 2009-02-18 富士ゼロックス株式会社 メモリ制御装置および方法
JP2007018161A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp メモリ制御装置
US20070094454A1 (en) * 2005-10-20 2007-04-26 Microchip Technology Incorporated Program memory source switching for high speed and/or low power program execution in a digital processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999159A (zh) * 2011-12-13 2014-08-20 美光科技公司 用于对存储器响应进行排序的存储器设备、计算机系统及方法

Also Published As

Publication number Publication date
EP2189909B1 (en) 2014-02-12
JPWO2009034652A1 (ja) 2010-12-16
KR101192938B1 (ko) 2012-10-18
WO2009034652A1 (ja) 2009-03-19
EP2189909A1 (en) 2010-05-26
KR20100038474A (ko) 2010-04-14
JP5218413B2 (ja) 2013-06-26
US20100153663A1 (en) 2010-06-17
CN101802795B (zh) 2013-03-13
EP2189909A4 (en) 2010-11-03

Similar Documents

Publication Publication Date Title
US5337414A (en) Mass data storage and retrieval system
USRE41293E1 (en) Multiprocessor computer having configurable hardware system domains
US5581734A (en) Multiprocessor system with shared cache and data input/output circuitry for transferring data amount greater than system bus capacity
US6725336B2 (en) Dynamically allocated cache memory for a multi-processor unit
EP1189132B1 (en) Shared peripheral architecture
US20150261698A1 (en) Memory system, memory module, memory module access method, and computer system
US20030131043A1 (en) Distributed allocation of system hardware resources for multiprocessor systems
US20070294447A1 (en) Information Processing Apparatus and Access Control Method Capable of High-Speed Data Access
US10187247B2 (en) Computer system and method for sharing computer memory
EP0972251A1 (en) A method and apparatus for providing concurrent acces by a plurality of agents to a shared memory
US20060282588A1 (en) Processor system that allows for simultaneous access by multiple requestors to a target with multiple ports
US7617344B2 (en) Methods and apparatus for controlling access to resources in an information processing system
KR20230054844A (ko) 복수의 명령 서브 큐 및 대응하는 아비터를 갖는 메모리 컨트롤러
CN101911033B (zh) 在至少一个直接存储器存取外围装置与以正交时钟操作的中央处理单元之间共享单端口静态随机存取存储器的带宽
US6266751B1 (en) Continuously sliding window method and apparatus for sharing single-ported memory banks between two agents
CN101601016A (zh) 管理模块、生产者和消费者处理器、其装置以及用于通过共享存储器进行处理器间通信的方法
US6760743B1 (en) Instruction memory system for multi-processor environment and disjoint tasks
US5367701A (en) Partitionable data processing system maintaining access to all main storage units after being partitioned
CN101802795B (zh) 信息处理装置及其控制方法
US20060248247A1 (en) Apparatus and method for controlling access to a memory
US8041915B1 (en) Faster memory access in non-unified memory access systems
JP4983133B2 (ja) 入出力制御装置およびその制御方法、並びにプログラム
JP3684902B2 (ja) ディスクアレイ制御装置
KR200210744Y1 (ko) 복수개의 보드간 프로세서 통신 장치
US6839820B1 (en) Method and system for controlling data access between at least two memory arrangements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20150914

EXPY Termination of patent right or utility model