JPWO2009028348A1 - 積層型圧電／電歪素子の分極処理方法 - Google Patents

Abstract

二分割された駆動電極層に分極電圧を印加するタイミングを互いに時間的にずらすことにより、駆動電極層の分割部での亀裂の発生を防止し、分極処理された積層型圧電／電歪素子の共振周波数の個体ばらつきを小さく抑えられる。

Description

本発明は、アクチュエータ、超音波モータ、トランス等に用いられる積層型圧電／電歪素子の分極処理方法に関する。

一般に、圧電／電歪素子には、その抗電界よりも高い電圧を印加することによって自発分極の方向を揃える所謂分極処理が施される。分極処理が施されることによって、圧電／電歪素子は、電圧印加に伴う大きな変形量を発現するようになる。このような分極処理は、単に抗電界よりも高い直流電圧を印加することのみによって行える場合もあるが、使用する圧電／電歪材料によっては、十分な分極処理効果を得るためには、非常に長い分極処理時間を要する場合もあり、そのような場合には、圧電／電歪材料のキュリー温度以下の範囲で圧電／電歪素子を加熱すると同時に電圧を印加したり、あるいは、交流電圧やパルス電圧を印加したりすることによって、分極処理時間を短縮する方法が採られている。

例えば、特許文献１では、焼結度合が低い圧電セラミック素子について、直流パルスを印加することにより、圧電セラミック素子を絶縁破壊させることなく分極処理する方法が開示されている。

特許文献２では、入力部と出力部を有する圧電トランスについて、入力部と出力部に交互に直流パルス電圧を印加することにより、入力部の分極処理と出力部の分極処理とを１工程で完了する分極処理方法が開示されている。

特許文献３では、基板の表面に、下部電極層、圧電層、及び上部電極層を順次積層形成した圧電機能部品の製造方法が開示されている。特許文献３の記載によれば、接地電位に対して、正若しくは負の何れか一方にバイアスされた高周波電圧を印加して圧電層の分極処理を行うことにより、分極処理時に圧電層が破壊されないとされている。

特許文献４では、駆動用の内部電極の外周部に分極処理用の内部電極を配置した積層型圧電素子が開示されている。特許文献４の記載によれば、駆動用の内部電極を用いて圧電活性領域を分極処理するとともに、分極用の内部電極を用いて不活性領域も分極処理することによって、長期駆動時に圧電活性領域と不活性領域との境界にクラックが発生することが抑制されるとされている。

特許文献５では、積層型圧電素子について、直流電圧を印加してＤＣ分極を行うことによって圧電セラミック層の中に厚さ方向を横切らないクラックを形成し、その後に、パルス電圧を印加してパルス分極を行うことによって飽和分極に近い分極状態を得る分極処理方法が開示されている。

又、圧電／電歪素子の応用例の１つとして、非特許文献１が開示するような積層型圧電素子の伸縮振動と屈曲振動との複合振動を利用した複合振動型超音波モータがある。この超音波モータ素子は、矩形の圧電体層と、共通電極層及び駆動電極層を、交互に積層した積層型圧電素子であり、１次伸縮振動と２次屈曲振動を同時に発生させられるように、駆動電極層が素子の長手方向に二分割されている。二分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２と共通電極層の間で、同一極性に分極処理された圧電体層は、二分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２の一方のみと、共通電極層ＧＮＤと、の間に、パルス電圧を印加することによって、１次伸縮振動と２次屈曲振動とを、同時に発生させる。

このような複合振動を利用した超音波モータ素子においては、１次伸縮振動と２次屈曲振動を、同時に発生させるために、１次伸縮振動モードの共振周波数と２次屈曲振動モードの共振周波数が、ほぼ一致していることが重要であり、素子材料の物性値に基づいて、素子厚さと素子長さを適切に設計することにより、２つの共振周波数を、ほぼ一致させている。

特開昭６１−２６８０８５号公報 特許第２６８２４７３号公報 特開２００３−２９８１３７号公報 特開２００７−２６６４６８号公報 特開２００７−３０５９０７号公報 ＡＣＴＵＡＴＯＲ２００６予講集Ａ１．１（Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｕｌｔｒａｓｏｎｉｃ Ｍｏｔｏｒｓ ｆｏｒ Ｌｅｎｓ Ｐｏｓｉｔｉｏｎｉｎｇ ｏｆ Ｃｅｌｌｕｌａｒ Ｐｈｏｎｅ Ｃａｍｅｒａ Ｍｏｄｕｌｅｓ）

しかしながら、上記の複合振動を利用した複合振動型超音波モータ素子のように、内部電極層が面内で二分割された積層型圧電／電歪素子に対して、従来の分極処理方法によって分極処理を施すと、分極処理後に共振周波数の個体ばらつきが大きくなるという問題がある。

特に、上記の伸縮振動と屈曲振動との複合振動を利用した積層型圧電／電歪素子の場合には、屈曲振動の共振周波数の個体ばらつきが大きくなり、個体毎の伸縮振動の共振周波数と屈曲振動の共振周波数との間に差異が生じて、超音波モータ素子として良好に動作しない個体が多数生じてしまう。

本発明は、従来におけるこのような問題を解決することを目的として発案されたものであり、分極処理後の積層型圧電／電歪素子において、共振周波数の個体ばらつきを小さくすることが出来る、積層型圧電／電歪素子の分極処理方法を提供することを課題とする。

従来の分極処理方法が有する上記の問題点の原因について、調査が重ねられた結果、従来の分極処理方法によって共振周波数の個体ばらつきが大きくなった製造ロットの中で、共振周波数の低い個体では、上記の駆動電極層が二分割された電極分割部において、圧電／電歪体層（圧電体層）の積層部に、亀裂が発生していることがわかった。

このような亀裂が発生する原因について、鋭意、考察がなされた結果、二分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２の２つに同時に分極電圧を印加すると、二分割された駆動電極層と共通電極層の間の圧電／電歪体層が厚さ方向に大きく伸長するのに対して、駆動電極層の分割部においては圧電／電歪体層が伸長しないために、駆動電極層の分割部に応力が集中して亀裂が生じる、との考えが導かれた。

そして、更に、研究が重ねられた結果、二分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２に分極電圧を印加するタイミングを、２つの駆動電極層間で時間的に僅かにずらすことにより、分極処理後の共振周波数の個体ばらつきを小さく抑えることが出来、それによって、上記のような亀裂発生を防止することが出来ることを見出し、本発明を完成するに至った。

即ち、本発明によれば、共通電極層と、２つに分割された駆動電極層と、に挟まれた圧電／電歪体層を有する、積層型圧電／電歪素子の分極処理方法であって、共通電極層を電圧基準として、２つに分割された駆動電極層に交互に電圧を印加する積層型圧電／電歪素子の分極処理方法が提供される（第１の分極処理方法ともいう）。

２つに分割された駆動電極層に交互に電圧を印加することによって、分極電圧を印加するタイミングがずれることになる。２つに分割された駆動電極層に交互に分極電圧を印加するタイミングをずらす時間は、０．１ミリ秒程度から１秒程度の間の短い時間でよいし、もっと長い時間でも構わない。

上記の駆動電極層に交互に印加する分極電圧の大きさは、従来の技術と同様に、圧電／電歪材料特性に合わせて、適宜、選択すればよく、通常は、圧電／電歪材料の抗電界の１倍〜３倍の範囲で選択する。

又、分極電圧の極性も、従来の技術と同様に、積層型圧電／電歪素子の用途に応じて、正負何れを選択してもよい。

本発明に係る第１の分極処理方法において、分極電圧印加中の積層型圧電／電歪素子の温度条件は、従来の技術と同様に、圧電／電歪材料特性に合わせて、適宜、選択すればよく、分極処理時間を短縮するためにキュリー温度以下の温度に加熱してもよい。

次に、本発明によれば、共通電極層と、２つに分割された駆動電極層と、に挟まれた圧電／電歪体層を有する、積層型圧電／電歪素子の分極処理方法であって、共通電極層を電圧基準として、２つに分割された駆動電極層に直流バイアスされていて位相が互いに逆である交流電圧を印加する積層型圧電／電歪素子の分極処理方法が提供される（第２の分極処理方法ともいう）。尚、単に（本発明に係る）積層型圧電／電歪素子の分極処理方法というときは、第１の分極処理方法と第２の分極処理方法の両方を指す。

位相が互いに逆とは、２つの交流電圧の位相差が、ほぼ１８０度であることを意味する。又、直流バイアスされているとは、交流電圧の中心値が、０Ｖではなくて、正負何れかに偏っていることを意味する。

２つに分割された駆動電極層に、位相が互いに逆である交流電圧を印加するので、分極電圧を印加するタイミングは、ずれることになる。

交流電圧の波形としては、正弦波、正弦半波、三角波、矩形波、ノコギリ波等の波形を好適に印加することが出来る。特に、正弦波を選択すると、積層型圧電／電歪素子に流れる電流が小さくなり、分極電圧印加用の電源として電流容量が小さい安価な電源が利用出来るので好ましい。

二分割された２つの駆動電極層に印加する交流電圧の周波数は、従来の技術と同様に、積層型圧電／電歪素子の分極特性に合わせて、適宜、選択すればよく、通常は、５ｋＨｚ程度から５０ｋＨｚ程度までの間の周波数が適している。

二分割された２つの駆動電極層に印加する直流バイアスされた交流電圧の大きさ及び極性は、従来の技術と同様に、積層型圧電／電歪素子の分極特性に合わせて、適宜、選択すればよく、通常は、電圧の最大値を圧電／電歪材料の抗電界の１倍〜３倍の範囲で選択する。

電圧の最小値は、積層型圧電／電歪素子の分極特性に応じて、適宜、選択すればよいが、最小値を最大値と逆符号にする場合には、通常、最小値を圧電／電歪材料の抗電界以内の電圧とする。

本発明に係る第２の分極処理方法においては、積層型圧電／電歪素子は加熱しなくてもよいが、分極処理時間を更に短縮するために、キュリー温度以下の温度に加熱してもよい。

本発明に係る積層型圧電／電歪素子の分極処理方法において、共通電極層を電圧基準として、とは、共通電極層の電位が、２つに分割された駆動電極にかけるべき電圧（電位差）の基準となることを意味する。

本発明に係る積層型圧電／電歪素子の分極処理方法によれば、二分割された駆動電極層に分極電圧を印加するタイミングを互いに時間的にずらすことにより、分極処理後の積層型圧電／電歪素子の共振周波数の個体ばらつきを増大させることなく、短い分極時間の間に積層型圧電／電歪素子に十分に分極処理を施すことが出来る。

特に、第１の分極処理方法によれば、駆動電極層の分割部への応力集中を無くし、亀裂発生を回避して、共振周波数の個体ばらつきを低減することが出来る。

特に、第２の分極処理方法によれば、駆動電極層の分割部への応力集中を低減し、亀裂発生を回避して、共振周波数の個体ばらつきを低減すると同時に、分極処理時間を短縮することが可能である。

本発明に係る積層型圧電／電歪素子の分極処理方法の適用対象となる積層型圧電／電歪素子の例を示す概略斜視図である。 図１に示した積層型圧電／電歪素子の積層構成を示す分解斜視図である。 本発明に係る第１の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る第１の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る第１の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る第１の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る第２の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る第２の分極処理方法における分極電圧パターンの例を示すタイムチャートである。 本発明に係る積層型圧電／電歪素子の分極処理方法に用いる分極電圧印加回路の例を示すブロック図である。 本発明に係る積層型圧電／電歪素子の分極処理方法により分極処理された積層型圧電／電歪素子の、振動速度の周波数特性の測定系の例を示すブロック図である。 本発明に係る積層型圧電／電歪素子の分極処理方法により分極処理された積層型圧電／電歪素子の、伸縮振動速度の周波数特性の測定方法の例を示す模式図である。 本発明に係る積層型圧電／電歪素子の分極処理方法により分極処理された積層型圧電／電歪素子の、屈曲振動速度の周波数特性の測定方法の例を示す模式図である。

符号の説明

１，２：圧電／電歪体層
３，４：（二分割された）駆動電極層
５：共通電極層
６：側面電極
１１：積層型圧電／電歪素子
２１：電気プローブ
２２：保持具

以下、本発明に係る積層型圧電／電歪素子の分極処理方法について、図面を参照しつつ詳細に説明するが、本発明はこれらに限定されて解釈されるものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。

図１及び図２は、本発明に係る積層型圧電／電歪素子の分極処理方法の適用対象となる積層型圧電／電歪素子の例を示す図である。図１は、積層型圧電／電歪素子の外観を示す概略斜視図であり、図２は、積層型圧電／電歪素子の積層構成を示す分解斜視図である。

積層型圧電／電歪素子１１は、圧電／電歪体層１、二分割された駆動電極層３，４、共通電極層５、圧電／電歪体層２を、交互に繰り返し積層して構成されている。繰り返して積層された複数の駆動電極層３は、側面電極６によって、互いに電気的に接続されている。同様に、繰り返して積層された駆動電極層４、共通電極層５も、各々の側面電極によって、互いに接続されている。

そして、駆動電極層３，４に、共通電極層５に対して同極性の、即ち、双方ともに正（プラス）又は双方ともに負（マイナス）の何れかの電圧が印加されることにより、圧電／電歪体層２には、ほぼ一様の分極が施される。このように構成された積層型圧電／電歪素子１１について、駆動電極層３，４の何れか片方と共通電極層５との間に、パルス電圧を印加することによって、積層型圧電／電歪素子１１に、伸縮振動と屈曲振動の両方を、同時に発生させることが出来る。

本発明に係る第１の分極処理方法では、分極処理の際に、２つに分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２に、交互に電圧を印加する。図１及び図２の例では、駆動電極層３，４が、駆動電極層Ｃｈ１，Ｃｈ２に相当する。図３から図６に、駆動電極層Ｃｈ１，Ｃｈ２に印加する分極電圧パターンの例を示す。

図３に示される分極電圧パターン例では、共通電極層に対して正の電圧Ｖｐを駆動電極層Ｃｈ１とＣｈ２に交互に周期Ｔｃで繰り返し印加している。つまり、駆動電極層Ｃｈ１と駆動電極層Ｃｈ２に分極電圧を印加するタイミングを、周期Ｔｃの半分の時間だけ、ずらしている。電圧Ｖｐの大きさは、圧電／電歪材料の分極特性に合わせて、適宜、選択すればよく、通常は、圧電／電歪材料の抗電界の１倍〜３倍の範囲で選択する。電圧Ｖｐの極性は、積層型圧電／電歪素子の用途に応じて、正負何れを選択してもよい。周期Ｔｃは、０．１ミリ秒程度から１秒程度の間の短い時間でよいし、もっと長い時間でも構わない。

駆動電極層Ｃｈ１，Ｃｈ２に交互に印加する電圧の波形は、図３又は図４に表される方形波や矩形波でもよいし、図５に表される台形波や図６に表される三角波でもよい。

又、駆動電極層Ｃｈ１，Ｃｈ２に交互に電圧を印加する際には、図４に示されるように、電圧印加の間に短い休止時間Δｔを設けてもよいし、図５及び図６に示されるように、Ｃｈ１への電圧印加とＣｈ２への電圧印加が短い共存時間Δｔだけ重なっていてもよい。重要なのは、分極電圧の印加によって、駆動電極層Ｃｈ１上に積層された圧電／電歪体層が大きく伸長するタイミングと、駆動電極層Ｃｈ２上に積層された圧電／電歪体層が大きく伸長するタイミングが、一致しないようにすることであり、そのためには、電圧の最大値が、駆動電極層Ｃｈ１と駆動電極層Ｃｈ２に、同時に印加されないようにすればよい。

本発明に係る第２の分極処理方法では、分極処理の際に、２つに分割された駆動電極層Ｃｈ１及び駆動電極層Ｃｈ２に、直流バイアスされて互いに位相が逆の交流電圧を印加する。図７及び図８に、駆動電極層Ｃｈ１，Ｃｈ２に印加する、直流バイアスされて互いに位相が逆の分極電圧パターンの例を示す。

図７及び図８に示される分極電圧パターン例では、共通電極層に対して正に直流バイアスされた交流電圧が、駆動電極層Ｃｈ１，Ｃｈ２に、互いに逆位相に印加されている。図７の例では、交流電圧の振幅の半分よりも大きな直流バイアスが重畳されており、瞬時電圧の最大値Ｖｍａｘと最小値Ｖｍｉｎの両方が正になっている。図８の例では、交流電圧の振幅の半分よりも小さな直流バイアスが重畳されており、瞬時電圧の最大値Ｖｍａｘは正であるのに対して、最小値Ｖｍｉｎは負の電圧になっている。

最小値Ｖｍｉｎの極性は、図７のように最大値Ｖｍａｘと同極性でもよいし、図８のように逆極性でもよいが、逆極性にする場合には、通常、最小値Ｖｍｉｎを圧電／電歪材料の抗電界よりも小さい電圧とする。

尚、図７及び図８では、簡略のために、分極電圧を正弦波の途中から開始したり、正弦波の途中で終了したりするように図示したが、このようにする必要はなく、滑らかに正弦波を開始し、滑らかに終了する方が望ましい。

図９に、本発明に係る積層型圧電／電歪素子の分極処理方法で用いる分極電圧印加回路の例を示す。信号発生器により直流バイアスされて互いに逆位相な２つの交流信号を発生し、電力増幅器ＡＭＰ１，ＡＭＰ２で電圧を増幅するとともに、出力電流容量を補った後、抵抗器Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２を介して、積層型圧電／電歪素子の駆動電極層Ｃｈ１，Ｃｈ２に電圧を印加する。コンデンサＣ１，Ｃ２は、積層型圧電／電歪素子の駆動電極層が短絡した不良品を分極処理しようとした際に、分極電圧印加回路に流れる電流を抑制するために、挿入されている。コンデンサＣ１，Ｃ２の静電容量値を、積層型圧電／電歪素子の静電容量値の０．１倍〜１倍の範囲とすることによって、短絡電流を十分に抑制することが出来る。抵抗器Ｒ１，Ｒ２は、積層型圧電／電歪素子に直流バイアス電圧を印加するために挿入されており、その抵抗値は、分極電圧の周期Ｔｃを積層型圧電／電歪素子の静電容量値で除算した値の１／１０〜１／１０００程度の抵抗値にすればよく、通常、１０ｋΩ〜１ＭΩ程度の抵抗値を選択する。

以下、本発明を実施例によって、更に具体的に説明する。本発明は、これらの実施例によって何ら限定されるものではない。

（実施例）図１及び図２に示される積層型圧電／電歪素子を１０個作製し、本発明に係る第２の分極処理方法によって分極処理して、分極処理後の共振周波数の個体ばらつきを評価した。

圧電／電歪体層には、チタン酸ジルコン酸鉛を主成分とするセラミック材料を用い、駆動電極層、共通電極層、及び側面電極には、銀とパラジウムを主成分とする導体を用いた。積層型圧電／電歪素子の寸法は、長さ５．０ｍｍ、幅１．５ｍｍ、厚さ１．５ｍｍとし、圧電／電歪体層の厚さは６０μｍ、駆動電極層、共通電極層、及び側面電極の厚さは５μｍとした。圧電／電歪体層と駆動電極層及び共通電極層を積層し側面電極を塗布して形成した成形体を、焼成して、積層型圧電／電歪素子を作製した。

焼成後、１２時間、経過した後に、直流バイアスされて位相が互いに逆である交流電圧を、駆動電極層Ｃｈ１，Ｃｈ２に印加して分極処理を施した。直流バイアスは９０Ｖとした。交流電圧は、振幅１８０Ｖ、周波数１０ｋＨｚの正弦波とした。分極処理時間は５秒とした。

分極処理後、２４時間、経過した後に、図１０に示される測定系を用いて、積層型圧電／電歪素子の共振周波数（１次伸縮共振周波数及び２次屈曲共振周波数）を測定した。共振周波数の測定では、積層型圧電／電歪素子に正弦波を印加した際の振動速度を、周波数掃引して測定し、振動速度が最も大きくなる周波数を、共振周波数とした。（１次）伸縮共振周波数は、図１１に示される測定形態で測定し、（２次）屈曲共振周波数は、図１２に示される測定形態で測定した。このようにして測定した積層型圧電／電歪素子１０個の共振周波数のデータ（１次伸縮共振周波数及び２次屈曲共振周波数並びにそれらの差）を、表１に示す。

（比較例）分極処理時に、駆動電極層Ｃｈ１，Ｃｈ２に印加する交流電圧の位相を同じにした以外は、上記実施例と同様にして、積層型圧電／電歪素子を１０個作製し、分極処理して、分極処理後の共振周波数の個体ばらつきを評価した。測定した積層型圧電／電歪素子１０個の共振周波数のデータを、表２に示す。

（考察）表１の実施例の結果と表２の比較例の結果とを比較するとわかるように、比較例によるサンプルでは、共振周波数の差（１次伸縮共振周波数と２次屈曲共振周波数の差）が±５ｋＨｚよりも大きい個体が、１０個中３個あるのに対して、実施例のサンプルでは、屈曲共振周波数と伸縮共振周波数の差が全て±５ｋＨｚ以内であり、複合振動型超音波モータ用の積層型圧電／電歪素子として、満足出来るものが得られている。

尚、表２の比較例で、屈曲共振周波数と伸縮共振周波数の差が±５ｋＨｚよりも大きい個体３個は、屈曲共振周波数が他の個体に比べて大きく低下している。これは、積層圧電体内部で積層面と平行に亀裂が発生したため、と考えられる。

以上のように、本発明に係る実施例では、比較例に比べて、共振周波数の個体ばらつきを小さくすることが出来、複合振動型超音波モータ用の積層型圧電／電歪素子として好適な分極処理を施すことが出来た。

本発明に係る積層型圧電／電歪素子の分極処理方法は、圧電／電歪アクチュエータ、超音波モータ、圧電トランス等に用いられる積層型圧電／電歪素子を分極する方法として、利用することが出来る。

Claims (3)

1. 共通電極層と、２つに分割された駆動電極層と、に挟まれた圧電／電歪体層を有する、積層型圧電／電歪素子の分極処理方法であって、
   前記共通電極層を電圧基準として、前記２つに分割された駆動電極層に交互に電圧を印加する積層型圧電／電歪素子の分極処理方法。
2. 共通電極層と、２つに分割された駆動電極層と、に挟まれた圧電／電歪体層を有する、積層型圧電／電歪素子の分極処理方法であって、
   前記共通電極層を電圧基準として、前記２つに分割された駆動電極層に直流バイアスされていて位相が互いに逆である交流電圧を印加する積層型圧電／電歪素子の分極処理方法。
3. 前記交流電圧が正弦波電圧である請求項２に記載の積層型圧電／電歪素子の分極処理方法。

Images