JPWO2008059643A1 - Three-dimensional electronic circuit device - Google Patents
Three-dimensional electronic circuit device Download PDFInfo
- Publication number
- JPWO2008059643A1 JPWO2008059643A1 JP2008544084A JP2008544084A JPWO2008059643A1 JP WO2008059643 A1 JPWO2008059643 A1 JP WO2008059643A1 JP 2008544084 A JP2008544084 A JP 2008544084A JP 2008544084 A JP2008544084 A JP 2008544084A JP WO2008059643 A1 JPWO2008059643 A1 JP WO2008059643A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode
- shield case
- circuit device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Abstract
第1,第2の回路基板を中継基板を介して積層した立体的電子回路装置において、最上部の基板の上面に実装された電子部品を遮蔽でき、しかも小型化できる構造を提供することを目的として、第1,第2の回路基板101,102との間に配置された電子部品を、中継基板100の側面に形成された第2の電極2によって電気的に遮蔽し、第2の回路基板102上に電気的に接続された電子部品を、第2の電極2に電気的に接続されたシールドケース12によって電気的ノイズを遮蔽する。In a three-dimensional electronic circuit device in which first and second circuit boards are stacked via a relay board, an object is to provide a structure capable of shielding an electronic component mounted on the upper surface of the uppermost board and reducing the size. As described above, the electronic components arranged between the first and second circuit boards 101 and 102 are electrically shielded by the second electrode 2 formed on the side surface of the relay board 100, and the second circuit board Electrical noise is shielded from the electronic component electrically connected to the second electrode 2 by the shield case 12 electrically connected to the second electrode 2.
Description
本発明は、電子部品を実装した機能モジュール等をベース回路基板上に実装して構成された立体的電子回路装置における、シールド構造に関するものである。 The present invention relates to a shield structure in a three-dimensional electronic circuit device configured by mounting a functional module or the like on which an electronic component is mounted on a base circuit board.
近年、回路基板上に、抵抗器やコンデンサ、コイルなどの受動部品と半導体素子による能動部品を実装する電子回路装置は、携帯電話機やノートパソコンに代表されるモバイル機器の高機能化に伴って、小型、薄型、軽量化が進んでいる。 In recent years, electronic circuit devices in which passive components such as resistors, capacitors, and coils and active components such as semiconductor elements are mounted on a circuit board have been accompanied by higher functionality of mobile devices such as mobile phones and notebook computers. Smaller, thinner and lighter.
しかし、従来の2次元表面実装技術、例えば、電子部品の小型・薄型化、電子部品を配置する部品間の狭ピッチ化によって実装密度の向上を図るには限界となっている。そのため3次元的にモジュール基板を積層して、さらなる高密度化が図られている。 However, conventional two-dimensional surface mounting techniques, for example, reducing the size and thickness of electronic components and narrowing the pitch between components on which electronic components are placed, are limiting in increasing the mounting density. For this reason, module boards are three-dimensionally stacked to further increase the density.
また、電子回路装置の高密度化により、電気的な配線干渉や外部からのノイズ、電子回路装置自体から発せられるノイズの影響が製品の機能劣化を招き、電気設計・回路設計における電気的な対策も高度化している。 In addition, due to the increased density of electronic circuit devices, the effects of electrical wiring interference, external noise, and noise generated from the electronic circuit device itself will lead to product functional degradation, and electrical measures in electrical design and circuit design. Is also becoming more sophisticated.
この問題を改善するために、特許文献1,特許文献2などに開示されている立体的電子回路装置が知られている。
In order to improve this problem, three-dimensional electronic circuit devices disclosed in
例えば図13では、接合部材30を介して第1の基板31の上に第2の基板32を積層して立体的電子回路装置が構成されている。接合部材30の外周壁面にシールド体33が設けられており、この場合、第1の基板31と第2の基板32の間に接続配置された電子回路部34は、シールド体33によって電気的ノイズから遮蔽される。特許文献1の接合部材30は、絶縁性のハウジングに複数のバネ弾性のある金属薄版などによる所定形状のリード端子をあらかじめ設定した配列構成で固定保持して構成されている。
For example, in FIG. 13, a three-dimensional electronic circuit device is configured by laminating a
また、特許文献2には図14に示すようにシールド構造を有する立体的電子回路装置が開示されている。これは、上面に電子部品35を実装した基板36と、下面に電子部品37を実装した基板38とを積層する場合に、シールドパターン39,40とを備えた基板41を、基板36と基板38の間に挟んで、層間配線部材42,42,43,43により電気的に接合された立体的電子回路装置となっている。これにより、電子部品35,37がシールドパターン39,40によってシールドされる。
しかしながら、図13に示した立体的電子回路装置では、第2の基板32の上に接続配置された電子回路部44を、接合部材30によってシールドすることができないという課題を有している。
However, the three-dimensional electronic circuit device shown in FIG. 13 has a problem that the
図14に示した立体的電子回路装置では、基板36と基板38の間の電子部品35,37を電気的ノイズから遮蔽することが可能となる。しかし、基板38の上面にも仮想線で示すように電子部品45を実装して、これを遮蔽するためには、さらに仮想線で示すように層間配線部材46,47とシールドパターン48,49とを備えた基板50を付加することが必要であって、層間配線部材46,47を配置するスペースを基板38の上面に設け、この層間配線部材46,47を基準電位などに接続する配線パターンを基板38の上面に設けることが必要である。
In the three-dimensional electronic circuit device shown in FIG. 14, the
本発明は、立体的電子回路装置の最上部の基板の上面に実装された電子部品を、前記最上部の基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる、電気的ノイズの遮蔽効果と小型化を両立できる立体的電子回路装置を提供することを目的とする。 The present invention can shield an electronic component mounted on the upper surface of the uppermost substrate of the three-dimensional electronic circuit device without providing a wiring pattern or the like for connecting to a reference potential or the like on the upper surface of the uppermost substrate. An object of the present invention is to provide a three-dimensional electronic circuit device that can achieve both a noise shielding effect and downsizing.
本発明の請求項1記載の立体的電子回路装置は、第1の回路基板と第2の回路基板を中継基板を介して積層し、前記中継基板に形成された第1の電極を介して前記第1の回路基板の側の回路パターンと前記第2の回路基板の側の回路パターンとを接続した立体的電子回路装置において、前記第1の回路基板と前記第2の回路基板の間に介装された状態における中継基板の外側の面に、基準電位に接続される第2の電極を設けて、この第2の電極によって前記第1の回路基板と前記第2の回路基板の間の空間を遮蔽するとともに、前記第2の回路基板の前記第1の回路基板との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ前記第2の電極に電気接続されたシールドケースを設けたことを特徴とする。
The three-dimensional electronic circuit device according to
本発明の請求項2記載の立体的電子回路装置は、請求項1において、前記シールドケースが前記第2の電極に接触することにより電気接続されていることを特徴とする。
The three-dimensional electronic circuit device according to
本発明の請求項3記載の立体的電子回路装置は、請求項1において、前記シールドケースが前記第2の電極に半田付けまたはろう付けにより電気接続されていることを特徴とする。
The three-dimensional electronic circuit device according to
本発明の請求項4記載の立体的電子回路装置は、請求項1において、前記シールドケースが導電体の金属で形成されていることを特徴とする。 A three-dimensional electronic circuit device according to a fourth aspect of the present invention is characterized in that, in the first aspect, the shield case is formed of a conductive metal.
本発明の請求項5記載の立体的電子回路装置は、請求項1において、前記シールドケースを、絶縁樹脂からなるケース本体に金属メッキで導電層を形成し、前記導電層が前記第2の電極に電気接続されていることを特徴とする。 A three-dimensional electronic circuit device according to a fifth aspect of the present invention is the three-dimensional electronic circuit device according to the first aspect, wherein a conductive layer is formed by metal plating on the case body made of an insulating resin, and the conductive layer is the second electrode. It is characterized by being electrically connected to.
本発明の請求項6記載の立体的電子回路装置は、請求項1において、前記第2の回路基板の外周部に形成された切り欠き部を通過して前記シールドケースが前記第2の電極に電気接続されていることを特徴とする。 A three-dimensional electronic circuit device according to a sixth aspect of the present invention is the three-dimensional electronic circuit device according to the first aspect, wherein the shield case passes through a notch formed in an outer peripheral portion of the second circuit board and the shield case serves as the second electrode. It is electrically connected.
本発明の請求項7記載の立体的電子回路装置は、請求項1において、前記シールドケースの内側に電子部品が実装されていることを特徴とする。 A three-dimensional electronic circuit device according to a seventh aspect of the present invention is characterized in that, in the first aspect, an electronic component is mounted inside the shield case.
この構成によれば、中継基板の外側の面に設けられた第2の電極によって第1の回路基板と第2の回路基板の間の空間を遮蔽することができ、第2の電極に電気接続されて第2の回路基板の第1の回路基板との対向面とは反対側の面の少なくとも一部を覆うシールドケースによって、第2の回路基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる。 According to this configuration, the space between the first circuit board and the second circuit board can be shielded by the second electrode provided on the outer surface of the relay board, and is electrically connected to the second electrode. A wiring pattern that is connected to a reference potential or the like on the upper surface of the second circuit board by a shield case that covers at least a part of the surface of the second circuit board opposite to the surface facing the first circuit board. Even if it is not provided, it can be shielded.
以下、本発明を各実施の形態に基づいて説明する。 Hereinafter, the present invention will be described based on each embodiment.
(実施の形態1)
図1〜図3(a)と図3(b)は本発明の実施の形態1を示す。(Embodiment 1)
1 to 3 (a) and 3 (b) show a first embodiment of the present invention.
この立体的電子回路装置は、第1の回路基板101と第2の回路基板102を中継基板100を介して積層し、中継基板100に形成された第1の電極1を介して第1の回路基板101の側の回路パターンと第2の回路基板102の側の回路パターンとを接続して構成されている。第1,第2の回路基板101,102は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
In this three-dimensional electronic circuit device, a
第1の回路基板101の側の回路パターンには、電子部品3,4,5が実装されている。第2の回路基板102の側の回路パターンには、電子部品6,7,8,9が実装されている。中継基板100は図2に示すように枠型で各辺に、図1にも示すように中継基板本体100aの上面100bから内周面100cを経て下面100dにわたって所定ピッチで第1の電極1が形成されている。第1の回路基板101の上面と、第2の回路基板102の下面にも、第1の電極1に対応して電極パターン10,11が形成されている。
組み立ては、図3(a)に示すように、第1の回路基板101に中継基板100を半田付けし、この取り付けられた中継基板100に対して、電子部品6,7,8,9が実装された第2の回路基板102が、図3(b)に示すように半田付けされる。
As shown in FIG. 3A, the
中継基板100の各辺の外周の面100eには、第2の電極2が形成されている。そして、中継基板100を第1の回路基板101に実装した状態では、第2の電極2は前記電極パターン10を介して第1の回路基板101中の基準電位であるグランドパターンに接続されている。
A
さらに、導電性の金属からなるシールドケース12を図3(b)に実線で示すように弾性変形させながら第2の回路基板102に被せて、シールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了している。
Further, the
この構成によると、第1の回路基板101と第2の回路基板102の間の空間に設けられた電子部品3〜7が第2の電極2によって遮蔽され、第2の回路基板102の上面に実装された電子部品8,9をシールドケース12によって遮蔽できる。
According to this configuration, the
ここでシールドケース12を第2の回路基板102の上で配線パターンに接続しているのではなく、中継基板100の側面に設けた第2の電極2に半田付けして遮蔽しているため、第2の回路基板102の上にシールドケース接続用の配線パターンを形成する必要が無く、第2の回路基板102上の実装面積が削減され、それに応じて第2の回路基板102の面積を縮小できる。
Here, the
例えば、第2の回路基板102上にシールドケース12を配置するために必要な電極を2mm幅で基板外周部全体に形成するとし、第2の回路基板102の外寸法を20mm×20mm程度とすると、電子部品の実装面積は18mm×18mm=324mm2となる。また、シールドケース12を配置するために必要な電極に必要な面積は(20mm×20mm)−(18mm×18mm)=76mm2となる。つまり、本構造によればシールドケース12を配置するために必要な電極に必要な76mm2の実装面積を削減できる。For example, if the electrodes necessary for disposing the
本発明の構造によれば、第2の回路基板101へGND電極端子を形成する必要がなくなるため、約20%の実装面積の削減が可能となり、立体的電子回路装置の小型化が実現する。
According to the structure of the present invention, since it is not necessary to form the GND electrode terminal on the
(実施の形態2)
図4〜図6(a)と図6(b)は本発明の実施の形態2を示す。(Embodiment 2)
4 to 6 (a) and 6 (b) show a second embodiment of the present invention.
実施の形態1のシールドケース12は、第2の回路基板102の縁よりも外側を通過してシールドケース12の折り曲げ片12aが第2の電極2に半田付けされていたが、この実施の形態2では、第2の回路基板102の外周部に切り欠き部102aが形成されており、シールドケース12の折り曲げ片12aがこの切り欠き部102aを通過して第2の電極2に半田付けされている点だけが実施の形態1と異なっており、その他は同じである。
The
この構成によると、第2の回路基板102として外形が正方形の形状のものを用いたが、第2の回路基板102にシールドケース12の厚み寸法の切り欠き部102aを形成したので、更なる立体的電子回路装置の投影面積の縮小が可能となる。
According to this configuration, the
(実施の形態3)
図7と図8(a)〜図8(c)は本発明の実施の形態3を示す。(Embodiment 3)
7 and 8 (a) to 8 (c) show a third embodiment of the present invention.
この立体的電子回路装置は、第1の回路基板101と第2の回路基板102を中継基板100を介して積層し、中継基板100に形成された第1の電極1を介して第1の回路基板101の側の回路パターンと第2の回路基板102の側の回路パターンとを接続して構成されている。第1,第2の回路基板101,102は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
In this three-dimensional electronic circuit device, a
さらに、第2の回路基板102の上面に被されているシールドケース12の内側に実装された電子部品13,14が、中継基板15を介して第2の回路基板102の配線パターンに接続されている。
Furthermore, the
中継基板100,15は、図2に示すように枠型で各辺には、上面から内周面を経て下面にわたって所定ピッチで第1の電極1が形成されている。第1の回路基板101の上面と、第2の回路基板102の下面にも、中継基板100の第1の電極1に対応して電極パターン10,11が形成されている。第2の回路基板102の上面にも、中継基板15の第1の電極1に対応して電極パターン16が形成されている。
As shown in FIG. 2, the
中継基板100の各辺の外周の面100eには、実施の形態1と同じように第2の電極2が形成されている。
The
組み立ては、図8(a)に示すように、導電性の金属からなるシールドケース12の内側の面に絶縁層17を介して電極パターン16と配線パターン18を形成する。そして、図8(b)に示すように電子部品13,14と中継基板15を半田付けする。
As shown in FIG. 8A, the
つぎに、図8(c)に示すように中継基板100を介して積層の完了した第1,第2の回路基板101,102に対して、シールドケース12を実線で示すように弾性変形させながら第2の回路基板102に被せることによって、シールドケース12の内側の面に実装した電子部品13,14と第2回路基板102の回路パターンとが、中継基板15を介して電気接続され、さらに、シールドケース12の折り曲げ片12aを中継基板100の第2の電極2に半田付けして組み立てが完了している。
Next, as shown in FIG. 8C, the
このようにシールドケース12の内側にも実装することによって、実施の形態1に比べて高実装することができる。遮蔽については、中継基板100の第2の電極2によって第1,第2の回路基板101,102の間の空間を遮蔽することができ、また、シールドケース12によって、第2の回路基板102の上面とシールドケース12の内面に実装された電子部品を遮蔽することができる。
As described above, mounting on the inner side of the
なお、シールドケース12はMID(Molded Interconnect Device)を用いた立体配線部材を用いることが好ましい。
The
(実施の形態4)
図9は本発明の実施の形態4を示す。(Embodiment 4)
FIG. 9 shows a fourth embodiment of the present invention.
実施の形態1ではシールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了したが、この実施の形態4では、シールドケース12の折り曲げ片12aを第2の電極2に押し付けるように弾性を付与して半田付けしていない点だけが異なっている。この実施の形態4は、実施の形態2と実施の形態3においても同様に実施できる。
In the first embodiment, the
(実施の形態5)
図10と図11(a)と図11(b)は本発明の実施の形態5を示す。(Embodiment 5)
10, 11 (a), and 11 (b) show a fifth embodiment of the present invention.
実施の形態1では中継基板100は枠型であったが、この実施の形態5では、2つの柱状のものを使用している点だけが異なっており、柱状の中継基板19a,19bの外側の側面にそれぞれ第2電極2が形成されている。
In the first embodiment, the
組み立ては、図11(a)に示すように第1の回路基板101に柱状の中継基板19a,19bを取り付け、中継基板19a,19bを介して第2の回路基板102を第1の回路基板101に取り付けてから、図11(b)に示す状態を経てシールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了する。
As shown in FIG. 11A,
(実施の形態6)
図12は本発明の実施の形態6を示す。(Embodiment 6)
FIG. 12 shows a sixth embodiment of the present invention.
上記の各実施の形態ではシールドケース12は、導電性の金属からなるものであったが、図12に示すように合成樹脂などからなる絶縁性のシールドケース本体20の外側に、金属メッキで導電層21を形成し、シールドケース本体20の折り曲げ片20aに形成された導電層21を、第2の電極2に半田付け、または実施の形態4のようにシールドケース20の折り曲げ片20aに形成された導電層21を第2の電極2に押し付けるように弾性を付与して組み立てが完了する。
In each of the above embodiments, the
また、実施の形態3のようにシールドケース12の内側に電子部品を実装する場合には、図12に示した絶縁性のシールドケース本体20の内側の上に直接に配線パターンを形成して電子部品と中継基板15を実装して構成することもできる。
Further, when electronic components are mounted inside the
また、図12では絶縁性のシールドケース本体20の外側にだけ導電層21を形成したが、上記各実施の形態において、絶縁性のシールドケース本体20の外側と内側に導電層21を形成して構成することもできる。この場合に、実施の形態3のようにシールドケース12の内側に電子部品を実装する場合には、シールドケース本体20の内側に形成された導電層21の上に絶縁層を介して配線パターンを形成して電子部品13,14と中継基板15を実装して構成する。
In FIG. 12, the
上記の各実施の形態において、シールドケース12と第2の電極2との電気的な接続方法に関しては、半田付けまたはシールドケース12の折り曲げ片12aに弾性を付与した押し付けによって電気的に接続したが、はめ込みによる接触、ろう付けによる接触、導電性の樹脂を介した接触構造でもかまわない。
In each of the above embodiments, the electrical connection method between the
上記の各実施の形態においてシールドケース12は、第2の回路基板102の上面の全部を覆うように取り付けられていたが、遮蔽すべき電子部品またはその近傍だけを覆うように取り付けられていてもよく、シールドケース12は第2の回路基板102の第1の回路基板101との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ第2の電極2に電気接続されていればよい。
In each of the above embodiments, the
本発明の立体回路装置は、電子回路のシールド効果と実装面積の縮小化する構造を有し、通信モジュール等の機能モジュールの用途にも適用できる。 The three-dimensional circuit device of the present invention has a structure that reduces the shielding effect and mounting area of an electronic circuit, and can be applied to the use of a functional module such as a communication module.
本発明は、電子部品を実装した機能モジュール等をベース回路基板上に実装して構成された立体的電子回路装置における、シールド構造に関するものである。 The present invention relates to a shield structure in a three-dimensional electronic circuit device configured by mounting a functional module or the like on which an electronic component is mounted on a base circuit board.
近年、回路基板上に、抵抗器やコンデンサ、コイルなどの受動部品と半導体素子による能動部品を実装する電子回路装置は、携帯電話機やノートパソコンに代表されるモバイル機器の高機能化に伴って、小型、薄型、軽量化が進んでいる。 In recent years, electronic circuit devices in which passive components such as resistors, capacitors, and coils and active components such as semiconductor elements are mounted on a circuit board have been accompanied by higher functionality of mobile devices such as mobile phones and notebook computers. Smaller, thinner and lighter.
しかし、従来の2次元表面実装技術、例えば、電子部品の小型・薄型化、電子部品を配置する部品間の狭ピッチ化によって実装密度の向上を図るには限界となっている。そのため3次元的にモジュール基板を積層して、さらなる高密度化が図られている。 However, conventional two-dimensional surface mounting techniques, for example, reducing the size and thickness of electronic components and narrowing the pitch between components on which electronic components are placed, are limiting in increasing the mounting density. For this reason, module boards are three-dimensionally stacked to further increase the density.
また、電子回路装置の高密度化により、電気的な配線干渉や外部からのノイズ、電子回路装置自体から発せられるノイズの影響が製品の機能劣化を招き、電気設計・回路設計における電気的な対策も高度化している。 In addition, due to the increased density of electronic circuit devices, the effects of electrical wiring interference, external noise, and noise generated from the electronic circuit device itself will lead to product functional degradation, and electrical measures in electrical design and circuit design. Is also becoming more sophisticated.
この問題を改善するために、特許文献1,特許文献2などに開示されている立体的電子回路装置が知られている。
例えば図13では、接合部材30を介して第1の基板31の上に第2の基板32を積層して立体的電子回路装置が構成されている。接合部材30の外周壁面にシールド体33が設けられており、この場合、第1の基板31と第2の基板32の間に接続配置された電子回路部34は、シールド体33によって電気的ノイズから遮蔽される。特許文献1の接合部材30は、絶縁性のハウジングに複数のバネ弾性のある金属薄版などによる所定形状のリード端子をあらかじめ設定した配列構成で固定保持して構成されている。
In order to improve this problem, three-dimensional electronic circuit devices disclosed in
For example, in FIG. 13, a three-dimensional electronic circuit device is configured by laminating a
また、特許文献2には図14に示すようにシールド構造を有する立体的電子回路装置が開示されている。これは、上面に電子部品35を実装した基板36と、下面に電子部品37を実装した基板38とを積層する場合に、シールドパターン39,40とを備えた基板41を、基板36と基板38の間に挟んで、層間配線部材42,42,43,43により電気的に接合された立体的電子回路装置となっている。これにより、電子部品35,37がシールドパターン39,40によってシールドされる。
しかしながら、図13に示した立体的電子回路装置では、第2の基板32の上に接続配置された電子回路部44を、接合部材30によってシールドすることができないという課題を有している。
However, the three-dimensional electronic circuit device shown in FIG. 13 has a problem that the
図14に示した立体的電子回路装置では、基板36と基板38の間の電子部品35,37を電気的ノイズから遮蔽することが可能となる。しかし、基板38の上面にも仮想線で示すように電子部品45を実装して、これを遮蔽するためには、さらに仮想線で示すように層間配線部材46,47とシールドパターン48,49とを備えた基板50を付加することが必要であって、層間配線部材46,47を配置するスペースを基板38の上面に設け、この層間配線部材46,47を基準電位などに接続する配線パターンを基板38の上面に設けることが必要である。
In the three-dimensional electronic circuit device shown in FIG. 14, the
本発明は、立体的電子回路装置の最上部の基板の上面に実装された電子部品を、前記最上部の基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる、電気的ノイズの遮蔽効果と小型化を両立できる立体的電子回路装置を提供することを目的とする。 The present invention can shield an electronic component mounted on the upper surface of the uppermost substrate of the three-dimensional electronic circuit device without providing a wiring pattern or the like for connecting to a reference potential or the like on the upper surface of the uppermost substrate. An object of the present invention is to provide a three-dimensional electronic circuit device that can achieve both a noise shielding effect and downsizing.
本発明の請求項1記載の立体的電子回路装置は、第1の回路基板と第2の回路基板を中継基板を介して積層し、前記中継基板に形成された第1の電極を介して前記第1の回路基板の側の回路パターンと前記第2の回路基板の側の回路パターンとを接続した立体的電子回路装置において、前記第1の回路基板と前記第2の回路基板の間に介装された状態における中継基板の外側の面に、基準電位に接続される第2の電極を設けて、この第2の電極によって前記第1の回路基板と前記第2の回路基板の間の空間を遮蔽するとともに、前記第2の回路基板の前記第1の回路基板との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ前記第2の電極に電気接続されたシールドケースを設けたことを特徴とする。
The three-dimensional electronic circuit device according to
本発明の請求項2記載の立体的電子回路装置は、請求項1において、前記シールドケースが前記第2の電極に接触することにより電気接続されていることを特徴とする。
本発明の請求項3記載の立体的電子回路装置は、請求項1において、前記シールドケースが前記第2の電極に半田付けまたはろう付けにより電気接続されていることを特徴とする。
The three-dimensional electronic circuit device according to
The three-dimensional electronic circuit device according to
本発明の請求項4記載の立体的電子回路装置は、請求項1において、前記シールドケースが導電体の金属で形成されていることを特徴とする。
本発明の請求項5記載の立体的電子回路装置は、請求項1において、前記シールドケースを、絶縁樹脂からなるケース本体に金属メッキで導電層を形成し、前記導電層が前記第2の電極に電気接続されていることを特徴とする。
A three-dimensional electronic circuit device according to a fourth aspect of the present invention is characterized in that, in the first aspect, the shield case is formed of a conductive metal.
A three-dimensional electronic circuit device according to a fifth aspect of the present invention is the three-dimensional electronic circuit device according to the first aspect, wherein a conductive layer is formed by metal plating on the case body made of an insulating resin, and the conductive layer is the second electrode. It is characterized by being electrically connected to.
本発明の請求項6記載の立体的電子回路装置は、請求項1において、前記第2の回路基板の外周部に形成された切り欠き部を通過して前記シールドケースが前記第2の電極に電気接続されていることを特徴とする。 A three-dimensional electronic circuit device according to a sixth aspect of the present invention is the three-dimensional electronic circuit device according to the first aspect, wherein the shield case passes through a notch formed in an outer peripheral portion of the second circuit board and the shield case serves as the second electrode. It is electrically connected.
本発明の請求項7記載の立体的電子回路装置は、請求項1において、前記シールドケースの内側に電子部品が実装されていることを特徴とする。 A three-dimensional electronic circuit device according to a seventh aspect of the present invention is characterized in that, in the first aspect, an electronic component is mounted inside the shield case.
この構成によれば、中継基板の外側の面に設けられた第2の電極によって第1の回路基板と第2の回路基板の間の空間を遮蔽することができ、第2の電極に電気接続されて第2の回路基板の第1の回路基板との対向面とは反対側の面の少なくとも一部を覆うシールドケースによって、第2の回路基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる。 According to this configuration, the space between the first circuit board and the second circuit board can be shielded by the second electrode provided on the outer surface of the relay board, and is electrically connected to the second electrode. A wiring pattern that is connected to a reference potential or the like on the upper surface of the second circuit board by a shield case that covers at least a part of the surface of the second circuit board opposite to the surface facing the first circuit board. It can be shielded even if it is not provided.
以下、本発明を各実施の形態に基づいて説明する。
(実施の形態1)
図1〜図3(a)と図3(b)は本発明の実施の形態1を示す。
この立体的電子回路装置は、第1の回路基板101と第2の回路基板102を中継基板100を介して積層し、中継基板100に形成された第1の電極1を介して第1の回路基板101の側の回路パターンと第2の回路基板102の側の回路パターンとを接続して構成されている。第1,第2の回路基板101,102は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
Hereinafter, the present invention will be described based on each embodiment.
(Embodiment 1)
1 to 3 (a) and 3 (b) show a first embodiment of the present invention.
In this three-dimensional electronic circuit device, a
第1の回路基板101の側の回路パターンには、電子部品3,4,5が実装されている。第2の回路基板102の側の回路パターンには、電子部品6,7,8,9が実装されている。中継基板100は図2に示すように枠型で各辺に、図1にも示すように中継基板本体100aの上面100bから内周面100cを経て下面100dにわたって所定ピッチで第1の電極1が形成されている。第1の回路基板101の上面と、第2の回路基板102の下面にも、第1の電極1に対応して電極パターン10,11が形成されている。
組み立ては、図3(a)に示すように、第1の回路基板101に中継基板100を半田付けし、この取り付けられた中継基板100に対して、電子部品6,7,8,9が実装された第2の回路基板102が、図3(b)に示すように半田付けされる。
As shown in FIG. 3A, the
中継基板100の各辺の外周の面100eには、第2の電極2が形成されている。そして、中継基板100を第1の回路基板101に実装した状態では、第2の電極2は前記電極パターン10を介して第1の回路基板101中の基準電位であるグランドパターンに接続されている。
A
さらに、導電性の金属からなるシールドケース12を図3(b)に実線で示すように弾性変形させながら第2の回路基板102に被せて、シールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了している。
Further, the
この構成によると、第1の回路基板101と第2の回路基板102の間の空間に設けられた電子部品3〜7が第2の電極2によって遮蔽され、第2の回路基板102の上面に実装された電子部品8,9をシールドケース12によって遮蔽できる。
According to this configuration, the
ここでシールドケース12を第2の回路基板102の上で配線パターンに接続しているのではなく、中継基板100の側面に設けた第2の電極2に半田付けして遮蔽しているため、第2の回路基板102の上にシールドケース接続用の配線パターンを形成する必要が無く、第2の回路基板102上の実装面積が削減され、それに応じて第2の回路基板102の面積を縮小できる。
Here, the
例えば、第2の回路基板102上にシールドケース12を配置するために必要な電極を2mm幅で基板外周部全体に形成するとし、第2の回路基板102の外寸法を20mm×20mm程度とすると、電子部品の実装面積は18mm×18mm=324mm2となる。また、シールドケース12を配置するために必要な電極に必要な面積は(20mm×20mm)−(18mm×18mm)=76mm2となる。つまり、本構造によればシールドケース12を配置するために必要な電極に必要な76mm2の実装面積を削減できる。
For example, if the electrodes necessary for disposing the
本発明の構造によれば、第2の回路基板101へGND電極端子を形成する必要がなくなるため、約20%の実装面積の削減が可能となり、立体的電子回路装置の小型化が実現する。
According to the structure of the present invention, since it is not necessary to form the GND electrode terminal on the
(実施の形態2)
図4〜図6(a)と図6(b)は本発明の実施の形態2を示す。
実施の形態1のシールドケース12は、第2の回路基板102の縁よりも外側を通過してシールドケース12の折り曲げ片12aが第2の電極2に半田付けされていたが、この実施の形態2では、第2の回路基板102の外周部に切り欠き部102aが形成されており、シールドケース12の折り曲げ片12aがこの切り欠き部102aを通過して第2の電極2に半田付けされている点だけが実施の形態1と異なっており、その他は同じである。
(Embodiment 2)
4 to 6 (a) and 6 (b) show a second embodiment of the present invention.
The
この構成によると、第2の回路基板102として外形が正方形の形状のものを用いたが、第2の回路基板102にシールドケース12の厚み寸法の切り欠き部102aを形成したので、更なる立体的電子回路装置の投影面積の縮小が可能となる。
According to this configuration, the
(実施の形態3)
図7と図8(a)〜図8(c)は本発明の実施の形態3を示す。
この立体的電子回路装置は、第1の回路基板101と第2の回路基板102を中継基板100を介して積層し、中継基板100に形成された第1の電極1を介して第1の回路基板101の側の回路パターンと第2の回路基板102の側の回路パターンとを接続して構成されている。第1,第2の回路基板101,102は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
(Embodiment 3)
7 and 8 (a) to 8 (c) show a third embodiment of the present invention.
In this three-dimensional electronic circuit device, a
さらに、第2の回路基板102の上面に被されているシールドケース12の内側に実装された電子部品13,14が、中継基板15を介して第2の回路基板102の配線パターンに接続されている。
Furthermore, the
中継基板100,15は、図2に示すように枠型で各辺には、上面から内周面を経て下面にわたって所定ピッチで第1の電極1が形成されている。第1の回路基板101の上面と、第2の回路基板102の下面にも、中継基板100の第1の電極1に対応して電極パターン10,11が形成されている。第2の回路基板102の上面にも、中継基板15の第1の電極1に対応して電極パターン16が形成されている。
As shown in FIG. 2, the
中継基板100の各辺の外周の面100eには、実施の形態1と同じように第2の電極2が形成されている。
組み立ては、図8(a)に示すように、導電性の金属からなるシールドケース12の内側の面に絶縁層17を介して電極パターン16と配線パターン18を形成する。そして、図8(b)に示すように電子部品13,14と中継基板15を半田付けする。
The
As shown in FIG. 8A, the
つぎに、図8(c)に示すように中継基板100を介して積層の完了した第1,第2の回路基板101,102に対して、シールドケース12を実線で示すように弾性変形させながら第2の回路基板102に被せることによって、シールドケース12の内側の面に実装した電子部品13,14と第2回路基板102の回路パターンとが、中継基板15を介して電気接続され、さらに、シールドケース12の折り曲げ片12aを中継基板100の第2の電極2に半田付けして組み立てが完了している。
Next, as shown in FIG. 8C, the
このようにシールドケース12の内側にも実装することによって、実施の形態1に比べて高実装することができる。遮蔽については、中継基板100の第2の電極2によって第1,第2の回路基板101,102の間の空間を遮蔽することができ、また、シールドケース12によって、第2の回路基板102の上面とシールドケース12の内面に実装された電子部品を遮蔽することができる。
As described above, mounting on the inner side of the
なお、シールドケース12はMID(Molded Interconnect Device)を用いた立体配線部材を用いることが好ましい。
(実施の形態4)
図9は本発明の実施の形態4を示す。
The
(Embodiment 4)
FIG. 9 shows a fourth embodiment of the present invention.
実施の形態1ではシールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了したが、この実施の形態4では、シールドケース12の折り曲げ片12aを第2の電極2に押し付けるように弾性を付与して半田付けしていない点だけが異なっている。この実施の形態4は、実施の形態2と実施の形態3においても同様に実施できる。
In the first embodiment, the
(実施の形態5)
図10と図11(a)と図11(b)は本発明の実施の形態5を示す。
実施の形態1では中継基板100は枠型であったが、この実施の形態5では、2つの柱状のものを使用している点だけが異なっており、柱状の中継基板19a,19bの外側の側面にそれぞれ第2電極2が形成されている。
(Embodiment 5)
10, 11 (a), and 11 (b) show a fifth embodiment of the present invention.
In the first embodiment, the
組み立ては、図11(a)に示すように第1の回路基板101に柱状の中継基板19a,19bを取り付け、中継基板19a,19bを介して第2の回路基板102を第1の回路基板101に取り付けてから、図11(b)に示す状態を経てシールドケース12の折り曲げ片12aを第2の電極2に半田付けして組み立てが完了する。
As shown in FIG. 11A,
(実施の形態6)
図12は本発明の実施の形態6を示す。
上記の各実施の形態ではシールドケース12は、導電性の金属からなるものであったが、図12に示すように合成樹脂などからなる絶縁性のシールドケース本体20の外側に、金属メッキで導電層21を形成し、シールドケース本体20の折り曲げ片20aに形成された導電層21を、第2の電極2に半田付け、または実施の形態4のようにシールドケース20の折り曲げ片20aに形成された導電層21を第2の電極2に押し付けるように弾性を付与して組み立てが完了する。
(Embodiment 6)
FIG. 12 shows a sixth embodiment of the present invention.
In each of the above embodiments, the
また、実施の形態3のようにシールドケース12の内側に電子部品を実装する場合には、図12に示した絶縁性のシールドケース本体20の内側の上に直接に配線パターンを形成して電子部品と中継基板15を実装して構成することもできる。
Further, when electronic components are mounted inside the
また、図12では絶縁性のシールドケース本体20の外側にだけ導電層21を形成したが、上記各実施の形態において、絶縁性のシールドケース本体20の外側と内側に導電層21を形成して構成することもできる。この場合に、実施の形態3のようにシールドケース12の内側に電子部品を実装する場合には、シールドケース本体20の内側に形成された導電層21の上に絶縁層を介して配線パターンを形成して電子部品13,14と中継基板15を実装して構成する。
In FIG. 12, the
上記の各実施の形態において、シールドケース12と第2の電極2との電気的な接続方法に関しては、半田付けまたはシールドケース12の折り曲げ片12aに弾性を付与した押し付けによって電気的に接続したが、はめ込みによる接触、ろう付けによる接触、導電性の樹脂を介した接触構造でもかまわない。
In each of the above embodiments, the electrical connection method between the
上記の各実施の形態においてシールドケース12は、第2の回路基板102の上面の全部を覆うように取り付けられていたが、遮蔽すべき電子部品またはその近傍だけを覆うように取り付けられていてもよく、シールドケース12は第2の回路基板102の第1の回路基板101との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ第2の電極2に電気接続されていればよい。
In each of the above embodiments, the
本発明の立体回路装置は、電子回路のシールド効果と実装面積の縮小化する構造を有し、通信モジュール等の機能モジュールの用途にも適用できる。 The three-dimensional circuit device of the present invention has a structure that reduces the shielding effect and mounting area of an electronic circuit, and can be applied to the use of a functional module such as a communication module.
Claims (7)
前記第1の回路基板と前記第2の回路基板の間に介装された状態における中継基板の外側の面に、基準電位に接続される第2の電極を設けて、この第2の電極によって前記第1の回路基板と前記第2の回路基板の間の空間を遮蔽するとともに、
前記第2の回路基板の前記第1の回路基板との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ前記第2の電極に電気接続されたシールドケースを設けた
立体的電子回路装置。A first circuit board and a second circuit board are stacked via a relay board, and a circuit pattern on the first circuit board side and the second circuit board are connected via a first electrode formed on the relay board. In the three-dimensional electronic circuit device that connects the circuit pattern on the circuit board side,
A second electrode connected to a reference potential is provided on the outer surface of the relay board in a state of being interposed between the first circuit board and the second circuit board, and the second electrode Shielding the space between the first circuit board and the second circuit board;
A three-dimensional structure provided with a shield case attached so as to cover at least a part of a surface of the second circuit board opposite to the surface facing the first circuit board, and electrically connected to the second electrode. Electronic circuit device.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein the shield case is electrically connected by contacting the second electrode.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein the shield case is electrically connected to the second electrode by soldering or brazing.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein the shield case is made of a conductive metal.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein a conductive layer is formed by metal plating on a case main body made of an insulating resin, and the conductive layer is electrically connected to the second electrode.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein the shield case is electrically connected to the second electrode through a notch formed in an outer peripheral portion of the second circuit board.
請求項1記載の立体的電子回路装置。The three-dimensional electronic circuit device according to claim 1, wherein an electronic component is mounted inside the shield case.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008544084A JP5247461B2 (en) | 2006-11-16 | 2007-08-08 | Three-dimensional electronic circuit device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309751 | 2006-11-16 | ||
JP2006309751 | 2006-11-16 | ||
PCT/JP2007/065508 WO2008059643A1 (en) | 2006-11-16 | 2007-08-08 | Three-dimensional electronic circuit apparatus |
JP2008544084A JP5247461B2 (en) | 2006-11-16 | 2007-08-08 | Three-dimensional electronic circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008059643A1 true JPWO2008059643A1 (en) | 2010-02-25 |
JP5247461B2 JP5247461B2 (en) | 2013-07-24 |
Family
ID=39401457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008544084A Expired - Fee Related JP5247461B2 (en) | 2006-11-16 | 2007-08-08 | Three-dimensional electronic circuit device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5247461B2 (en) |
WO (1) | WO2008059643A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014167969A (en) * | 2013-02-28 | 2014-09-11 | Dainippon Printing Co Ltd | Electronic module and method for manufacturing electronic module |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101760746B1 (en) * | 2010-12-10 | 2017-08-04 | 엘지전자 주식회사 | Mobile terminal |
WO2014085558A1 (en) * | 2012-11-28 | 2014-06-05 | Robert Bosch Gmbh | Mechanical spacer with non-spring electrical connections for a multiple printed circuit board assembly |
US8987872B2 (en) * | 2013-03-11 | 2015-03-24 | Qualcomm Incorporated | Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages |
US20150022978A1 (en) * | 2013-07-19 | 2015-01-22 | Motorola Mobility Llc | Circuit Assembly and Corresponding Methods |
US9363892B2 (en) * | 2013-07-19 | 2016-06-07 | Google Technology Holdings LLC | Circuit assembly and corresponding methods |
CN105451441B (en) * | 2014-08-12 | 2018-06-26 | 国基电子(上海)有限公司 | Electronic device |
CN106252339B (en) * | 2016-08-11 | 2019-01-25 | 国网辽宁省电力有限公司电力科学研究院 | A kind of high density radio frequency multichip packaging structure |
JP6930793B2 (en) * | 2019-10-28 | 2021-09-01 | Necスペーステクノロジー株式会社 | Module structure and module manufacturing method |
KR20210128782A (en) * | 2020-04-17 | 2021-10-27 | 삼성전자주식회사 | An electronic device including a shield can |
KR20220092073A (en) * | 2020-12-24 | 2022-07-01 | 삼성전자주식회사 | Electronic Device Including Heat Dissipation Structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745982A (en) * | 1993-07-28 | 1995-02-14 | Toshiba Corp | Connecting structure for shield case and printed wiring board |
JPH07212060A (en) * | 1994-01-12 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Circuit module |
JP2005251889A (en) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Three-dimensional electronic circuit device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2904449B2 (en) * | 1991-04-11 | 1999-06-14 | 株式会社東芝 | Mounting structure in electronic equipment |
JPH09246686A (en) * | 1996-03-11 | 1997-09-19 | Murata Mfg Co Ltd | Connecting member and manufacture thereof |
JP2001210976A (en) * | 2000-01-26 | 2001-08-03 | Alps Electric Co Ltd | Transmitter-receiver unit and mounting structure for transmitter-receiver unit |
JP3721310B2 (en) * | 2001-04-17 | 2005-11-30 | 株式会社マックエイト | Connecting device for connecting two boards |
JP2006156534A (en) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Connecting structure between substrates in mobile equipment, and electronic circuit device using same |
-
2007
- 2007-08-08 WO PCT/JP2007/065508 patent/WO2008059643A1/en active Application Filing
- 2007-08-08 JP JP2008544084A patent/JP5247461B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745982A (en) * | 1993-07-28 | 1995-02-14 | Toshiba Corp | Connecting structure for shield case and printed wiring board |
JPH07212060A (en) * | 1994-01-12 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Circuit module |
JP2005251889A (en) * | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Three-dimensional electronic circuit device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014167969A (en) * | 2013-02-28 | 2014-09-11 | Dainippon Printing Co Ltd | Electronic module and method for manufacturing electronic module |
Also Published As
Publication number | Publication date |
---|---|
JP5247461B2 (en) | 2013-07-24 |
WO2008059643A1 (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5247461B2 (en) | Three-dimensional electronic circuit device | |
JP4947191B2 (en) | microphone | |
JP4553043B2 (en) | Acoustic transducer unit | |
JP5750528B1 (en) | Circuit board with built-in components | |
CN110337178B (en) | Circuit board assembly and electronic equipment | |
JP3894091B2 (en) | IC chip built-in multilayer substrate and manufacturing method thereof | |
CN214256936U (en) | Module | |
WO2007029355A1 (en) | Shield structure | |
JPWO2020100849A1 (en) | Mountable electronic components and electronic circuit modules | |
JP4947238B2 (en) | microphone | |
JP2010123839A (en) | Semiconductor module | |
JP2018190972A (en) | Flexible wiring circuit board and imaging apparatus | |
JP5300994B2 (en) | Electronics | |
US10319525B2 (en) | Multi-layer ceramic capacitor assembly | |
JP4770576B2 (en) | The camera module | |
JP2013157565A (en) | Electronic apparatus | |
JP5544280B2 (en) | Wiring board | |
TWI393454B (en) | Micro-electro-mechanical acoustic sensor package structure | |
JP2020025075A (en) | module | |
JP5300995B2 (en) | Electronics | |
JP5257326B2 (en) | Portable terminal | |
JP2010199889A (en) | Condenser microphone | |
JP2005011927A (en) | Compound circuit board | |
JP2007150181A (en) | Laminated packaged structure | |
JP2017092177A (en) | Shield structure of semiconductor device and method of manufacturing shield cover device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |