JPWO2007097030A1 - キャッシュ制御装置およびキャッシュ制御方法 - Google Patents

キャッシュ制御装置およびキャッシュ制御方法 Download PDF

Info

Publication number
JPWO2007097030A1
JPWO2007097030A1 JP2008501580A JP2008501580A JPWO2007097030A1 JP WO2007097030 A1 JPWO2007097030 A1 JP WO2007097030A1 JP 2008501580 A JP2008501580 A JP 2008501580A JP 2008501580 A JP2008501580 A JP 2008501580A JP WO2007097030 A1 JPWO2007097030 A1 JP WO2007097030A1
Authority
JP
Japan
Prior art keywords
data
cache
buffer
buffer means
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008501580A
Other languages
English (en)
Other versions
JP4409620B2 (ja
Inventor
鵜飼　昌樹
昌樹 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007097030A1 publication Critical patent/JPWO2007097030A1/ja
Application granted granted Critical
Publication of JP4409620B2 publication Critical patent/JP4409620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むこと。外部バス制御部（１０１）は、入出力制御部（１０５）の制御に応じたタイミングで、いずれかの外部バスからのＭＩデータをＭＩデータＲＡＭ（１０２）に入力する。ＭＩデータＲＡＭ（１０２）は、ＭＩデータを記憶し、データレジスタ部（１０８）にＭＩデータを取り込むための空きが生じるとセレクタ（１０４）を経由してデータレジスタ部（１０８）へＭＩデータを出力する。入出力制御部（１０５）は、外部バス制御部（１０１）へ流入するＭＩデータをＣＰＵサイクルに合わせてＭＩデータＲＡＭ（１０２）に入力させる。データレジスタ部（１０８）は、Ｌ２キャッシュ（１１１）へ書き込まれるＭＩデータを一度取り込んだ後、Ｌ２キャッシュ（１１１）へ書き込む。

Description

本発明は、キャッシュメモリにデータを書き込むキャッシュ制御装置およびキャッシュ制御方式に関し、特に、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができるキャッシュ制御装置およびキャッシュ制御方法に関する。
近年、コンピュータなどの情報処理装置においては、一般にアクセス速度が低いメインメモリへのアクセス回数を減らしてＣＰＵ（Central Processing Unit）の処理速度を向上させるため、ＣＰＵ上にキャッシュメモリが搭載される構成が主流となっている。キャッシュメモリは、高速アクセスが可能であるものの、容量がメインメモリよりも小さいため、ＣＰＵが必要とするデータがキャッシュメモリに記憶されていない（キャッシュミス）ことがあり、このような場合には、２次キャッシュなどの上位キャッシュやメインメモリに記憶されているデータをＣＰＵ上のキャッシュメモリへムーブインする必要が生じる。
キャッシュメモリへムーブインされるデータは、一旦キャッシュメモリに接続されるデータレジスタによって取り込まれ、データレジスタからキャッシュメモリに書き込まれるのが一般的である。
ところで、近年の技術の目覚しい進歩により、ＣＰＵの処理速度はますます向上しているとともに、メインメモリの容量はますます増大している。この結果、単位時間当たりにＣＰＵが必要とするデータ量は多くなる一方で、これらのデータをメインメモリから探し出すのには長時間を要するようになり、ＣＰＵとメインメモリの速度が乖離し、相対的にメモリレイテンシが増大しつつある。
このような状況下では、キャッシュメモリへのデータのムーブインを適切に制御することが重要になってきており、例えば特許文献１では、メインメモリの負荷が大きくなるとムーブインするデータ量を削減し、メインメモリの負荷が小さくなると削減した分のデータのムーブインを再開する技術が開示されている。
特許文献１の技術では、キャッシュミス発生時のデータのムーブインを効率的に調整することができるものの、ムーブインされるデータを使用するＣＰＵの処理速度がメインメモリの速度によって制限されることになり、増大しているメモリレイテンシを完全にカバーすることはできない。そこで、キャッシュミスに対するデータのムーブインを実行中に、ＣＰＵが後続する処理を次々に実行してスループットを向上することが考えられる。この場合、同時期に発生するキャッシュミスが多くなってムーブインされるデータ量が増えるため、キャッシュメモリにデータを書き込むデータレジスタが一度に取り込み可能なデータ量を増加させることが望まれる。
特開平７−２１０４６０号公報
しかしながら、データレジスタの容量を増加させるため、単にデータレジスタ内のデータキューを大きくすると、現行のチップの面積には収まりきらなくなるため、ＣＰＵが搭載されるチップの面積の増大を招き、チップの小型化に逆行することになり現実的ではない。
また、データレジスタの代用として低コストのＲＡＭ（Random Access Memory）を使用することも考えられるが、データレジスタは、キャッシュメモリに書き込まれるデータを一時的に取り込むものであるため、データレジスタの代用となるＲＡＭは、キャッシュメモリよりは大幅に小さい容量で十分である。そして、容量が小さいにも拘らず、データレジスタの代用として機能しスループットを向上するためには、ＲＡＭの単位時間当たりのデータの流入量および流出量をキャッシュメモリへの書き込みに合わせて大きくする必要がある。このため、ＲＡＭの使用に伴う制御回路やデータバスが大きい面積を占めることになり、結果としてデータレジスタの代用部分が空間的にもコスト的にも肥大してしまう。
本発明はかかる点に鑑みてなされたものであり、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができるキャッシュ制御装置およびキャッシュ制御方法を提供することを目的とする。
上記課題を解決するために、本発明は、キャッシュメモリにデータを書き込むキャッシュ制御装置であって、前記キャッシュメモリへの書き込み用に外部から流入するデータを保持する第１バッファ手段と、前記第１バッファ手段に保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを保持する第２バッファ手段と、前記第２バッファ手段に保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御手段とを有することを特徴とする。
また、本発明は、上記発明において、前記第１バッファ手段は、前記キャッシュメモリへの書き込みが同時に要求され得るすべてのデータを記憶可能な容量のＲＡＭを含むことを特徴とする。
また、本発明は、上記発明において、前記第２バッファ手段に空き領域があるか否かを監視する監視手段をさらに有し、前記第１バッファ手段は、前記監視手段によって前記第２バッファ手段に空き領域があること確認された場合に、データを前記第２バッファ手段へ出力することを特徴とする。
また、本発明は、上記発明において、前記第２バッファ手段は、前記キャッシュメモリの近傍に配置され、前記第１バッファ手段は、前記第２バッファ手段よりも前記キャッシュメモリから遠方に配置されることを特徴とする。
また、本発明は、上記発明において、前記第１バッファ手段は、複数の外部バスからのデータの流入を制御する外部バス制御手段を含み、前記第２バッファ手段は、外部バスそれぞれに対応する領域であって同量のデータを保持する領域を備えることを特徴とする。
また、本発明は、上記発明において、前記第２バッファ手段は、外部バスそれぞれについて２回の書き込み分のデータを保持する領域を備えることを特徴とする。
また、本発明は、上記発明において、外部から流入するデータに前記第１バッファ手段をバイパスさせるバイパス手段と、前記第１バッファ手段から出力されるデータまたは前記バイパス手段から出力されるデータのいずれか一方を選択して前記第２バッファ手段へ出力する選択手段とをさらに有することを特徴とする。
また、本発明は、上記発明において、前記選択手段は、前記第２バッファ手段に空き領域がある場合に、前記バイパス手段から出力されるデータを選択することを特徴とする。
また、本発明は、上記発明において、前記書込制御手段は、前記第１バッファ手段から前記第２バッファ手段へデータが出力されると、このデータの前記キャッシュメモリへの書き込みを前記第２バッファ手段に実行させることを特徴とする。
また、本発明は、キャッシュメモリにデータを書き込むキャッシュ制御方法であって、前記キャッシュメモリへの書き込み用に外部から流入するデータを第１バッファに保持する第１保持工程と、前記第１保持工程にて保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを第２バッファに保持する第２保持工程と、前記第２保持工程にて保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御工程とを有することを特徴とする。
本発明によれば、キャッシュメモリへの書き込み用に外部から流入するデータを第１バッファに保持し、第１バッファに保持されるデータのうち、現時点でキャッシュメモリへの書き込み対象となるデータを第２バッファに保持し、第２バッファに保持されるデータのキャッシュメモリへの書き込みを制御する。このため、第２バッファとして通常のデータレジスタを用いれば、第１バッファとしては、単位時間当たりのデータの流入量および流出量が小さく、付随する回路の回路規模が小さいＲＡＭなどを用いることが可能となり、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができる。
また、本発明によれば、第１バッファは、キャッシュメモリへの書き込みが同時に要求され得るすべてのデータを記憶可能な容量のＲＡＭを含むため、例えばキャッシュミスに伴って発行されるすべてのムーブイン要求に対する応答のデータをすべて記憶することができ、ＣＰＵが後続する処理を実行してスループットを向上することができる。
また、本発明によれば、第２バッファに空き領域があるか否かを監視し、第１バッファは、第２バッファに空き領域があること確認された場合に、データを第２バッファへ出力する。このため、直接キャッシュメモリに書き込まれるデータを保持する第２バッファが溢れてしまうことがなく、確実にすべてのデータをキャッシュメモリに書き込むことができる。
また、本発明によれば、第２バッファは、キャッシュメモリの近傍に配置され、第１バッファは、第２バッファよりもキャッシュメモリから遠方に配置されるため、第２バッファからキャッシュメモリへのデータの書き込みが迅速に実行されるとともに、第１バッファのチップ上での位置を柔軟に決定することができる。
また、本発明によれば、第１バッファは、複数の外部バスからのデータの流入を制御し、第２バッファは、外部バスそれぞれに対応する領域であって同量のデータを保持する領域を備える。このため、チップ外から第１バッファへ複数の外部バスからデータが流入する場合でも、それぞれの外部バスからのデータを均等にキャッシュメモリに書き込むことができる。
また、本発明によれば、第２バッファは、外部バスそれぞれについて２回の書き込み分のデータを保持する領域を備えるため、１回の書き込み分のデータをキャッシュメモリに書き込む間に、次の書き込み分のデータを第１バッファから取り込むことができ、効率的にキャッシュメモリへのデータの書き込みを実行することができる。
また、本発明によれば、外部から流入するデータに第１バッファをバイパスさせ、第１バッファから出力されるデータまたは第１バッファをバイパスしたデータのいずれか一方を選択して第２バッファへ出力する。このため、必要に応じて第２バッファが直接データを取り込むことが可能となり、第１バッファへのデータの入出力に要する時間を省くことができる。
また、本発明によれば、第２バッファに空き領域がある場合に、第１バッファをバイパスしたデータを選択するため、第２バッファに空き領域があり、第１バッファへのデータの入出力に要する時間が無駄になる場合、チップにデータが流入してからキャッシュメモリに書き込まれるまでの時間を短縮することができる。
また、本発明によれば、第１バッファから第２バッファへデータが出力されると、このデータのキャッシュメモリへの書き込みを第２バッファに実行させるため、キャッシュメモリへの書き込み時には書き込み対象のデータが第２バッファに取り込まれており、チップに流入したデータを確実にキャッシュメモリに書き込むことができる。
図１は、本発明の一実施の形態に係るチップの要部構成を示すブロック図である。 図２は、一実施の形態に係るデータレジスタ部の内部構成を示すブロック図である。 図３は、一実施の形態に係るムーブインデータのパケット構成の一例を示す図である。 図４は、一実施の形態に係るチップへのデータ流入の様子を示す図である。 図５−１は、一実施の形態に係るＲＡＭへのムーブインデータの入出力タイミングの一例を示す図である。 図５−２は、一実施の形態に係るＲＡＭへのムーブインデータの入出力タイミングの他の一例を示す図である。 図６は、一実施の形態に係るチップ上の回路配置の一例を示す図である。
符号の説明
１０１ 外部バス制御部
１０２ ＭＩデータＲＡＭ
１０３ バイパス経路部
１０４ セレクタ
１０５ 入出力制御部
１０６ 監視部
１０７−１、１０７−２ ＣＰＵコア
１０７ａ−１、１０７ａ−２ Ｌ１キャッシュ
１０８ データレジスタ部
１０８ａ ＭＩＤＱ
１０８ｂ ＷＢＤＱ
１０８ｃ ＭＯＤＱ
１０８ｄ ＲＤＱ
１０９ ＭＩＢ
１１０ 書込制御部
１１１ Ｌ２キャッシュ
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。なお、以下では、それぞれ１次キャッシュ（Ｌ１キャッシュ）を備えた２つのＣＰＵコアおよび２次キャッシュ（Ｌ２キャッシュ）が１つのチップに搭載されており、Ｌ２キャッシュへのデータのムーブインが行われる場合について説明するが、本発明は、他のキャッシュへのデータの書き込み時にも同様に適用することができる。
図１は、本発明の一実施の形態に係るチップの要部構成を示すブロック図である。図１に示すチップは、外部バス制御部１０１、ムーブイン（Move-in：以下「ＭＩ」と略記する）データＲＡＭ１０２、バイパス経路部１０３、セレクタ１０４、入出力制御部１０５、監視部１０６、ＣＰＵコア１０７−１、１０７−２、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２、データレジスタ部１０８、ムーブインバッファ（Move-in Buffer：以下「ＭＩＢ」と略記する）１０９、書込制御部１１０、およびＬ２キャッシュ１１１を有している。なお、図１においては、チップに対して４つのＭＩデータの流入パスが設けられているが、ＭＩデータの流入パス数は、１でも４以外の複数でも良い。
外部バス制御部１０１は、チップ外の図示しない上位キャッシュ、メインメモリ、または他のチップなどと外部バスを通じて接続されており、チップ内へのデータの流入パスとなる複数（図１では４つ）の外部バスを制御し、各外部バスから流入するＭＩデータを一時的に内部のレジスタに登録する。そして、外部バス制御部１０１は、入出力制御部１０５の制御に応じたタイミングで、いずれかの外部バスからのＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する。
ＭＩデータＲＡＭ１０２は、外部バス制御部１０１から出力されるＭＩデータを記憶し、データレジスタ部１０８にＭＩデータを取り込むための空きが生じるとセレクタ１０４を経由してデータレジスタ部１０８へＭＩデータを出力する。すなわち、ＭＩデータＲＡＭ１０２は、データレジスタ部１０８の前段に設けられたバッファとして機能する。具体的には、ＭＩデータＲＡＭ１０２は、同時期に発行されるすべてのムーブイン要求に対する応答としてＭＩデータが転送されてきた場合、すべてのＭＩデータを記憶可能な容量のＳＲＡＭ（Static Random Access Memory）などから構成されている。
このＭＩデータＲＡＭ１０２は、データレジスタ部１０８のバッファであるため、単位時間当たりのデータの流入量および流出量をキャッシュへの書き込みに合わせて大きくする必要はない。ただし、外部バスからのデータの流入量に対応する程度のスループットを達成する必要はある。
バイパス経路部１０３は、外部バス制御部１０１から出力されるＭＩデータをバイパスし、データレジスタ部１０８にＭＩデータを取り込むための空き領域がある場合や、ＣＰＵコア１０７−１、１０７−２へ直接ＭＩデータを出力する場合に、セレクタ１０４を経由してデータレジスタ部１０８またはＣＰＵコア１０７−１、１０７−２へＭＩデータを出力する。
セレクタ１０４は、入出力制御部１０５の制御に応じて、ＭＩデータＲＡＭ１０２に記憶されているＭＩデータまたはバイパス経路部１０３を通過するＭＩデータのいずれか一方を選択し、データレジスタ部１０８およびＣＰＵコア１０７−１、１０７−２へ出力する。
入出力制御部１０５は、外部バスのサイクルで外部バス制御部１０１へ流入するＭＩデータをＣＰＵサイクルに合わせてＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力させるとともに、ＭＩデータＲＡＭ１０２またはバイパス経路部１０３からのＭＩデータをセレクタ１０４からＭＩデータを出力させる。このとき、入出力制御部１０５は、監視部１０６から報告されるデータレジスタ部１０８の空き状況に応じて、ＭＩデータＲＡＭ１０２およびバイパス経路部１０３のどちらを選択するか決定し、決定された処理部からのＭＩデータを出力するようにセレクタ１０４を制御する。
また、入出力制御部１０５は、セレクタ１０４からＭＩデータを出力させると、出力されたＭＩデータに関する情報をＭＩＢ１０９へ通知する。なお、入出力制御部１０５によるＭＩデータの入出力のタイミングについては、後に詳述する。
監視部１０６は、データレジスタ部１０８における空き状況を監視し、データレジスタ部１０８にＭＩデータを取り込む空き容量がある場合に、その旨を入出力制御部１０５へ報告する。なお、詳細は後述するが、監視部１０６は、図２に示すように、データレジスタ部１０８内のムーブインデータキュー（以下「ＭＩＤＱ」と略記する）１０８ａの空き状況を監視する。このとき、監視部１０６は、ＭＩＤＱ１０８ａの容量を外部バスの数に等分し、それぞれの外部バスに対応する容量の空き領域を監視するようにしても良い。こうすることにより、チップに複数の外部バスが接続されている場合、各外部バスから流入するデータを均等にＭＩＤＱ１０８ａへ取り込ませることができる。
ＣＰＵコア１０７−１、１０７−２は、それぞれ内部にＬ１キャッシュ１０７ａ−１、１０７ａ−２を備えており、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２に記憶されたデータ、Ｌ２キャッシュ１１１から読み出されたデータ、およびチップ外からのＭＩデータなどを用いて所定の処理を実行する。
データレジスタ部１０８は、Ｌ２キャッシュ１１１へ書き込まれるデータおよびＬ２キャッシュ１１１から読み出されるデータを一度取り込み、ＭＩデータを含む書き込みデータをＬ２キャッシュ１１１へ書き込み、読み出しデータを例えばＣＰＵコア１０７−１、１０７−２のＬ１キャッシュ１０７ａ−１、１０７ａ−２などへ出力する。具体的には、データレジスタ部１０８は、例えば図２に示すように、ＭＩＤＱ１０８ａ、ライトバックデータキュー（以下「ＷＢＤＱ」と略記する）１０８ｂ、ムーブアウトデータキュー（以下「ＭＯＤＱ」と略記する）１０８ｃ、およびリードデータキュー（以下「ＲＤＱ」と略記する）１０８ｄを有している。
ＭＩＤＱ１０８ａは、セレクタ１０４から出力されるＭＩデータを取り込み、取り込まれたＭＩデータをＬ２キャッシュ１１１に書き込む。ＭＩＤＱ１０８ａは、１つの外部バスについて２単位のデータを取り込み可能な容量を有している。すなわち、本実施の形態においては、４つの外部バスがチップに接続されているため、合計で８単位のデータを取り込み可能な容量を有している。この構成により、データがＭＩＤＱ１０８ａに取り込まれている最中に、既にＭＩＤＱ１０８ａに取り込まれているデータをＬ２キャッシュ１１１に書き込むという動作がすべての外部バスからのデータについて可能となる。
ＷＢＤＱ１０８ｂは、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２から書き戻されるライトバックデータを取り込み、取り込まれたライトバックデータをＬ２キャッシュ１１１に書き込む。ＭＯＤＱ１０８ｃは、Ｌ２キャッシュ１１１からのムーブアウトがチップの外部から要求されたムーブアウトデータ（図２では「ＭＯデータ」）をＬ２キャッシュ１１１から読み出し、ムーブアウト要求元のチップ外部へ出力する。ＲＤＱ１０８ｄは、ＣＰＵコア１０７−１、１０７−２によって読み出しが要求されたリードデータをＬ２キャッシュ１１１から読み出し、ＣＰＵコア１０７−１、１０７−２へ出力する。
図１に戻って、ＭＩＢ１０９は、Ｌ２キャッシュ１１１へのムーブインを要求するリクエストを記憶するバッファであり、入出力制御部１０５からＭＩデータに関する情報が通知されると、このＭＩデータに対応するリクエストを消去するとともに、その旨を書込制御部１１０へ通知する。
書込制御部１１０は、ＭＩＢ１０９から消去されたリクエストに対応するＭＩデータをＬ２キャッシュ１１１に書き込むようにデータレジスタ部１０８を制御する。具体的には、書込制御部１１０は、ＭＩＢ１０９からリクエストを消去した旨が通知されると、ＭＩＤＱ１０８ａに取り込まれているＭＩデータであって消去されたリクエストに対応するＭＩデータをＬ２キャッシュ１１１へ書き込むようにデータレジスタ部１０８に指示する。
Ｌ２キャッシュ１１１は、ＣＰＵコア１０７−１、１０７−２によって必要とされるデータを記憶しており、ＣＰＵコア１０７−１、１０７−２が必要とするデータが記憶されていない場合（キャッシュミスが発生した場合）には、チップ外の上位キャッシュ、メインメモリ、または他のチップなどから所望のデータがムーブインされる。
これらの処理ブロックのうち、外部バス制御部１０１、ＭＩデータＲＡＭ１０２、バイパス経路部１０３、セレクタ１０４、入出力制御部１０５、監視部１０６、データレジスタ部１０８、ＭＩＢ１０９、および書込制御部１１０は、Ｌ２キャッシュ１１１へのＭＩデータの書き込みを制御しており、本実施の形態に係るキャッシュ制御装置を構成している。
次いで、上記のように構成されたチップのＬ２キャッシュ１１１へのデータムーブイン時における動作について説明する。
ＣＰＵコア１０７−１、１０７−２によってＬ２キャッシュ１１１からのデータの読み出しが要求された際、Ｌ２キャッシュ１１１に所望のデータが記憶されておらずキャッシュミスが発生すると、チップ外の上位キャッシュ、メインメモリ、または他のチップなどへデータのムーブインが要求される。このムーブイン要求時に発行されるリクエストは、ＭＩＢ１０９に記憶される。
その後、このムーブイン要求に対する応答として、チップの外部バス制御部１０１にＭＩデータが流入する。図１は４つのＭＩデータがそれぞれ異なる外部バスから外部バス制御部１０１に流入する様子を示しているが、各外部バスからＭＩデータが流入するタイミングは重なっていても異なっていても良い。ここでは、いずれか１つの外部バスからＭＩデータが流入する場合について説明を続ける。
外部バス制御部１０１に流入するＭＩデータは、例えば図３に示すようなパケットで構成されている。すなわち、外部バスの１サイクル目で４バイトのヘッダが外部バス制御部１０１へ流入し、外部バスの２サイクル目から９サイクル目でＭＩデータの本体である応答データ（ＷＯＲＤ０〜７）が外部バス制御部１０１へ流入することになる。図３に示すように、ＭＩデータのパケットのヘッダには、このパケットがコマンドなどのパケットではなくデータパケットであることを示すオペコード（ＯＰＣＯＤＥ）や、パケットの誤り検出に用いられるパリティビット（ＰＡ）などが含まれている。
また、外部バスの各サイクルで流入するデータ量は４バイト（＝３２ビット）であるが、それぞれのサイクルの先頭には、当該サイクルがヘッダであるかデータであるかを示すタグが付加されている。具体的には、例えば図３において、タグが「００１」のサイクルはヘッダであり、タグが「１００」のサイクルはデータであり、さらにタグが「１０１」であるサイクルはデータの末尾である。
このようなパケットとして外部バスから外部バス制御部１０１へ流入したＭＩデータは、外部バス制御部１０１内のレジスタに一度登録された後、入出力制御部１０５の制御によって外部バス制御部１０１からＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力される。このとき、入出力制御部１０５は、外部バスのサイクルとＣＰＵサイクルとの違いや外部バスの転送容量とチップ内の内部バスの転送容量との違いなどを考慮して、外部バスから流入するＭＩデータが外部バス制御部１０１内のレジスタのデータ許容量を超えない速度で外部バス制御部１０１からＭＩデータを出力させ、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する。なお、本実施の形態においては、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３の双方に入力するため、バイパス経路部１０３を通過したデータをＭＩデータＲＡＭ１０２から再送することができるが、データの再送が不要であれば、以下のセレクタ１０４による選択に応じて、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３のいずれか一方のみに入力するようにしても良い。
一方、監視部１０６によって、データレジスタ部１０８のＭＩＤＱ１０８ａの空き状況が常に監視されており、ＭＩＤＱ１０８ａにＭＩデータを取り込み可能な空き領域があれば、その旨が入出力制御部１０５へ報告されている。そこで、入出力制御部１０５によって、ＭＩＤＱ１０８ａに空き領域があれば、セレクタ１０４にＭＩデータＲＡＭ１０２またはバイパス経路部１０３からＭＩＤＱ１０８ａへＭＩデータを出力させる。
このとき、入出力制御部１０５は、ＭＩデータが外部バス制御部１０１から出力される時点でＭＩＤＱ１０８ａに空き領域があり、かつ、ＭＩデータＲＡＭ１０２にＭＩデータが記憶されていなければ、セレクタ１０４にバイパス経路部１０３からのＭＩデータを出力させるようにする。また、入出力制御部１０５は、ＭＩデータＲＡＭ１０２に既にＭＩデータが記憶されていれば、セレクタ１０４にＭＩデータＲＡＭ１０２からのＭＩデータを出力させるようにする。
このようにセレクタ１０４から出力されるＭＩデータが選択されることにより、外部バスからチップに流入した順序でＭＩデータがＭＩＤＱ１０８ａへ出力されるとともに、ＭＩデータＲＡＭ１０２にＭＩデータが記憶されていない場合は、バイパス経路部１０３から直接ＭＩデータがＭＩＤＱ１０８ａへ出力され、ＭＩデータがＭＩデータＲＡＭ１０２に書き込まれる時間を削減することができる。
また、入出力制御部１０５は、例えばプリフェッチ時などＣＰＵコア１０７−１、１０７−２が直接ＭＩデータを要求している場合は、セレクタ１０４を制御してバイパス経路部１０３からのＭＩデータを直接ＣＰＵコア１０７−１、１０７−２へ出力させるようにしても良い。
そして、入出力制御部１０５によってセレクタ１０４が制御され、ＭＩデータがＭＩＤＱ１０８ａへ出力されると、このＭＩデータに関する情報がＭＩＢ１０９へ通知される。そして、ＭＩＢ１０９によって、入出力制御部１０５から通知されたＭＩデータに対応するムーブイン要求のリクエストが消去され、その旨が書込制御部１１０へ通知される。ムーブイン要求のリクエストがＭＩＢ１０９から消去されると、対応するＭＩデータのムーブインを完了するため、書込制御部１１０によって、データレジスタ部１０８内のＭＩＤＱ１０８ａに対して、ＭＩＢ１０９から消去されたリクエストに対応するＭＩデータのＬ２キャッシュ１１１への書き込みが指示される。この指示を受け、ＭＩＤＱ１０８ａによって、ＭＩデータがＬ２キャッシュ１１１へ書き込まれ、ムーブインが完了する。
以降、ムーブインが完了すると、ＭＩＤＱ１０８ａには空き領域ができるため、監視部１０６によって空き領域があることが入出力制御部１０５へ報告され、再びセレクタ１０４から、ＭＩデータＲＡＭ１０２またはバイパス経路部１０３からのＭＩデータが出力されることになる。
次に、入出力制御部１０５によって、ＭＩデータＲＡＭ１０２にＭＩデータが入出力されるタイミングについて、具体例を挙げながら説明する。以下では、ＣＰＵサイクルは外部バスのサイクルの３倍の速度であり、内部バスの転送容量は外部バスの転送容量の２倍であるとする。また、ＭＩデータとしては、図３に示したパケットが外部バス制御部１０１へ流入しているものとする。
図４に示すように、ＭＩデータは、外部バスの１サイクル（ＣＰＵの３サイクル）ごとにヘッダ、データＷ０、データＷ１、…、データＷ７の順にチップに受信される。すなわち、ＣＰＵの３サイクルにつき４バイトずつのデータが受信され、受信データは、外部バス制御部１０１に流入し、外部バス制御部１０１内のレジスタ＃１に保持される。その後、内部バスの転送容量に合わせて、４バイトずつ受信されたデータＷ０〜Ｗ７が８バイトずつにまとめられてレジスタ＃２に保持される。このとき、レジスタ＃２が８バイトを単位としてデータを保持するため、それぞれの４バイトのデータＷ０〜Ｗ７がレジスタ＃２に保持される時間は、８バイト分のデータの受信に要するＣＰＵの６サイクルとなる。
以上は１つの外部バスからのデータの流入を示しているが、本実施の形態においては、外部バス＃１〜＃４の４つの流入パスから外部バス制御部１０１にＭＩデータが流入する。これらのいずれの外部バス＃１〜＃４からも上述したのと同様にＭＩデータが流入しているため、ＣＰＵの６サイクルの間に４つの外部バスすべてからデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する必要がある。ここでは、それぞれ外部バス＃１〜＃４にＣＰＵの１サイクルずつ割り当てて、割り当てられたサイクルで各外部バスからのデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力するようにすれば良い。こうすることにより、４つの外部バス＃１〜＃４のデータは、ＣＰＵの４サイクルでＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力されることになり、外部バス制御部１０１内のレジスタが溢れることがない。
このように外部バスの数、チップのクロックレート、および外部バスと内部バスの転送容量の差などにより、１サイクルでＭＩデータＲＡＭ１０２に入力されるデータ量が異なるため、ＭＩデータＲＡＭ１０２は、１サイクルで入力されるデータ量を受け付け可能である必要がある。ただし、このデータ量は、データレジスタ部１０８内のＭＩＤＱ１０８ａが１サイクルで受け付けるデータ量よりも大幅に少ない。したがって、データレジスタの代用としてＲＡＭが用いられる場合と比して、ＭＩデータＲＡＭ１０２に付随する制御回路やデータバスの面積は無視できるほど小さい。
ところで、ＭＩデータＲＡＭ１０２は、通常１サイクル中にデータの読み書きの一方しか実行することができない。そのため、６サイクル中４サイクルが各外部バス＃１〜＃４からのデータの入力に費やされると、残りの２サイクル中１サイクルは、データの出力に用いられる。そして、さらに残りの１サイクルは、データの入力と出力の間の何もしないインターバルのサイクルとしておき、データの入出力間での干渉を防止するのが望ましい。
このように、外部バス＃１〜＃４の４つの外部バスがチップに接続されている場合は、内部バスの転送容量やＣＰＵのクロックレートによるチップ内部でのスループットが外部バスの少なくとも６倍であれば、図５−１に示すように、６サイクル中にすべての外部バス＃１〜＃４からのデータがＭＩデータＲＡＭ１０２に入力されるとともに、このデータがＭＩデータＲＡＭ１０２から出力される。このとき、外部バス＃１〜＃４すべてから同じタイミングでデータが流入するとは限らないが、例えば外部バス＃１と外部バス＃４からはデータが遅れて流入したとしても、図５−２に示すように、必ずすべての外部バス＃１〜＃４のデータをＭＩデータＲＡＭ１０２に入力するタイミングとＭＩデータＲＡＭ１０２から出力するタイミングとが６サイクル中にある。
そして、４つの外部バス＃１〜＃４のデータがＭＩデータＲＡＭ１０２から溢れることがないように入出力されるため、チップにデータレジスタ部１０８のみが備えられた場合よりもＬ２キャッシュ１１１に書き込まれるデータを多く取り込むことができる。また、このＭＩデータＲＡＭ１０２は、直接Ｌ２キャッシュ１１１に接続されるのではなく、データレジスタ部１０８のＭＩＤＱ１０８ａと接続され、バッファが二段構成となっている。このため、ＭＩデータＲＡＭ１０２自体の単位時間当たりのデータの流入量および流出量は、ＭＩＤＱ１０８ａよりも大幅に小さくて良く、ＭＩデータＲＡＭ１０２に付随する制御回路やデータバスの小型化および低コスト化を図ることができる。
さらに、バッファを二段構成として、ＭＩＤＱ１０８ａにＲＡＭを接続したことにより、ＲＡＭとＭＩＤＱ１０８ａとの空間的距離に制限がなく、チップ上でＭＩデータＲＡＭ１０２を配置する位置を自由に決定することができる。このため、チップ上での回路配置を柔軟に決定することができるとともに、データレジスタ部１０８の大きさは変わらないため、例えば図６に示すように、チップ上で何の機能も果たさない死に地（図中斜線部）を最小限に抑制することができる。ただし、図６においては、ＭＩＤＲはＭＩデータＲＡＭ１０２の位置を示しており、制御ブロックは入出力制御部１０５、監視部１０６、ＭＩＢ１０９、および書込制御部１１０などの処理ブロックの位置を示している。
以上のように、本実施の形態によれば、チップ内のデータレジスタの前段にＭＩデータを記憶するＲＡＭを設け、チップ内に流入するＭＩデータを記憶させるため、キャッシュメモリに書き込まれるＭＩデータをチップに多く取り込むことができるとともに、ＲＡＭ自体がキャッシュメモリへの書き込みを行うわけではないので、ＲＡＭを設けたことによる回路規模の増大およびコストの増大は最小限ですむ。
なお、上記実施の形態においては、ＭＩデータＲＡＭ１０２からＭＩＤＱ１０８ａへ出力された順序でデータがＬ２キャッシュ１１１に書き込まれることとなるが、例えばＬ２キャッシュ１１１に書き込まれたデータのリプレース処理などが発生することにより、ＭＩＤＱ１０８ａからＬ２キャッシュ１１１への書き込みを待機する必要が生じることがある。このような状況は、ＭＩＢ１０９において入出力制御部１０５からの通知と記憶されているリクエストとから把握することが可能であるため、ＭＩＤＱ１０８ａに取り込まれたデータの書き込みの待機が生じた場合、一度ＭＩＤＱ１０８ａに取り込まれたデータを廃棄し、後続のデータをＭＩデータＲＡＭ１０２から取り込んで書き込みを行うようにしても良い。そして、廃棄されたデータは、改めてＭＩＤＱ１０８ａに取り込まれて書き込みが行われるようにすれば良い。
本発明は、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込む場合に適用することができる。
本発明は、キャッシュメモリにデータを書き込むキャッシュ制御装置およびキャッシュ制御方式に関し、特に、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができるキャッシュ制御装置およびキャッシュ制御方法に関する。
近年、コンピュータなどの情報処理装置においては、一般にアクセス速度が低いメインメモリへのアクセス回数を減らしてＣＰＵ（Central Processing Unit）の処理速度を向上させるため、ＣＰＵ上にキャッシュメモリが搭載される構成が主流となっている。キャッシュメモリは、高速アクセスが可能であるものの、容量がメインメモリよりも小さいため、ＣＰＵが必要とするデータがキャッシュメモリに記憶されていない（キャッシュミス）ことがあり、このような場合には、２次キャッシュなどの上位キャッシュやメインメモリに記憶されているデータをＣＰＵ上のキャッシュメモリへムーブインする必要が生じる。
キャッシュメモリへムーブインされるデータは、一旦キャッシュメモリに接続されるデータレジスタによって取り込まれ、データレジスタからキャッシュメモリに書き込まれるのが一般的である。
ところで、近年の技術の目覚しい進歩により、ＣＰＵの処理速度はますます向上しているとともに、メインメモリの容量はますます増大している。この結果、単位時間当たりにＣＰＵが必要とするデータ量は多くなる一方で、これらのデータをメインメモリから探し出すのには長時間を要するようになり、ＣＰＵとメインメモリの速度が乖離し、相対的にメモリレイテンシが増大しつつある。
このような状況下では、キャッシュメモリへのデータのムーブインを適切に制御することが重要になってきており、例えば特許文献１では、メインメモリの負荷が大きくなるとムーブインするデータ量を削減し、メインメモリの負荷が小さくなると削減した分のデータのムーブインを再開する技術が開示されている。
特許文献１の技術では、キャッシュミス発生時のデータのムーブインを効率的に調整することができるものの、ムーブインされるデータを使用するＣＰＵの処理速度がメインメモリの速度によって制限されることになり、増大しているメモリレイテンシを完全にカバーすることはできない。そこで、キャッシュミスに対するデータのムーブインを実行中に、ＣＰＵが後続する処理を次々に実行してスループットを向上することが考えられる。この場合、同時期に発生するキャッシュミスが多くなってムーブインされるデータ量が増えるため、キャッシュメモリにデータを書き込むデータレジスタが一度に取り込み可能なデータ量を増加させることが望まれる。
特開平７−２１０４６０号公報
しかしながら、データレジスタの容量を増加させるため、単にデータレジスタ内のデータキューを大きくすると、現行のチップの面積には収まりきらなくなるため、ＣＰＵが搭載されるチップの面積の増大を招き、チップの小型化に逆行することになり現実的ではない。
また、データレジスタの代用として低コストのＲＡＭ（Random Access Memory）を使用することも考えられるが、データレジスタは、キャッシュメモリに書き込まれるデータを一時的に取り込むものであるため、データレジスタの代用となるＲＡＭは、キャッシュメモリよりは大幅に小さい容量で十分である。そして、容量が小さいにも拘らず、データレジスタの代用として機能しスループットを向上するためには、ＲＡＭの単位時間当たりのデータの流入量および流出量をキャッシュメモリへの書き込みに合わせて大きくする必要がある。このため、ＲＡＭの使用に伴う制御回路やデータバスが大きい面積を占めることになり、結果としてデータレジスタの代用部分が空間的にもコスト的にも肥大してしまう。
本発明はかかる点に鑑みてなされたものであり、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができるキャッシュ制御装置およびキャッシュ制御方法を提供することを目的とする。
上記課題を解決するために、キャッシュ制御装置は、キャッシュメモリにデータを書き込むキャッシュ制御装置であって、前記キャッシュメモリへの書き込み用に外部から流入するデータを保持する第１バッファ手段と、前記第１バッファ手段に保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを保持する第２バッファ手段と、前記第２バッファ手段に保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御手段とを有する構成を採る。
また、キャッシュ制御装置は、上記構成において、前記第１バッファ手段は、前記キャッシュメモリへの書き込みが同時に要求され得るすべてのデータを記憶可能な容量のＲＡＭを含む構成を採る。
また、キャッシュ制御装置は、上記構成において、前記第２バッファ手段に空き領域があるか否かを監視する監視手段をさらに有し、前記第１バッファ手段は、前記監視手段によって前記第２バッファ手段に空き領域があることが確認された場合に、データを前記第２バッファ手段へ出力する構成を採る。
また、キャッシュ制御装置は、上記構成において、前記第２バッファ手段は、前記キャッシュメモリの近傍に配置され、前記第１バッファ手段は、前記第２バッファ手段よりも前記キャッシュメモリから遠方に配置される構成を採る。
また、キャッシュ制御装置は、上記構成において、前記第１バッファ手段は、複数の外部バスからのデータの流入を制御する外部バス制御手段を含み、前記第２バッファ手段は、外部バスそれぞれに対応する領域であって同量のデータを保持する領域を備える構成を採る。
また、キャッシュ制御装置は、上記構成において、前記第２バッファ手段は、外部バスそれぞれについて２回の書き込み分のデータを保持する領域を備える構成を採る。
また、キャッシュ制御装置は、上記構成において、外部から流入するデータに前記第１バッファ手段をバイパスさせるバイパス手段と、前記第１バッファ手段から出力されるデータまたは前記バイパス手段から出力されるデータのいずれか一方を選択して前記第２バッファ手段へ出力する選択手段とをさらに有する構成を採る。
また、キャッシュ制御装置は、上記構成において、前記選択手段は、前記第２バッファ手段に空き領域がある場合に、前記バイパス手段から出力されるデータを選択する構成を採る。
また、キャッシュ制御装置は、上記構成において、前記書込制御手段は、前記第１バッファ手段から前記第２バッファ手段へデータが出力されると、このデータの前記キャッシュメモリへの書き込みを前記第２バッファ手段に実行させる構成を採る。
また、キャッシュ制御方法は、キャッシュメモリにデータを書き込むキャッシュ制御方法であって、前記キャッシュメモリへの書き込み用に外部から流入するデータを第１バッファに保持する第１保持工程と、前記第１保持工程にて保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを第２バッファに保持する第２保持工程と、前記第２保持工程にて保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御工程とを有するようにした。
本発明によれば、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むことができる。
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。なお、以下では、それぞれ１次キャッシュ（Ｌ１キャッシュ）を備えた２つのＣＰＵコアおよび２次キャッシュ（Ｌ２キャッシュ）が１つのチップに搭載されており、Ｌ２キャッシュへのデータのムーブインが行われる場合について説明するが、本発明は、他のキャッシュへのデータの書き込み時にも同様に適用することができる。
図１は、本発明の一実施の形態に係るチップの要部構成を示すブロック図である。図１に示すチップは、外部バス制御部１０１、ムーブイン（Move-in：以下「ＭＩ」と略記する）データＲＡＭ１０２、バイパス経路部１０３、セレクタ１０４、入出力制御部１０５、監視部１０６、ＣＰＵコア１０７−１、１０７−２、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２、データレジスタ部１０８、ムーブインバッファ（Move-in Buffer：以下「ＭＩＢ」と略記する）１０９、書込制御部１１０、およびＬ２キャッシュ１１１を有している。なお、図１においては、チップに対して４つのＭＩデータの流入パスが設けられているが、ＭＩデータの流入パス数は、１でも４以外の複数でも良い。
外部バス制御部１０１は、チップ外の図示しない上位キャッシュ、メインメモリ、または他のチップなどと外部バスを通じて接続されており、チップ内へのデータの流入パスとなる複数（図１では４つ）の外部バスを制御し、各外部バスから流入するＭＩデータを一時的に内部のレジスタに登録する。そして、外部バス制御部１０１は、入出力制御部１０５の制御に応じたタイミングで、いずれかの外部バスからのＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する。
ＭＩデータＲＡＭ１０２は、外部バス制御部１０１から出力されるＭＩデータを記憶し、データレジスタ部１０８にＭＩデータを取り込むための空きが生じるとセレクタ１０４を経由してデータレジスタ部１０８へＭＩデータを出力する。すなわち、ＭＩデータＲＡＭ１０２は、データレジスタ部１０８の前段に設けられたバッファとして機能する。具体的には、ＭＩデータＲＡＭ１０２は、同時期に発行されるすべてのムーブイン要求に対する応答としてＭＩデータが転送されてきた場合、すべてのＭＩデータを記憶可能な容量のＳＲＡＭ（Static Random Access Memory）などから構成されている。
このＭＩデータＲＡＭ１０２は、データレジスタ部１０８のバッファであるため、単位時間当たりのデータの流入量および流出量をキャッシュへの書き込みに合わせて大きくする必要はない。ただし、外部バスからのデータの流入量に対応する程度のスループットを達成する必要はある。
バイパス経路部１０３は、外部バス制御部１０１から出力されるＭＩデータをバイパスし、データレジスタ部１０８にＭＩデータを取り込むための空き領域がある場合や、ＣＰＵコア１０７−１、１０７−２へ直接ＭＩデータを出力する場合に、セレクタ１０４を経由してデータレジスタ部１０８またはＣＰＵコア１０７−１、１０７−２へＭＩデータを出力する。
セレクタ１０４は、入出力制御部１０５の制御に応じて、ＭＩデータＲＡＭ１０２に記憶されているＭＩデータまたはバイパス経路部１０３を通過するＭＩデータのいずれか一方を選択し、データレジスタ部１０８およびＣＰＵコア１０７−１、１０７−２へ出力する。
入出力制御部１０５は、外部バスのサイクルで外部バス制御部１０１へ流入するＭＩデータをＣＰＵサイクルに合わせてＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力させるとともに、ＭＩデータＲＡＭ１０２またはバイパス経路部１０３からのＭＩデータをセレクタ１０４からＭＩデータを出力させる。このとき、入出力制御部１０５は、監視部１０６から報告されるデータレジスタ部１０８の空き状況に応じて、ＭＩデータＲＡＭ１０２およびバイパス経路部１０３のどちらを選択するか決定し、決定された処理部からのＭＩデータを出力するようにセレクタ１０４を制御する。
また、入出力制御部１０５は、セレクタ１０４からＭＩデータを出力させると、出力されたＭＩデータに関する情報をＭＩＢ１０９へ通知する。なお、入出力制御部１０５によるＭＩデータの入出力のタイミングについては、後に詳述する。
監視部１０６は、データレジスタ部１０８における空き状況を監視し、データレジスタ部１０８にＭＩデータを取り込む空き容量がある場合に、その旨を入出力制御部１０５へ報告する。なお、詳細は後述するが、監視部１０６は、図２に示すように、データレジスタ部１０８内のムーブインデータキュー（以下「ＭＩＤＱ」と略記する）１０８ａの空き状況を監視する。このとき、監視部１０６は、ＭＩＤＱ１０８ａの容量を外部バスの数に等分し、それぞれの外部バスに対応する容量の空き領域を監視するようにしても良い。こうすることにより、チップに複数の外部バスが接続されている場合、各外部バスから流入するデータを均等にＭＩＤＱ１０８ａへ取り込ませることができる。
ＣＰＵコア１０７−１、１０７−２は、それぞれ内部にＬ１キャッシュ１０７ａ−１、１０７ａ−２を備えており、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２に記憶されたデータ、Ｌ２キャッシュ１１１から読み出されたデータ、およびチップ外からのＭＩデータなどを用いて所定の処理を実行する。
データレジスタ部１０８は、Ｌ２キャッシュ１１１へ書き込まれるデータおよびＬ２キャッシュ１１１から読み出されるデータを一度取り込み、ＭＩデータを含む書き込みデータをＬ２キャッシュ１１１へ書き込み、読み出しデータを例えばＣＰＵコア１０７−１、１０７−２のＬ１キャッシュ１０７ａ−１、１０７ａ−２などへ出力する。具体的には、データレジスタ部１０８は、例えば図２に示すように、ＭＩＤＱ１０８ａ、ライトバックデータキュー（以下「ＷＢＤＱ」と略記する）１０８ｂ、ムーブアウトデータキュー（以下「ＭＯＤＱ」と略記する）１０８ｃ、およびリードデータキュー（以下「ＲＤＱ」と略記する）１０８ｄを有している。
ＭＩＤＱ１０８ａは、セレクタ１０４から出力されるＭＩデータを取り込み、取り込まれたＭＩデータをＬ２キャッシュ１１１に書き込む。ＭＩＤＱ１０８ａは、１つの外部バスについて２単位のデータを取り込み可能な容量を有している。すなわち、本実施の形態においては、４つの外部バスがチップに接続されているため、合計で８単位のデータを取り込み可能な容量を有している。この構成により、データがＭＩＤＱ１０８ａに取り込まれている最中に、既にＭＩＤＱ１０８ａに取り込まれているデータをＬ２キャッシュ１１１に書き込むという動作がすべての外部バスからのデータについて可能となる。
ＷＢＤＱ１０８ｂは、Ｌ１キャッシュ１０７ａ−１、１０７ａ−２から書き戻されるライトバックデータを取り込み、取り込まれたライトバックデータをＬ２キャッシュ１１１に書き込む。ＭＯＤＱ１０８ｃは、Ｌ２キャッシュ１１１からのムーブアウトがチップの外部から要求されたムーブアウトデータ（図２では「ＭＯデータ」）をＬ２キャッシュ１１１から読み出し、ムーブアウト要求元のチップ外部へ出力する。ＲＤＱ１０８ｄは、ＣＰＵコア１０７−１、１０７−２によって読み出しが要求されたリードデータをＬ２キャッシュ１１１から読み出し、ＣＰＵコア１０７−１、１０７−２へ出力する。
図１に戻って、ＭＩＢ１０９は、Ｌ２キャッシュ１１１へのムーブインを要求するリクエストを記憶するバッファであり、入出力制御部１０５からＭＩデータに関する情報が通知されると、このＭＩデータに対応するリクエストを消去するとともに、その旨を書込制御部１１０へ通知する。
書込制御部１１０は、ＭＩＢ１０９から消去されたリクエストに対応するＭＩデータをＬ２キャッシュ１１１に書き込むようにデータレジスタ部１０８を制御する。具体的には、書込制御部１１０は、ＭＩＢ１０９からリクエストを消去した旨が通知されると、ＭＩＤＱ１０８ａに取り込まれているＭＩデータであって消去されたリクエストに対応するＭＩデータをＬ２キャッシュ１１１へ書き込むようにデータレジスタ部１０８に指示する。
Ｌ２キャッシュ１１１は、ＣＰＵコア１０７−１、１０７−２によって必要とされるデータを記憶しており、ＣＰＵコア１０７−１、１０７−２が必要とするデータが記憶されていない場合（キャッシュミスが発生した場合）には、チップ外の上位キャッシュ、メインメモリ、または他のチップなどから所望のデータがムーブインされる。
これらの処理ブロックのうち、外部バス制御部１０１、ＭＩデータＲＡＭ１０２、バイパス経路部１０３、セレクタ１０４、入出力制御部１０５、監視部１０６、データレジスタ部１０８、ＭＩＢ１０９、および書込制御部１１０は、Ｌ２キャッシュ１１１へのＭＩデータの書き込みを制御しており、本実施の形態に係るキャッシュ制御装置を構成している。
次いで、上記のように構成されたチップのＬ２キャッシュ１１１へのデータムーブイン時における動作について説明する。
ＣＰＵコア１０７−１、１０７−２によってＬ２キャッシュ１１１からのデータの読み出しが要求された際、Ｌ２キャッシュ１１１に所望のデータが記憶されておらずキャッシュミスが発生すると、チップ外の上位キャッシュ、メインメモリ、または他のチップなどへデータのムーブインが要求される。このムーブイン要求時に発行されるリクエストは、ＭＩＢ１０９に記憶される。
その後、このムーブイン要求に対する応答として、チップの外部バス制御部１０１にＭＩデータが流入する。図１は４つのＭＩデータがそれぞれ異なる外部バスから外部バス制御部１０１に流入する様子を示しているが、各外部バスからＭＩデータが流入するタイミングは重なっていても異なっていても良い。ここでは、いずれか１つの外部バスからＭＩデータが流入する場合について説明を続ける。
外部バス制御部１０１に流入するＭＩデータは、例えば図３に示すようなパケットで構成されている。すなわち、外部バスの１サイクル目で４バイトのヘッダが外部バス制御部１０１へ流入し、外部バスの２サイクル目から９サイクル目でＭＩデータの本体である応答データ（ＷＯＲＤ０〜７）が外部バス制御部１０１へ流入することになる。図３に示すように、ＭＩデータのパケットのヘッダには、このパケットがコマンドなどのパケットではなくデータパケットであることを示すオペコード（ＯＰＣＯＤＥ）や、パケットの誤り検出に用いられるパリティビット（ＰＡ）などが含まれている。
また、外部バスの各サイクルで流入するデータ量は４バイト（＝３２ビット）であるが、それぞれのサイクルの先頭には、当該サイクルがヘッダであるかデータであるかを示すタグが付加されている。具体的には、例えば図３において、タグが「００１」のサイクルはヘッダであり、タグが「１００」のサイクルはデータであり、さらにタグが「１０１」であるサイクルはデータの末尾である。
このようなパケットとして外部バスから外部バス制御部１０１へ流入したＭＩデータは、外部バス制御部１０１内のレジスタに一度登録された後、入出力制御部１０５の制御によって外部バス制御部１０１からＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力される。このとき、入出力制御部１０５は、外部バスのサイクルとＣＰＵサイクルとの違いや外部バスの転送容量とチップ内の内部バスの転送容量との違いなどを考慮して、外部バスから流入するＭＩデータが外部バス制御部１０１内のレジスタのデータ許容量を超えない速度で外部バス制御部１０１からＭＩデータを出力させ、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する。なお、本実施の形態においては、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３の双方に入力するため、バイパス経路部１０３を通過したデータをＭＩデータＲＡＭ１０２から再送することができるが、データの再送が不要であれば、以下のセレクタ１０４による選択に応じて、ＭＩデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３のいずれか一方のみに入力するようにしても良い。
一方、監視部１０６によって、データレジスタ部１０８のＭＩＤＱ１０８ａの空き状況が常に監視されており、ＭＩＤＱ１０８ａにＭＩデータを取り込み可能な空き領域があれば、その旨が入出力制御部１０５へ報告されている。そこで、入出力制御部１０５によって、ＭＩＤＱ１０８ａに空き領域があれば、セレクタ１０４にＭＩデータＲＡＭ１０２またはバイパス経路部１０３からＭＩＤＱ１０８ａへＭＩデータを出力させる。
このとき、入出力制御部１０５は、ＭＩデータが外部バス制御部１０１から出力される時点でＭＩＤＱ１０８ａに空き領域があり、かつ、ＭＩデータＲＡＭ１０２にＭＩデータが記憶されていなければ、セレクタ１０４にバイパス経路部１０３からのＭＩデータを出力させるようにする。また、入出力制御部１０５は、ＭＩデータＲＡＭ１０２に既にＭＩデータが記憶されていれば、セレクタ１０４にＭＩデータＲＡＭ１０２からのＭＩデータを出力させるようにする。
このようにセレクタ１０４から出力されるＭＩデータが選択されることにより、外部バスからチップに流入した順序でＭＩデータがＭＩＤＱ１０８ａへ出力されるとともに、ＭＩデータＲＡＭ１０２にＭＩデータが記憶されていない場合は、バイパス経路部１０３から直接ＭＩデータがＭＩＤＱ１０８ａへ出力され、ＭＩデータがＭＩデータＲＡＭ１０２に書き込まれる時間を削減することができる。
また、入出力制御部１０５は、例えばプリフェッチ時などＣＰＵコア１０７−１、１０７−２が直接ＭＩデータを要求している場合は、セレクタ１０４を制御してバイパス経路部１０３からのＭＩデータを直接ＣＰＵコア１０７−１、１０７−２へ出力させるようにしても良い。
そして、入出力制御部１０５によってセレクタ１０４が制御され、ＭＩデータがＭＩＤＱ１０８ａへ出力されると、このＭＩデータに関する情報がＭＩＢ１０９へ通知される。そして、ＭＩＢ１０９によって、入出力制御部１０５から通知されたＭＩデータに対応するムーブイン要求のリクエストが消去され、その旨が書込制御部１１０へ通知される。ムーブイン要求のリクエストがＭＩＢ１０９から消去されると、対応するＭＩデータのムーブインを完了するため、書込制御部１１０によって、データレジスタ部１０８内のＭＩＤＱ１０８ａに対して、ＭＩＢ１０９から消去されたリクエストに対応するＭＩデータのＬ２キャッシュ１１１への書き込みが指示される。この指示を受け、ＭＩＤＱ１０８ａによって、ＭＩデータがＬ２キャッシュ１１１へ書き込まれ、ムーブインが完了する。
以降、ムーブインが完了すると、ＭＩＤＱ１０８ａには空き領域ができるため、監視部１０６によって空き領域があることが入出力制御部１０５へ報告され、再びセレクタ１０４から、ＭＩデータＲＡＭ１０２またはバイパス経路部１０３からのＭＩデータが出力されることになる。
次に、入出力制御部１０５によって、ＭＩデータＲＡＭ１０２にＭＩデータが入出力されるタイミングについて、具体例を挙げながら説明する。以下では、ＣＰＵサイクルは外部バスのサイクルの３倍の速度であり、内部バスの転送容量は外部バスの転送容量の２倍であるとする。また、ＭＩデータとしては、図３に示したパケットが外部バス制御部１０１へ流入しているものとする。
図４に示すように、ＭＩデータは、外部バスの１サイクル（ＣＰＵの３サイクル）ごとにヘッダ、データＷ０、データＷ１、…、データＷ７の順にチップに受信される。すなわち、ＣＰＵの３サイクルにつき４バイトずつのデータが受信され、受信データは、外部バス制御部１０１に流入し、外部バス制御部１０１内のレジスタ＃１に保持される。その後、内部バスの転送容量に合わせて、４バイトずつ受信されたデータＷ０〜Ｗ７が８バイトずつにまとめられてレジスタ＃２に保持される。このとき、レジスタ＃２が８バイトを単位としてデータを保持するため、それぞれの４バイトのデータＷ０〜Ｗ７がレジスタ＃２に保持される時間は、８バイト分のデータの受信に要するＣＰＵの６サイクルとなる。
以上は１つの外部バスからのデータの流入を示しているが、本実施の形態においては、外部バス＃１〜＃４の４つの流入パスから外部バス制御部１０１にＭＩデータが流入する。これらのいずれの外部バス＃１〜＃４からも上述したのと同様にＭＩデータが流入しているため、ＣＰＵの６サイクルの間に４つの外部バスすべてからデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力する必要がある。ここでは、それぞれ外部バス＃１〜＃４にＣＰＵの１サイクルずつ割り当てて、割り当てられたサイクルで各外部バスからのデータをＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力するようにすれば良い。こうすることにより、４つの外部バス＃１〜＃４のデータは、ＣＰＵの４サイクルでＭＩデータＲＡＭ１０２およびバイパス経路部１０３に入力されることになり、外部バス制御部１０１内のレジスタが溢れることがない。
このように外部バスの数、チップのクロックレート、および外部バスと内部バスの転送容量の差などにより、１サイクルでＭＩデータＲＡＭ１０２に入力されるデータ量が異なるため、ＭＩデータＲＡＭ１０２は、１サイクルで入力されるデータ量を受け付け可能である必要がある。ただし、このデータ量は、データレジスタ部１０８内のＭＩＤＱ１０８ａが１サイクルで受け付けるデータ量よりも大幅に少ない。したがって、データレジスタの代用としてＲＡＭが用いられる場合と比して、ＭＩデータＲＡＭ１０２に付随する制御回路やデータバスの面積は無視できるほど小さい。
ところで、ＭＩデータＲＡＭ１０２は、通常１サイクル中にデータの読み書きの一方しか実行することができない。そのため、６サイクル中４サイクルが各外部バス＃１〜＃４からのデータの入力に費やされると、残りの２サイクル中１サイクルは、データの出力に用いられる。そして、さらに残りの１サイクルは、データの入力と出力の間の何もしないインターバルのサイクルとしておき、データの入出力間での干渉を防止するのが望ましい。
このように、外部バス＃１〜＃４の４つの外部バスがチップに接続されている場合は、内部バスの転送容量やＣＰＵのクロックレートによるチップ内部でのスループットが外部バスの少なくとも６倍であれば、図５−１に示すように、６サイクル中にすべての外部バス＃１〜＃４からのデータがＭＩデータＲＡＭ１０２に入力されるとともに、このデータがＭＩデータＲＡＭ１０２から出力される。このとき、外部バス＃１〜＃４すべてから同じタイミングでデータが流入するとは限らないが、例えば外部バス＃１と外部バス＃４からはデータが遅れて流入したとしても、図５−２に示すように、必ずすべての外部バス＃１〜＃４のデータをＭＩデータＲＡＭ１０２に入力するタイミングとＭＩデータＲＡＭ１０２から出力するタイミングとが６サイクル中にある。
そして、４つの外部バス＃１〜＃４のデータがＭＩデータＲＡＭ１０２から溢れることがないように入出力されるため、チップにデータレジスタ部１０８のみが備えられた場合よりもＬ２キャッシュ１１１に書き込まれるデータを多く取り込むことができる。また、このＭＩデータＲＡＭ１０２は、直接Ｌ２キャッシュ１１１に接続されるのではなく、データレジスタ部１０８のＭＩＤＱ１０８ａと接続され、バッファが二段構成となっている。このため、ＭＩデータＲＡＭ１０２自体の単位時間当たりのデータの流入量および流出量は、ＭＩＤＱ１０８ａよりも大幅に小さくて良く、ＭＩデータＲＡＭ１０２に付随する制御回路やデータバスの小型化および低コスト化を図ることができる。
さらに、バッファを二段構成として、ＭＩＤＱ１０８ａにＲＡＭを接続したことにより、ＲＡＭとＭＩＤＱ１０８ａとの空間的距離に制限がなく、チップ上でＭＩデータＲＡＭ１０２を配置する位置を自由に決定することができる。このため、チップ上での回路配置を柔軟に決定することができるとともに、データレジスタ部１０８の大きさは変わらないため、例えば図６に示すように、チップ上で何の機能も果たさない死に地（図中斜線部）を最小限に抑制することができる。ただし、図６においては、ＭＩＤＲはＭＩデータＲＡＭ１０２の位置を示しており、制御ブロックは入出力制御部１０５、監視部１０６、ＭＩＢ１０９、および書込制御部１１０などの処理ブロックの位置を示している。
以上のように、本実施の形態によれば、チップ内のデータレジスタの前段にＭＩデータを記憶するＲＡＭを設け、チップ内に流入するＭＩデータを記憶させるため、キャッシュメモリに書き込まれるＭＩデータをチップに多く取り込むことができるとともに、ＲＡＭ自体がキャッシュメモリへの書き込みを行うわけではないので、ＲＡＭを設けたことによる回路規模の増大およびコストの増大は最小限ですむ。
なお、上記実施の形態においては、ＭＩデータＲＡＭ１０２からＭＩＤＱ１０８ａへ出力された順序でデータがＬ２キャッシュ１１１に書き込まれることとなるが、例えばＬ２キャッシュ１１１に書き込まれたデータのリプレース処理などが発生することにより、ＭＩＤＱ１０８ａからＬ２キャッシュ１１１への書き込みを待機する必要が生じることがある。このような状況は、ＭＩＢ１０９において入出力制御部１０５からの通知と記憶されているリクエストとから把握することが可能であるため、ＭＩＤＱ１０８ａに取り込まれたデータの書き込みの待機が生じた場合、一度ＭＩＤＱ１０８ａに取り込まれたデータを廃棄し、後続のデータをＭＩデータＲＡＭ１０２から取り込んで書き込みを行うようにしても良い。そして、廃棄されたデータは、改めてＭＩＤＱ１０８ａに取り込まれて書き込みが行われるようにすれば良い。
本発明は、チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込む場合に適用することができる。
図１は、本発明の一実施の形態に係るチップの要部構成を示すブロック図である。 図２は、一実施の形態に係るデータレジスタ部の内部構成を示すブロック図である。 図３は、一実施の形態に係るムーブインデータのパケット構成の一例を示す図である。 図４は、一実施の形態に係るチップへのデータ流入の様子を示す図である。 図５−１は、一実施の形態に係るＲＡＭへのムーブインデータの入出力タイミングの一例を示す図である。 図５−２は、一実施の形態に係るＲＡＭへのムーブインデータの入出力タイミングの他の一例を示す図である。 図６は、一実施の形態に係るチップ上の回路配置の一例を示す図である。
符号の説明
１０１ 外部バス制御部
１０２ ＭＩデータＲＡＭ
１０３ バイパス経路部
１０４ セレクタ
１０５ 入出力制御部
１０６ 監視部
１０７−１、１０７−２ ＣＰＵコア
１０７ａ−１、１０７ａ−２ Ｌ１キャッシュ
１０８ データレジスタ部
１０８ａ ＭＩＤＱ
１０８ｂ ＷＢＤＱ
１０８ｃ ＭＯＤＱ
１０８ｄ ＲＤＱ
１０９ ＭＩＢ
１１０ 書込制御部
１１１ Ｌ２キャッシュ

Claims (10)

  1. キャッシュメモリにデータを書き込むキャッシュ制御装置であって、
    前記キャッシュメモリへの書き込み用に外部から流入するデータを保持する第１バッファ手段と、
    前記第１バッファ手段に保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを保持する第２バッファ手段と、
    前記第２バッファ手段に保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御手段と
    を有することを特徴とするキャッシュ制御装置。
  2. 前記第１バッファ手段は、
    前記キャッシュメモリへの書き込みが同時に要求され得るすべてのデータを記憶可能な容量のＲＡＭ（Random Access Memory）を含むことを特徴とする請求項１記載のキャッシュ制御装置。
  3. 前記第２バッファ手段に空き領域があるか否かを監視する監視手段をさらに有し、
    前記第１バッファ手段は、
    前記監視手段によって前記第２バッファ手段に空き領域があること確認された場合に、データを前記第２バッファ手段へ出力することを特徴とする請求項１記載のキャッシュ制御装置。
  4. 前記第２バッファ手段は、
    前記キャッシュメモリの近傍に配置され、
    前記第１バッファ手段は、
    前記第２バッファ手段よりも前記キャッシュメモリから遠方に配置される
    ことを特徴とする請求項１記載のキャッシュ制御装置。
  5. 前記第１バッファ手段は、
    複数の外部バスからのデータの流入を制御する外部バス制御手段を含み、
    前記第２バッファ手段は、
    外部バスそれぞれに対応する領域であって同量のデータを保持する領域を備える
    ことを特徴とする請求項１記載のキャッシュ制御装置。
  6. 前記第２バッファ手段は、
    外部バスそれぞれについて２回の書き込み分のデータを保持する領域を備えることを特徴とする請求項５記載のキャッシュ制御装置。
  7. 外部から流入するデータに前記第１バッファ手段をバイパスさせるバイパス手段と、
    前記第１バッファ手段から出力されるデータまたは前記バイパス手段から出力されるデータのいずれか一方を選択して前記第２バッファ手段へ出力する選択手段と
    をさらに有することを特徴とする請求項１記載のキャッシュ制御装置。
  8. 前記選択手段は、
    前記第２バッファ手段に空き領域がある場合に、前記バイパス手段から出力されるデータを選択することを特徴とする請求項７記載のキャッシュ制御装置。
  9. 前記書込制御手段は、
    前記第１バッファ手段から前記第２バッファ手段へデータが出力されると、このデータの前記キャッシュメモリへの書き込みを前記第２バッファ手段に実行させることを特徴とする請求項１記載のキャッシュ制御装置。
  10. キャッシュメモリにデータを書き込むキャッシュ制御方法であって、
    前記キャッシュメモリへの書き込み用に外部から流入するデータを第１バッファに保持する第１保持工程と、
    前記第１保持工程にて保持されるデータのうち、現時点で前記キャッシュメモリへの書き込み対象となるデータを第２バッファに保持する第２保持工程と、
    前記第２保持工程にて保持されるデータの前記キャッシュメモリへの書き込みを制御する書込制御工程と
    を有することを特徴とするキャッシュ制御方法。
JP2008501580A 2006-02-27 2006-02-27 演算処理装置、キャッシュメモリ制御装置及び制御方法 Expired - Fee Related JP4409620B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303622 WO2007097030A1 (ja) 2006-02-27 2006-02-27 キャッシュ制御装置およびキャッシュ制御方法

Publications (2)

Publication Number Publication Date
JPWO2007097030A1 true JPWO2007097030A1 (ja) 2009-07-09
JP4409620B2 JP4409620B2 (ja) 2010-02-03

Family

ID=38437089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501580A Expired - Fee Related JP4409620B2 (ja) 2006-02-27 2006-02-27 演算処理装置、キャッシュメモリ制御装置及び制御方法

Country Status (4)

Country Link
US (1) US8312218B2 (ja)
EP (2) EP1990730B1 (ja)
JP (1) JP4409620B2 (ja)
WO (1) WO2007097030A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810116B (zh) * 2013-12-24 2017-06-20 苏州国芯科技有限公司 用于嵌入式系统的指令存储装置
CN103810117B (zh) * 2013-12-24 2017-03-22 苏州国芯科技有限公司 处理器用指令存储系统
CN103810122B (zh) * 2013-12-24 2017-03-22 苏州国芯科技有限公司 用于嵌入式系统的高速缓存器
CN107959694B (zh) * 2016-10-14 2021-04-06 中兴通讯股份有限公司 数据同步缓存的方法和装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837633B2 (ja) 1979-07-23 1983-08-17 富士通株式会社 バッフア・メモリ記憶制御方式
JPS6320639A (ja) 1986-07-15 1988-01-28 Nec Corp メモリアクセス制御装置
JPS6320640A (ja) 1986-07-15 1988-01-28 Nec Corp メモリアクセス制御装置
JPH0769862B2 (ja) 1988-02-12 1995-07-31 日本電気株式会社 キャッシュメモリ装置
JPH0322053A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd ムーブ・イン・バッファ制御方式
JPH03116345A (ja) * 1989-09-29 1991-05-17 Nec Ibaraki Ltd データ処理装置
JPH04153751A (ja) * 1990-10-17 1992-05-27 Fujitsu Ltd バッファ記憶制御方式
US5454093A (en) * 1991-02-25 1995-09-26 International Business Machines Corporation Buffer bypass for quick data access
JP2637320B2 (ja) * 1991-10-04 1997-08-06 富士通株式会社 バッファ記憶制御方式
JP3093446B2 (ja) 1992-06-16 2000-10-03 富士通株式会社 情報処理装置
JPH06222990A (ja) * 1992-10-16 1994-08-12 Fujitsu Ltd データ処理装置
US5668971A (en) * 1992-12-01 1997-09-16 Compaq Computer Corporation Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
US6219773B1 (en) * 1993-10-18 2001-04-17 Via-Cyrix, Inc. System and method of retiring misaligned write operands from a write buffer
KR970010368B1 (ko) * 1994-01-18 1997-06-25 삼성전자 주식회사 캐시라인 리프레이스장치 및 방법
JP3174211B2 (ja) * 1994-01-25 2001-06-11 富士通株式会社 バッファストレイジのムーブイン制御方法
JP3490502B2 (ja) 1994-08-01 2004-01-26 富士通株式会社 メモリ制御装置
US5737550A (en) * 1995-03-28 1998-04-07 Advanced Micro Devices, Inc. Cache memory to processor bus interface and method thereof
US6507898B1 (en) * 1997-04-30 2003-01-14 Canon Kabushiki Kaisha Reconfigurable data cache controller
US6055649A (en) * 1997-11-19 2000-04-25 Texas Instruments Incorporated Processor test port with scan chains and data streaming
WO1999049395A1 (fr) 1998-03-23 1999-09-30 Hitachi, Ltd. Controleur de memoire tampon
JP2003122632A (ja) * 2001-10-17 2003-04-25 Nec Corp キャッシュデータ登録システム及び登録方法
JP3845043B2 (ja) * 2002-06-28 2006-11-15 富士通株式会社 命令フェッチ制御装置
US7739451B1 (en) * 2002-12-27 2010-06-15 Unisys Corporation Method and apparatus for stacked address, bus to memory data transfer

Also Published As

Publication number Publication date
EP1990730A4 (en) 2009-07-08
EP1990730B1 (en) 2017-09-27
US8312218B2 (en) 2012-11-13
EP2261804A1 (en) 2010-12-15
JP4409620B2 (ja) 2010-02-03
EP2261804B1 (en) 2019-08-07
WO2007097030A1 (ja) 2007-08-30
US20080320223A1 (en) 2008-12-25
EP1990730A1 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
US8788759B2 (en) Double-buffered data storage to reduce prefetch generation stalls
US20070220361A1 (en) Method and apparatus for guaranteeing memory bandwidth for trace data
US20090100206A1 (en) Memory and I/O Bridge
US7447845B2 (en) Data processing system, processor and method of data processing in which local memory access requests are serviced by state machines with differing functionality
US8352712B2 (en) Method and system for specualtively sending processor-issued store operations to a store queue with full signal asserted
US8190825B2 (en) Arithmetic processing apparatus and method of controlling the same
US6993633B1 (en) Computer system utilizing speculative read requests to cache memory
US20080140934A1 (en) Store-Through L2 Cache Mode
US6101589A (en) High performance shared cache
CN116880773B (zh) 一种内存扩展装置及数据处理方法、系统
US20070260754A1 (en) Hardware Assisted Exception for Software Miss Handling of an I/O Address Translation Cache Miss
JP4409620B2 (ja) 演算処理装置、キャッシュメモリ制御装置及び制御方法
JP5499987B2 (ja) 共有キャッシュメモリ装置
TW201908968A (zh) 近記憶體運算架構
US7882309B2 (en) Method and apparatus for handling excess data during memory access
EP2128771B1 (en) Method and apparatus for controlling cache memory
EP1668513B1 (en) Cache bank interface unit
US8327079B2 (en) Cache memory control device and pipeline control method
JP4173858B2 (ja) 命令キャッシュ、及びメモリ競合を低減する方法
EP1431878A2 (en) Shared write buffer in a peripheral interface and method of operating
US7089364B2 (en) System and method to stall dispatch of gathered store operations in a store queue using a timer
JPH05282208A (ja) キャッシュメモリ制御方式
JP4111645B2 (ja) キャッシュミスした後のメモリバスアクセス制御方式
JP5091548B2 (ja) メモリシステム
JP2762798B2 (ja) 命令キャッシュを有するパイプライン構成の情報処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Ref document number: 4409620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees