JPWO2006123467A1 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JPWO2006123467A1 JPWO2006123467A1 JP2007516213A JP2007516213A JPWO2006123467A1 JP WO2006123467 A1 JPWO2006123467 A1 JP WO2006123467A1 JP 2007516213 A JP2007516213 A JP 2007516213A JP 2007516213 A JP2007516213 A JP 2007516213A JP WO2006123467 A1 JPWO2006123467 A1 JP WO2006123467A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- shrinkage
- electronic component
- insulating layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 230000002265 prevention Effects 0.000 claims abstract description 45
- 238000000605 extraction Methods 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 abstract description 14
- 238000010304 firing Methods 0.000 abstract description 12
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 239000012141 concentrate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 239000000843 powder Substances 0.000 description 29
- 238000000034 method Methods 0.000 description 16
- 239000011521 glass Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000008602 contraction Effects 0.000 description 8
- 229920002799 BoPET Polymers 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
- H01F27/306—Fastening or mounting coils or windings on core, casing or other support
Abstract
従来の電子部品は、いずれも細長い導体パターンに形成された幅の広い部分(楔形状部を含む)有するが、これらの幅広の部分は電流が集中して隣接する導体パターンとの間で短絡しやすい。また、幅広の部分を導体パターンの中間に有する場合には焼成時に導体パターンの収縮によるセラミックグリーンシートからの位置ズレを防止することが難しく、上下の導体パターン間に位置ズレが生じ、電気的特性が劣化する。本発明の電子部品10は、絶縁層111〜114が積層された積層体11と、この積層体11内に形成された導体パターン層121〜124と、を備え、導体パターン層121〜124は、複数個所にコーナー部を有し、各コーナー部それぞれに絶縁層111〜114内に食い込む第1収縮ズレ防止部16Aを一体的に設け、且つ、各第1収縮ズレ防止部16Aは各コーナー部の領域内にそれぞれ形成されている。All conventional electronic components have wide portions (including wedge-shaped portions) formed in an elongated conductor pattern, but these wide portions concentrate current and short-circuit between adjacent conductor patterns. Cheap. In addition, when having a wide part in the middle of the conductor pattern, it is difficult to prevent displacement from the ceramic green sheet due to the shrinkage of the conductor pattern during firing, resulting in displacement between the upper and lower conductor patterns, and electrical characteristics Deteriorates. The electronic component 10 of the present invention includes a laminate 11 in which insulating layers 111 to 114 are laminated, and conductor pattern layers 121 to 124 formed in the laminate 11, and the conductor pattern layers 121 to 124 include: There are corner portions at a plurality of locations, and each corner portion is integrally provided with a first shrinkage prevention portion 16A that bites into the insulating layers 111 to 114, and each first shrinkage prevention portion 16A is provided at each corner portion. Each is formed in a region.
Description
本発明は、携帯電話、電子機器等に使用されるインダクタ等の電子部品に関し、更に詳しくは、電気的特性に優れた電子部品に関するものである。 The present invention relates to an electronic component such as an inductor used in a mobile phone, an electronic device, and the like, and more particularly to an electronic component having excellent electrical characteristics.
この種の電子部品としては、例えば特許文献1に記載のインダクタがある。この技術はリソグラフィ法を用いてインダクタを製造する方法に関する。即ち、この技術では、例えばPETフィルムをベース基材とし、ベース基材上に感光性絶縁ペーストを印刷、露光、現像し、更に必要に応じて露光した後、乾燥して絶縁層を形成する。この絶縁層上に感光性電極ペーストを印刷、露光し、現像し、乾燥してコイル状の電極パターンを形成する。次いで、電極パターンの上面に感光性絶縁ペーストを印刷、露光、現像し、更に必要に応じて露光した後、乾燥して絶縁層及びビアホールを形成する。以降、電極パターン、ビアホールを有する絶縁層を交互に積層して生の積層体が形成されている。 An example of this type of electronic component is an inductor described in Patent Document 1. This technique relates to a method of manufacturing an inductor using a lithography method. That is, in this technique, for example, a PET film is used as a base substrate, and a photosensitive insulating paste is printed, exposed and developed on the base substrate, further exposed as necessary, and then dried to form an insulating layer. A photosensitive electrode paste is printed on this insulating layer, exposed, developed, and dried to form a coiled electrode pattern. Next, a photosensitive insulating paste is printed, exposed and developed on the upper surface of the electrode pattern, further exposed as necessary, and then dried to form an insulating layer and a via hole. Thereafter, a raw laminate is formed by alternately laminating electrode layers and insulating layers having via holes.
ベース基材を生の積層体から剥離すると、例えば図6の(a)に示す生の積層体1Aが得られる。この積層体1Aは、同図に示すように、絶縁層2Aと、絶縁層2Aの上面に形成されたコイル状の電極パターン3Aとが交互に繰り返して積層して形成され、上下の電極パターン3A、3Aがビア導体4Aを介して電気的に接続されている。そして、最下層の絶縁層2A上には最下層の電極パターン3Aの引き出し電極部5Aが積層体1Aの左端面から露出し、上から二番目の絶縁層2A上には最上層の電極パターン3Aの引き出し電極6Aが積層体1Aの右端面から露出している。尚、図6の(a)、(b)はインダクタ1個分を示しているが、実際の積層体は複数のインダクタが一括して形成された集合体として得られる。
When the base substrate is peeled from the raw laminate, for example, a
然る後、生の積層体の集合体を所定の温度で焼成した後、個々の積層体に切断し、図6の(b)に示す個々の積層体1を作製する。その後、個々の積層体1に外部電極を設けることにより、高インダクタンス化及び低直流抵抗化された小型のインダクタを得ることができる。 Thereafter, an aggregate of raw laminates is fired at a predetermined temperature, and then cut into individual laminates to produce individual laminates 1 shown in FIG. 6 (b). Thereafter, by providing external electrodes on the individual laminates 1, a small inductor with high inductance and low DC resistance can be obtained.
しかしながら、上述のインダクタの製造方法では、焼成時に絶縁層2Aと電極パターン3Aとの間に収縮挙動に差があるため、図6の(b)に示すように、焼成後に上下の電極パターン3、3間で一点鎖線の基準位置から位置ズレを生じ、絶縁層2A、2A間の層間容量や電極パターン3による電磁界分布が設計値からズレてしまい、インダクタとしての電気的特性が劣化する。
However, in the above-described inductor manufacturing method, since there is a difference in shrinkage behavior between the
また、焼成時の電極パターン3Aは絶縁層2Aとの収縮挙動の差が大きいため、焼成時に電極パターン3Aが切断し、あるいは電極パターン3Aの引き出し電極5A、6Aが絶縁層2Aの端面から内側へ引っ込み、焼成後の引き出し電極5、6が積層体1の端面に露出せず、外部電極との電気的接続を確保することができず、不良率が増大する虞がある。
Further, since the
焼成による断線を防止する技術として、例えば特許文献2に記載の技術が知られている。この技術は、インダクタ用の細長い導体パターンに中間部に幅の広い部分、厚みの大きい部分を形成して、導体ペーストの塗布量を多くしておき、焼成によって収縮しても塗布量の多い部分から導体ペーストを補充して導体部分の密度を保てるようにしている。
As a technique for preventing disconnection due to firing, for example, a technique described in
また、特許文献3では、特許文献2に記載の技術と類似した技術が提案されている。この技術は、導体パターンの端部に楔形状部を設ける技術である。導体パターンの端部に楔形状部を設けることにより、焼結の過程での導体パターンの収縮を抑制し、収縮による導体の接続不良、特に磁性シート端部に導体を確実に露出するようにして、外部電極との接続不良を減少させている。
In Patent Document 3, a technique similar to the technique described in
しかしながら、特許文献2、3に記載の従来の技術は、いずれも細長い導体パターンに形成された幅の広い部分(楔形状部を含む)によって導体パターンの断線や収縮等の問題を解決することができるが、これらの導体パターンは幅広の部分を有するため、幅広の部分に電流が集中して隣接する導体パターンとの間で短絡しやすく、しかも隣接する導体パターンとの間を詰めるにも限界がある。また、幅広の部分を導体パターンの中間に設ける場合には焼成時に導体パターンの収縮によるセラミックグリーンシートからの端部の位置ズレを防止することが難しく、上下の導体パターン間の収縮が不均一になり、上下の導体パターン間に位置ズレが生じ、電気的特性が劣化する。このことは幅広の部分を導体パターンの端部に設ける場合について同様である。
However, the conventional techniques described in
本発明は、上記課題を解決するためになされたもので、電気的特性に優れ、外部電極との接続信頼性の高い電子部品を提供することを目的としている。 The present invention has been made in order to solve the above-described problems, and an object thereof is to provide an electronic component having excellent electrical characteristics and high connection reliability with an external electrode.
本発明の請求項1に記載の電子部品は、絶縁層が複数積層された積層体と、この積層体内に形成された少なくとも一つの導体パターン層と、を備え、上記導体パターン層は、複数個所に曲折部を有する電子部品であって、上記各曲折部それぞれに上記絶縁層内に食い込む第1収縮ズレ防止部を一体的に設け、且つ、上記各第1収縮ズレ防止部は上記各曲折部の領域内にそれぞれ形成されてなることを特徴とするものである。 The electronic component according to claim 1 of the present invention includes a laminate in which a plurality of insulating layers are laminated, and at least one conductor pattern layer formed in the laminate, and the conductor pattern layer includes a plurality of locations. Each of the bent portions is integrally provided with a first shrinkage prevention portion that bites into the insulating layer, and each of the first shrinkage prevention portions is the bent portion. It is characterized by being formed in each of the regions.
また、本発明の請求項2に記載の電子部品は、請求項1に記載の発明において、上記第1収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とするものである。 According to a second aspect of the present invention, in the electronic component according to the first aspect, the first shrinkage prevention portion is formed partway in the thickness direction of the insulating layer. To do.
また、本発明の請求項3に記載の電子部品は、請求項1または請求項2に記載の発明において、上記導体パターン層から延設された引き出し電極部を有し、上記引き出し電極部に上記絶縁層内に食い込む第2収縮ズレ防止部を一体的に設け、且つ、上記第2収縮ズレ防止部は上記引き出し電極部の領域内に形成されてなることを特徴とするものである。 An electronic component according to a third aspect of the present invention is the electronic component according to the first or second aspect, further comprising an extraction electrode portion extending from the conductor pattern layer, wherein the extraction electrode portion includes the extraction electrode portion. A second shrinkage-preventing portion that bites into the insulating layer is integrally provided, and the second shrinkage-preventing portion is formed in the region of the extraction electrode portion.
また、本発明の請求項4に記載の電子部品は、請求項3に記載の発明において、上記第2収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とするものである。 According to a fourth aspect of the present invention, in the electronic component according to the third aspect, the second shrinkage-preventing portion is formed partway in the thickness direction of the insulating layer. To do.
また、本発明の請求項5に記載の電子部品は、請求項1〜請求項4のいずれか1項に記載の発明において、上記導体パターン層が上記絶縁層を介して上下方向に複数形成され、且つ、上下の上記導体パターン層がビア導体によって互いに電気的に接続されてなることを特徴とするものである。 According to a fifth aspect of the present invention, in the electronic component according to any one of the first to fourth aspects, a plurality of the conductor pattern layers are formed in the vertical direction via the insulating layer. The upper and lower conductor pattern layers are electrically connected to each other by via conductors.
本発明の請求項1〜請求項5に記載の発明によれば、電気的特性に優れ、外部電極との接続信頼性の高い電子部品を提供することができる。 According to the first to fifth aspects of the present invention, it is possible to provide an electronic component that has excellent electrical characteristics and high connection reliability with an external electrode.
10 電子部品
11 積層体
12 コイル
12A、12B 引き出し電極部
13A、13B 外部電極
16A 第1収縮ズレ防止部
16B 第2収縮ズレ防止部
111〜114 絶縁層
121〜124 導体パターン(導電層)DESCRIPTION OF
以下、図1〜図5に示す実施形態に基づいて本発明の電子部品について説明する。 Hereinafter, the electronic component of the present invention will be described based on the embodiment shown in FIGS.
本実施形態の電子部品10は、例えば図1の(a)、(b)に示すように、矩形状の積層体11と、積層体11の内部にその平面形状に即して上下方向に略螺旋状に延びるように形成されコイル12と、コイル12の上下両端部の引き出し電極部12A、12Bにそれぞれ接続され且つ積層体11の左右端面を被覆する左右一対の外部電極13A、13Bと、を備え、高周波コイル部品として構成されている。
An
上記積層体11は、例えば図2に示すように、上下方向に積層された複数(図2では4層)の絶縁層111〜114と、内部のコイル12を保護する保護層115とからなっている。また、上記コイル12は、絶縁層111〜114それぞれの上面に渦巻状に形成された複数の導体パターン層121〜124と、上下の導体パターン層を接続するビア導体14(図5の(b)参照)とからなり、全体として上下方向に螺旋状に延びる矩形状のコイル12として形成されている。尚、15A、15Bはそれぞれ回路基板等の実装基板面に形成された電極に接続するための端子電極である。
For example, as shown in FIG. 2, the
ところで、焼成して積層体11を得る時には、感光性導体ペーストの焼結に伴う収縮が感光性絶縁ペーストの焼結に伴う収縮より大きいことから、焼成時には導体パターン層121〜124のコーナー部にコーナー内側への収縮応力がかかり易い。そのため、導体パターン層121〜124は絶縁層111〜114との間の収縮挙動差によって各導体パターン層121〜124がそれぞれの絶縁層111〜114上で滑り、特にコーナー部でコーナー内側方向への位置ズレを生じ易い。
By the way, when the laminate 11 is obtained by firing, the shrinkage accompanying the sintering of the photosensitive conductor paste is larger than the shrinkage accompanying the sintering of the photosensitive insulating paste. It is easy to apply shrinkage stress to the inside of the corner. Therefore, the conductive pattern layers 121 to 124 slide on the respective insulating
そこで、本実施形態では、図1の(b)、図2及び図3に示すように、矩形の渦巻状の導体パターン層121〜124の各曲折部(コーナー部)の下面に第1収縮ズレ防止部16Aがそれぞれの絶縁層111〜114内に所定の深さまで食い込むように形成され、これらの第1収縮ズレ防止部16Aはそれぞれの導体パターン層121〜124と一体化している。尚、図3では絶縁層113上に形成された導体パターン層123を例に挙げて示してある。他の導体パターン層も図3に示す導体パターン層123と同様に形成されているため、図3を参考にしながら他の導体パターン層についても説明する。
Therefore, in the present embodiment, as shown in FIGS. 1B, 2, and 3, the first contraction shift is caused on the lower surface of each bent portion (corner portion) of the rectangular spiral conductive pattern layers 121 to 124. The
上述のように本実施形態では、各コーナー部に第1収縮ズレ防止部16Aが設けられて、各導体パターン層121〜124がそれぞれの絶縁層111〜114に拘束されているため、焼成時に各コーナー部に収縮応力が集中的に作用しても、第1収縮ズレ防止部16Aによって各導体パターン層121〜124がそれぞれの各絶縁層111〜114に追随して収縮し、それぞれの絶縁層111〜114との間の位置ズレを防止することができる。更に、導体パターン層121〜124は、それぞれの絶縁層111〜114の上面で位置ズレすることなく、それぞれの絶縁層111〜114に追随して収縮するため、焼成前後の導体パターン層は相似形状を維持し、設計に即した形状を保持して所望の電気的特性(層間容量や電磁界分布等)を得ることができる。
As described above, in the present embodiment, the first
また、各コーナー部の第1収縮ズレ防止部16Aの外径は、図3の(a)、(b)に示すように、それぞれ導体パターン層123の線幅より小径に形成されている。第1収縮ズレ防止部16Aの外径を導体パターン層123の線幅よりも小さくすることによって、後述のように絶縁層113の上面に第1収縮ズレ防止部16A用の凹陥部を設けた後、この絶縁層113の上面に導体パターン層123を位置合わせして印刷する時に、凹陥部と導体パターン層123との間に多少の位置ズレがあっても、凹陥部を導体パターン層123の領域内に収めることができる。また、第1収縮ズレ防止部16Aの絶縁層113内への食い込み深さは、導体パターン層123の絶縁層113からの位置ズレを防止することができる深さであれば良く、通常図3の(b)、(c)に示すように絶縁層113の厚さよりも浅く形成されている。但し、第1収縮ズレ防止部16Aの下方に下層の導体パターン層がなければ、第1収縮ズレ防止部16Aは、絶縁層113を貫通していても良い。
Further, the outer diameter of the first
また、図1の(b)及び図2に示すように、コイル12の上下の引き出し電極部12A、12B両端部の下面には第1収縮ズレ防止部16Aと同種の第2収縮ズレ防止部16Bが各引き出し電極部12A、12Bと一体に形成され、それぞれの絶縁層111、114内に略同一大きさで同一の深さまで食い込むように形成されている。
Further, as shown in FIG. 1B and FIG. 2, a second
第2収縮ズレ防止部16Bは、引き出し電極部12Aの長手方向の両端部にそれぞれ配置され、これらの第2収縮ズレ防止部16B、16Bは、焼成時に絶縁層111に追随して長手方向(積層体11の端面に沿う方向)に収縮し、絶縁層111との間での位置ズレを防止することができる。尚、コーナー部の第2収縮ズレ防止部16Bは、第1収縮ズレ防止部16Aを兼ねる。
The second shrinkage-preventing
また、引き出し電極部12Aと導体パターン層121との連結部となるコーナー部に配置された第2収縮ズレ防止部16B(第1収縮ズレ防止部16A)は、そのコーナー部の位置ズレを防止して引き出し電極部12Aが積層体11の内側へ引き込まれることを防止し、もって引き出し電極部12Aの長手方向の端面が積層体11の端面で確実に露出するようにしてある。
Further, the second shrinkage
第1、第2収縮ズレ防止部16A、16Bの外径は、それぞれ導体パターン層の幅に収まる大きさであれば特に制限されないが、使用する露光機のアライメント(位置合わせ)精度の実力値を導体幅から差し引いた値より小さくすることが好ましく、例えば導体パターン層の幅の80〜90%の範囲が好ましい。90%を超えるとこれらを設けるための凹陥部が印刷時の導体パターン層からはみ出し、隣接するパターンとの間で電気的に短絡する虞があり、80%未満では収縮ズレ防止効果が得られない虞がある。また、第1、第2収縮ズレ防止部16A、16Bの絶縁層内への食い込み深さは、それぞれ絶縁層内に収まる深さであれば特に制限されないが、例えば絶縁層の深さの25〜50%の範囲が好ましい。50%を超えると下層の導体パターン層との間で電気的に短絡する虞があり、25%未満では収縮ズレ防止効果が得られない。
The outer diameters of the first and second
また、図3の(c)に示すように、導体パターン層123の外端部の下面には下層の導体パターン層122(図2参照)と接続するためのビア導体14が絶縁層113内に形成されている。また、導体パターン層123の内端部の上面には上層の導体パターン層124(図2参照)と接続するためのビア導体14が絶縁層114内に形成されている。そして、これらのビア導体14は、導体としての機能は勿論のこと、第1、第2収縮ズレ防止部16A、16Bと実質的に同一の機能を発揮することができる。
Further, as shown in FIG. 3C, via
而して、絶縁層111〜114は、いずれもセラミック粉末を焼成することによって形成することができる。セラミック粉末は、特に制限されないが、セラミック粉末として、例えば、主成分としてK2O−B2O3−SiO2系ガラス粉末を含み、副成分としてBi2O3−B2O3−SiO2系ガラス粉末を含むものを使用することができる。副成分であるBi2O3−B2O3−SiO2系ガラス粉末は、軟化点が450〜550℃でK2O−B2O3−SiO2系ガラス粉末と比較して融点が低いため、本発明では、セラミック粉末の主成分より融点の低いガラス粉末を低融点ガラス粉末として定義する。Thus, all of the insulating
また、導体パターン121〜124は、いずれも金属粉末を焼成することによって形成することができる。金属粉末は、特に制限されないが、金属粉末として、例えば、銀粉末、銅粉末等を使用することができる。また、セラミック粉末としては、K2O−B2O3−SiO2系ガラス粉末の他、銀粉末、銅粉末等の金属粉末と同時焼成可能なセラミックガラス粉末を二種以上適宜組み合わせて使用しても良い。The
本実施形態の電子部品10は、リソグラフィ法を用いて製造することができる。そこで、図4を参照しながら本実施形態の電子部品10の製造方法について説明する。
The
本実施形態では、予め、積層体11を作製するためのベース基材としてPETフィルムを準備する。また、感光性導体ペーストとしては、例えば粒径0.5〜3.0μmの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、粒径0.5〜3.0μmのセラミック粉末を含むもの準備する。このセラミック粉末は、主成分としてK2O−B2O3−SiO2系ガラス粉末を含み、副成分としてBi2O3−B2O3−SiO2系ガラス粉末を含んでいる。本実施形態では、低融点ガラス粉末がセラミック粉末中に5wt%含まれている。In this embodiment, a PET film is prepared in advance as a base substrate for producing the
電子部品10を製造する場合には、図4の(a)に示すようにPETフィルム100を設置し、このPETフィルム100の上面に、感光性導体ペーストを塗布した後、端子電極15A、15Bのパターンで形成された透孔を有するマスク(図示せず)を介して紫外線等の光を照射し、端子電極15A、15Bとなる部分を硬化させ、未硬化の部分を現像処理により除去して、端子電極部15A’、15B’を形成する。
When the
その後、図4の(b)に示すようにPETフィルム100の上面に感光性絶縁ペーストを塗布した後、全面に光を照射して感光性絶縁ペーストを硬化させて絶縁層部111Aを形成した後、同図に示すように絶縁層部111Aの上面に、例えばエネルギー調整されたレーザ光Lを照射して、同図の(c)に示すように第1、第2収縮ズレ防止部16A、16Bを形成するための浅い円形状の凹陥部111B、111Cを所定のパターンで絶縁層部111Aの上面に形成する。これらの凹陥部111B、111Cを形成する方法は、凹陥部を形成する方法であればレーザ光Lを用いる方法に制限されるものではない。
Thereafter, as shown in FIG. 4B, after the photosensitive insulating paste is applied to the upper surface of the
次いで、図4の(d)に示すように、絶縁層部111A上に感光性導体ペーストを塗布して、第1、第2収縮ズレ防止部16A、16B用の凹陥部111B、111C内に感光性導体ペーストを充填すると共に導体ペースト層121Aを同時に形成する。引き続き、同図に示すように、導体パターン層121及び引き出し電極部12Aのパターンに即した透孔を有するマスク(図示せず)を介して光UVを照射し、導体パターン層121及び引き出し電極部12Aとなる部分を硬化させ、未硬化の部分を現像処理により除去して、同図に(e)に示すように導体パターン層部121B及び引き出し電極部12A’を形成する。この時、凹陥部111Bは導体パターン層部121Bのコーナー部に位置し、凹陥部111Cは引き出し電極部12A’に配置されているため、第1、第2収縮ズレ防止部16A’、16B’が光UVの照射によって渦巻状の導体パターン層部121Aと一緒に形成され、これら以外の部分では絶縁層部111Aが露出する。
Next, as shown in FIG. 4D, a photosensitive conductive paste is applied on the insulating
次いで、絶縁層部111A及びその上面の導体パターン層部121Aと同一の要領で、絶縁層部111Aの上面に絶縁層部112A、導体パターン層部122A、絶縁層部113A、導体パターン層部123A、絶縁層部116A、導体パターン層部124A及び最上層の保護層部115Aをこの順序で順次積層して、図5の(a)に示す生の積層体11Aを得る。各導体パターン層部及び他方の引き出し電極部12B’を形成する際に、それぞれの第1、第2収縮ズレ防止部16A’、16B’及びビア導体部14Aを形成する。このようにして得られた生の積層体11Aを、所定の温度、例えば850〜900℃の温度で焼成して図5の(b)に示す積層体11を得る。
Next, in the same manner as the insulating
本実施形態では、図5の(b)に示すように各導体パターン層121〜124それぞれのコーナー部には第1収縮ズレ防止部16Aがそれぞれ形成され、引き出し電極部12A、12Bには第2収縮ズレ防止部16Bがそれぞれ形成されているため、焼成時に、各導体パターン層121〜124はそれぞれの絶縁層111〜114に追随して収縮し、それぞれの絶縁層111〜114との間の位置ズレを防止し、もって上下の各導体パターン層121〜124を同図の(b)に一点鎖線で示すように同一位置に揃い、上下の導体パターン層の相対的な位置ズレを防止することができる。従って、コイル12は、各導体パターン層121〜124の内径にバラツキがなく同一内周面に揃い、設計に即した層間容量や電磁界分布を得ることができ、延いては所望のインダクタンス値を満足し、優れた電気的特性を得ることができる。
In the present embodiment, as shown in FIG. 5B, the first
また、引き出し電極部12A、12Bには第2収縮ズレ防止部16Bがそれぞれ形成されているため、引き出し電極部12A、12Bの端面が積層体11の端面から確実に露出し、引き出し電極12A、12Bと外部電極13A、13Bとを確実に電気的に接続することができ、不良率を低減することができる。
In addition, since the second
次に、具体的な実施例について説明する。 Next, specific examples will be described.
実施例1
本実施例では、感光性導体ペーストとして例えば粒径3μmの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、粒径3μmのセラミック粉末を含むもの準備した。このセラミック粉末は、主成分としてK2O−B2O3−SiO2系ガラス粉末を含み、副成分としてBi2O3−B2O3−SiO2系ガラス粉末を含んでいる。本実施例では、低融点ガラス粉末がセラミック粉末中に5wt%含まれている。そして、本実施例では、導体パターン層121〜124のコーナー部に第1収縮ズレ防止部16Aを有し、引き出し電極部12A、12Bに第2収縮ズレ防止16Bを有しない積層体11を作製し、第1収縮ズレ防止部16Aの効果を調べた。Example 1
In this example, a photosensitive conductor paste containing, for example, silver powder having a particle size of 3 μm was prepared, and a photosensitive insulating paste containing a ceramic powder having a particle size of 3 μm was prepared. The ceramic powder includes K 2 O-B 2 O 3 -
本実施例では、上述の感光性導体ペースト及び感光性絶縁ペーストを用いて4層の導体パターン層からなるコイルを有する電子部品を前述した要領で作製した。各導体パターン層のコーナー部に形成された第1収縮ズレ防止部の深さは、5μmであり、その外径は導体パターン層の線幅の80%であった。この電子部品のインダクタンス値は27nHであった。 In this example, an electronic component having a coil composed of four conductive pattern layers was produced in the manner described above using the above-described photosensitive conductive paste and photosensitive insulating paste. The depth of the first shrinkage prevention portion formed at the corner portion of each conductor pattern layer was 5 μm, and the outer diameter thereof was 80% of the line width of the conductor pattern layer. The inductance value of this electronic component was 27 nH.
また、比較例として、収縮ズレ防止部を有しない従来の積層体を作製した。この積層体からなる電子部品のインダクタンス値は27nHであった。 Moreover, the conventional laminated body which does not have a shrinkage | contraction deviation prevention part was produced as a comparative example. The inductance value of the electronic component made of this laminate was 27 nH.
そして、本実施例の電子部品を切断し、その切断面における導体パターン層の位置ズレ量を測定し、その結果を表1に示した。また、本実施例の電子部品のインダクタンス値(L値)を測定した後、そのバラツキを求め、その結果を表1に示した。これらの測定は100個の電子部品について行い、その平均値を表1に示した。また、比較例の電子部品についても位置ズレ量及びバラツキを求め、その結果を表1に示した。 And the electronic component of a present Example was cut | disconnected, the positional offset amount of the conductor pattern layer in the cut surface was measured, and the result was shown in Table 1. Further, after measuring the inductance value (L value) of the electronic component of this example, the variation was obtained, and the result is shown in Table 1. These measurements were performed on 100 electronic components, and the average values are shown in Table 1. Moreover, the amount of positional deviation and variation were obtained for the electronic parts of the comparative examples, and the results are shown in Table 1.
表1に示す結果によれば、本実施例の電子部品は第1収縮ズレ防止部を有するため各導体パターン層の平均位置ズレ量が±10%で、インダクタンス値のバラツキが3%であった。これに対して比較例1の電子部品は平均位置ズレ量が±20%で、インダクタンス値のバラツキが5%と大きく、いずれも本実施例と比較して電気的特性に劣ることが判った。 According to the results shown in Table 1, since the electronic component of this example had the first shrinkage deviation prevention portion, the average positional deviation amount of each conductor pattern layer was ± 10%, and the variation in inductance value was 3%. . On the other hand, the electronic component of Comparative Example 1 has an average positional deviation amount of ± 20% and a large variation in inductance value of 5%, and it has been found that both have inferior electrical characteristics as compared with the present example.
実施例2
本実施例では、実施例1の電子部品の引き出し電極部に第2収縮ズレ防止部を設けた以外は、実施例1の電子部品と同一要領で電子部品を作製した。そして、この電子部品の引き出し電極部と外部電極との接続状態を調べるために、導通試験を行い、その結果を表2に示した。また、比較例1の電子部品についても同一試験を行い、その結果を表1に示した。Example 2
In this example, an electronic component was manufactured in the same manner as the electronic component of Example 1, except that the second shrinkage prevention unit was provided in the lead electrode portion of the electronic component of Example 1. And in order to investigate the connection state of the extraction electrode part of this electronic component and an external electrode, the continuity test was done and the result was shown in Table 2. The same test was performed on the electronic component of Comparative Example 1 and the results are shown in Table 1.
表2に示す結果によれば、本実施例の電子部品のオープン不良率が5%であった。これに対し、比較例1の電子部品のオープン不良率は10%であり、本実施例と比較して引き出し電極部と外部電極との接触不良率が高く、歩留まりの悪いことが判った。 According to the results shown in Table 2, the open defect rate of the electronic component of this example was 5%. On the other hand, the open failure rate of the electronic component of Comparative Example 1 was 10%, and it was found that the contact failure rate between the lead electrode portion and the external electrode was higher than that of this example, and the yield was poor.
尚、上記実施形態では複数の導体パターン層からなるコイルを有する高周波コイル部品を例に挙げて本発明を説明したが、本発明の電子部品は複数個所に曲折部を有する導体パターン層を少なくとも一つ備えたものであれば良い。また、複数個所に曲折部を有する導体パターンを少なくとも一つ備えたものであれば、高周波コイル部品に何等制限されるものでもない。 In the above embodiment, the present invention has been described by taking a high-frequency coil component having a coil composed of a plurality of conductor pattern layers as an example. However, the electronic component of the present invention has at least one conductor pattern layer having bent portions at a plurality of locations. It is sufficient if it has one. Moreover, as long as at least one conductor pattern having a bent portion is provided at a plurality of locations, the high-frequency coil component is not limited.
本発明は、携帯電話等に使用される高周波コイル部品等の電子部品に好適に利用することができる。 The present invention can be suitably used for electronic components such as high-frequency coil components used in mobile phones and the like.
Claims (5)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145393 | 2005-05-18 | ||
JP2005145393 | 2005-05-18 | ||
PCT/JP2006/303877 WO2006123467A1 (en) | 2005-05-18 | 2006-03-01 | Electronic part |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006123467A1 true JPWO2006123467A1 (en) | 2008-12-25 |
JP4535126B2 JP4535126B2 (en) | 2010-09-01 |
Family
ID=37431049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007516213A Expired - Fee Related JP4535126B2 (en) | 2005-05-18 | 2006-03-01 | Electronic components |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4535126B2 (en) |
WO (1) | WO2006123467A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023149168A1 (en) * | 2022-02-03 | 2023-08-10 | ローム株式会社 | Circuit component, electronic device and method for producing circuit component |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197243A (en) * | 1997-09-16 | 1999-04-09 | Tokin Corp | Electronic component and its manufacture |
JPH11288832A (en) * | 1998-04-01 | 1999-10-19 | Ngk Spark Plug Co Ltd | Laminated inductor component and manufacture thereof |
JP2004207608A (en) * | 2002-12-26 | 2004-07-22 | Tdk Corp | Laminated electronic component and its manufacturing method |
-
2006
- 2006-03-01 WO PCT/JP2006/303877 patent/WO2006123467A1/en active Application Filing
- 2006-03-01 JP JP2007516213A patent/JP4535126B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197243A (en) * | 1997-09-16 | 1999-04-09 | Tokin Corp | Electronic component and its manufacture |
JPH11288832A (en) * | 1998-04-01 | 1999-10-19 | Ngk Spark Plug Co Ltd | Laminated inductor component and manufacture thereof |
JP2004207608A (en) * | 2002-12-26 | 2004-07-22 | Tdk Corp | Laminated electronic component and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
WO2006123467A1 (en) | 2006-11-23 |
JP4535126B2 (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100849791B1 (en) | Printed circuit board with embedded capacitor | |
JP4343809B2 (en) | Multilayer electronic components | |
JP2011049515A (en) | Electronic device | |
US10902992B2 (en) | Coil component | |
JP5182448B2 (en) | Component built-in board | |
WO2017134761A1 (en) | Capacitor-incorporated multilayer wiring board and method for manufacturing same | |
WO2012086397A1 (en) | Laminated coil component | |
KR20140024151A (en) | Method of manufacturing indoctor | |
JP2007180428A (en) | Electronic component and method for manufacturing the same | |
JP2009206110A (en) | Electronic component | |
CN108695051B (en) | Electronic component | |
JP2008159738A (en) | Common-mode noise filter | |
KR101959766B1 (en) | Ceramic capacitor | |
CN105826072B (en) | Cascade capacitor | |
JP4535126B2 (en) | Electronic components | |
CN109659112B (en) | Core for winding, method for manufacturing core for winding, and electronic component with winding | |
JP5527048B2 (en) | Ceramic multilayer substrate | |
US10707016B2 (en) | Method of manufacturing laminated electronic component | |
JPWO2010116819A1 (en) | Manufacturing method of electronic parts | |
JP2008177254A (en) | Inductor and manufacturing method therefor | |
KR100749362B1 (en) | Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions | |
US20230230738A1 (en) | Coil component | |
JP2008010674A (en) | Electronic component and manufacturing method thereof | |
JP2016136562A (en) | Multilayer capacitor | |
JP2016171160A (en) | Laminated impedance element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4535126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |