JPWO2006106570A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JPWO2006106570A1
JPWO2006106570A1 JP2007512374A JP2007512374A JPWO2006106570A1 JP WO2006106570 A1 JPWO2006106570 A1 JP WO2006106570A1 JP 2007512374 A JP2007512374 A JP 2007512374A JP 2007512374 A JP2007512374 A JP 2007512374A JP WO2006106570 A1 JPWO2006106570 A1 JP WO2006106570A1
Authority
JP
Japan
Prior art keywords
word line
source
line
bit line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007512374A
Other languages
Japanese (ja)
Other versions
JP5099691B2 (en
Inventor
南晴　宏之
宏之 南晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Original Assignee
Spansion Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd filed Critical Spansion Japan Ltd
Publication of JPWO2006106570A1 publication Critical patent/JPWO2006106570A1/en
Application granted granted Critical
Publication of JP5099691B2 publication Critical patent/JP5099691B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本発明の半導体装置は、半導体基板（２０）上に形成されたゲート電極（１２）と、該ゲート電極の両側の前記半導体基板内に形成された２つのソース・ドレイン領域（１４）と、２以上の電荷蓄積領域とを具備するトランジスタと、前記ソース・ドレイン領域に接続されたビットライン（１０）と、前記ゲート電極に接続されたワードライン（１２）と、を具備し、前記２つのソース・ドレイン領域間に流れる電流方向は、前記ワードラインの幅方向である半導体装置である。ソース・ドレイン領域間に電流の流れる方向をワードラインの幅方向としているため、ビットラインをソース・ドレイン領域を兼ねず形成することができる。これによりメモリセルの微細化可能な半導体装置を提供することができる。The semiconductor device of the present invention comprises a gate electrode (12) formed on a semiconductor substrate (20), two source / drain regions (14) formed in the semiconductor substrate on both sides of the gate electrode, A transistor having the above charge storage region, a bit line (10) connected to the source / drain region, and a word line (12) connected to the gate electrode; In the semiconductor device, the direction of current flowing between the drain regions is the width direction of the word line. Since the direction of current flow between the source / drain regions is the width direction of the word line, the bit line can be formed without serving as the source / drain regions. Thus, a semiconductor device capable of miniaturizing a memory cell can be provided.

Description

本発明は不揮発性メモリに関し、特に電荷蓄積領域を複数有するトランジスタを用いた不揮発性メモリに関する。 The present invention relates to a nonvolatile memory, and more particularly to a nonvolatile memory using a transistor having a plurality of charge storage regions.

近年、データの書換えが可能な半導体装置である不揮発性メモリが広く利用されている。このような不揮発性メモリの技術分野においては、高記憶容量化のため、メモリセルの微細化を目的とした技術開発が進められている。   In recent years, nonvolatile memories, which are semiconductor devices capable of rewriting data, have been widely used. In the technical field of such a nonvolatile memory, technical development for the purpose of miniaturization of memory cells has been advanced in order to increase the storage capacity.

不揮発性メモリとしては、フローティングゲートに電荷を蓄積するフローティングゲート型フラッシュメモリが広く用いられてきた。しかし、高記憶密度化実現のためメモリセルの微細化が進行すると、フローティングゲート型フラッシュメモリを設計することが困難となってくる。フローティング型フラッシュメモリのメモリセルの微細化に伴い、トンネル酸化膜の薄膜化が必要である。しかし、トンネル酸化膜の薄膜化により、トンネル酸化膜を流れるリーク電流が増大し、またトンネル酸化膜への欠陥の導入により、フローティングゲートに蓄積された電荷が損失するといった信頼性上の障害が発生するためである。   As a nonvolatile memory, a floating gate type flash memory that accumulates electric charges in a floating gate has been widely used. However, as memory cells are miniaturized to achieve higher storage density, it becomes difficult to design a floating gate flash memory. With the miniaturization of the memory cell of the floating flash memory, it is necessary to reduce the thickness of the tunnel oxide film. However, the thinning of the tunnel oxide film increases the leakage current that flows through the tunnel oxide film, and the introduction of defects in the tunnel oxide film causes a failure in reliability such as the loss of charge accumulated in the floating gate. It is to do.

これを解決するために、ＭＯＮＯＳ（Metal
Oxide Nitride Oxide Silicon）型やＳＯＮＯＳ（Silicon
Oxide Nitride Oxide Silicon）型といったＯＮＯ（Oxide/Nitride/Oxide）膜を有するフラッシュメモリがある。これは、酸化シリコン膜層に挟まれたトラップ層と呼ばれる窒化シリコン膜層に電荷を蓄積するフラッシュメモリである。このフラッシュメモリは絶縁膜である窒化シリコン膜層に電荷を蓄積するため、トンネル酸化膜に欠陥があっても、フローティングゲート型のように電荷の損失が発生し難い。To solve this, MONOS (Metal
Oxide Nitride Oxide Silicon) and SONOS (Silicon
There is a flash memory having an ONO (Oxide / Nitride / Oxide) film such as an Oxide Nitride Oxide Silicon) type. This is a flash memory that accumulates electric charges in a silicon nitride film layer called a trap layer sandwiched between silicon oxide film layers. Since this flash memory accumulates charges in a silicon nitride film layer that is an insulating film, even if there is a defect in the tunnel oxide film, loss of charges is unlikely to occur as in the floating gate type.

また、高記憶容量化を目的に、１つのトランジスタに２以上の電荷蓄積領域を有する不揮発性メモリが開発されている。例えば、特許文献１には、ゲート電極と半導体基板の間に２つの電荷蓄積領域を有する（平面蓄積型）トランジスタが開示されている。また、特許文献２にはゲート電極の両側側壁に電荷蓄積領域とする（側壁蓄積型）トランジスタが開示されている。   Further, for the purpose of increasing the storage capacity, a nonvolatile memory having two or more charge storage regions in one transistor has been developed. For example, Patent Document 1 discloses a (planar accumulation type) transistor having two charge accumulation regions between a gate electrode and a semiconductor substrate. Further, Patent Document 2 discloses a (side wall storage type) transistor having a charge storage region on both side walls of a gate electrode.

前述の複数の電荷蓄積領域を有するトランジスタを用いたフラッシュメモリにおいては、ソースとドレインを入れ替えて対称的に動作させる。これより、上記フラッシュメモリのメモリアレイ構造は、ソースとドレインを区別しないバーチャル・グランド方式が採用されている。このアレイ構造においては、ビットラインがソース領域とドレイン領域であるソース・ドレイン領域を兼ねており、ビットラインはワードラインの幅方向に延在している。このため、トランジスタのソース・ドレイン領域間の電流はワードラインの延在方向に流れている。   In the above-described flash memory using a transistor having a plurality of charge storage regions, the source and the drain are switched to operate symmetrically. Accordingly, the memory array structure of the flash memory employs a virtual ground system that does not distinguish between a source and a drain. In this array structure, the bit line serves as a source region and a drain region which are a source region and a drain region, and the bit line extends in the width direction of the word line. For this reason, the current between the source and drain regions of the transistor flows in the extending direction of the word line.

米国特許第６０１１７２５号明細書US Pat. No. 6,011,725 特開２００４−５６０９５公報JP 2004-56095 A

しかしながら、複数の電荷蓄積領域を有するトランジスタを用いたフラッシュメモリにおいては、ビットラインは砒素等のイオン注入拡散領域で形成されている。そのため、イオン注入した不純物はその後の熱工程により幅方向に拡散し、ビットライン幅が広くなってしまう。また、ビットラインは書き込み消去特性の向上のため低抵抗である必要があり、高エネルギ、高ドーズでイオン注入を行うため、さらにビットライン幅は広くなる。これでは、メモリセルの微細化の妨げとなる。   However, in a flash memory using a transistor having a plurality of charge storage regions, the bit line is formed of an ion implantation diffusion region such as arsenic. Therefore, the ion-implanted impurities are diffused in the width direction in the subsequent thermal process, and the bit line width is increased. Further, the bit line needs to have a low resistance for improving the write / erase characteristics, and the ion implantation is performed with a high energy and a high dose, so that the bit line width is further increased. This hinders miniaturization of the memory cell.

さらに、高エネルギ、高ドーズのイオン注入で形成したとしても、ビットラインの抵抗は十分低くはないため、配線層を用い、複数のワードラインをまたぐ毎にビットラインを配線層に接続し、ビットライン全体の低抵抗化を図る必要がある。この場合、接続のためのコンタクトホールがビットラインから外れてコンタクトすると、接合電流が流れる。そこで、ビットラインとコンタクトホールの合わせ余裕を持たせる必要がある場合がある。これでは、メモリセルの微細化の妨げとなる。   Furthermore, even if formed by high energy and high dose ion implantation, the resistance of the bit line is not sufficiently low. Therefore, a wiring layer is used, and the bit line is connected to the wiring layer every time a plurality of word lines are crossed. It is necessary to reduce the resistance of the entire line. In this case, when the contact hole for connection comes out of contact with the bit line, a junction current flows. Therefore, there is a case where it is necessary to provide a margin for alignment between the bit line and the contact hole. This hinders miniaturization of the memory cell.

本発明は、ソース・ドレイン領域がビットラインを兼ねることによる上記弊害を除き、メモリセルの微細化が可能な半導体装置を提供することを目的とする。   An object of the present invention is to provide a semiconductor device capable of miniaturizing a memory cell, excluding the above-described adverse effects caused by a source / drain region also serving as a bit line.

本発明は、半導体基板上に形成されたゲート電極と、該ゲート電極の両側の前記半導体基板内に形成された２つのソース・ドレイン領域と、複数の電荷蓄積領域とを具備するトランジスタと、前記ソース・ドレイン領域に接続されたビットラインと、前記ゲート電極に接続されたワードラインと、を具備し、前記２つのソース・ドレイン領域間に流れる電流方向は、前記ワードラインの幅方向である半導体装置である。本発明によれば、ソース・ドレイン領域間に電流の流れる方向をワードラインの幅方向としているため、ビットラインをソース・ドレイン領域を兼ねず形成することができる。このため、ビットライン形成後のワードライン形成や配線層形成時の熱処理工程によって、ビットラインが横方向に拡散することを防止できる。これにより、メモリセルの微細化が可能となる。   The present invention provides a transistor comprising a gate electrode formed on a semiconductor substrate, two source / drain regions formed in the semiconductor substrate on both sides of the gate electrode, and a plurality of charge storage regions, A semiconductor device comprising: a bit line connected to a source / drain region; and a word line connected to the gate electrode, wherein a direction of current flowing between the two source / drain regions is a width direction of the word line Device. According to the present invention, since the direction of current flow between the source / drain regions is the word line width direction, the bit lines can be formed without serving as the source / drain regions. For this reason, it is possible to prevent the bit lines from being diffused in the horizontal direction by the heat treatment process at the time of forming the word lines after forming the bit lines and forming the wiring layers. Thereby, the memory cell can be miniaturized.

本発明は、前記電荷蓄積領域を、前記半導体基板とゲート電極の間とゲート電極の側壁のいずれか一方に形成される半導体装置とすることができる。本発明によれば、平面蓄積型または側壁蓄積型トランジスタを有する半導体装置においても、メモリセルの微細化が可能となる。さらに、側壁蓄積型トランジスタを有する半導体装置においては、ソース・ドレイン領域間を流れる電流の方向をワードラインの幅方向とすることで、ワードラインとゲート電極と別の層で形成する必要がなくなる。これにより、製造工程を簡略化することができる。   The present invention can be a semiconductor device in which the charge storage region is formed between the semiconductor substrate and the gate electrode or on the side wall of the gate electrode. According to the present invention, it is possible to miniaturize a memory cell even in a semiconductor device having a planar storage type or sidewall storage type transistor. Further, in a semiconductor device having a sidewall storage type transistor, the direction of the current flowing between the source and drain regions is set to the width direction of the word line, so that it is not necessary to form the word line and the gate electrode as separate layers. Thereby, a manufacturing process can be simplified.

本発明は、前記電荷蓄積領域は、前記半導体基板とゲート電極の間とゲート電極の側壁のいずれか一方に形成される半導体装置とすることができる。本発明は、前記ワードラインは前記ゲート電極を兼ねて形成された半導体装置とすることができる。本発明によれば、製造工程を簡略化することができる。   The present invention can be a semiconductor device in which the charge storage region is formed between the semiconductor substrate and the gate electrode or on one of the side walls of the gate electrode. The present invention may be a semiconductor device in which the word line is also formed as the gate electrode. According to the present invention, the manufacturing process can be simplified.

本発明は、前記ワードラインは直線状に延在し、前記ビットラインは、前記ワードラインの幅方向に延在し、隣接するワードラインの間に頂点部を有するジグザク状あり、前記ビットラインの延在方向に隣接するトランジスタは、1つの前記ソース・ドレイン領域を共有し、前記ビットラインは、前記頂点部で前記ソース・ドレイン領域に接続され、前記頂点部であって第１のトランジスタが有するゲート電極に接続されたワードラインの片側において、前記第１のトランジスタの前記ソース・ドレイン領域の1つと接続されたビットラインは、前記ワードラインの反対側において、前記ワードラインの延在方向に隣接する第２のトランジスタの前記ソース・ドレイン領域の1つに接続された半導体装置とすることができる。本発明によれば、ビットラインをジグザグ状とすることにより、メモリセルの微細化が可能となる。   In the present invention, the word lines extend in a straight line, the bit lines extend in the width direction of the word lines, and have a zigzag shape having apexes between adjacent word lines. Transistors adjacent in the extending direction share one source / drain region, and the bit line is connected to the source / drain region at the apex, and the first transistor has the apex. On one side of the word line connected to the gate electrode, the bit line connected to one of the source / drain regions of the first transistor is adjacent to the extending direction of the word line on the opposite side of the word line. A semiconductor device connected to one of the source / drain regions of the second transistor. According to the present invention, the memory cell can be miniaturized by forming the bit line in a zigzag shape.

本発明は、前記第１のトランジスタおよび前記第２のトランジスタは、前記ワードラインの延在方向に隣接するビットラインと、それぞれ接続された半導体装置とすることができる。   In the present invention, the first transistor and the second transistor may be a semiconductor device connected to a bit line adjacent to the extending direction of the word line.

本発明は、前記ワードラインの延在方向に隣接するトランジスタ間が酸化シリコン膜を用い素子分離された半導体装置とすることができる。本発明によれば、ビットラインとソース・ドレイン領域を接続するコンタクトホールがずれて形成されたとしても、コンタクトホールと半導体基板間に接合電流が流れることがなく、メモリセルを微細化することができる。   The present invention can be a semiconductor device in which elements adjacent to each other in the word line extending direction are separated using a silicon oxide film. According to the present invention, even if the contact hole connecting the bit line and the source / drain region is formed out of alignment, the junction current does not flow between the contact hole and the semiconductor substrate, and the memory cell can be miniaturized. it can.

本発明は、前記ワードラインは、ジグザグ状に延在し、前記ビットラインは、ワードラインの幅方向に延在し、前記ワードラインのジグザグ状の頂点部を通る直線状であり、前記トランジスタは、前記ワードラインの隣り合う前記頂点部間に配置され、前記ワードラインの延在方向に隣接するトランジスタは1つの前記ソース・ドレイン領域を共有する半導体装置とすることができる。本発明によれば、ワードラインをジグザグ状とすることにより、メモリセルの微細化が可能となる。   In the present invention, the word line extends in a zigzag shape, the bit line extends in the width direction of the word line, and passes through the zigzag apex portion of the word line, and the transistor The transistors arranged between the adjacent apexes of the word line and adjacent in the extending direction of the word line may be a semiconductor device sharing one source / drain region. According to the present invention, the memory cells can be miniaturized by making the word lines zigzag.

本発明は、隣接する２つの前記ビットラインは、１つのトランジスタの前記ワードラインの両側に形成された２つの前記ソース・ドレイン領域に、それぞれ接続された半導体装置とすることができる。   The present invention can be a semiconductor device in which two adjacent bit lines are respectively connected to two source / drain regions formed on both sides of the word line of one transistor.

本発明は、前記ビットラインの延在方向に隣接するトランジスタ間が酸化シリコン膜を用い素子分離された半導体装置とすることができる。本発明によれば、ビットラインとソース・ドレイン領域を接続するコンタクトホールがずれて形成されたとしても、コンタクトホールと半導体基板間に接合電流が流れることがなく、メモリセルを微細化することができる。   The present invention can be a semiconductor device in which elements adjacent to each other in the extending direction of the bit line are separated using a silicon oxide film. According to the present invention, even if the contact hole connecting the bit line and the source / drain region is formed out of alignment, the junction current does not flow between the contact hole and the semiconductor substrate, and the memory cell can be miniaturized. it can.

本発明によれば、ソース・ドレイン領域間に電流の流れる方向をワードラインの幅方向としているため、ビットラインをソース・ドレイン領域を兼ねず形成することができる。このため、ビットライン形成後のワードライン形成や配線層形成時の熱処理工程によって、ビットラインが横方向に拡散することを防止できる。これにより、メモリセルの微細化が可能となる。   According to the present invention, since the direction of current flow between the source / drain regions is the word line width direction, the bit lines can be formed without serving as the source / drain regions. For this reason, it is possible to prevent the bit lines from being diffused in the horizontal direction by the heat treatment process at the time of forming the word lines after forming the bit lines and forming the wiring layers. Thereby, the memory cell can be miniaturized.

図1は実施例１に係るメモリセルに用いるトランジスタの断面図である。FIG. 1 is a cross-sectional view of a transistor used in the memory cell according to the first embodiment. 図２は実施例１に係るメモリセルの上視図である。FIG. 2 is a top view of the memory cell according to the first embodiment. 図３は実施例１に係るメモリセルの断面図であり、図２のＡ−Ａ断面を示す図である。FIG. 3 is a cross-sectional view of the memory cell according to the first embodiment, showing a cross section taken along the line AA of FIG. 図４は実施例１に係るメモリセルの断面図であり、図２のＢ−Ｂ断面を示す図である。FIG. 4 is a cross-sectional view of the memory cell according to the first embodiment, showing a cross section taken along the line BB of FIG. 図５は実施例１に係るメモリセルの断面図であり、図２のＣ−Ｃ断面を示す図である。FIG. 5 is a cross-sectional view of the memory cell according to the first embodiment and is a cross-sectional view taken along the line CC of FIG. 図６は実施例１に係るメモリセルの断面図であり、図２のＤ−Ｄ断面を示す図である。FIG. 6 is a cross-sectional view of the memory cell according to the first embodiment and is a cross-sectional view taken along the line DD of FIG. 図７は実施例１に係るメモリセルのメモリセル面積を計算するための図である。FIG. 7 is a diagram for calculating the memory cell area of the memory cell according to the first embodiment. 図８は実施例１の変形例に係るメモリセルの断面図であり、図２のＡ−Ａ断面に相当する断面図である。FIG. 8 is a cross-sectional view of a memory cell according to a modification of the first embodiment, and is a cross-sectional view corresponding to the AA cross section of FIG. 図９は実施例２に係るメモリセルの上視図である。FIG. 9 is a top view of the memory cell according to the second embodiment. 図１０は実施例２に係るメモリセルの断面図であり、図２のＡ−Ａ断面を示す図である。FIG. 10 is a cross-sectional view of the memory cell according to the second embodiment, showing a cross section taken along the line AA of FIG. 図１１は実施例２に係るメモリセルの断面図であり、図２のＢ−Ｂ断面を示す図である。FIG. 11 is a cross-sectional view of the memory cell according to the second embodiment, showing a cross section taken along the line BB of FIG. 図１２は実施例２に係るメモリセルの断面図であり、図２のＣ−Ｃ断面を示す図である。FIG. 12 is a cross-sectional view of the memory cell according to the second embodiment, showing a cross section taken along the line CC of FIG. 図１３は実施例２に係るメモリセルの断面図であり、図２のＤ−Ｄ断面を示す図である。FIG. 13 is a cross-sectional view of the memory cell according to the second embodiment, showing a cross section taken along the line DD of FIG. 図１４は実施例２に係るメモリセルのメモリセル面積を計算するための図（その１）である。FIG. 14 is a diagram (part 1) for calculating the memory cell area of the memory cell according to the second embodiment. 図１５は実施例２に係るメモリセルのメモリセル面積を計算するための図（その２）である。FIG. 15 is a diagram (part 2) for calculating the memory cell area of the memory cell according to the second embodiment. 図１６は実施例３に係るメモリセルに用いるトランジスタの断面図である。FIG. 16 is a cross-sectional view of a transistor used in the memory cell according to the third embodiment.

以下、図面を参照に実施例について説明する。   Embodiments will be described below with reference to the drawings.

図１は実施例１で用いる平面蓄積型トランジスタの断面構造である。Ｐ型半導体基板（または半導体基板内のＰ型領域）２０の所定の領域にＬＯＣＯＳ(Local Oxidation of Silicon)法を用い、フィールド酸化膜３０（酸化シリコン膜：図示せず）を形成し、素子分離を行う。半導体基板２０上にＯＮＯ膜２８として酸化シリコン膜（トンネル酸化膜）２２、窒化シリコン膜（トラップ層）２４、酸化シリコン膜（トップ酸化膜）２６を例えばＣＶＤ法により形成する。   FIG. 1 shows a cross-sectional structure of a planar storage transistor used in the first embodiment. A field oxide film 30 (silicon oxide film: not shown) is formed in a predetermined region of a P-type semiconductor substrate (or a P-type region in the semiconductor substrate) 20 by using a LOCOS (Local Oxidation of Silicon) method, and element isolation is performed. I do. A silicon oxide film (tunnel oxide film) 22, a silicon nitride film (trap layer) 24, and a silicon oxide film (top oxide film) 26 are formed as an ONO film 28 on the semiconductor substrate 20 by, for example, a CVD method.

ＯＮＯ膜２８上にゲート電極を含むワードライン１２を、例えば多結晶シリコンの成膜、所定領域のエッチングにより形成する。所定の領域に例えば砒素を注入し、ゲート電極の両側にソース・ドレイン領域１４を形成する。ワードライン１２以外のＯＮＯ膜２８をエッチングする。ＯＮＯ膜のエッチングは必須ではないが、例えばワードライン１２上部をシリサイド化し、同時にソース・ドレイン領域１４もシリサイド化することができる、いわゆるサリサイド・プロセスを採用する場合にはワードライン１２とソース・ドレイン領域１４の両方を低抵抗化できるので有効である。層間絶縁膜３２を例えば酸化シリコン膜で形成する。層間絶縁膜３０の所定箇所にコンタクトホール１６を形成する。コンタクトホール１６内を例えばＴｉ／ＷＮあるいはＴｉ／ＴｉＮおよびＷで埋込み、ビットライン１０としてＡｌの配線層を形成する。ビットライン１０はコンタクトホール１６を介しソース・ドレイン領域１４に接続される。保護膜３４を形成する。   The word line 12 including the gate electrode is formed on the ONO film 28 by, for example, forming a polycrystalline silicon film and etching a predetermined region. For example, arsenic is implanted into a predetermined region, and source / drain regions 14 are formed on both sides of the gate electrode. The ONO film 28 other than the word line 12 is etched. Etching of the ONO film is not essential. For example, when a so-called salicide process is employed in which the upper portion of the word line 12 can be silicided and the source / drain regions 14 can also be silicided, the word line 12 and the source / drain can be etched. This is effective because both regions 14 can be reduced in resistance. The interlayer insulating film 32 is formed of, for example, a silicon oxide film. Contact holes 16 are formed at predetermined locations in the interlayer insulating film 30. The contact hole 16 is filled with, for example, Ti / WN or Ti / TiN and W, and an Al wiring layer is formed as the bit line 10. The bit line 10 is connected to the source / drain region 14 through the contact hole 16. A protective film 34 is formed.

平面蓄積層型トランジスタにおいては、特許文献１のようにゲート電極（ワードライン）１２と半導体基板２０間のＯＮＯ膜２８に２箇所の電荷蓄積領域が形成される。   In the planar storage layer type transistor, two charge storage regions are formed in the ONO film 28 between the gate electrode (word line) 12 and the semiconductor substrate 20 as in Patent Document 1.

図２は実施例１に係るメモリセルの上視図である。保護膜３４、層間絶縁膜３２は図示していない。また、ビットライン１０a下のコンタクトホール１６は破線で示した。直線状に延在する複数のワードライン１２ａと、ワードライン１２ａの幅方向に延在し、各ワードライン１２ａの間毎に頂点部を有するジグザク状の複数のビットライン１０ａとが形成されている。トランジスタ１１ａはワードライン１２ａの延在方向およびビットライン１０ａの延在方向に複数形成されている。さらに、各トランジスタは、ゲート電極を兼ねるワードライン１０ａの両側に２つのソース・ドレイン領域１４ａが形成されている。このとき、２つのソース・ドレイン領域１４ａ間に流れる電流方向は、ワードライン１２aの幅方向である。   FIG. 2 is a top view of the memory cell according to the first embodiment. The protective film 34 and the interlayer insulating film 32 are not shown. The contact hole 16 below the bit line 10a is indicated by a broken line. A plurality of word lines 12a extending in a straight line and a plurality of zigzag bit lines 10a extending in the width direction of the word lines 12a and having apexes between the word lines 12a are formed. . A plurality of transistors 11a are formed in the extending direction of the word line 12a and the extending direction of the bit line 10a. Further, in each transistor, two source / drain regions 14a are formed on both sides of the word line 10a which also serves as a gate electrode. At this time, the direction of current flowing between the two source / drain regions 14a is the width direction of the word line 12a.

ソース・ドレイン領域１４ａは、ビットライン１０ａの延在方向に隣接するトランジスタの1つのソース・ドレイン領域１４ａと共有している。例えば、ワードライン（ＷＬｎ）をゲート電極とするトランジスタはワードライン（ＷＬｎ−１）をゲート電極とするトランジスタとワードライン（ＷＬｎ）とワードライン（ＷＬｎ−１）間の領域でソース・ドレイン電極１４ａを共有している。   The source / drain region 14a is shared with one source / drain region 14a of a transistor adjacent in the extending direction of the bit line 10a. For example, a transistor having the word line (WLn) as a gate electrode is a transistor having the word line (WLn-1) as a gate electrode and a source / drain electrode 14a in a region between the word line (WLn) and the word line (WLn-1). Share.

ビットライン１０ａは、ジグザグ状の概頂点部においてソース・ドレイン領域１４ａと接続しており、ワードライン１２ａの片側のソース・ドレイン領域１４ａに接続されたビットラインは、ワードライン１２ａの別の側で、ワードライン１２ａの延在方向の隣接するトランジスタのソース・ドレイン領域１４ａに接続されている。例えば,ワードライン（ＷＬｎ）のＷＬｎ＋１側でソース・ドレイン領域１４ａに接続されたビットライン（ＢＬｎ）は、ＷＬｎ−１側で、ワードライン１２ａの延在方向に隣接するトランジスタのソース・ドレイン領域に接続している。さらに、ワードライン（ＷＬｎ−１）のＷＬｎ−２側では、ワードライン１２ａの延在方向で、逆方向の隣接するトランジスタのソース・ドレイン領域１４ａと接続している。このように、ジグザグ状のビットライン１０ａが配置されている。   The bit line 10a is connected to the source / drain region 14a at the zigzag approximate apex, and the bit line connected to the source / drain region 14a on one side of the word line 12a is connected to the other side of the word line 12a. Are connected to the source / drain regions 14a of adjacent transistors in the extending direction of the word line 12a. For example, the bit line (BLn) connected to the source / drain region 14a on the WLn + 1 side of the word line (WLn) is connected to the source / drain region of the transistor adjacent in the extending direction of the word line 12a on the WLn-1 side. Connected. Further, on the WLn-2 side of the word line (WLn-1), the word line 12a is connected to the source / drain region 14a of the adjacent transistor in the opposite direction in the extending direction of the word line 12a. In this manner, the zigzag bit line 10a is arranged.

言い換えれば、ワードライン１２ａは直線状に延在し、ビットライン１０ａは、ワードライン１２ａの幅方向に延在し、隣接するワードライン１２aの間に頂点部を有するジグザク状あり、ビットライン１０ａの延在方向に隣接するトランジスタは、1つのソース・ドレイン領域１４ａを共有し、ビットライン１０ａは、頂点部でソース・ドレイン領域１４ａに接続され、頂点部であって第１のトランジスタ(例えば１１ａ)が有するゲート電極に接続されたワードライン（例えばＷＬｎ−２）の片側（例えばＷＬｎ−１側）において、第１のトランジスタ（例えば１１ａ）のソース・ドレイン領域の1つと接続されたビットライン（例えばＢＬｎ−２）は、ワードライン（例えばＷＬｎ−２）の反対側（例えばＷＬｎ−３側）において、ワードライン１２ａの延在方向に隣接する第２のトランジスタの前記ソース・ドレイン領域の1つに接続されている。   In other words, the word line 12a extends in a straight line, the bit line 10a extends in the width direction of the word line 12a, has a zigzag shape having apexes between adjacent word lines 12a, and the bit line 10a Transistors adjacent in the extending direction share one source / drain region 14a, and the bit line 10a is connected to the source / drain region 14a at the apex, and the first transistor (for example, 11a) at the apex On one side (for example, WLn-1 side) of a word line (for example, WLn-2) connected to the gate electrode of the bit line (for example, the bit line (for example, WLn-1 side)) BLn-2) is connected to the word line (eg WLn-3 side) on the opposite side (eg WLn-3 side). Is connected to one of said source and drain regions of the second transistors adjacent in the extending direction of emission 12a.

また、隣接する２つのビットライン１０ａは、それぞれワードライン１２ａの延在方向に隣接する２つのトランジスタのソース・ドレイン領域１４ａに接続されている。すなわち、前述の第１のトランジスタ（例えば１１ａ）および第２のトランジスタは、ワードライン１２ａの延在方向に隣接するビットライン（例えばＢＬｎ−３とＢＬｎ−２）と、それぞれ接続されている。   Two adjacent bit lines 10a are connected to the source / drain regions 14a of two transistors adjacent to each other in the extending direction of the word line 12a. That is, the first transistor (for example, 11a) and the second transistor are connected to bit lines (for example, BLn-3 and BLn-2) adjacent to each other in the extending direction of the word line 12a.

図３は図２のＡ−Ａ断面図であり、ワードライン１２ａ延在方向のワードライン１２ａ内の断面図である。半導体基板２０およびフィールド酸化膜３０ａ上にＯＮＯ膜２８およびワードライン１２ａが形成され、ビットライン１０ａは、フィールド酸化膜３０ａ上において、ワードライン１２ａ上を横切っている。ワードライン１０ａ下の半導体基板２０にはビットラインは埋め込まれていない。   FIG. 3 is a cross-sectional view taken along the line AA of FIG. 2, and is a cross-sectional view in the word line 12a in the extending direction of the word line 12a. An ONO film 28 and a word line 12a are formed on the semiconductor substrate 20 and the field oxide film 30a, and the bit line 10a crosses the word line 12a on the field oxide film 30a. No bit line is embedded in the semiconductor substrate 20 below the word line 10a.

図４は図２のＢ−Ｂ断面図であり、ワードライン１２ａ延在方向のワードライン１２ａ間の断面図である。ビットライン１０ａは、ジグザグ状のため、図３と異なり、フィールド酸化膜３０ａの間のソース・ドレイン領域１４ａ上に位置する。ここで、コンタクトホール１６を介しソース・ドレイン領域１４ａと接続されている。ワードライン１２ａの延在方向に隣接するソース・ドレイン領域１４ａ（すなわちトランジスタ）はフィールド酸化膜３０ａ(酸化シリコン膜)により素子分離している。   4 is a cross-sectional view taken along the line BB in FIG. 2, and is a cross-sectional view between the word lines 12a in the extending direction of the word lines 12a. Since the bit line 10a has a zigzag shape, the bit line 10a is located on the source / drain region 14a between the field oxide films 30a, unlike FIG. Here, it is connected to the source / drain region 14 a through the contact hole 16. Source / drain regions 14a (that is, transistors) adjacent in the extending direction of the word line 12a are separated from each other by a field oxide film 30a (silicon oxide film).

図５は図２のＣ−Ｃ断面図であり、ビットライン１０ａ延在方向のトランジスタ内の断面図である。ワードライン（ゲート電極）１２ａの両側にソース・ドレイン領域１４ａが形成さている。ビットライン１０ａはソース・ドレイン領域１４ａ上に位置し、コンタクトホール１６を介し接続している。また、ビットライン１０ａはジグザグ状のため、ビットライン（ＢＬｎ−１）とビットライン（ＢＬｎ）が交互に現れる。   FIG. 5 is a cross-sectional view taken along the line CC of FIG. 2, and is a cross-sectional view inside the transistor in the extending direction of the bit line 10a. Source / drain regions 14a are formed on both sides of the word line (gate electrode) 12a. The bit line 10 a is located on the source / drain region 14 a and connected through the contact hole 16. Further, since the bit line 10a is zigzag, the bit line (BLn-1) and the bit line (BLn) appear alternately.

図６は図２のＤ−Ｄ断面図であり、ビットライン１０ａ延在方向のトランジスタ間の断面図である。ワードライン１２ａの延在方向に隣接するトランジスタは素子分離されているため、フィールド酸化膜３０ａが形成されている。ビットライン１０ａは、ワードライン１２ａ上に位置し、同じビットライン（ＢＬｎ）が現れる。ワードライン１２ａ以外のＯＮＯ膜２８は除去されている。   6 is a cross-sectional view taken along the line DD of FIG. 2, and is a cross-sectional view between transistors in the extending direction of the bit line 10a. Since transistors adjacent in the extending direction of the word line 12a are isolated from each other, a field oxide film 30a is formed. The bit line 10a is located on the word line 12a, and the same bit line (BLn) appears. The ONO film 28 other than the word line 12a is removed.

図７は実施例１のメモリセル面積を計算するための図である。ビットライン１０ａ、ワードライン１２ａおよびソース・ドレイン領域１４ａの最小寸法をＦとし、ピッチを２Ｆとすると、メモリセル面積の一辺は２√２Ｆとなり、メモリセル面積は８Ｆ２とすることができる。FIG. 7 is a diagram for calculating the memory cell area of the first embodiment. Bit line 10a, the minimum dimension of the word lines 12a and the source and drain regions 14a and F, when a 2F pitch, one side of the memory cell area can be a 2√2F next, the memory cell area is 8F 2.

実施例１においては、ソース・ドレイン領域１４ａ間に電流の流れる方向をワードライン１２ａの幅方向としている。特許文献１の形式の半導体装置に多く用いられるワードラインの延在方向に電流を流す構造では、微細化を行う上でワードライン間のソース・ドレイン領域の接続（つまりビットライン）を基板中に埋め込むいわゆる埋め込みビットライン方式をとらざるを得ない。これに対して、実施例１ではソース・ドレイン領域がワードライン外に露出しているからこれをコンタクトホールで配線で結線することが可能になる。このため、埋め込みビットライン方式では必要となるビットライン形成後のワードライン１２ａ形成や配線層形成時の熱処理工程によって、ビットラインが横方向に拡散することがない。これにより、メモリセルの微細化が可能となる。さらに、ソース・ドレイン領域１４ａを形成する際のイオン注入は低エネルギ、低ドーズで行うことができ、トランジスタのショートチャネル効果を防止することができる。さらに、ビットライン１０ａをジグザグ状とし概頂点部でソース・ドレイン領域と接続している。これにより、メモリセルの微細化がさらに可能となる。   In the first embodiment, the direction of current flow between the source / drain regions 14a is the width direction of the word line 12a. In the structure in which current flows in the extending direction of a word line often used in a semiconductor device of the type of Patent Document 1, the source / drain region connection between word lines (that is, the bit line) is formed in the substrate for miniaturization. The so-called embedded bit line method of embedding must be taken. On the other hand, since the source / drain region is exposed outside the word line in the first embodiment, it can be connected by wiring through the contact hole. For this reason, the bit line is not diffused in the lateral direction by the heat treatment process at the time of forming the word line 12a after forming the bit line and forming the wiring layer, which is necessary in the buried bit line system. Thereby, the memory cell can be miniaturized. Further, the ion implantation for forming the source / drain region 14a can be performed with low energy and low dose, and the short channel effect of the transistor can be prevented. Further, the bit line 10a is formed in a zigzag shape and connected to the source / drain region at the approximate vertex. As a result, the memory cell can be further miniaturized.

さらに、図４のように、ソース・ドレイン領域１４ａ間がフィールド酸化膜３０ａ（酸化シリコン膜）により素子分離されている。これにより、例えば、コンタクトホール１６の形成がワードライン１２ａの延在方向にずれたとしても、コンタクトホール１６はフィールド酸化膜３０ａ上に形成されるため、ビットラインと半導体基板２０間に接合電流が流れることはない。よって、コンタクトホール１６の合わせ余裕を小さくでき、メモリセルの微細化が可能となる。   Further, as shown in FIG. 4, the source / drain regions 14a are separated from each other by a field oxide film 30a (silicon oxide film). Thereby, for example, even if the formation of the contact hole 16 is shifted in the extending direction of the word line 12a, the contact hole 16 is formed on the field oxide film 30a, so that a junction current is generated between the bit line and the semiconductor substrate 20. There is no flow. Therefore, the alignment margin of the contact hole 16 can be reduced and the memory cell can be miniaturized.

実施例１の変形例として、素子分離をＳＴＩ(Shallow Trench Isolation)法を用い行うことができる。ＳＴＩ法を用いた埋込酸化膜３０ｂ（酸化シリコン膜）を用い素子分離されている以外の構成、製造方法は実施例１と同じとすることができる。図８は図２のＡ−Ａ断面に相当する断面図である。ＳＴＩ法を用いた埋込酸化膜３０ｂを用い素子分離されている以外は図３と同様である。変形例の場合も、実施例１と同様の効果が得られる。   As a modification of the first embodiment, element isolation can be performed using an STI (Shallow Trench Isolation) method. The configuration and manufacturing method can be the same as those in the first embodiment except that the element isolation is performed using the buried oxide film 30b (silicon oxide film) using the STI method. FIG. 8 is a cross-sectional view corresponding to the AA cross section of FIG. 3 is the same as that of FIG. 3 except that the element is isolated using the buried oxide film 30b using the STI method. Also in the case of a modification, the same effect as Example 1 is acquired.

実施例２は平面蓄積型トランジスタを用い、ＳＴＩ法を用い素子分離した例である。   Example 2 is an example in which planar storage transistors are used and elements are separated using the STI method.

図９は実施例２に係るメモリセルの上視図である。保護膜３４、層間絶縁膜３２は図示していない。ビットライン１０ｂ下のコンタクトホール１６は破線で示している。ジグザグ状に延在する複数のワードライン１２ｂと、ワードライン１２ｂの幅方向（ワードライン１２ｂの延在する方向の概垂直方向）に延在し、ワードライン１２ｂのジグザグ状の概頂点部を通る直線状の複数のビットラインが形成されている。ワードライン１２ｂの屈曲方向は複数のワードラインで同じ方向となっている。   FIG. 9 is a top view of the memory cell according to the second embodiment. The protective film 34 and the interlayer insulating film 32 are not shown. The contact hole 16 below the bit line 10b is indicated by a broken line. A plurality of word lines 12b extending in a zigzag manner, extending in the width direction of the word lines 12b (substantially perpendicular to the direction in which the word lines 12b extend), and passing through the zigzag approximate vertex of the word line 12b. A plurality of linear bit lines are formed. The bending direction of the word line 12b is the same for a plurality of word lines.

トランジスタ１１ｂはワードライン１２ｂの延在方向およびビットライン１０ｂの延在方向に複数配置されている。また、各トランジスタ１１ｂは、ゲート電極を兼ねるワードライン１２ｂの両側に２つのソース・ドレイン領域１４ｂが形成されている。このとき、２つのソース・ドレイン領域１４ｂ間に流れる電流方向は、ワードライン１２ｂの幅方向である。さらに、各トランジスタ１１ｂはワードライン１２ｂの隣り合う頂点部間のおおよそ中央部分に配置さており、ワードライン１２ｂの延在方向に隣接するトランジスタとソース・ドレイン領域１４ｂを共有している。ビットライン１０ｂはソース・ドレイン領域１４ｂと接続している。   A plurality of transistors 11b are arranged in the extending direction of the word line 12b and the extending direction of the bit line 10b. In each transistor 11b, two source / drain regions 14b are formed on both sides of the word line 12b which also serves as a gate electrode. At this time, the direction of current flowing between the two source / drain regions 14b is the width direction of the word line 12b. Further, each transistor 11b is disposed at approximately the center between adjacent apexes of the word line 12b, and shares the source / drain region 14b with the transistor adjacent in the extending direction of the word line 12b. The bit line 10b is connected to the source / drain region 14b.

言い換えれば、ワードライン１２ｂは、ジグザグ状に延在し、ビットライン１０ｂはワードライン１２ｂの幅方向に延在し、ワードライン１２ｂのジグザグ状の頂点部を通る直線状であり、トランジスタ１１ｂが、ワードライン１２ｂの隣り合う前記頂点部間に配置され、ワードライン１２ｂの延在方向に隣接するトランジスタは1つのソース・ドレイン領域を共有している。さらに、隣接する２つのビットライン（例えばＢＬｎ−２とＢＬｎ−３）は、１つのトランジスタ(例えば１１ｂ)のワードライン(例えばＷＬｎ)の両側に形成された２つの前記ソース・ドレイン領域に、それぞれ接続されている。   In other words, the word line 12b extends in a zigzag shape, the bit line 10b extends in the width direction of the word line 12b, is a straight line passing through the zigzag apex portion of the word line 12b, and the transistor 11b is Transistors arranged between adjacent apexes of the word line 12b and adjacent in the extending direction of the word line 12b share one source / drain region. Further, two adjacent bit lines (for example, BLn-2 and BLn-3) are respectively connected to the two source / drain regions formed on both sides of the word line (for example, WLn) of one transistor (for example, 11b). It is connected.

図１０は図９のＡ−Ａ断面であり、トランジスタの電流の流れる方向の断面図である。半導体基板２０上のＯＮＯ膜２８上にゲートゲート電極を兼ねるワードライン１２ｂが形成されている。ワードライン１２ｂの両側にソース・ドレイン領域１４ｂが形成されている。半導体基板２０およびワードライン１２ｂ上にコンタクトホール１６を有する層間絶縁膜３２が形成されている。さらに、層間絶縁膜３２上にコンタクトホール１６を介しソース・ドレイン領域１４ｂと接続されるビットライン１０ｂが形成されている。層間絶縁膜３２およびビットライン１０ｂ上に保護膜３４が形成されている。隣接するトランジスタ間は埋込酸化膜３０ｂ（酸化シリコン膜）により素子分離されている。   FIG. 10 is a cross-sectional view taken along the line AA of FIG. On the ONO film 28 on the semiconductor substrate 20, a word line 12b that also serves as a gate gate electrode is formed. Source / drain regions 14b are formed on both sides of the word line 12b. Interlayer insulating film 32 having contact hole 16 is formed on semiconductor substrate 20 and word line 12b. Further, a bit line 10 b connected to the source / drain region 14 b through the contact hole 16 is formed on the interlayer insulating film 32. A protective film 34 is formed on the interlayer insulating film 32 and the bit line 10b. Adjacent transistors are separated from each other by a buried oxide film 30b (silicon oxide film).

図１１は図９のＢ−Ｂ断面図であり、ワードライン１２ｂの頂点部を横切り、ワードライン１２ｂの延在方向の断面図である。ワードライン１２ｂは埋込酸化膜３０ｂ上に形成され、ワードライン１２ｂ間のソース・ドレイン領域１４ｂはコンタクトホール１６を介しビットライン１０ｂに接続されている。ビットライン１０ｂは１つおきにソース・ドレイン領域１４ｂに接続されている。ソース・ドレイン領域１４ｂに接続されていないビットライン１０ｂはもう一方のワードライン１２ｂの頂点部において、ソース・ドレイン領域１４ｂと接続している。ワードライン１２ｂはジグザグ状のため同じワードライン（ＷＬｎ）が現れている。   FIG. 11 is a cross-sectional view taken along the line B-B of FIG. 9 and is a cross-sectional view in the extending direction of the word line 12b across the apex of the word line 12b. The word line 12b is formed on the buried oxide film 30b, and the source / drain region 14b between the word lines 12b is connected to the bit line 10b through the contact hole 16. Every other bit line 10b is connected to the source / drain region 14b. The bit line 10b not connected to the source / drain region 14b is connected to the source / drain region 14b at the apex of the other word line 12b. Since the word line 12b is zigzag, the same word line (WLn) appears.

図１２は図９のＣ−Ｃ断面図であり、ビットライン１０ｂ延在方向のビットライン１０ｂ内の断面図である。ワードライン１２ｂは埋込酸化膜３０ｂ上に形成され、ワードライン１２ｂ間のソース・ドレイン領域１４ｂはコンタクトホール１６を介しビットライン１０ｂに接続されている。ビットライン１０ｂはワードライン１２ｂ上を横切っており、ビットライン１０ｂ下の半導体基板２０にはビットラインは埋め込まれていない。   12 is a cross-sectional view taken along the line CC of FIG. 9 and is a cross-sectional view in the bit line 10b in the extending direction of the bit line 10b. The word line 12b is formed on the buried oxide film 30b, and the source / drain region 14b between the word lines 12b is connected to the bit line 10b through the contact hole 16. The bit line 10b crosses over the word line 12b, and no bit line is embedded in the semiconductor substrate 20 below the bit line 10b.

図１３は図９のＤ−Ｄ断面であり、ビットライン１０ｂ延在方向のビットライン１０ｂ間の断面図である。ワードライン１２ｂ間の半導体基板２０は埋め込み酸化膜３０ｂにより素子分離されている。図１２、図１３のようにビットライン１０ｂ延在方向に隣接するトランジスタは埋込酸化膜３０ｂにより素子分離されている。   13 is a cross-sectional view taken along the line DD of FIG. 9, and is a cross-sectional view between the bit lines 10b in the extending direction of the bit line 10b. The semiconductor substrate 20 between the word lines 12b is isolated by a buried oxide film 30b. As shown in FIGS. 12 and 13, the transistors adjacent in the extending direction of the bit line 10b are isolated from each other by the buried oxide film 30b.

図１４は実施例２のメモリセル面積を計算するための図である。ビットライン１０ｂ、ワードライン１２ｂおよびソース・ドレイン領域１４ｂの最小寸法をＦとし，ジグザグの一辺を３Ｆとする。このとき、メモリセルのビットライン延在方向の辺の長さは５√２／２Ｆ、ワードライン延在方向の辺の長さは３√２／２Ｆとなり、メモリセル面積は７．５Ｆ２とすることができる。FIG. 14 is a diagram for calculating the memory cell area of the second embodiment. The minimum dimension of the bit line 10b, the word line 12b, and the source / drain region 14b is F, and one side of the zigzag is 3F. At this time, the length of the side in the bit line extending direction of the memory cell is 5√2 / 2F, the length of the side in the extending direction of the word line is 3√2 / 2F, and the memory cell area is 7.5F 2 . can do.

さらに、図１５においては、ビットライン１０ｂ、ワードライン１２ｂおよびソース・ドレイン領域１４ｂの最小寸法をＦとし，ジグザグの一辺を２√２Ｆとする。このとき、メモリセルのビットライン延在方向の辺の長さは（２＋√２）Ｆ、ワードライン延在方向の辺の長さは２√２Ｆとなり、メモリセル面積は（４＋２√２）Ｆ２（約６．８３Ｆ２）とすることができる。このように、実施例１よりメモリセル面積を小さくできる。Further, in FIG. 15, the minimum dimension of the bit line 10b, the word line 12b, and the source / drain region 14b is F, and one side of the zigzag is 2√2F. At this time, the length of the side in the bit line extending direction of the memory cell is (2 + √2) F, the length of the side in the extending direction of the word line is 2√2F, and the area of the memory cell is (4 + 2√2) F. 2 (about 6.83 F 2 ). Thus, the memory cell area can be made smaller than in the first embodiment.

実施例２においても、実施例１と同様に、ソース・ドレイン領域間に流れる方向をワードライン１２ｂの幅方向としている。これにより、ビットライン１０ｂをソース・ドレイン領域１４ｂを兼ねず(含まず)に形成することができる。これにより実施例１同様、メモリセルの微細化、ショートチャネル効果を防止することができる。さらに、ビットライン１０ｂは、ジグザグ状のワードライン１２ｂの概頂点部を通り、ソース・ドレイン領域１４ｂと接続している。これにより、さらにメモリセルの微細化ができる。   In the second embodiment, as in the first embodiment, the direction of flow between the source and drain regions is the width direction of the word line 12b. As a result, the bit line 10b can be formed without (including) the source / drain region 14b. As a result, the memory cell can be miniaturized and the short channel effect can be prevented as in the first embodiment. Further, the bit line 10b passes through the approximate apex of the zigzag word line 12b and is connected to the source / drain region 14b. Thereby, the memory cell can be further miniaturized.

さらに、図１２、図１３のように、トランジスタ間が埋込酸化膜３０ｂにより素子分離されている。これにより、例えば、コンタクトホール１６の形成がビットライン１０ｂの延在方向にずれたとしても、コンタクトホール１６は埋込酸化膜３０ｂ上に形成されるため、ビットライン１０ｂと半導体基板２０間に接合電流が流れることはない。よって、コンタクトホール１６の合わせ余裕を小さくでき、メモリセルの微細化が可能となる。なお、実施例１同様ＬＯＣＯＳ法を用い素子分離しても同様の効果が得られる。   Further, as shown in FIGS. 12 and 13, the transistors are separated from each other by a buried oxide film 30b. Thereby, for example, even if the formation of the contact hole 16 is shifted in the extending direction of the bit line 10b, the contact hole 16 is formed on the buried oxide film 30b, so that the junction between the bit line 10b and the semiconductor substrate 20 is formed. No current flows. Therefore, the alignment margin of the contact hole 16 can be reduced and the memory cell can be miniaturized. The same effect can be obtained even if the elements are separated using the LOCOS method as in the first embodiment.

実施例３は側壁蓄積型トランジスタを用いた例である。図１６は側壁蓄積型トランジスタの断面構造である。平面蓄積型トランジスタと同様にＳＴＩ法またはＬＯＣＯＳ法を用い、素子分離領域３０(図示せず)を形成する。半導体基板２０上に酸化シリコン膜２１を例えば熱酸化法で形成する。酸化シリコン膜２１上に、ゲート電極を兼ねるワードライン１２として、例えば多結晶シリコンの成膜、所定領域のエッチングにより形成する。ゲート電極（ワードライン）１２の側部にサイドウォール法により側壁として酸化シリコン膜２３および窒化シリコン膜（電荷蓄積領域）２９を例えばＣＶＤ法を用い形成する。全面に酸化シリコン膜２５を形成する。所定の領域に例えば砒素を注入し、ゲート電極１２（ワードライン）の両側にソース・ドレイン領域１４を形成する。層間絶縁膜３２を例えば酸化シリコン膜で形成する。層間絶縁膜３０の所定箇所にコンタクトホール１６を形成する。コンタクトホール１６内を例えばＴｉ／ＷＮあるいはＴｉ／ＴｉＮおよびＷで埋込み、ビットライン１０として例えばＡｌの配線層を形成する。ビットライン１０はコンタクトホール１６を介しソース・ドレイン領域１４に接続される。保護膜３４を形成する。   Example 3 is an example using a sidewall storage type transistor. FIG. 16 shows a cross-sectional structure of the sidewall storage transistor. The element isolation region 30 (not shown) is formed by using the STI method or the LOCOS method in the same manner as the planar storage type transistor. A silicon oxide film 21 is formed on the semiconductor substrate 20 by, for example, a thermal oxidation method. On the silicon oxide film 21, the word line 12 also serving as a gate electrode is formed by, for example, forming a polycrystalline silicon film and etching a predetermined region. A silicon oxide film 23 and a silicon nitride film (charge storage region) 29 are formed as side walls on the side portion of the gate electrode (word line) 12 by a sidewall method, for example, using a CVD method. A silicon oxide film 25 is formed on the entire surface. For example, arsenic is implanted into a predetermined region, and source / drain regions 14 are formed on both sides of the gate electrode 12 (word line). The interlayer insulating film 32 is formed of, for example, a silicon oxide film. Contact holes 16 are formed at predetermined locations in the interlayer insulating film 30. The contact hole 16 is filled with, for example, Ti / WN or Ti / TiN and W, and an Al wiring layer, for example, is formed as the bit line 10. The bit line 10 is connected to the source / drain region 14 through the contact hole 16. A protective film 34 is formed.

側壁蓄積型トランジスタにおいては、ゲート電極を兼ねるワードライン１２の両側に形成された窒化シリコン膜２９を電荷蓄積領域とすることができる。   In the sidewall storage type transistor, the silicon nitride film 29 formed on both sides of the word line 12 also serving as a gate electrode can be used as a charge storage region.

上記で形成されたメモリセルは例えば実施例１や実施例２のような配置のメモリセルとすることができる。従来、側壁蓄積型トランジスタを用いたフラッシュメモリにおいては、ワードラインはゲート電極上にさらに形成するという複雑な製造方法とする必要があった。これは、ゲート電極の側壁に電荷蓄積領域を形成しているため、ソース・ドレイン領域間の電流の流れる方向に、ゲート電極を含むようにワードラインを延在させることが難しいためである。   The memory cells formed as described above can be memory cells arranged as in the first and second embodiments, for example. Conventionally, in a flash memory using a sidewall storage type transistor, it is necessary to use a complicated manufacturing method in which a word line is further formed on a gate electrode. This is because it is difficult to extend the word line so as to include the gate electrode in the direction in which the current flows between the source and drain regions because the charge accumulation region is formed on the side wall of the gate electrode.

実施例１や実施例２のメモリセルの配置とすることでソース・ドレイン領域１４間を流れる電流の方向をワードラインの幅方向とすることができる。これにより、ワードラインとゲート電極と別の層で形成する必要がなくなる。すなわち、ワードラインはゲート電極を兼ねるように形成することができる。以上より、製造工程を簡略化することができる。また、実施例１および実施例２の同じ効果も奏することができる。   By arranging the memory cells in the first and second embodiments, the direction of the current flowing between the source / drain regions 14 can be set to the width direction of the word line. This eliminates the need to form the word line and the gate electrode as separate layers. That is, the word line can be formed so as to also serve as the gate electrode. As described above, the manufacturing process can be simplified. Moreover, the same effect as Example 1 and Example 2 can also be show | played.

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、実施例ではＳＯＮＯＳ型メモリの例であったが、トラップ層としてナノクリスタルを用いたメモリやいわゆるＨｉｇｈ−ｋ膜として知られる高誘電率材料をトラップ層やトンネル絶縁層やトップ層に用いたメモリにおいても、本発明が適用できる。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims.・ Change is possible. For example, in the embodiment, the example is a SONOS type memory, but a high dielectric constant material known as a so-called high-k film is used for the trap layer, tunnel insulating layer, or top layer as a trap layer. The present invention can also be applied to a memory.

Claims (9)

半導体基板上に形成されたゲート電極と、該ゲート電極の両側の前記半導体基板内に形成された２つのソース・ドレイン領域と、複数の電荷蓄積領域とを具備するトランジスタと、
前記ソース・ドレイン領域に接続されたビットラインと、
前記ゲート電極に接続されたワードラインと、を具備し、
前記２つのソース・ドレイン領域間に流れる電流方向は、前記ワードラインの幅方向である半導体装置。A transistor comprising a gate electrode formed on a semiconductor substrate, two source / drain regions formed in the semiconductor substrate on both sides of the gate electrode, and a plurality of charge storage regions;
A bit line connected to the source / drain region;
A word line connected to the gate electrode,
A semiconductor device in which a direction of a current flowing between the two source / drain regions is a width direction of the word line. 前記電荷蓄積領域は、前記半導体基板とゲート電極の間とゲート電極の側壁のいずれか一方に形成される請求項２記載の半導体装置。 The semiconductor device according to claim 2, wherein the charge storage region is formed between the semiconductor substrate and the gate electrode or on one of the side walls of the gate electrode. 前記ワードラインは前記ゲート電極を兼ねて形成された請求項１または２記載の半導体装置。 The semiconductor device according to claim 1, wherein the word line is also formed as the gate electrode. 前記ワードラインは直線状に延在し、
前記ビットラインは、前記ワードラインの幅方向に延在し、隣接するワードラインの間に頂点部を有するジグザク状あり、
前記ビットラインの延在方向に隣接するトランジスタは、1つの前記ソース・ドレイン領域を共有し、
前記ビットラインは、前記頂点部で前記ソース・ドレイン領域に接続され、
前記頂点部であって第１のトランジスタが有するゲート電極に接続されたワードラインの片側において、前記第１のトランジスタの前記ソース・ドレイン領域の1つと接続されたビットラインは、前記ワードラインの反対側において、前記ワードラインの延在方向に隣接する第２のトランジスタの前記ソース・ドレイン領域の1つに接続された請求項１から３のいずれか一項記載の半導体装置。The word line extends in a straight line,
The bit line has a zigzag shape extending in the width direction of the word line and having apexes between adjacent word lines,
Transistors adjacent in the extending direction of the bit line share one source / drain region,
The bit line is connected to the source / drain region at the vertex,
On one side of the word line connected to the gate electrode of the first transistor at the apex, the bit line connected to one of the source / drain regions of the first transistor is opposite to the word line. 4. The semiconductor device according to claim 1, wherein the semiconductor device is connected to one of the source / drain regions of the second transistor adjacent in the extending direction of the word line. 前記第１のトランジスタおよび前記第２のトランジスタは、前記ワードラインの延在方向に隣接するビットラインと、それぞれ接続された請求項４記載の半導体装置。 5. The semiconductor device according to claim 4, wherein the first transistor and the second transistor are each connected to a bit line adjacent in an extending direction of the word line. 前記ワードラインの延在方向に隣接するトランジスタ間が酸化シリコン膜を用い素子分離された請求項４または５記載の半導体装置。 6. The semiconductor device according to claim 4, wherein elements adjacent to each other in the word line extending direction are separated from each other using a silicon oxide film. 前記ワードラインは、ジグザグ状に延在し、
前記ビットラインは、ワードラインの幅方向に延在し、前記ワードラインのジグザグ状の頂点部を通る直線状であり、
前記トランジスタは、前記ワードラインの隣り合う前記頂点部間に配置され、
前記ワードラインの延在方向に隣接するトランジスタは1つの前記ソース・ドレイン領域を共有する請求項１から３のいずれか一項記載の半導体装置。The word lines extend in a zigzag shape,
The bit line is a straight line extending in the width direction of the word line and passing through the zigzag apex of the word line;
The transistor is disposed between the adjacent apexes of the word line;
4. The semiconductor device according to claim 1, wherein transistors adjacent in the extending direction of the word line share one source / drain region. 5. 隣接する２つの前記ビットラインは、１つのトランジスタの前記ワードラインの両側に形成された２つの前記ソース・ドレイン領域に、それぞれ接続された請求項７記載の半導体装置。 8. The semiconductor device according to claim 7, wherein two adjacent bit lines are respectively connected to two source / drain regions formed on both sides of the word line of one transistor. 前記ビットラインの延在方向に隣接するトランジスタ間が酸化シリコン膜を用い素子分離された請求項７または８記載の半導体装置。
9. The semiconductor device according to claim 7, wherein the transistors adjacent to each other in the extending direction of the bit line are element-isolated using a silicon oxide film.
JP2007512374A 2005-03-31 2005-03-31 Semiconductor device Expired - Fee Related JP5099691B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/006265 WO2006106570A1 (en) 2005-03-31 2005-03-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2006106570A1 true JPWO2006106570A1 (en) 2008-09-11
JP5099691B2 JP5099691B2 (en) 2012-12-19

Family

ID=37073138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512374A Expired - Fee Related JP5099691B2 (en) 2005-03-31 2005-03-31 Semiconductor device

Country Status (2)

Country Link
JP (1) JP5099691B2 (en)
WO (1) WO2006106570A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716779B2 (en) * 2009-07-30 2014-05-06 Hynix Semiconductor Inc. Flash memory device and mask for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432889B1 (en) * 2002-04-12 2004-05-22 삼성전자주식회사 2 bit programable non-valotile memory device and method of operating and fabricating the same
JP2004342721A (en) * 2003-05-14 2004-12-02 Seiko Epson Corp Semiconductor device including nonvolatile memory
JP2004349353A (en) * 2003-05-20 2004-12-09 Sharp Corp Semiconductor storage device, its operating method, and portable electronic equipment

Also Published As

Publication number Publication date
WO2006106570A1 (en) 2006-10-12
JP5099691B2 (en) 2012-12-19

Similar Documents

Publication Publication Date Title
JP3917063B2 (en) Semiconductor device and manufacturing method thereof
JP5288877B2 (en) Nonvolatile semiconductor memory device
KR100919433B1 (en) Non volatile memory device and method for fabricating the same
JP2012114269A (en) Semiconductor device and method of manufacturing semiconductor device
JP2009164485A (en) Nonvolatile semiconductor storage device
JP2006186378A (en) Nor flash memory device with twin bit cell structure and manufacturing method therefor
JP2007173800A (en) Multi-bit nonvolatile memory element of nand structure and its manufacturing method
JP2008098519A (en) Non-volatile semiconductor memory
JP4405489B2 (en) Nonvolatile semiconductor memory
US8283717B2 (en) Semiconductor storage device
JP2009054942A (en) Nonvolatile semiconductor storage device
JP2000286349A (en) Semiconductor device and manufacture thereof
US20100012999A1 (en) Semiconductor memory device and method of manufacturing the same
US8207560B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2010153904A (en) Semiconductor device
JP5099691B2 (en) Semiconductor device
JP2010021496A (en) Semiconductor device and method of manufacturing the same
JP4944766B2 (en) Semiconductor device and manufacturing method thereof
US7408220B2 (en) Non-volatile memory and fabricating method thereof
JP5937172B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPWO2007000808A1 (en) Semiconductor device and manufacturing method thereof
JP2004104009A (en) Semiconductor device and manufacturing method thereof
JP2013004791A (en) Semiconductor device and manufacturing method of the same
JP2009164349A (en) Nonvolatile semiconductor storage device and method of manufacturing the same
US8093645B2 (en) Non-volatile semiconductor memory device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees