JPWO2005027340A1 - 歪補償増幅装置 - Google Patents
歪補償増幅装置 Download PDFInfo
- Publication number
- JPWO2005027340A1 JPWO2005027340A1 JP2005513869A JP2005513869A JPWO2005027340A1 JP WO2005027340 A1 JPWO2005027340 A1 JP WO2005027340A1 JP 2005513869 A JP2005513869 A JP 2005513869A JP 2005513869 A JP2005513869 A JP 2005513869A JP WO2005027340 A1 JPWO2005027340 A1 JP WO2005027340A1
- Authority
- JP
- Japan
- Prior art keywords
- unit
- distortion
- output
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Abstract
【課題】 入力レベルに対して出力レベルが線形となる領域の場合でも、歪のない安定した増幅を行うことができる歪補償増幅装置を提供することを目的とする。【解決手段】 増幅時に発生する歪を補償する歪補償増幅装置であって、入力信号から入力レベルを検出する入力レベル検出部8と、入力信号から歪相殺信号を生成し、入力信号と歪相殺信号を合成する歪相殺信号合成部と、歪相殺信号合成部の出力を増幅する増幅部6と、増幅部6の出力から出力レベルを検出する出力レベル検出部9と、増幅部6の出力における歪が小さくなるように歪相殺信号合成部を制御するとともに、入力レベルに対して増幅部6の出力レベルが線形となる領域であれば、歪相殺信号を生成しないように歪相殺信号合成部を制御する制御部20とを備えた。
Description
本発明は、増幅時に発生する歪を、プリディストーション(PD)方式により補償する歪補償増幅装置に関するものである。また、本発明に係る増幅装置は、例えば、移動通信システムなどの無線通信システムに備えられる基地局装置や中継増幅装置などに適用することが可能である。
ここで、無線通信システムとしては、例えば、携帯電話システムや簡易型携帯電話システム(PHS:Personal Handy Phone System)などの種々なシステムが用いられてもよい。
また、通信方式としては、例えば、CDMA(Code Division Multiple Access)方式やW(Wide band)−CDMA方式やTDMA(Time Division Multiple Access)方式やFDMA(Frequency Division Multiple Access)方式などの種々な方式が用いられてもよい。
ここで、本発明に係る増幅装置などの構成としては、必ずしも、以上に示したものに限られず、種々な構成が用いられてもよい。なお、本発明は、例えば本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムなどとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
従来の歪補償増幅装置として、PD方式による歪補償増幅装置が提案されている(例えば、特許文献1参照)。
特開2000−261252号公報(第3−4頁、第1図)
ここで、PD方式による従来の歪補償増幅装置について説明する。図4は、従来の歪補償増幅装置の構成の一例を示すブロック図である。図4に示すように、従来の歪補償増幅装置は、方向性結合器1,7、電力分配部2、遅延部3、電力合成部4、PD部5、増幅器6、入力レベル検出部8、出力レベル検出部9、制御部10から構成される。
次に、従来の歪補償増幅装置の動作について説明する。まず、入力信号は方向性結合器1を介して電力分配部2へ出力される。また、入力信号の一部は方向性結合器1により抽出され、入力レベル検出部8へ出力される。
入力信号は、電力分配部2により、遅延部3とPD部5へ分配される。遅延部3は、電力分配部2の一方の出力を遅延させ、電力合成部4へ出力する。また、PD部5は制御部10からの制御に従って、増幅器6による増幅時に発生する歪を打ち消す信号である歪相殺信号を電力分配部2のもう一方の出力から生成し、電力合成部4へ出力する。
電力合成部4は、遅延部3の出力と歪相殺信号を合成し、合成信号として増幅器6へ出力する。増幅器6は、合成信号を増幅し、増幅信号として方向性結合器7へ出力する。ここで、増幅時に発生する歪と歪相殺信号は相殺される。増幅信号は、方向性結合器7を介して外部へ出力される。また、増幅信号の一部は方向性結合器7により抽出され、出力レベル検出部9へ出力される。なお、方向性結合器7の出力側にはアイソレータ(ISO)が設けられ、反射波が増幅装置側に戻るのを防止している。
入力レベル検出部8は、入力信号の電力レベルを検出し、入力レベルとして制御部10へ出力する。出力レベル検出部9は、増幅信号の電力レベルを検出し、出力レベルとして制御部10へ出力する。制御部10は、入力レベルと出力レベルを比較することにより歪レベルを抽出し、その歪レベルが小さくなるようにPD部5を制御する。ここで、出力レベル検出部は、出力信号ではなく、歪そのものを検出してもよい。歪そのものを検出した場合、その歪レベルに応じて、歪レベルが小さくなるようにPD部を制御する。
以上のように、PD部5により生成される歪相殺信号により、増幅時に発生する歪は補償される。
しかしながら、上述した従来の歪補償増幅装置において、PD部は常に動作し、歪相殺信号を出力する。従って入力レベルに対して出力レベルが線形となる領域の場合、すなわち増幅信号に歪が生じない入力レベルである場合でも歪相殺信号は出力される。そのため、PD部が生成した歪相殺信号がそのまま歪として出力されてしまうという問題が生じる。
本発明は上述した問題点を解決するためになされたものであり、入力レベルに対して出力レベルが線形となる領域の場合でも、歪のない安定した増幅を行うことができる歪補償増幅装置を提供することを目的とする。
上述した課題を解決するため、本発明に係る歪補償増幅装置は、増幅時に発生する歪を補償する歪補償増幅装置であって、入力信号から入力レベルを検出する入力レベル検出部と、前記入力信号から、増幅時に発生する歪を打ち消す歪相殺信号を生成し、前記入力信号と前記歪相殺信号を合成する歪相殺信号合成部と、前記歪相殺信号合成部の出力を増幅する増幅部と、前記増幅部の出力から出力レベルを検出する出力レベル検出部と、前記増幅部の出力における歪が小さくなるように前記歪相殺信号合成部を制御するとともに、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記歪相殺信号を生成しないように前記歪相殺信号合成部を制御する制御部とを備えたことを特徴とするものである。
また、上述した歪補償増幅装置において、前記歪相殺信号合成部は、前記入力信号を分配する電力分配部と、前記電力分配部の一方の出力を遅延させる遅延部と、前記電力分配部のもう一方の出力を増幅するプリアンプと、前記プリアンプの出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部とを備え、前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記プリアンプを動作させないことを特徴とするものである。
また、上述した歪補償増幅装置において、前記歪相殺信号合成部は、前記入力信号を分配する電力分配部と、前記電力分配部の一方の出力を遅延させる遅延部と、前記電力分配部のもう一方の出力を入力するスイッチ部と、前記スイッチ部の出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部とを備え、前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記スイッチ部を終端器に接続することを特徴とするものである。
また、上述した歪補償増幅装置において、前記歪相殺信号合成部は、前記入力信号を分配する電力分配部と、前記電力分配部の一方の出力を遅延させる遅延部と、前記電力分配部のもう一方の出力を入力する可変減衰器と、前記可変減衰器からの出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部とを備え、前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記可変減衰器は入力信号を減衰することを特徴とするものである。
本発明によれば、増幅信号に歪が生じない入力レベルである場合は歪相殺信号を生成せず、増幅信号に歪が生じる入力レベルである場合は歪相殺信号を生成して歪を補償することにより、入力レベルの範囲が広く、安定した増幅を行うことができる。
本発明の歪補償増幅装置は、増幅信号に歪が生じない入力レベルである場合に、PD部から歪相殺信号を出力しないようにするものである。以下、本発明の実施例について図面を参照しつつ説明する。
図1は、実施例1における歪補償増幅装置の構成の一例を示すブロック図である。図1において、図4と同一符号は図4に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施例では、制御部10の代わりに制御部20を備え、さらに電力分配部2とPD部5の間にプリアンプ21を備える。なお、本実施例における歪相殺信号合成部は、電力分配部2と遅延部3と電力合成部4とPD部5とプリアンプ21のことである。
プリアンプ21は、電力分配部2で遅延部3とプリアンプ21に分配されたそれぞれの信号のレベルを調整するものである。例えば、遅延線側に入力された信号に対して、プリアンプ側に入力された信号を、同レベルに増幅する。
プリアンプ21は、電力分配部2で遅延部3とプリアンプ21に分配されたそれぞれの信号のレベルを調整するものである。例えば、遅延線側に入力された信号に対して、プリアンプ側に入力された信号を、同レベルに増幅する。
以下、本実施例における歪補償増幅装置の動作について説明する。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、盛業部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、盛業部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号レベルを判断した後、制御部20はプリアンプ21の制御を行う。具体的には、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じないレベルである場合、つまり線形レベルとなる場合、制御部20がプリアンプ21の電源をOFFにする。これによりPD部5へ信号が入力されず、PD部5から歪相殺信号が出力されなくなる。一方、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じるレベルである場合、つまり非線形レベルとなる場合、制御部20がプリアンプ21の電源をONにすることによりPD部5へ信号が入力され、PD部5から歪相殺信号が出力される。
以上のように、制御部20が入力レベルに従ってプリアンプ21の電源を制御することにより、増幅信号に歪を生じない入力レベルである場合は、線形に増幅された信号のみが歪補償増幅装置から出力され、増幅信号に歪を生じる入力レベルである場合は、増幅時の歪が補償された信号が歪補償増幅装置から出力される。
図2は、実施例2における歪補償増幅装置の構成の一例を示すブロック図である。図2において、図4と同一符号は図4に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施例では、制御部10の代わりに制御部30を備え、さらに電力分配部2とPD部5の間にスイッチ31と終端器32を備える。なお、本実施例における歪相殺信号合成部は、電力分配部2と遅延部3と電力合成部4とPD部5とスイッチ31と終端器32のことである。
以下、本実施例における歪補償増幅装置の動作について説明する。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、制御部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、制御部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号レベルを判断した後、制御部30は、PD部5の制御に加え、スイッチ31の制御を行う。具体的には、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じないレベルである場合、制御部30がスイッチ31を終端器32側に接続する。これにより、PD部5へ信号が入力されず、PD部5から歪相殺信号が出力されなくなる。一方、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じるレベルである場合、制御部30がスイッチ31をPD部5側に接続する。これによりPD部5へ信号が入力され、PD部5から歪相殺信号が出力される。
以上のように、制御部30が入力レベルに従ってスイッチ31を制御することにより、増幅信号に歪を生じない入力レベルである場合は、線形に増幅された信号のみが歪補償増幅装置から出力され、増幅信号に歪を生じる入力レベルである場合は、増幅時の歪が補償された信号が歪補償増幅装置から出力される。
図3は、実施例3における歪補償増幅装置の構成の一例を示すブロック図である。図3において、図4と同一符号は図4に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施例では、制御部10の代わりに制御部40を備え、さらに電力分配部2とPD部5の間に可変減衰器41を備える。なお、本実施例における歪相殺信号合成部は、電力分配部2と遅延部3と電力合成部4とPD部5と可変減衰器41のことである。
以下、本実施例における歪補償増幅装置の動作について説明する。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、制御部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号が入力されると、入力レベル検出部8は入力レベルを検出し、制御部20は検出された入力レベルを読み込む。制御部は、入力信号が増幅器6で増幅されたとき、線形レベルで増幅されるのか、それとも非線形レベルで増幅されるのかを判断する。この判断は、予め増幅器6の増幅特性を把握しておき、それをメモリテーブルに記憶等行い、線形レベルか非線形レベルかを判断してもよい。また、線形レベルから非線形レベルになる閾値を予め把握し、それに応じて判断を行なってよい。ここで、閾値やテーブルは、増幅器の一つの動作に限るものではなく、例えばバイアスを制御し、動作クラス等が代わった場合でも、対応できるものである。
入力信号レベルを判断した後、制御部40は、PD部5の制御に加え、可変減衰器41の制御を行う。具体的には、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じないレベルである場合、制御部40がPD部5への入力を十分減衰させるように可変減衰器41を制御する。これによりPD部5へ信号が入力されず、PD部5から歪相殺信号が出力されなくなる。一方、入力レベル検出部8で検出した入力レベルが、増幅信号に歪を生じるレベルである場合、制御部40がPD部5への入力を減衰させないように可変減衰器41を制御する。これによりPD部5へ信号が入力され、PD部5から歪相殺信号が出力される。
以上のように、制御部40が入力レベルに従って可変減衰器41を制御することにより、増幅信号に歪を生じない入力レベルである場合は、線形に増幅された信号のみが歪補償増幅装置から出力され、増幅信号に歪を生じる入力レベルである場合は、増幅時の歪が補償された信号が歪補償増幅装置から出力される。ここで、可変減衰器42は、PD部5の前段においてPD部5への入力を減衰させる構成としたが、可変減衰器をPD部5の後段に備え、PD部5の出力を減衰させることにより、歪とならないレベルに歪相殺信号を抑える構成としても良い。
なお、実施例1から実施例3において、入力レベル検出部8を備えた例について説明したが、入力レベル検出部8の代わりに比較部を備え、比較部が、プリアンプ21またはスイッチ31または可変減衰器41を切り替えるような構成としても良い。この場合、比較部は所定の基準値と入力レベルを比較し、基準値以上ならばPD部5への入力を与え、基準値以下ならばPD部5への入力を与えないように切り替えを行う。
なお、実施例1から実施例3において、入力レベル検出部8は、アナログの入力値と基準値を比較するアナログの比較器であっても良いし、A/D変換器を備え、デジタルの入力値と基準値を比較するデジタルの比較器であっても良い。
なお、入力、出力レベルに応じた各構成の制御は、例えば入出力値に対する各構成の制御値をメモリテーブルに組み込み、メモリテーブルの値に基づいて制御を行っても良い。
また、本発明に係る増幅装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disk)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
以上詳述したように、本発明によれば、増幅信号に歪が生じない入力レベルである場合はPD部から歪相殺信号を生成しないように制御し、増幅信号に歪が生じる入力レベルである場合はPD部から歪相殺信号を生成して歪補償を行うことにより、増幅信号に歪が生じない入力レベルであっても、歪相殺信号が歪となって出力されるのを防ぐことができる。
1,7 方向性結合器、2 電力分配部、3 遅延部、4 電力合成部、5 PD部、6 増幅部、8 入力レベル検出部、9 出力レベル検出部、20,30,40 制御部、21 プリアンプ、31 スイッチ、32 終端器、41 可変減衰器。
Claims (4)
- 増幅時に発生する歪を補償する歪補償増幅装置であって、
入力信号から入力レベルを検出する入力レベル検出部と、
前記入力信号から、増幅時に発生する歪を打ち消す歪相殺信号を生成し、前記入力信号と前記歪相殺信号を合成する歪相殺信号合成部と、
前記歪相殺信号合成部の出力を増幅する増幅部と、
前記増幅部の出力から出力レベルを検出する出力レベル検出部と、
前記増幅部の出力における歪が小さくなるように前記歪相殺信号合成部を制御するとともに、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記歪相殺信号を生成しないように前記歪相殺信号合成部を制御する制御部と、
を備えたことを特徴とする歪補償増幅装置。 - 請求項1に記載の歪補償増幅装置において、
前記歪相殺信号合成部は、
前記入力信号を分配する電力分配部と、
前記電力分配部の一方の出力を遅延させる遅延部と、
前記電力分配部のもう一方の出力を増幅するプリアンプと、
前記プリアンプの出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、
前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部と、
を備え、
前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記プリアンプを動作させないことを特徴とする歪補償増幅装置。 - 請求項1に記載の歪補償増幅装置において、
前記歪相殺信号合成部は、
前記入力信号を分配する電力分配部と、
前記電力分配部の一方の出力を遅延させる遅延部と、
前記電力分配部のもう一方の出力を入力するスイッチ部と、
前記スイッチ部の出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、
前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部と、
を備え、
前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記スイッチ部を終端器に接続することを特徴とする歪補償増幅装置。 - 請求項1に記載の歪補償増幅装置において、
前記歪相殺信号合成部は、
前記入力信号を分配する電力分配部と、
前記電力分配部の一方の出力を遅延させる遅延部と、
前記電力分配部のもう一方の出力を入力する可変減衰器と、
前記可変減衰器からの出力を用いて前記歪相殺信号を生成する歪相殺信号生成部と、
前記遅延部の出力と前記歪相殺信号生成部の出力を合成する電力合成部と、
を備え、
前記制御部は、前記入力レベルに対して前記増幅部の前記出力レベルが線形となる領域であれば、前記可変減衰器は入力信号を減衰することを特徴とする歪補償増幅装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317678 | 2003-09-10 | ||
JP2003317678 | 2003-09-10 | ||
PCT/JP2004/013032 WO2005027340A1 (ja) | 2003-09-10 | 2004-09-08 | 歪補償増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005027340A1 true JPWO2005027340A1 (ja) | 2007-11-08 |
Family
ID=34308495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005513869A Pending JPWO2005027340A1 (ja) | 2003-09-10 | 2004-09-08 | 歪補償増幅装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2005027340A1 (ja) |
WO (1) | WO2005027340A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111615788B (zh) | 2018-01-23 | 2023-08-01 | 株式会社村田制作所 | 功率放大电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03195204A (ja) * | 1989-12-25 | 1991-08-26 | Mitsubishi Electric Corp | 低歪高周波増幅回路 |
JPH04288711A (ja) * | 1991-02-27 | 1992-10-13 | Mitsubishi Electric Corp | 増幅器の歪補償回路 |
JPH0797733B2 (ja) * | 1986-03-06 | 1995-10-18 | 日本電気株式会社 | 電力増幅器用非直線歪み補償回路 |
JPH08316741A (ja) * | 1995-05-23 | 1996-11-29 | Nec Corp | 非単調位相歪補償用リニアライザー |
JPH11103218A (ja) * | 1997-09-26 | 1999-04-13 | Japan Radio Co Ltd | フィードフォワード型増幅器 |
JPH11261343A (ja) * | 1998-03-10 | 1999-09-24 | Fujitsu Ltd | フィードフォーワード増幅器 |
JP2000261252A (ja) * | 1999-03-12 | 2000-09-22 | Kokusai Electric Co Ltd | 歪補償電力増幅回路 |
JP2002237727A (ja) * | 2000-12-04 | 2002-08-23 | Matsushita Electric Ind Co Ltd | フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体 |
JP2002374129A (ja) * | 2001-04-10 | 2002-12-26 | Matsushita Electric Ind Co Ltd | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 |
-
2004
- 2004-09-08 JP JP2005513869A patent/JPWO2005027340A1/ja active Pending
- 2004-09-08 WO PCT/JP2004/013032 patent/WO2005027340A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797733B2 (ja) * | 1986-03-06 | 1995-10-18 | 日本電気株式会社 | 電力増幅器用非直線歪み補償回路 |
JPH03195204A (ja) * | 1989-12-25 | 1991-08-26 | Mitsubishi Electric Corp | 低歪高周波増幅回路 |
JPH04288711A (ja) * | 1991-02-27 | 1992-10-13 | Mitsubishi Electric Corp | 増幅器の歪補償回路 |
JPH08316741A (ja) * | 1995-05-23 | 1996-11-29 | Nec Corp | 非単調位相歪補償用リニアライザー |
JPH11103218A (ja) * | 1997-09-26 | 1999-04-13 | Japan Radio Co Ltd | フィードフォワード型増幅器 |
JPH11261343A (ja) * | 1998-03-10 | 1999-09-24 | Fujitsu Ltd | フィードフォーワード増幅器 |
JP2000261252A (ja) * | 1999-03-12 | 2000-09-22 | Kokusai Electric Co Ltd | 歪補償電力増幅回路 |
JP2002237727A (ja) * | 2000-12-04 | 2002-08-23 | Matsushita Electric Ind Co Ltd | フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体 |
JP2002374129A (ja) * | 2001-04-10 | 2002-12-26 | Matsushita Electric Ind Co Ltd | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 |
Also Published As
Publication number | Publication date |
---|---|
WO2005027340A1 (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317353B2 (en) | Amplification device | |
JP4896424B2 (ja) | 歪補償増幅器 | |
US6211734B1 (en) | Active distortion signal generating circuit for a line-distortion type power amplifier | |
US6856196B2 (en) | Distortion compensator | |
JP3320210B2 (ja) | 初期動作時不要波出力防止型フィードフォワード増幅装置 | |
JPWO2010073483A1 (ja) | 歪補償増幅器 | |
JPH09107299A (ja) | 受信増幅装置 | |
KR20090111031A (ko) | 적응적으로 자동 이득 조절이 가능한 간섭제거모듈, 무선중계기, 및 그 방법 | |
JPWO2005027340A1 (ja) | 歪補償増幅装置 | |
JP5040924B2 (ja) | 歪補償装置 | |
JP2008258704A (ja) | 増幅装置 | |
JP3513138B2 (ja) | 通信端末およびその制御回路 | |
JP2001237651A (ja) | 電力増幅装置 | |
JPH10233629A (ja) | 入力制限機能付き歪補償増幅器 | |
WO2016203742A1 (ja) | 低雑音増幅装置、方法、および減衰量調整プログラム | |
JP2005012419A (ja) | 増幅装置 | |
JP2022106089A (ja) | 送信装置、送信方法、および送信用プログラム | |
JP3356892B2 (ja) | 歪補償制御方法及び歪補償増幅装置 | |
JP4558170B2 (ja) | 送信出力制御装置 | |
JP2004312423A (ja) | 増幅器 | |
JPH06244645A (ja) | 増幅回路 | |
JP2005175894A (ja) | 歪補償増幅装置 | |
KR100456108B1 (ko) | 송신기의 이중제어에 의한 자동레벨제어회로 | |
KR20010028128A (ko) | 선형증폭기의 이중 순방향 궤환 제어장치 | |
JP2004040280A (ja) | 歪み補償増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |