JPWO2005017734A1 - コンピュータ装置および集合サーバ装置 - Google Patents
コンピュータ装置および集合サーバ装置 Download PDFInfo
- Publication number
- JPWO2005017734A1 JPWO2005017734A1 JP2005507752A JP2005507752A JPWO2005017734A1 JP WO2005017734 A1 JPWO2005017734 A1 JP WO2005017734A1 JP 2005507752 A JP2005507752 A JP 2005507752A JP 2005507752 A JP2005507752 A JP 2005507752A JP WO2005017734 A1 JPWO2005017734 A1 JP WO2005017734A1
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- hdd
- storage
- processing units
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2084—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring on the same storage unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1485—Servers; Data center rooms, e.g. 19-inch computer racks
- H05K7/1488—Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
また、筐体11の前面には、2つのスロット121および122が形成されている。これらのスロット121および122には、HDD(ハードディスク)131およびHDD132が着脱自在に実装されている。
これらのHDD131およびHDD132は、HDDコントローラにより読み書きが制御され、CPUで取り扱う各種データを記憶する大容量記憶装置である。また、HDD131およびHDD132は、冗長構成とされている。
すなわち、HDD131およびHDD132においては、ミラーリングにより同一のデータがそれぞれ記憶され、一方のHDDが故障しても、他方のHDDによりリカバリが可能とされている。
また、コンピュータ装置10においては、運用を停止させることなく、HDD131、HDD132のうち、故障したHDDを活性交換(ホットスワップ)可能な機能を備えている。
従って、HDD131に障害が発生した場合には、HDD132によりデータがリカバリされ、さらに、コンピュータ装置10の運用を停止させることなく、故障したHDD131がスロット121から引き抜かれた後、代替用のHDD(図示略)がスロット121に実装される。
第10図は、従来のコンピュータ装置20の外観構成を示す斜視図である。このコンピュータ装置20は、筐体21に、カード型の複数の情報処理ユニット301〜30nが実装可能な集合サーバ装置(ブレードサーバ装置)である。情報処理ユニット301〜30nのそれぞれは、コンピュータ装置10(図9参照)と同様の機能を備えている。
また、筐体21の前面には、n個のスロット221〜22nが形成されている。これらのスロット221〜22nには、情報処理ユニット301〜30nが着脱自在に実装されている。
第11図は、第10図に示したX−X’線視断面図である。同図において、第10図の各部に対応する部分には同一の符号を付ける。同図において、バックプレーン23は、筐体21の内部に設けられており、情報処理ユニット301〜30n(第10図参照)と物理的および電気的に接続される。また、バックプレーン23は、情報処理ユニット301〜30nへ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット301は、カード状のプリント基板311、HDD32A1、HDD32B1、CPU331、HDDコントローラ341から構成されており、前述したように、コンピュータ装置10と同様にしてサーバ機能を備えている。
これらのHDD32A1、HDD32B1、CPU331およびHDDコントローラ341は、プリント基板311に実装されている。情報処理ユニット301は、コネクタ351を介して、バックプレーン23に実装されている。
これらのHDD32A1およびHDD32B1は、HDDコントローラ341により読み書きが制御され、CPU331で取り扱う各種データを記憶する大容量記憶装置である。また、HDD32A1およびHDD32B1は、冗長構成とされている。
すなわち、HDD32A1およびHDD32B1においては、ミラーリングにより同一のデータがそれぞれ記憶され、一方のHDDが故障しても、他方のHDDによりリカバリが可能とされている。従って、HDD32A1に障害が発生した場合には、HDD32B1によりデータがリカバリされる。
すなわち、HDD32A1とHDD32B1とが同一のプリント基板311に実装されているため、故障したHDD32A1を交換する場合には、プリント基板311ごとバックプレーン23から外し、情報処理ユニット301(サーバ)の運用を停止させた状態で、故障したHDD32A1を代替用のHDDに交換した後、情報処理ユニット301をバックプレーン23に再実装しなければならない。
本発明は、上記に鑑みてなされたもので、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができるコンピュータ装置および集合サーバ装置を提供することを目的としている。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、情報処理をそれぞれ実行する複数の情報処理ユニットと、前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、サーバ機能をそれぞれ備えた複数の情報処理ユニットと、前記複数の情報処理ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の記憶装置にアクセスする制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
また、本発明は、サーバ機能をそれぞれ備えた複数の情報処理ユニットと、前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、を備えたことを特徴とする。
この発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができる。
(実施の形態1)
第1図は、本発明にかかる実施の形態1の構成を示す概略平面図である。第2図は、第1図に示したY−Y’線視断面図である。これらの図において、第10図および第11図の各部に対応する部分には同一の符号を付ける。
第1図に示したコンピュータ装置40は、筐体21に、カード型の複数の情報処理ユニット501、502、503、・・・が実装可能な集合サーバ装置(ブレードサーバ装置)である。
同図においては、情報処理ユニット501、502、503、・・・のそれぞれが、第10図に示した情報処理ユニット301、302等のように垂直状態で実装されるが、平面的に図示されている。
筐体21のスロット221、222、223、・・・には、情報処理ユニット501、502、503、・・・が着脱自在に実装されている。
バックプレーン41は、筐体21の内部に設けられており、コネクタ571、572、・・・を介して、情報処理ユニット501、502、・・・と物理的および電気的に接続される(第2図参照)。また、バックプレーン41は、情報処理ユニット501、502、503、・・・へ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット501、502、503、・・・のそれぞれは、コンピュータ装置10(第9図参照)と同様にして、サーバ機能を備えている。
また、情報処理ユニット501、502、503、・・・においては、2台で1組とされている。同図では、情報処理ユニット501と情報処理ユニット502とが1組とされている。
情報処理ユニット501は、記憶ユニット511およびプロセッサユニット541から構成されている。記憶ユニット511とプロセッサユニット541とは、コネクタ531を介して、着脱自在とされている。記憶ユニット511は、同一基板上にHDD52A1およびHDD52B1を備えている。プロセッサユニット541は、同一基板上にCPU55A1およびHDDコントローラ56A1を備えている。
一方、情報処理ユニット502は、記憶ユニット512およびプロセッサユニット542から構成されている。記憶ユニット512とプロセッサユニット542とは、コネクタ532を介して、着脱自在とされている。記憶ユニット512は、同一基板上にHDD52A2およびHDD52B2を備えている。プロセッサユニット542は、同一基板上にCPU55B2およびHDDコントローラ56B2を備えている。
ここで、情報処理ユニット501および情報処理ユニット502において、同図に(A)で記載された要素(HDD52A1、HDD52A2、CPU55A1、HDDコントローラ56A1)は、グループAを構成している。このグループAは、2台のHDDにより冗長構成が採られた1台のコンピュータ装置10(第9図参照)に相当する。
グループAにおいて、HDD52A1およびHDD52A2は、HDDコントローラ56A1により読み書きが制御され、CPU55A1で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、HDD52A1は、コネクタ531を介して、HDDコントローラ56A1に接続されている。他方のHDD52A2は、コネクタ532、プロセッサユニット542、コネクタ572、バックプレーン41およびコネクタ571を介して、HDDコントローラ56A1に接続されている。
また、これらのHDD52A1およびHDD52A2は、物理的に離れた記憶ユニット(記憶ユニット511、記憶ユニット512)に分散実装されている。
一方、同図に(B)で記載された要素(HDD52B1、HDD52B2、CPU55B2、HDDコントローラ56B2)は、グループBを構成している。このグループBは、2台のHDDにより冗長構成が採られたもう1台のコンピュータ装置10(第9図参照)に相当する。
グループBにおいて、HDD52B1およびHDD52B2は、HDDコントローラ56B2により読み書きが制御され、CPU55B2で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、HDD52B1は、コネクタ531、プロセッサユニット541、コネクタ571、バックプレーン41およびコネクタ572を介して、HDDコントローラ56B2に接続されている。HDD52B2は、コネクタ532を介して、HDDコントローラ56B2に接続されている。
また、これらのHDD52B1およびHDD52B2は、物理的に離れた記憶ユニット(記憶ユニット511、記憶ユニット512)に分散実装されている。
つぎに、第3図〜第5図を参照しつつ、実施の形態1における活性交換方法について説明する。以下では、第3図に示したように、HDD52A2が故障した場合に、情報処理ユニット501および情報処理ユニット502の運用を停止させることなく、該HDD52A2を活性交換する例について説明する。
第3図において、Aグループにおける記憶ユニット512のHDD52A2が故障した場合には、冗長構成をなす他方のHDD52A1によりデータのリカバリが行われるため、継続運用が可能となる。
ここで、Aグループでは、HDD52A2の故障により冗長構成が採られていないため、HDD52A2の活性交換が実施される。すなわち、第4図に示したように、記憶ユニット512が単体で取り外され、プロセッサユニット542と分離される。
この場合、Aグループでは、HDD52A1が現用として、CPU55A1およびHDDコントローラ56A1にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Bグループでも、HDD52B1が現用として、CPU55B2およびHDDコントローラ56B2にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
また、引き抜かれた記憶ユニット512においては、故障しているHDD52A2が代替用のHDD52A2’と交換される。
そして、交換後、記憶ユニット512は、第5図に示したように、コネクタ532を介して、プロセッサユニット542に実装される。これにより、コンピュータ装置40は、故障前の状態に復旧される。
以上説明したように、実施の形態1によれば、冗長構成を採る複数のHDD52A1、HDD52A2(記憶装置)を、複数の情報処理ユニット501、502の一部をなし着脱自在に実装された複数の記憶ユニット511、512に物理的に分散実装することとしたので、一つのHDD52A2が故障し、当該記憶ユニット512を取り外しても、HDDコントローラ56A1が他の記憶ユニット511に実装されたHDD52A1にアクセス可能であるため、複数の情報処理ユニット501、502において、冗長構成が採られたHDDを活性交換することができる。
(実施の形態2)
さて、上述した実施の形態1においては、2台の情報処理ユニット(情報処理ユニット501および情報処理ユニット502)を1組として、HDDの活性交換を可能とする構成例について説明したが、3台(または、4台以上)の情報処理ユニットを1組として、HDDの活性交換を可能とする構成例としてもよい。以下では、この構成例を実施の形態2として説明する。
第6図は、本発明にかかる実施の形態2の構成を示す概略平面図である。この図において、第1図の各部に対応する部分には同一の符号を付ける。
第6図に示したコンピュータ装置60は、筐体21に、カード型の複数の情報処理ユニット701、702、703、・・・が実装可能な集合サーバ装置(ブレードサーバ装置)である。
筐体21のスロット221、222、223、・・・には、情報処理ユニット701、702、703、・・・が着脱自在に実装されている。
バックプレーン78は、筐体21の内部に設けられており、コネクタ771、772、773、・・・を介して、情報処理ユニット701、702、703、・・・と物理的および電気的に接続される。また、バックプレーン78は、情報処理ユニット701、702、703、・・・へ電力を供給したり、インタフェースをとる機能を備えている。
情報処理ユニット701、702、703、・・・のそれぞれは、コンピュータ装置10(第9図参照)と同様にして、サーバ機能を備えている。
また、情報処理ユニット701、702、703、・・・においては、3台で1組とされている。同図では、情報処理ユニット701、情報処理ユニット702および情報処理ユニット703が1組とされている。
情報処理ユニット701は、記憶ユニット711およびプロセッサユニット741から構成されている。記憶ユニット711とプロセッサユニット741とは、コネクタ731を介して、着脱自在とされている。記憶ユニット711は、同一基板上にHDD72A1、HDD72B1およびHDD72C1を備えている。プロセッサユニット741は、同一基板上にCPU75A1およびHDDコントローラ76A1を備えている。
また、情報処理ユニット702は、記憶ユニット712およびプロセッサユニット742から構成されている。記憶ユニット712とプロセッサユニット742とは、コネクタ732を介して、着脱自在とされている。記憶ユニット712は、同一基板上にHDD72A2、HDD72B2およびHDD72C2を備えている。プロセッサユニット742は、同一基板上にCPU75B2およびHDDコントローラ76B2を備えている。
また、情報処理ユニット703は、記憶ユニット713およびプロセッサユニット743から構成されている。記憶ユニット713とプロセッサユニット743とは、コネクタ733を介して、着脱自在とされている。記憶ユニット713は、同一基板上にHDD72A3、HDD72B3およびHDD72C3を備えている。プロセッサユニット743は、同一基板上にCPU75C3およびHDDコントローラ76C3を備えている。
ここで、情報処理ユニット701、情報処理ユニット702および情報処理ユニット703において、同図に(A)で記載された要素(HDD72A1、HDD72A2、HDD72A3、CPU75A1、HDDコントローラ76A1)は、グループAを構成している。このグループAは、3台のHDDにより冗長構成(n+1冗長構成)が採られた1台のコンピュータ装置10(第9図参照)に相当する。
グループAにおいて、HDD72A1、HDD72A2およびHDD72A3は、HDDコントローラ76A1により読み書きが制御され、CPU75A1で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、HDD72A1は、コネクタ731を介して、HDDコントローラ76A1に接続されている。また、HDD72A2は、コネクタ732、プロセッサユニット742、コネクタ772、バックプレーン78およびコネクタ771を介して、HDDコントローラ76A1に接続されている。
また、HDD72A3は、コネクタ733、プロセッサユニット743、コネクタ773、バックプレーン78およびコネクタ771を介して、HDDコントローラ76A1に接続されている。
また、これらのHDD72A1、HDD72A2およびHDD72A3は、物理的に離れた記憶ユニット(記憶ユニット711、記憶ユニット712、記憶ユニット713)に分散実装されている。
同様にして、同図に(B)で記載された要素(HDD72B1、HDD72B2、HDD72B3、CPU75B2、HDDコントローラ76B2)は、グループBを構成している。このグループBは、3台のHDDにより冗長構成(n+1冗長構成)が採られた1台のコンピュータ装置10(第9図参照)に相当する。
グループBにおいて、HDD72B1、HDD72B2およびHDD72B3は、HDDコントローラ76B2により読み書きが制御され、CPU75B2で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、HDD72B1は、コネクタ731、プロセッサユニット741、コネクタ771、バックプレーン78およびコネクタ772を介して、HDDコントローラ76B2に接続されている。
また、HDD72B2は、コネクタ732を介して、HDDコントローラ76B2に接続されている。また、HDD72B3は、コネクタ733、プロセッサユニット743、コネクタ773、バックプレーン78およびコネクタ772を介して、HDDコントローラ76B2に接続されている。
また、これらのHDD72B1、HDD72B2およびHDD72B3は、物理的に離れた記憶ユニット(記憶ユニット711、記憶ユニット712、記憶ユニット713)に分散実装されている。
同様にして、同図に(C)で記載された要素(HDD72C1、HDD72C2、HDD72C3、CPU75C3、HDDコントローラ76C3)は、グループCを構成している。このグループCは、3台のHDDにより冗長構成(n+1冗長構成)が採られた1台のコンピュータ装置10(第9図参照)に相当する。
グループCにおいて、HDD72C1、HDD72C2およびHDD72C3は、HDDコントローラ76C3により読み書きが制御され、CPU75C3で取り扱う各種データを記憶する大容量記憶装置である。
すなわち、HDD72C1は、コネクタ731、プロセッサユニット741、コネクタ771、バックプレーン78およびコネクタ773を介して、HDDコントローラ76C3に接続されている。
また、HDD72C2は、コネクタ732、プロセッサユニット742、コネクタ772、バックプレーン78およびコネクタ773を介して、HDDコントローラ76C3に接続されている。また、HDD72C3は、コネクタ733を介して、HDDコントローラ76C3に接続されている。
また、これらのHDD72C1、HDD72C2およびHDD72C3は、物理的に離れた記憶ユニット(記憶ユニット711、記憶ユニット712、記憶ユニット713)に分散実装されている。
つぎに、第6図〜第8図を参照しつつ、実施の形態2における活性交換方法について説明する。以下では、第6図に示したように、HDD72A2が故障した場合に、情報処理ユニット701、情報処理ユニット702および情報処理ユニット703の運用を停止させることなく、該HDD72A2を活性交換する例について説明する。
第6図において、Aグループにおける記憶ユニット712のHDD72A2が故障した場合には、冗長構成をなす他のHDD72A1(またはHDD72A3)によりデータのリカバリが行われるため、継続運用が可能となる。
ここで、Aグループでは、HDD72A2の故障により、HDD72A2の活性交換が実施される。すなわち、第7図に示したように、記憶ユニット712が単体で取り外され、プロセッサユニット742と分離される。
この場合、Aグループでは、HDD72A1(またはHDD72A3)が現用として、CPU75A1およびHDDコントローラ76A1にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Bグループでも、HDD72B1(またはHDD72B3)が現用として、CPU75B2およびHDDコントローラ76B2にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
同様にして、Cグループでも、HDD72C1(またはHDD72C3)が現用として、CPU75C3およびHDDコントローラ76C3にアクセスされ、上記活性交換作業の影響を受けることなく、継続的に運用される。
また、引き抜かれた記憶ユニット712においては、故障しているHDD72A2が代替用のHDD72A2’と交換される。
そして、交換後、記憶ユニット712は、第8図に示したように、コネクタ732を介して、プロセッサユニット742に実装される。これにより、コンピュータ装置60は、故障前の状態に復旧される。
以上説明したように、実施の形態2によれば、実施の形態1と同様の効果を奏する。
以上本発明にかかる実施の形態1および2について図面を参照して詳述してきたが、具体的な構成例はこれら実施の形態1および2に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
以上説明したように、本発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該情報処理ユニットを取り外しても、制御手段が他の情報処理ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、冗長構成を採る複数の記憶装置を、複数の情報処理ユニットの一部をなし着脱自在に実装された複数の記憶ユニットに物理的に分散実装することとしたので、一つの記憶装置が故障し、当該記憶ユニットを取り外しても、制御手段が他の記憶ユニットに実装された記憶装置にアクセス可能であるため、複数の情報処理ユニットにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、情報処理ユニットにサーバ機能を持たせることとしたので、複数の情報処理ユニットを有するサーバにおいて、冗長構成が採られた記憶装置を活性交換することができるという効果を奏する。
また、本発明によれば、情報処理ユニットに着脱自在に実装された記憶装置が利用できない場合に、他の情報処理ユニットに実装された記憶装置を利用することとしたので、利用できない記憶装置を活性交換することができるという効果を奏する。
Claims (7)
- 情報処理をそれぞれ実行する複数の情報処理ユニットと、
前記複数の情報処理ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、
前記複数の記憶装置にアクセスする制御手段と、
を備えたことを特徴とするコンピュータ装置。 - 情報処理をそれぞれ実行する複数の情報処理ユニットと、
前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、
前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、
前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、
を備えたことを特徴とするコンピュータ装置。 - 前記制御手段は自身が実装された情報処理ユニットに着脱自在に実装された記憶装置が利用できない場合に、他の情報処理ユニットに実装された記憶装置を利用することを特徴とする請求の範囲第1項または第2項に記載のコンピュータ装置。
- 前記情報処理ユニットは、サーバ機能を備えていることを特徴とする請求の範囲第1項または第2項に記載のコンピュータ装置。
- サーバ機能をそれぞれ備えた複数の情報処理ユニットと、
前記複数の情報処理ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、
前記複数の記憶装置にアクセスする制御手段と、
を備えたことを特徴とする集合サーバ装置。 - サーバ機能をそれぞれ備えた複数の情報処理ユニットと、
前記複数の情報処理ユニットの一部をなし、着脱自在に実装された複数の記憶ユニットと、
前記複数の記憶ユニットに物理的に分散実装され、冗長構成を採る複数の記憶装置と、
前記複数の情報処理ユニットにそれぞれ実装され、前記複数の記憶装置にアクセスする複数の制御手段と、
を備えたことを特徴とする集合サーバ装置。 - 前記制御手段は自身が実装された情報処理ユニットに着脱自在に実装された記憶装置が利用できない場合に、他の情報処理ユニットに実装された記憶装置を利用することを特徴とする請求の範囲第5項または第6項に記載の集合サーバ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/010343 WO2005017734A1 (ja) | 2003-08-14 | 2003-08-14 | コンピュータ装置および集合サーバ装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161210A Division JP4797093B2 (ja) | 2009-07-07 | 2009-07-07 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005017734A1 true JPWO2005017734A1 (ja) | 2006-10-12 |
JP4812431B2 JP4812431B2 (ja) | 2011-11-09 |
Family
ID=34179384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005507752A Expired - Fee Related JP4812431B2 (ja) | 2003-08-14 | 2003-08-14 | コンピュータ装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7787246B2 (ja) |
EP (1) | EP1655660B1 (ja) |
JP (1) | JP4812431B2 (ja) |
CN (1) | CN1802627B (ja) |
AU (1) | AU2003257853A1 (ja) |
DE (1) | DE60336765D1 (ja) |
WO (1) | WO2005017734A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108019A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Ltd | ブレードサーバシステム |
JO3283B1 (ar) | 2011-04-26 | 2018-09-16 | Sanofi Sa | تركيب يتضمن أفليبيرسيبت, حمض فولينيك, 5- فلورويوراسيل (5- Fu) وإرينوسيتان (FOLFIRI) |
US9477592B2 (en) * | 2013-03-29 | 2016-10-25 | Silicon Graphics International Corp. | Localized fast bulk storage in a multi-node computer system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334006A (ja) * | 1992-06-04 | 1993-12-17 | Mitsubishi Electric Corp | 論理ボリュームシステム |
JPH08137631A (ja) * | 1994-11-15 | 1996-05-31 | Hitachi Ltd | ディスクアレイ装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0731582B2 (ja) * | 1990-06-21 | 1995-04-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | パリティ保護データを回復するための方法および装置 |
US5822184A (en) * | 1994-07-28 | 1998-10-13 | Rabinovitz; Josef | Modular disk drive assembly operatively mountable in industry standard expansion bays of personal desktop computers |
JPH0916343A (ja) * | 1995-06-30 | 1997-01-17 | Toshiba Corp | ディスクドライブシステム |
US6188571B1 (en) * | 1997-11-03 | 2001-02-13 | Aiwa Raid Technology, Inc. | High density RAID subsystem with highly integrated controller |
JPH11184643A (ja) | 1997-12-22 | 1999-07-09 | Nec Corp | ディスクアレイ装置の管理方法及びプログラムを記録した機械読み取り可能な記録媒体 |
US6571310B1 (en) * | 2000-04-20 | 2003-05-27 | International Business Machines Corporation | Method and apparatus for managing a heterogeneous data storage system |
US6325636B1 (en) * | 2000-07-20 | 2001-12-04 | Rlx Technologies, Inc. | Passive midplane for coupling web server processing cards with a network interface(s) |
US20030196126A1 (en) * | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
US6950895B2 (en) | 2001-06-13 | 2005-09-27 | Intel Corporation | Modular server architecture |
JP2003084922A (ja) * | 2001-09-06 | 2003-03-20 | Shigeki Iwamoto | データ保存方法及び電子計算機 |
US20040088482A1 (en) * | 2002-11-04 | 2004-05-06 | Tanzer Herbert J. | Systems for storing data |
-
2003
- 2003-08-14 DE DE60336765T patent/DE60336765D1/de not_active Expired - Lifetime
- 2003-08-14 AU AU2003257853A patent/AU2003257853A1/en not_active Abandoned
- 2003-08-14 EP EP03818109A patent/EP1655660B1/en not_active Expired - Fee Related
- 2003-08-14 JP JP2005507752A patent/JP4812431B2/ja not_active Expired - Fee Related
- 2003-08-14 WO PCT/JP2003/010343 patent/WO2005017734A1/ja active Application Filing
- 2003-08-14 CN CN038267292A patent/CN1802627B/zh not_active Expired - Fee Related
-
2005
- 2005-12-23 US US11/315,155 patent/US7787246B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334006A (ja) * | 1992-06-04 | 1993-12-17 | Mitsubishi Electric Corp | 論理ボリュームシステム |
JPH08137631A (ja) * | 1994-11-15 | 1996-05-31 | Hitachi Ltd | ディスクアレイ装置 |
Non-Patent Citations (1)
Title |
---|
JPN6008055308, 本城康正他, "IAサーバ:PRIMERGY", FUJITSU, 20021108, VOL.53 NO.6, 第466頁, JP, 富士通株式会社 * |
Also Published As
Publication number | Publication date |
---|---|
AU2003257853A1 (en) | 2005-03-07 |
EP1655660A1 (en) | 2006-05-10 |
JP4812431B2 (ja) | 2011-11-09 |
US20060098406A1 (en) | 2006-05-11 |
WO2005017734A1 (ja) | 2005-02-24 |
EP1655660A4 (en) | 2007-03-14 |
EP1655660B1 (en) | 2011-04-13 |
US7787246B2 (en) | 2010-08-31 |
DE60336765D1 (de) | 2011-05-26 |
CN1802627B (zh) | 2010-04-28 |
CN1802627A (zh) | 2006-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3264465B2 (ja) | 記憶システム | |
US9411764B2 (en) | Optimized redundant high availability SAS topology | |
JP2007086972A (ja) | ストレージシステム、二重化制御方法、及びプログラム | |
US8244975B2 (en) | Command queue ordering by flipping active write zones | |
JP2005292865A (ja) | ストレージシステム及びストレージシステムのバックアップ方法 | |
JP2009211510A (ja) | ディスクアレイ装置 | |
JP2006215664A (ja) | 記憶システム及びその電源制御方法、アダプタ装置及びその電源制御方法並びに記憶制御装置及びその制御方法 | |
JP2005267038A (ja) | ストレージシステムの運用方法 | |
JP4574315B2 (ja) | ストレージ装置およびストレージ装置における構成管理方法 | |
JP2017531856A (ja) | アクティブストレージユニットおよびアレイ | |
JP2009301136A (ja) | 電子装置、電子装置の電源投入方法及びプログラム | |
EP3726339A1 (en) | Data handling device | |
JP2008027312A (ja) | ストレージ装置及び変換ボード | |
US20090204760A1 (en) | Storage apparatus, relay device, and method of controlling operating state | |
JP4812431B2 (ja) | コンピュータ装置 | |
US20140304547A1 (en) | Drive array apparatus, controller, data storage apparatus and method for rebuilding drive array | |
JP4797093B2 (ja) | 情報処理装置 | |
KR100893342B1 (ko) | 컴퓨터 장치 및 집합 서버 장치 | |
KR100862935B1 (ko) | 컴퓨터 장치 및 집합 서버 장치 | |
JPH0916343A (ja) | ディスクドライブシステム | |
WO2016006108A1 (ja) | ストレージおよびその制御方法 | |
JP4789263B2 (ja) | メモリ制御システム、メモリ制御装置、メモリ制御方法 | |
JP2003345530A (ja) | 記憶システム | |
US9804805B2 (en) | Disk array apparatus, control method therefor, and storage medium | |
US20230153037A1 (en) | System and Method for a Storage Controller Card with Redundant Boot Storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090715 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |