JPWO2003081611A1 - Surface mount chip network components - Google Patents
Surface mount chip network components Download PDFInfo
- Publication number
- JPWO2003081611A1 JPWO2003081611A1 JP2003507856A JP2003507856A JPWO2003081611A1 JP WO2003081611 A1 JPWO2003081611 A1 JP WO2003081611A1 JP 2003507856 A JP2003507856 A JP 2003507856A JP 2003507856 A JP2003507856 A JP 2003507856A JP WO2003081611 A1 JPWO2003081611 A1 JP WO2003081611A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- terminals
- network
- network component
- chip network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10045—Mounted network component having plural terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
3以上の奇数個の端子を有するネットワーク回路が絶縁基板面に形成されてなる面実装型チップネットワーク部品において、ツームストン現象を抑制する。そのためには、ネットワーク回路が絶縁基板(2)面に偶数個形成され、且つ端子(1)が絶縁基板(2)の向かい合う辺縁にそれぞれ同数配置する。またネットワーク回路が絶縁基板(2)面に偶数個形成され、且つ端子(1)が、絶縁基板(2)の面の中心を対称の中心とした点対称位置の絶縁基板(2)の辺縁にそれぞれ配置する。In a surface mount chip network component in which a network circuit having an odd number of terminals of 3 or more is formed on an insulating substrate surface, the tombstone phenomenon is suppressed. For this purpose, an even number of network circuits are formed on the surface of the insulating substrate (2), and the same number of terminals (1) are arranged on opposite edges of the insulating substrate (2). Further, an even number of network circuits are formed on the surface of the insulating substrate (2), and the edge of the insulating substrate (2) at which the terminal (1) is point-symmetric with respect to the center of the surface of the insulating substrate (2). Respectively.
Description
技術分野
本発明は、面実装型チップネットワーク部品に関するものである。
背景技術
9つ(奇数個)の端子を有するネットワーク回路が絶縁基板面に形成されてなる面実装型チップネットワーク部品については、特開平4−165603号公報にその開示がある。同公報では、絶縁基板の向かい合う辺縁にそれぞれ端子が4つと5つ配されている(図3)。
面実装部品が印刷回路板等に実装され、実装体を形成する際には、クリームはんだが面実装部品の端子部と印刷回路板のランドを繋ぐよう配され、当該はんだが溶融する温度まで昇温し、その後徐々に室温まで冷却させて前記端子部とランドとがはんだで機械的、電気的に結合・接続させる工程(リフロー工程)を経る。
上記リフロー工程の過程において、溶融したはんだは上記端子部表面と上記ランド表面とに良好な濡れの状態を確保し、且つ低い粘性を有している。従って溶融したはんだの表面張力によって前記端子部と前記ランドとを引っ張り合う力が働く。そこで図3に示すような、奇数個の端子を有するネットワーク回路が絶縁基板面に形成されてなる面実装型部品のリフロー工程では、端子数の多い絶縁基板の辺縁側の前記引張力が端子数の少ない絶縁基板の辺縁側(逆側)の前記引張力に比して、端子数が多い分だけ強いため、当該逆側の辺縁の溶融はんだが断ち切られ、面実装型部品が前記引張力が強い方の辺縁を下にして立ち上がる、いわゆるツームストン現象を引き起こし易いと考えられる。
そこで本発明が解決しようとする課題は、3以上の奇数個の端子を有するネットワーク回路が絶縁基板面に形成されてなる面実装型チップネットワーク部品において、ツームストン現象を抑制することである。
発明の開示
上記課題を解決するため、本発明の3以上の奇数個の端子1を有するネットワーク回路が絶縁基板2面に形成されてなる面実装型チップネットワーク部品の第1の構成は、前記ネットワーク回路が絶縁基板2面に偶数個形成され、且つ端子1が絶縁基板2の向かい合う辺縁にそれぞれ同数配置されていることを特徴とする。
図1に示した面実装型チップネットワーク部品を例にとると、個々のネットワーク回路が有する端子1の数は5つであり、このネットワーク回路が絶縁基板2面に2つ形成されている。絶縁基板2は長方形であるため向かい合う辺縁は二組有り、向かい合う短辺にはそれぞれ0個ずつ、向かい合う長辺にはそれぞれ5個ずつ配置されている。
図2に示した面実装型チップネットワーク部品を例にとると、個々のネットワーク回路が有する端子1の数は5つであり、このネットワーク回路が絶縁基板2の面に2つ形成されている。絶縁基板2は長方形であるため向かい合う辺縁は二組有り、向かい合う短辺にはそれぞれ1個ずつ、向かい合う長辺にはそれぞれ4個ずつ配置されている。
ここで図1、図2、図3の絶縁基板2表面、裏面の4隅に付した同種の記号(A,B,C,D)は、表面、裏面でそれぞれ対応した位置であることを示している。
上記第1の構成を有することにより、端子1部と前記ランドとを引っ張り合う力のバランスが各辺縁にて略均等になるため、ツームストン現象を抑制することができる。
上記課題を解決するための本発明の3以上の奇数個の端子1を有するネットワーク回路が絶縁基板2の面に形成されてなる面実装型チップネットワーク部品の第2の構成は、前記ネットワーク回路が絶縁基板2面に偶数個形成され、且つ端子1が、絶縁基板2の面の中心を対称の中心とした点対称位置の絶縁基板2の辺縁にそれぞれ配置されることを特徴とする。
1 図1、図2に示した面実装型チップネットワーク部品を例にとると、個々のネットワーク回路が有する端子1の数は5つであり、このネットワーク回路が絶縁基板面に2つ形成されている。ここでの絶縁基板2は長方形であるため、絶縁基板2面中心は当該長方形における二本の対角線が交わる点となり、端子1が絶縁基板2の面中心を対称の中心とした点対称位置の絶縁基板2の辺縁にそれぞれ配置されている。
上記第2の構成を有することにより、端子1部と上記ランドとを引っ張り合う力のバランスが絶縁基板2全体、面実装型チップネットワーク部品全体で略均等になるため、ツームストン現象を抑制することができる。
上記第1、第2の構成におけるネットワーク回路の例は、図1に示した端子1の数5個の分圧回路の他に、図3に示すような端子1の数9個の、共通端子を有する抵抗ネットワーク回路や、アッテネータ回路(減衰回路)、その他の回路素子であるコンデンサ素子やインダクタ素子とを含ませた端子1の数が奇数個の各種フィルタ回路等である。
上記課題を解決するため、本発明の3以上の奇数個の端子1を有するネットワーク回路が絶縁基板2の面に形成されてなる面実装型チップネットワーク部品の第3の構成は、上記第1の構成及び第2の構成において、全てのネットワーク回路が、絶縁基板2の一対の向かい合う2辺の辺縁それぞれに端子を有するよう形成され、個々のネットワーク回路の端子1が多く配される辺縁が、隣り合うネットワーク回路の端子1が多く配される辺縁とは別の辺縁となることを特徴とする構成である。
上記第3の構成の具体例は、図1に示すものである。図1は全て(2つ)のネットワーク回路が、絶縁基板2の一対の向かい合う2辺の辺縁それぞれに端子1を有するよう形成され、隣り合うネットワーク回路の端子が多く配される辺縁が、別の辺縁となる構成となっている。つまり個々(例えば図1「表面」の左側)のネットワーク回路の端子1が多く配される辺縁(図1中の隅Aから隅Bに亘る辺縁)が、隣り合うネットワーク回路(図1「表面」の右側)の端子1が多く配される辺縁(図1中の隅Cから隅Dに亘る辺縁)とは向かい合う別の辺縁となる構成となっている。
上記第3の構成において、面実装型チップネットワーク部品が一対の等価のネットワーク回路、若しくは二対、四対、八対、又は十六対の等価のネットワーク回路群からなり、全ての端子1が、絶縁基板2面中心を対称の中心とした点対称位置にある対となる等価のネットワーク回路に対応した端子1であることが好ましい(図1、図2)。その理由は、チップ面に沿って180°回転させた実装が許容でき、本発明の面実装型チップネットワーク部品を用いる電子機器などの組立て作業時の部品チェック等の負担が低減するためである。
上記等価のネットワーク回路の数の上限を十六対にした理由は、それを上回るネットワーク回路を1チップ化すると、チップ形状が細長くなり過ぎ、機械的強度を維持しにくいと考えられるためである。その観点から、上記等価のネットワーク回路の数は図1、図2に示す一対であるか、又は二対であるのが更に好ましい。
上記二対、四対、八対、又は十六対の等価のネットワーク回路群とは、個々の対が等価の回路からなり、一つの対と、それと別の対を対比した場合、等価であっても異種であってもよいものを指す。
また上記第1、第2、第3の構成において、絶縁基板2両面に回路素子が形成されたネットワーク回路を1以上含むことが好ましい。その理由は絶縁基板2面の有効活用が可能となるためである。また図1、図2と、図3との比較から明らかなように、個々の回路素子サイズを大きくできる利点がある。
上記絶縁基板面の有効活用は、そもそも本発明で得られ易い効果であると考えられる。例えば単純に図1と図3とを見比べると、図3では絶縁基板2隅部A、隅部B付近が無駄な領域であることが明らかであるのに対し、図1にはそれに相当する領域が存在しない。これは奇数個の端子1を有するチップ状電子部品の宿命とも言えることであり、チップの向かい合う2つの辺縁に全ての端子1を直角平行位置に配列できないことに起因している。
上記個々の回路素子サイズを大きくできることとなると、回路素子特性が安定化する。例えば抵抗素子サイズ、特に抵抗体3サイズは、小さくなるに従い抵抗値ばらつきが大きくなるし、また抵抗温度係数(TCR)が大きくなる傾向がある。また抵抗体3サイズが大きくなるに従い、大電流、大電圧にも耐え得るようになる。更に一般に、回路素子が大きくなればその製造が容易になる。例えば抵抗素子を構成する導体4と抵抗体3との形成位置のずれの許容値を大きくできるなどにより、製造が容易になる。
また3以上の奇数個の端子を有するネットワーク回路はその回路構成自体が一般的に後雑となる場合が多い。その場合図1、図2に示すように1つのネットワーク回路における個々の回路素子(抵抗素子)を絶縁基板2両面に配することで、設計意図に反した回路素子同士の電気接続(短絡)を抑制できる利点があると考えられる。
発明を実施するための最良の形態
以下、図1の面実装型チップネットワーク部品を例に、本発明の実施の形態を説明する。
縦横に分割用のスリットが設けられ、分割後に図1に示す絶縁基板2の形状となる大型のアルミナ製の絶縁基板2の一方の面に、銀系メタルグレーズからなる導体ペーストをスクリーン印刷し、焼成して端子1及び導体4を図1のようになるよう形成する。前記スクリーン印刷は、大型の絶縁基板2の裏面側から吸気しながらの操作であり、スルーホールと対応する位置にある導体ペーストがスルーホール内へ吸い込まれることで、スルーホール内壁面に付着させる、いわゆるスルーホール印刷とする。また絶縁性基板2の反対の面には前記電極を形成した位置とそれぞれ対向する位置に端子1となる電極を同手法で形成する。これにより、絶縁基板2両面の端子となる電極がスルーホール内壁面を経由して導通する。
その後抵抗体3形状の開口部を有するマスクを用い、酸化ルテニウム系抵抗体ペーストを図1のようスクリーン印刷し、焼成して抵抗体3を形成する。次いで抵抗体3全体を覆うようにホウ珪酸鉛系ガラスペーストをスクリーン印刷し、焼成して形成する(図示しない)。その後抵抗値調整のため、目標とする抵抗値になるようレーザー照射によるトリミングを実施する。
そして絶縁基板2両面の抵抗体3、ガラスを少なくとも覆い、端子1がわずかに露出するよう、エポキシ樹脂系のオーバーコートペースト(図示しない)をスクリーン印刷し、当該ペーストを硬化させる。
その後上記分割工程を経て、更に端子1の部分にニッケルメッキ、はんだメッキをこの順に施し、本発明の面実装型チップネットワーク部品を得ることができる。ここで絶縁基板2の裏面側の端子1が印刷回路基板等の実装基板面に実装時に当接される。
図2の面実装型チップネットワーク部品の製法は、図1の面実装型チップネットワーク部品の製法と略同じである。異なる点は絶縁基板の形状(スルーホール位置)とスクリーン印刷時に用いるマスク開口部位置である。従って上記した図1の面実装型チップネットワーク部品の製法に準じて図2の面実装型チップネットワーク部品を製造できる。
図1、図2の面実装型チップネットワーク部品は、共にいわゆる等価の分圧回路が2つ独立して1チップ化されたものであり、チップの表裏さえ間違えなければ、チップ面に沿って180°回転した状態での印刷回路基板等への実装を許容できる構造となっている。従って表裏の上記オーバーコートペーストの色を異ならせて、チップの表裏を簡単に認識できるようにするか、チップ片面のオーバーコート表面にチップの表裏を簡単に認識できるような印字や記号を施す等するのが好ましい。ここで前者は印字工程を必要としないのに対し、後者は印字工程を必要とするため、製造の容易さから前者が更に好ましい。
図2の面実装型チップネットワーク部品は、図1の面実装型チップネットワーク部品に比して長辺方向の絶縁基板寸を多少短くできると考えられる。面実装型チップネットワーク部品使用者の設計思想にも依るが、高密度実装を求めるならば図2の面実装型チップネットワーク部品の方が有利と考えられる。
尚、本例での導体膜(端子1、導体4)や抵抗体3膜やガラス膜は、量産性に優れる厚膜技術であるスクリーン印刷により形成したが、スパッタリング、蒸着、CVD等の薄膜技術によって形成しても良い。また絶縁基板2上面(表面)に別個の電子部品(チップ型のものや、いわゆるディスクリート部品等を含む)を各回略素子として部分的に、又は全箇所に配置した形態としてもよい。
本例における導体ペーストは銀系メタルグレーズだったが、それに代えて銀含有の導電性接着剤等を適宜選択し得る。
また本例における抵抗体は、酸化ルテニウム系だが、金属被膜系、炭素被膜系等その用途に合わせて適宜選択し得る。また本例におけるガラスにはホウ珪酸鉛系を用いたが、これに限定されない。またガラスに代えて樹脂系も使用できる。またオーバーコートの材料もエポキシ系樹脂以外にその他樹脂系やガラス系材料等目的に合わせて適宜選択し得る。
また本例におけるトリミング法は、レーザ照射によるものだったが、それに代えてサンドプラスト法等目的に合わせて適宜選択し得る。
また本発明の面実装型チップネットワーク部品を構成できるならば、本例における工程順を変更できる。例えば導体4の形成前に抵抗体3を形成する等である。また本例では端子1形成に際して、いわゆるスルーホール印刷を採用しているため、絶縁基板2の辺縁にいわゆる端面電極を形成する工程が含まれていない。しかし、その工程を要する場合には、通常本例における分割工程において電極を形成すべき端面が露出した後、且つ上記メッキ工程前に端面電極形成工程が付加される。
また本例は個々のネットワーク回路が5つの端子1を有し、絶縁基板2の一つの辺縁に3つの端子1、当該辺縁と向かい合う辺縁に2つの端子1を形成したが、前記一つの辺縁に4つの端子1、当該辺縁と向かい合う辺縁に1つの端子1を形成する構成の場合でも、前述した第1の構成又は第2の構成の条件を満たすことで本発明の効果を得ることができる。つまり奇数個の端子1の絶縁基板2における配置の態様は本例に限定されない。また当然個々のネットワーク回路が有する端子1の数についても、5個に限定されず3個、7個、9個等としてもよい。
また本例では絶縁基板2の形状を長方形としたが、それに代えて正方形、三角形、六角形、八角形、円形等、種々の形状を採用し得る。
また本例では3以上の端子1を有するネットワーク回路として、分圧回路を示したが、それに代えてアッテネータ回路や、抵抗素子とコンデンサ素子を組み合わせた、いわゆるCRネットワーク回路等のその他のネットワーク回路としてもよい。
産業上の利用可能性
本発明により、3以上の奇数個の端子を有するネットワーク回路が絶縁基板面に形成されてなる面実装型チップネットワーク部品において、ツームストン現象を抑制することができた。
【図面の簡単な説明】
図1及び図2は、本発明の面実装型チップネットワーク部品の概略図である。図3は、従来の面実装型チップネットワーク部品の概略図である。
これらの図面に付した符号は、1…端子、2…絶縁基板、3…抵抗体、4…導体である。TECHNICAL FIELD The present invention relates to a surface mount chip network component.
Japanese Unexamined Patent Publication No. 4-165603 discloses a surface mount type chip network component in which a network circuit having nine (odd number) terminals is formed on an insulating substrate surface. In this publication, four and five terminals are arranged on opposite edges of the insulating substrate, respectively (FIG. 3).
When a surface-mounted component is mounted on a printed circuit board or the like to form a mounting body, cream solder is arranged to connect the terminal portion of the surface-mounted component and the land of the printed circuit board, and the temperature rises to a temperature at which the solder melts. It is then heated and then gradually cooled to room temperature, and a process (reflow process) in which the terminal portion and the land are mechanically and electrically coupled and connected with solder.
In the process of the reflow process, the molten solder ensures a good wet state on the surface of the terminal portion and the land surface and has a low viscosity. Therefore, a force that pulls the terminal portion and the land works due to the surface tension of the molten solder. Therefore, in the reflow process of the surface mount type component in which the network circuit having an odd number of terminals is formed on the insulating substrate surface as shown in FIG. 3, the tensile force on the edge side of the insulating substrate having a large number of terminals is the number of terminals. Compared to the tensile force on the edge side (reverse side) of an insulating substrate with less resistance, the molten solder on the opposite side edge is cut off because the number of terminals is larger, and the surface mount component is It is thought that it is easy to cause the so-called tombstone phenomenon that rises with the edge of the stronger being down.
Therefore, the problem to be solved by the present invention is to suppress the tombstone phenomenon in a surface mount type chip network component in which a network circuit having an odd number of terminals of 3 or more is formed on the surface of an insulating substrate.
DISCLOSURE OF THE INVENTION In order to solve the above-mentioned problems, a first configuration of a surface mount type chip network component in which a network circuit having an odd number of
Taking the surface-mounted chip network component shown in FIG. 1 as an example, each network circuit has five
Taking the surface mount chip network component shown in FIG. 2 as an example, each network circuit has five
Here, the same symbols (A, B, C, D) attached to the four corners of the front and back surfaces of the
By having said 1st structure, since the balance of the force which pulls 1 part of terminals and the said land becomes substantially equal in each edge, a tombstone phenomenon can be suppressed.
In order to solve the above-described problems, a second configuration of a surface-mounted chip network component in which a network circuit having an odd number of
1 Taking the surface-mounted chip network component shown in FIGS. 1 and 2 as an example, each network circuit has five
By having the second configuration, the balance of the force for pulling the
Examples of the network circuit in the first and second configurations include a common terminal including a number 9 of
In order to solve the above-described problem, a third configuration of a surface-mounted chip network component in which a network circuit having an odd number of
A specific example of the third configuration is shown in FIG. In FIG. 1, all (two) network circuits are formed so as to have
In the third configuration, the surface-mount chip network component is composed of a pair of equivalent network circuits, or a group of two, four, eight, or sixteen equivalent network circuits, and all the
The reason why the upper limit of the number of equivalent network circuits is set to sixteen is that if the number of network circuits exceeding that is made into one chip, the chip shape becomes too long and it is difficult to maintain the mechanical strength. From this point of view, it is more preferable that the number of the equivalent network circuits is a pair shown in FIGS. 1 and 2 or two pairs.
The two, four, eight or sixteen equivalent network circuit groups described above are equivalent when each pair consists of an equivalent circuit and one pair is compared with another. Or it may be heterogeneous.
In the first, second, and third configurations, it is preferable to include one or more network circuits in which circuit elements are formed on both surfaces of the
The effective utilization of the insulating substrate surface is considered to be an effect that is easily obtained in the present invention. For example, simply comparing FIG. 1 with FIG. 3, in FIG. 3, it is clear that the corners A and B in the vicinity of the
When the individual circuit element size can be increased, the circuit element characteristics are stabilized. For example, as the resistance element size, particularly the size of the
Further, network circuits having an odd number of terminals of 3 or more often have a complicated circuit configuration. In that case, as shown in FIG. 1 and FIG. 2, the individual circuit elements (resistive elements) in one network circuit are arranged on both surfaces of the
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below by taking the surface mount chip network component of FIG. 1 as an example.
A slit for dividing is provided vertically and horizontally, and a conductor paste made of silver-based metal glaze is screen-printed on one surface of a large-sized alumina
Thereafter, using a mask having an opening in the shape of the
Then, at least the
Thereafter, through the dividing step, the
The manufacturing method of the surface-mounted chip network component in FIG. 2 is substantially the same as the manufacturing method of the surface-mounted chip network component in FIG. The difference is the shape of the insulating substrate (through hole position) and the mask opening position used during screen printing. Accordingly, the surface mount chip network component shown in FIG. 2 can be manufactured in accordance with the method of manufacturing the surface mount chip network component shown in FIG.
The surface mount type chip network components shown in FIGS. 1 and 2 are obtained by integrating two so-called equivalent voltage-dividing circuits into one chip independently. ° The structure allows mounting on a printed circuit board in a rotated state. Therefore, it is possible to easily recognize the front and back of the chip by changing the color of the overcoat paste on the front and back sides, or to give a print or symbol that can easily recognize the front and back of the chip on the overcoat surface of one side of the chip. It is preferable to do this. Here, the former does not require a printing process, whereas the latter requires a printing process, and therefore the former is more preferable from the viewpoint of ease of manufacture.
The surface-mounted chip network component of FIG. 2 is considered to be able to slightly shorten the insulating substrate dimension in the long side direction as compared with the surface-mounted chip network component of FIG. Although depending on the design concept of the surface mount chip network component user, the surface mount chip network component of FIG. 2 is considered advantageous if high density mounting is required.
The conductor film (
The conductor paste in this example was a silver-based metal glaze, but a silver-containing conductive adhesive or the like can be appropriately selected instead.
The resistor in this example is a ruthenium oxide type, but may be appropriately selected according to its use such as a metal film type or a carbon film type. Moreover, although the lead borosilicate type | system | group was used for the glass in this example, it is not limited to this. A resin system can also be used instead of glass. In addition to the epoxy resin, the overcoat material can be appropriately selected according to the purpose such as other resin or glass material.
The trimming method in this example is based on laser irradiation, but can be appropriately selected according to the purpose such as a sand plast method instead.
Further, if the surface-mounted chip network component of the present invention can be configured, the process order in this example can be changed. For example, the
In this example, each network circuit has five
In this example, the shape of the insulating
In this example, a voltage dividing circuit is shown as a network circuit having three or
INDUSTRIAL APPLICABILITY According to the present invention, the tombstone phenomenon can be suppressed in a surface mount chip network component in which a network circuit having an odd number of terminals of 3 or more is formed on an insulating substrate surface.
[Brief description of the drawings]
1 and 2 are schematic views of a surface mount chip network component of the present invention. FIG. 3 is a schematic view of a conventional surface mount chip network component.
Reference numerals in these drawings are 1... Terminal, 2... Insulating substrate, 3.
Claims (6)
前記端子が、前記絶縁基板の向かい合う辺縁にそれぞれ同数配置されていることを特徴とする面実装型チップネットワーク部品。A surface-mounted chip network component in which an even number of network circuits having an odd number of terminals of 3 or more are formed on an insulating substrate surface,
A surface-mount type chip network component, wherein the same number of terminals are arranged on opposite edges of the insulating substrate.
前記端子が、前記絶縁基板面中心を対称の中心とした点対称位置の絶縁基板辺縁にそれぞれ配置されることを特徴とする面実装型チップネットワーク部品。A surface-mounted chip network component in which an even number of network circuits having an odd number of terminals of 3 or more are formed on an insulating substrate surface,
The surface-mount type chip network component, wherein the terminals are respectively arranged on the edge of the insulating substrate at a point-symmetrical position with the center of the insulating substrate surface as the center of symmetry.
隣り合うネットワーク回路の端子が多く配される辺縁が、別の辺縁となることを特徴とする請求項1又は2記載の面実装型チップネットワーク部品。All network circuits are formed to have a terminal on each of the two opposing edges of the insulating substrate,
3. A surface-mount type chip network component according to claim 1, wherein an edge where a large number of terminals of adjacent network circuits are arranged is another edge.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2002/002819 WO2003081611A1 (en) | 2002-03-25 | 2002-03-25 | Surface mounting chip network component |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003081611A1 true JPWO2003081611A1 (en) | 2005-07-28 |
JP3885965B2 JP3885965B2 (en) | 2007-02-28 |
Family
ID=28080688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003507856A Expired - Fee Related JP3885965B2 (en) | 2002-03-25 | 2002-03-25 | Surface mount chip network components |
Country Status (4)
Country | Link |
---|---|
US (1) | US7154373B2 (en) |
JP (1) | JP3885965B2 (en) |
AU (1) | AU2002239048A1 (en) |
WO (1) | WO2003081611A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102527724B1 (en) * | 2016-11-15 | 2023-05-02 | 삼성전기주식회사 | Chip resistor and chip resistor assembly |
KR20180057831A (en) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | Resistor element |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3745508A (en) * | 1972-05-25 | 1973-07-10 | Bourns Inc | Selectable fixed impedance device |
US4613485A (en) | 1984-02-17 | 1986-09-23 | Stauffer Chemical Company | Pnictide trap for vacuum systems |
JPS61203506A (en) | 1985-03-05 | 1986-09-09 | 工業技術院長 | High dielectric ceramic composition |
JP2741762B2 (en) | 1988-04-27 | 1998-04-22 | コーア株式会社 | Temperature sensitive resistor and method of manufacturing the same |
JPH02288205A (en) | 1989-04-27 | 1990-11-28 | Mitsubishi Electric Corp | Chip element |
US5142268A (en) * | 1990-02-07 | 1992-08-25 | Cts Corporation | Elimination of discrete capacitors in R/C networks |
JPH0632643Y2 (en) * | 1990-07-03 | 1994-08-24 | コーア株式会社 | Chip type network resistor |
JP2633721B2 (en) | 1990-10-29 | 1997-07-23 | ローム 株式会社 | Network type electronic components for surface mounting |
JP2943604B2 (en) | 1994-05-26 | 1999-08-30 | 松下電器産業株式会社 | Chip type network resistor |
JP2666046B2 (en) * | 1995-01-06 | 1997-10-22 | ローム株式会社 | Chip-type composite electronic components |
JPH10189318A (en) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | Manufacture of network resistor |
JP3278110B2 (en) * | 1997-12-24 | 2002-04-30 | アオイ電子株式会社 | Network electronic components |
US6326677B1 (en) * | 1998-09-04 | 2001-12-04 | Cts Corporation | Ball grid array resistor network |
JP2002100502A (en) | 2000-09-20 | 2002-04-05 | K-Tech Devices Corp | Surface mounting chip network component |
US6577225B1 (en) * | 2002-04-30 | 2003-06-10 | Cts Corporation | Array resistor network |
-
2002
- 2002-03-25 AU AU2002239048A patent/AU2002239048A1/en not_active Abandoned
- 2002-03-25 US US10/506,947 patent/US7154373B2/en not_active Expired - Fee Related
- 2002-03-25 WO PCT/JP2002/002819 patent/WO2003081611A1/en active Application Filing
- 2002-03-25 JP JP2003507856A patent/JP3885965B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7154373B2 (en) | 2006-12-26 |
WO2003081611A1 (en) | 2003-10-02 |
US20050253681A1 (en) | 2005-11-17 |
JP3885965B2 (en) | 2007-02-28 |
AU2002239048A1 (en) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3073003U (en) | Surface mount type electric device | |
US20090108986A1 (en) | Chip Resistor | |
US4953273A (en) | Process for applying conductive terminations to ceramic components | |
JP3736602B2 (en) | Chip type thermistor | |
JP3885965B2 (en) | Surface mount chip network components | |
JPH10261547A (en) | Structure of surface-mount-type compound element and its manufacturing method | |
JP3765225B2 (en) | Chip-type multiple electronic components | |
JP2002100502A (en) | Surface mounting chip network component | |
KR101468138B1 (en) | Laminated chip device | |
JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
US20240212892A1 (en) | Laminated ceramic component | |
JP2600543Y2 (en) | External electrode structure | |
JPH11260653A (en) | Laminated electronic component and manufacturing method therefor | |
JPH0963805A (en) | Square chip resistor | |
JP2000348914A (en) | Network electronic component | |
JP2002033203A (en) | Composite electronic component | |
JP3116579B2 (en) | Square chip resistor and method of manufacturing the same | |
JP2001155903A (en) | Electronic parts | |
JPH09120902A (en) | Chip electronic part and method for manufacturing the same | |
JP2860862B2 (en) | Chip type CR network and manufacturing method thereof | |
JP2000353583A (en) | Serge absorptive element and its manufacture | |
JP2556410Y2 (en) | Collective electronic components | |
JPH0817637A (en) | Chip type lr filter and its manufacture | |
JP3231350B2 (en) | Capacitor network | |
JP3419305B2 (en) | Composite element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20020918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3885965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |