JPWO2003073605A1

JPWO2003073605A1 - 高周波増幅回路

Info

Publication number: JPWO2003073605A1
Application number: JP2003572169A
Authority: JP
Inventors: 志垣　雅文; 雅文志垣
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2005-06-23
Also published as: WO2003073605A1; US6914483B2; US20050012548A1

Abstract

第１の増幅回路（１２，１４，１６）の後段で第２の増幅回路（２０，２２）の前段において信号を分岐し、検波回路（３０）において信号の有無を検出する、信号が検出されたら、ゲートバイアス回路（３２）は、第２の増幅回路（２０，２２）のＦＥＴのゲートバイアスを通常動作時の電圧値に切り換え、信号が検出されなくなったら、マスク時間経過後、消費電力を抑制する電圧値に切り換える。歪フィードバック型高周波増幅回路においては、歪抽出回路および逆歪付加回路の調整のために回路を切断する手段として、ＦＥＴのゲートバイアスを変更することによって増幅器を実質的な切断状態とする。

Description

技術分野
本発明は、バースト的に入力される信号を増幅する高周波増幅回路、フィードバックにより歪をキャンセルする機能を備えた高周波増幅回路、およびフィードフォワード増幅器のように並列に設けられた複数の増幅器を有する高周波増幅回路に関する。
背景技術
受信されたバースト信号を増幅する高周波増幅回路では、信号が存在せず増幅動作が必要とされない間に増幅回路、特に増幅素子として用いられる電界効果トランジスタ（ＦＥＴ）の消費電力を抑制することができれば、回路全体の消費電力を大幅に削減することができる。
特開平５−３４７５１４号公報には、この目的で、増幅回路の入力において信号の有無を検出し、信号が検出されないときＦＥＴのゲート端子のバイアスを深くすることによって消費電力を削減することが記載されている。
しかしながら、上記のように増幅回路の入力において信号の有無を検出することとすると、検出される信号が微小な信号であるときには信号の存在の有無を正常に検出できないという問題がある。
フィードバックにより歪をキャンセルする機能を備えた高周波増幅回路（歪フィードバック型増幅回路）は、例えば、特開平５−１６７３５６号公報および特開２００１−３５８５４０号公報に記載されている。これは、主増幅器の入力の一部と出力の一部とを主信号について逆相等振幅で合成して歪成分を生成し（歪抽出回路）、これを主増幅器の入力側に負帰還することにより（逆歪付加回路）、歪のない増幅を行なうものである。
この歪フィードバック型増幅回路では、予め歪抽出回路および逆歪付加回路について、位相および電力レベルの調整が可能であることが望まれている。
フィードフォワードにより歪をキャンセルする機能を備えた高周波増幅回路（フィードフォワード型増幅回路）が知られている。このフィードフォワード型増幅回路では、主増幅器と歪成分を増幅するための補助増幅器が並列に用いられているため、一担実装された後にはそれぞれの増幅器の特性を測定することができない。複数の増幅器が並列に用いられるアダプティブ型の増幅器群またはフェーズドアレイ型の増幅器についても同様で、実装後は各増幅器の特性を測定することができない。したがって、この種の回路において、実装後においても各増幅器の特性を個別に測定できることが望まれている。
発明の開示
したがって本発明の第１の目的は、微小なバースト入力に対しても消費電力の制御が可能な高周波増幅回路を提供することにある。
本発明の第２の目的は、歪抽出回路および逆歪付加回路の位相および電力レベルの調整を簡便かつ正確に行なうことのできる、歪フィードバック型の高周波増幅回路を提供することにある。
本発明の第３の目的は、実装後においても各増幅器の特性の測定が可能な高周波増幅回路を提供することにある。
本発明によれば、第１の増幅回路と、少なくとも１つの電界効果トランジスタを含み第１の増幅回路の出力を増幅する第２の増幅回路と、第１の増幅回路の出力から信号を検出する検波回路と、検波回路において信号が検出されないとき、第２の増幅回路に含まれる電界効果トランジスタのゲートバイアスを、該電界効果トランジスタの消費電力を抑制する電圧値に設定する制御回路とを含む高周波増幅回路が提供される。
本発明によれば、第１の電界効果トランジスタを含む第１の増幅回路と、第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって第１の増幅回路による歪成分を生成するための第１の合成回路と、第１の合成回路において主信号について逆相等振幅で合成されるように、第１の増幅回路の入力の一部および第１の増幅回路の出力の一部のいずれか一方または双方の位相および電力レベルを調整するための第１の位相・電力レベル調整回路と、第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、第２の増幅回路の出力を、歪成分について負帰還となるように第１の増幅回路の入力に合成するための第２の合成回路と、第２の合成回路において歪成分について負帰還となるように、第１の合成回路の出力の位相および電力レベルを調整する第２の位相・電力レベル調整回路と、第１の位相・電力レベル調整回路の調整の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の位相・電力レベル調整回路の調整の際に、第１の電界効果トランジスタのゲートバイアスを、該第１の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを具備する高周波増幅回路もまた提供される。
本発明によれば、第１の電界効果トランジスタを含む第１の増幅回路と、第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって第１の増幅回路による歪成分を生成するための第１の合成回路と、第１の合成回路において主信号について逆相等振幅で合成されるように、第１の増幅回路の入力の一部および第１の増幅回路の出力の一部のいずれか一方または双方の位相および電力レベルを調整するための第１の位相・電力レベル調整回路と、第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、第２の増幅回路の出力を、歪成分について負帰還となるように第１の増幅回路の入力に合成するための第２の合成回路と、第２の合成回路において歪成分について負帰還となるように、第１の合成回路の出力の位相および電力レベルを調整する第２の位相・電力レベル調整回路と、第３の電界効果トランジスタを含み、第１の合成回路において合成される第１の増幅回路の入力の一部を増幅する第３の増幅回路と、第１の位相・電力レベル調整回路の調整の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の位相・電力レベル調整回路の調整の際に、第３の電界効果トランジスタのゲートバイアスを、該第３の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを具備する高周波増幅回路もまた提供される。
本発明によれば、第１の電界効果トランジスタを含む第１の増幅回路と、第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって歪成分を生成する第１の合成回路と、第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、第２の増幅回路の出力を第１の増幅回路の出力に歪成分について逆相等振幅で合成する第２の合成回路と、第１の増幅回路の特性の測定の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の増幅回路の特性の測定の際に、第１の電界効果トランジスタのゲートバイアスを、該第１の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを含む高周波増幅回路もまた提供される。
本発明によれば、複数の移相器と、それぞれが電界効果トランジスタを含み、複数の移相器のそれぞれに直列に接続された複数の増幅回路と、選択された一部の電界効果トランジスタのゲートバイアスを、該電界効果トランジスタの出力を抑制する電圧値に設定し得る制御回路とを含む高周波増幅回路もまた提供される。
発明を実施するための最良の形態
図１は本発明の第１の実施形態に係る高周波増幅回路の構成を示すブロック図である。入力側のアイソレータ１０を経て入力された信号は増幅器１２，１４および１６により順次増幅され、アイソレータ１８を経て増幅器２０および２２で増幅されて出力側のアイソレータ２４を経て出力される。増幅器１２，１４，１６，２０および２２にはそれぞれ電界効果トランジスタ（ＦＥＴ）が使用されている。すべてのＦＥＴのドレイン端子および増幅器１２，１４および１６のゲート端子にはバイアス回路２６から固定バイアスが供給される。
信号は増幅器１２，１４，１６で増幅された後、カプラ２８によりその一部が分岐され、検波回路３０で信号の有無が検出される。ゲートバイアス制御回路３２は、検波回路３０において信号が検出されると、直ちに増幅回路２０，２２のゲートバイアスを正常動作のための例えば−５Ｖ程度の電圧に切り換える。信号が検出されなくなったら、所定時間経過後に例えば−１０Ｖ程度のゲートバイアスを設定して増幅器２０，２２のドレイン電流を抑制して消費電力を抑制する。増幅器１２，１４，１６については、消費電力がそもそも小さいので、ゲート電圧の切り換えをしなくても消費電力全体への寄与は小さい。
図２は図１のカプラ２８および検波回路３０の詳細を示す。カプラ２８において増幅器１６（図１）の出力の一部が分岐される。分岐された信号はダイオードＤ１で整流され、抵抗およびコンデンサにより平滑化されてＩＣ１からなる比較器において基準電圧と比較される。ＩＣ１へ入力される電圧は増幅器１６の出力の電力レベルが大きくなればなる程大きくなる。それがＩＣ１の基準電圧より大になるとＩＣ１の出力は０Ｖになる。逆に増幅器１６の出力の電力レベルが小さくなってＩＣ１へ入力される電圧が基準電圧より小さくなるとＩＣ１の出力はオープンになる。
図３は図１のゲートバイアス制御回路３２の詳細を示す。先に説明した検波回路３０で信号が検出されてその出力が０Ｖになると、比較器としてのＩＣ２の出力は−１２ＶになりＴＲ１はオンになる。そうすると、増幅器として動作するＩＣ３の基準電圧（＋入力）の絶対値が小さくなり、回路の出力の絶対値を小さくするようにＩＣ３の出力も絶対値が小さくなる。以上により、回路の出力電圧は−５Ｖになり、負荷に安定した電圧を供給する。これによりＦＥＴ２０，２２（図１）の動作は通常動作となる。一方、検波回路３０で信号が検出されなくてその出力がオープンになると、ＩＣ２の出力はオープンになり、マスク時間経過後ＴＲ１がオフになる。そうすると、ＩＣ３の基準電圧の絶対値が大きくなり、回路の出力の絶対値を大きくするようにＩＣ３の出力も絶対値が大きくなる。以上により、制御回路３２の出力は−１０Ｖに切り替わり、負荷に安定した電圧を供給する。これにより、ＦＥＴ２０，２２の消費電力は大幅に抑制される。
図４は従来の歪フィードバック型の増幅器の構成を示す。カプラ４０および４２により主増幅器４４の入力側および出力側の信号の一部をそれぞれ分岐する。位相・電力レベル調整器４８で信号の位相と電力レベルを調整して、主信号について逆相かつ等振幅になるようにしてカプラ４６で合成することにより、カプラ４６からは歪成分のみが取り出される。これを増幅器５０で増幅してカプラ５２で主信号に合成する。位相・電力レベル調整器５４で歪成分について負帰還になるように位相と電力レベルを調整することにより、増幅器４４で発生する歪成分は抑制される。
図５は、本発明における、位相・電力レベル調整器４８の調整の手法を概念的に示す。カプラ４６から増幅器５０を経てカプラ５２に至る経路を何らかの手段で切断または実質的に切断し、入力に目標周波数（使用周波数）のＣＷ信号を入れ、カプラ４６の出力の一部をカプラ５６で取り出してその電力レベルを測定する。測定されるレベルが最小になるように位相・電力レベル調整器４８の位相とレベルを調整することにより、歪抽出回路が最適化される。調整の手順としては、例えば、減衰量を固定して移相量をスキャンすることによりレベルが最小となる移相量を見い出す。次に、移相量をこの値に固定して減衰量をスキャンすることにより、レベルが最小となる減衰量を見い出す。この手順を数回繰り返すことにより、最適な移相量と減衰量を見い出すことができる。
位相・電力レベル調整器５４の調整のためには、図６にＸで示すようにカプラ４０から増幅器４４およびカプラ４２を経てカプラ４６に至る経路を何らかの手段により切断または実質的に切断し、入力にＣＷ信号を入れてカプラ４２で分岐される信号の一部をカプラ５８で取り出して電力レベルを測定する。カプラ４２で分岐される信号を測定する代わりに、カプラ４２の主信号側の出力を測定しても良い。測定されるレベルが最大になるように位相・電力レベル調整器５４を調整することにより、逆歪付加回路が最適化される。具体的な調整の手順は、位相・電力レベル調整器４８の場合と同様で良い。
カプラ４０から増幅器４４を経てカプラ４６へ至る経路を切断する代わりに、図６中、点線のＸで示すように、カプラ４０から増幅器４４を経ずにカプラ４６に至る経路を切断しても良い。この場合には、カプラ５８で取り出した信号の電力レベルが最小になるように調整する。
上記の手法によれば、レベルをモニタするだけで位相と電力レベルを最適化することができるので簡便である。
本発明の第２の実施形態においては、以上に説明した手法において、増幅器に用いられるＦＥＴのゲートバイアスを、ＦＥＴの出力を充分に抑制する電圧値、例えば、前出の−１０Ｖに設定することで、回路の一部の切断または実質的な切断を実現する。図７は本発明の第２の実施形態に係る、自動調整機能を備えた歪フィードバック型高周波増幅回路の構成を示す。図４〜６と同一の構成要素については、同一の参照番号を付してその説明を省略する。
図７において、調整のためのＣＷ信号は、制御回路６４からのＯＮ／ＯＦＦ制御が可能な発振器６０からカプラ６２を経て導入される。カプラ５６で取り出された信号はダイオードなどの検波素子を含むモニタ回路６６で電力レベルを表わす電圧信号に変換され、制御回路６４へ入力される。カプラ５８で取り出された信号はミキサ６８で周波数変換した後低域通過フィルタ７２を経て制御回路６４へ入力される。なお、ミキサ６８による周波数変換および低域通過フィルタ７２により信号を検出するのは、運転時に歪成分のみを検出するためであり、運転前の調整のみに目的を限ればカプラ５６から取り出した信号に対する処理と同じでも良い。
位相・電力レベル調整器４８，５４における減衰量および移相量は制御回路６４から与える電圧値を変更することによって変更することができる。増幅器４４および５０は１または複数段のＦＥＴからなり、そのうちの１つまたはそれ以上のＦＥＴのゲート電圧を制御回路６４から変更することによって、通常動作および実質的な切断状態の間で切り替えることができる。
図８は制御回路６４の詳細な構成の一例を示す。ＣＰＵ／ＲＯＭ７４はその中に記憶されたプログラムに従って、前述した手法により発振器６０のＯＮ／ＯＦＦの制御、Ｄ／Ａ変換器７６を介しての増幅器４４，５０のゲート電圧の設定およびＡ／Ｄ変換器７８を介しての電力レベル測定値の取込みを行ない、その結果に従って、Ｄ／Ａ変換器７６を介して位相・電力レベル調整器４８，５４における減衰量および移相量を適切に設定する。
図９は図７の回路の一変形例を示す。図９において、カプラ４０とカプラ４６の間に増幅器８０が設けられる。この例では、増幅器４４のゲート電圧を変えて実質的な切断を実現する代わりに、増幅器８０のゲート電圧を変えて実質的な切断を実現する。この場合、位相が逆であるので、測定されたレベルが最小となるように調整する。
図１０は、本発明の第３の実施例に係る、個々の増幅器の特性を実装後においても測定することが可能なフィードフォワード型増幅器の構成を示す。
周知の如く、フィードフォワード型増幅器では、主増幅器８２の入力側と出力側からそれぞれカプラ８４およびカプラ８６により信号の一部を取り出し、主信号について逆相等振幅となるようにしてカプラ８８において合成することにより歪を検出する。これを補助増幅器９２で増幅し、歪信号について逆相等振幅となるようにカプラ９４で合成し、歪を除去する。
制御回路９６は増幅器８２および９２のゲートバイアスを個別に通常動作のためのゲートバイアス、例えば前出の−５Ｖから、実質的な切断状態となるゲートバイアス、例えば−１０Ｖに変更することができる。増幅器８２を実質的に切断状態とすることで、増幅器９２の特性を実装後においても回路の出力において測定可能となり、増幅器９２を切断状態とすることにより、増幅器８２の特性を実装後においても測定可能となる。
図１１は本発明の第４の実施例に係る、個々の増幅器の特性を実装後においても測定することが可能な、フェーズドアレイ型またはアダプティブアレイ型の増幅器の構成を示す。図１１において、１００は移相器、１０２は増幅器を示す。制御回路１０４から、どれか１つの増幅器のみを生かすように各増幅器１０２のゲートバイアスを与えることにより、個々の増幅器の位相・レベル特性を測定することができる。
【図面の簡単な説明】
図１は、本発明の第１の実施形態に係る高周波増幅回路の構成を示すブロック図；
図２は、図１の検波回路３０の詳細を示す回路図；
図３は、図１のゲートバイアス制御回路の詳細を示す回路図；
図４は、歪フィードバック型高周波増幅回路の構成を示すブロック図；
図５は、歪フィードバック型高周波増幅回路の歪抽出回路の最適化の手法を概念的に示す図；
図６は、歪フィードバック型高周波増幅回路の逆歪付加回路の最適化の手法を概念的に示す図；
図７は、本発明の第２の実施形態に係る自動調整機能を備えた歪フィードバック型高周波増幅回路の構成を示すブロック図；
図８は、図７の制御回路６４の詳細を示すブロック図；
図９は、図７の回路の一変形のブロック図；
図１０は、本発明の第３の実施形態に係る、個々の増幅器の特性の測定が可能なフィードフォワード型高周波増幅回路のブロック図；および
図１１は、本発明の第４の実施形態に係る、個々の増幅器の特性の測定が可能なフェーズドアレイ型またはアダプティグアレイ型の増幅器のブロック図。

Claims

第１の増幅回路と、
少なくとも１つの電界効果トランジスタを含み、第１の増幅回路の出力を増幅する第２の増幅回路と、
第１の増幅回路の出力から信号を検出する検波回路と、
検波回路において信号が検出されないとき、第２の増幅回路に含まれる電界効果トランジスタのゲートバイアスを、該電界効果トランジスタの消費電力を抑制する電圧値に設定する制御回路とを含む高周波増幅回路。
前記第２の増幅回路は複数の電界効果トランジスタを含み、前記制御回路は、複数の電界効果トランジスタのゲートバイアスを設定する請求項１記載の高周波増幅回路。
第１の電界効果トランジスタを含む第１の増幅回路と、
第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって第１の増幅回路による歪成分を生成するための第１の合成回路と、
第１の合成回路において主信号について逆相等振幅で合成されるように、第１の増幅回路の入力の一部および第１の増幅回路の出力の一部のいずれか一方または双方の位相および電力レベルを調整するための第１の位相・電力レベル調整回路と、
第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、
第２の増幅回路の出力を、歪成分について負帰還となるように第１の増幅回路の入力に合成するための第２の合成回路と、
第２の合成回路において歪成分について負帰還となるように、第１の合成回路の出力の位相および電力レベルを調整する第２の位相・電力レベル調整回路と、
第１の位相・電力レベル調整回路の調整の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の位相・電力レベル調整回路の調整の際に、第１の電界効果トランジスタのゲートバイアスを、該第１の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを具備する高周波増幅回路。
第１の電界効果トランジスタを含む第１の増幅回路と、
第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって第１の増幅回路による歪成分を生成するための第１の合成回路と、
第１の合成回路において主信号について逆相等振幅で合成されるように、第１の増幅回路の入力の一部および第１の増幅回路の出力の一部のいずれか一方または双方の位相および電力レベルを調整するための第１の位相・電力レベル調整回路と、
第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、
第２の増幅回路の出力を、歪成分について負帰還となるように第１の増幅回路の入力に合成するための第２の合成回路と、
第２の合成回路において歪成分について負帰還となるように、第１の合成回路の出力の位相および電力レベルを調整する第２の位相・電力レベル調整回路と、
第３の電界効果トランジスタを含み、第１の合成回路において合成される第１の増幅回路の入力の一部を増幅する第３の増幅回路と、
第１の位相・電力レベル調整回路の調整の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の位相・電力レベル調整回路の調整の際に、第３の電界効果トランジスタのゲートバイアスを、該第３の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを具備する高周波増幅回路。
第１の電界効果トランジスタを含む第１の増幅回路と、
第１の増幅回路の入力の一部と第１の増幅回路の出力の一部を、主信号について逆相等振幅で合成することによって歪成分を生成する第１の合成回路と、
第２の電界効果トランジスタを含み、第１の合成回路の出力を増幅する第２の増幅回路と、
第２の増幅回路の出力を第１の増幅回路の出力に歪成分について逆相等振幅で合成する第２の合成回路と、
第１の増幅回路の特性の測定の際に、第２の電界効果トランジスタのゲートバイアスを、該第２の電界効果トランジスタの出力を抑制する電圧値に設定し、第２の増幅回路の特性の測定の際に、第１の電界効果トランジスタのゲートバイアスを、該第１の電界効果トランジスタの出力を抑制する電圧値に設定する制御回路とを含む高周波増幅回路。
複数の移相器と、
それぞれが電界効果トランジスタを含み、複数の移相器のそれぞれに直列に接続された複数の増幅回路と、
選択された一部の電界効果トランジスタのゲートバイアスを、該電界効果トランジスタの出力を抑制する電圧値に設定し得る制御回路とを含む高周波増幅回路。